KR20090073486A - 이미지 센서 및 그의 제조 방법 - Google Patents
이미지 센서 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20090073486A KR20090073486A KR1020070141447A KR20070141447A KR20090073486A KR 20090073486 A KR20090073486 A KR 20090073486A KR 1020070141447 A KR1020070141447 A KR 1020070141447A KR 20070141447 A KR20070141447 A KR 20070141447A KR 20090073486 A KR20090073486 A KR 20090073486A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- gate pattern
- image sensor
- region
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 125000006850 spacer group Chemical group 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 206010028980 Neoplasm Diseases 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 201000011510 cancer Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 센서 및 그의 제조 방법이 개시된다. 주변 회로부와 화소부를 갖는 이 방법은, 화소부에서, 활성 영역을 정의하는 소자 분리막을 반도체 기판에 형성하는 단계와, 반도체 기판의 활성 영역 상부에 게이트 패턴을 형성하는 단계와, 게이트 패턴의 일측의 반도체 기판에 포토 다이오드 영역을 형성하는 단계와, 게이트 패턴을 포함하여 반도체 기판의 전면에 복수 개의 절연막들을 증착하는 단계와, 복수 개의 절연막들 중에서 최상측 절연막을 건식 식각에 의해 제거하여 게이트 패턴의 측부에 스페이서를 형성하는 단계 및 복수 개의 절연막들 중에서 최하측 절연막을 부유 확산 영역이 형성될 반도체 기판의 상부에 잔류시키면서, 최하측 절연막과 최상측 절연막 사이의 나머지 절연막을 습식 식각에 의해 제거하는 단계를 구비하는 것을 특징으로 한다. 그러므로, 이미지 센서의 암 결함이 개선되고 감도 특성이 향상되는 효과가 있다.
이미지 센서, 스페이서, 건식 식각, 습식 식각
Description
본 발명은 이미지 센서에 관한 것으로서, 특히 모바일(Mobile) 폰(phone)이나 카메라 등 다양한 제품에 널리 사용 가능한 씨모스(CMOS:Complementary Metal Oxide Semiconductor)형 이미지 센서 및 그의 제조 방법에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 광학적 신호를 전기적인 신호로 변환하는 장치이다. 이미지 센서는 크게 전하 결합 소자(CCD:Charge Coupled Device)와 CMOS 이미지 센서로 구분된다. CMOS 이미지 센서는 화소(pixel) 수만큼 수광 소자와 스위칭 소자가 마련되고, 이를 이용하여 광학적 신호를 전기 신호로 출력하는 방식을 채택한다. CMOS 이미지 센서는 전하 결합 소자에 비하여 구동 방식이 간편하고 신호 처리 회로를 단일 칩에 집적할 수 있어 소형화가 가능하며, 전력 소모가 적어 배터리를 오래 사용할 수 있는 장점을 갖는다.
통상의 CMOS 이미지 센서는 빛을 감지하여 신호를 발생하는 화소부와 화소부의 신호를 처리하는 주변 회로부를 포함한다. 화소부 및 주변 회로부에는 모스 트랜지스터와 같은 반도체 소자가 사용된다. 화소부는 빛에 반응하여 전자- 홀쌍(EHP:Electron-Hole Pair)을 생성하는 수광 소자인 포토 다이오드를 갖는다.
CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
이하, 첨부된 도면을 참조하여 일반적인 CMOS 이미지 센서를 다음과 같이 설명한다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이며, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.
도 1 및 도 2와 같이, 일반적인 4T형 씨모스 이미지 센서의 단위 화소는 광전 변환부로서의 포토 다이오드(PD)(10)와, 4개의 트랜지스터들(Tx, Rx, Dx, Sx)을 포함하여 구성된다. 여기서, 4개의 트랜지스터들의 각각은 전송 트랜지스터(Tx)(20), 리셋 트랜지스터(Rx)(30), 드라이브 트랜지스터(Dx)(40) 및 셀렉트 트랜지스터(Sx)(50)이다. 그리고, 각 단위 화소의 출력단이 되는 셀렉트 트랜지스터(50)의 드레인단에는 로드 트랜지스터(미도시)가 전기적으로 연결된다.
도 3은 일반적인 4T형 씨모스 이미지 센서를 나타낸 단면도이다.
도 3에 도시된 바와 같이, 일반적인 4T형 CMOS 이미지 센서는, 액티브 영역 및 소자 격리 영역이 정의된 P-형 반도체 기판(70)과, 소자 격리 영역에 형성된 소자 격리막(72)과, 반도체 기판(70) 표면내에 형성된 웰 영역과, 반도체 기판(70)의 액티브 영역 중 소정 영역 상에 차례로 적층되어 형성된 게이트 산화막(74) 및 게이트 전극(20)과, 게이트 산화막(74)과 게이트 전극(20)의 일측에 형성된 스페이 서(86A)를 포함하여 이루어진다. 스페이서(86A)는 산화막(80A)-질화막(82A)-산화막(84A)의 ONO(Oxide-Nitride-Oxide) 삼중 구조를 갖는다. 암 결함(dark defect)을 개선하기 위해서, 게이트(20)의 타측에는 ONO 구조의 절연막들(80B, 82B 및 84B)이 포토 다이오드(10)와 게이트(20)의 일부를 덮도록 마스킹된다. 그러나, 도 3에 도시된 일반적인 CMOS 이미지 센서의 경우, 포토 다이오드(10)의 상부에 질화막(82B)이 존재하므로, 포토 다이오드(10)로 입사되는 광이 질화막(82B)에 의해 어느 정도 차단되어 포토 다이오드(10)의 수광 특성이 열화되는 문제점이 있다.
4T형 CMOS 이미지 센서의 각 트랜지스터(Tx, Rx, Dx, Sx)의 게이트가 게이트 전극(20, 30, 40, 50)의 형상으로 형성되며, 게이트 전극(20, 30, 40, 50) 측부의 반도체 기판(70) 표면에 형성된 N+형 웰 영역이 각 트랜지스터의 소오스/드레인 영역으로 작용한다. 각 트랜지스터의 게이트 전극(20, 30, 40, 50) 사이의 N+형 웰 영역의 소정 부위는 플로팅 확산(F/D:Floating Diffusion) 노드(60)로 정의된다.
전술한 일반적인 CMOS 이미지 센서에서, 게이트(20)의 일측에 스페이서를 형성하기 위한 에칭 공정에서, 플로팅 확산 노드(60)가 형성될 반도체 기판(70)의 상부 표면이 함께 에칭되므로 인해, 심각한 암 결함이 야기될 수 있다. 즉, 스페이서(86A)와 마스크(86B)를 형성하기 위해, ONO 막들이 일차적으로 반도체 기판(70)의 전면에 증착된다. 이 후, 건식 식각에 의해 ONO 막들을 에칭하므로서, 게이트(20)의 일측에 스페이서(86A)를 형성한다. 이 때, 플로팅 확산 노드(60)가 형성될 반도체 기판(70) 상부의 실리콘의 격자에 건식 식각으로 인해 어택이 가해져서, 누설원(leakage source) 및 암 결합이 유발되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 스페이서를 형성할 때 실리콘 격자에 어택이 가해지는 것을 방지하고 포토 다이오드의 수광 특성을 더욱 높일 수 있는 이미지 센서 및 그의 제조 방법을 제공하는 데 있다.
상기 과제를 이루기 위해, 주변 회로부와 화소부를 갖는 이미지 센서의 본 발명에 의한 제조 방법은, 상기 화소부에서, 활성 영역을 정의하는 소자 분리막을 반도체 기판에 형성하는 단계와, 상기 반도체 기판의 상기 활성 영역 상부에 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴의 일측의 상기 반도체 기판에 포토 다이오드 영역을 형성하는 단계와, 상기 게이트 패턴을 포함하여 상기 반도체 기판의 전면에 복수 개의 절연막들을 증착하는 단계와, 상기 복수 개의 절연막들 중에서 최상측 절연막을 건식 식각에 의해 제거하여 상기 게이트 패턴의 측부에 스페이서를 형성하는 단계 및 상기 복수 개의 절연막들 중에서 최하측 절연막을 부유 확산 영역이 형성될 상기 반도체 기판의 상부에 잔류시키면서, 상기 최하측 절연막과 상기 최상측 절연막 사이의 나머지 절연막을 습식 식각에 의해 제거하는 단계로 이루어지 것이 바람직하다.
또는, 상기 과제를 이루기 위해, 주변 회로부와 화소부를 갖는 본 발명에 의한 이미지 센서의 제조 방법은, 상기 화소부에서, 활성 영역을 정의하는 소자 분리막을 반도체 기판에 형성하는 단계와, 상기 반도체 기판의 상기 활성 영역 상부에 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴의 일측의 상기 반도체 기판에 포토 다이오드 영역을 형성하는 단계와, 상기 게이트 패턴을 포함하여 상기 반도체 기판의 전면에 복수 개의 절연막들을 증착하는 단계 및 상기 복수 개의 절연막들 중 일부 절연막들을 건식 식각하여, 상기 게이트 패턴의 측부에 스페이서를 형성하면서 최하층 절연막을 부유 확산 영역이 형성될 상기 반도체 기판의 상부에 잔류시키는 단계로 이루어지는 것이 바람직하다.
또는, 주변 회로부와 화소부를 갖는 본 발명에 의한 이미지 센서는, 상기 화소부에서, 활성 영역을 정의하며 반도체 기판에 형성된 소자 분리막과, 상기 반도체 기판의 상기 활성 영역 상부에 형성된 게이트 패턴과, 상기 게이트 패턴 일측의 상기 반도체 기판의 내부에 형성된 포토 다이오드 영역과, 상기 게이트 패턴의 측부에 다층으로 형성된 스페이서 및 부유 확산 영역이 형성될 상기 반도체 기판의 상부에 형성되며, 상기 스페이서의 최하층과 연결되는 절연막으로 구성되는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 발명에 의한 이미지 센서 및 그의 제조 방법은 게이트 패턴의 측부에 스페이서를 형성하는 공정에서 플로팅 확산 노드와 포토 다이오드 영역의 상부에 산화막을 형성시키므로, 스페이서를 형성할 때 종래에 야기되었던 플로팅 확산 노드의 어택을 방지할 수 있고 포토 다이오드 영역의 상부에 질화막 패턴이 필요없으므로 인해 암 결함 특성과 화이트 특성을 개선시켜, 영상의 감도를 향상시킬 수 있는 효과를 갖는다.
이하, 본 발명에 의한 이미지 센서의 제조 방법의 실시예들을 첨부한 도면들을 참조하여 다음과 같이 설명한다. 이미지 센서가 주변 회로부와 화소부를 갖는다는 것은 전술한 바와 같다. 본 발명에 의한 이미지 센서는 화소부에 적용되므로, 이미지 센서의 화소부를 기준으로 설명한다.
도 4a 내지 도 4h는 본 발명의 실시예들에 의한 이미지 센서의 제조 방법에 따른 공정 단면도들이다.
도 4a에 도시된 바와 같이, 활성 영역을 정의하는 소자 분리막(202)을 반도체 기판(200)에 형성한다. 소자 분리막(202)은 반도체 기판(200)을 식각하여 트렌치를 형성한 후, 트렌치에 절연막을 매립하는 통상의 공정으로 형성할 수 있다.
도 4b에 도시된 바와 같이, 반도체 기판(200)의 상부에 게이트 절연 물질(미도시)과 폴리 실리콘(미도시)을 순차적으로 형성한 후 패터닝하여, 반도체 기판(200)의 활성 영역 상부에 게이트 패턴을 형성한다. 게이트 절연 물질로서는 산화막이 이용될 수 있다. 게이트 패턴은 게이트 절연 물질을 패터닝한 결과인 게이트 산화막(204) 및 폴리 실리콘을 패터닝한 결과인 게이트 실리콘(206)으로 구성된다.
도 4c에 도시된 바와 같이, 게이트 패턴(204 및 206)을 마스크로 이용하여 게이트 패턴(204 및 206)의 왼쪽 측부의 반도체 기판(200)에 이온을 주입하여, 포토 다이오드 영역(208)을 형성한다.
도 4d에 도시된 바와 같이, 게이트 패턴(204 및 206)을 포함하여 반도체 기 판(200)의 전면에 복수 개의 절연막들(216)을 증착하여 형성한다. 복수 개의 절연막들(216)은 산화막(Oxide)(210)-질화막(Nitride)(212)-산화막(214)의 ONO 삼중막일 수 있다.
도 4e에 도시된 바와 같이, 복수 개의 절연막들(216) 중에서 최상측 절연막(214)을 건식 식각에 의해 제거하여 게이트 패턴(204 및 206)의 측부에 스페이서(214A)를 형성한다. 여기서, 건식 식각은 반응성 이온 식각(RIE:Reactive Ion Etching)일 수 있다. 최상측 절연막(214)을 건식 식각할 때, 최상측 절연막(214)의 바로 하부에 존재하는 절연막(212)이 어느 정도의 두께 예를 들면, 그(212)의 원래 두께의 절반까지 식각될 수도 있다.
도 4f에 도시된 바와 같이, 복수 개의 절연막들(216) 중에서 최하측 절연막(210)을 부유 확산 영역(218)이 형성될 반도체 기판(200)의 상부에 잔류시키면서, 최하측 절연막(210)과 최상측 절연막(214) 사이의 나머지 절연막(212) 즉, 건식 식각에 의해 제거되지 않고 잔류하는 질화막(212)을 습식 식각에 의해 제거한다. 따라서, 플로팅 확산 노드(또는, 부유 확산 영역)(218)가 형성될 반도체 기판(200)의 상부를 산화막(210B)에 의해 덮어, 암 결함 특성이 개선될 수 있다. 또한, 포토 다이오드 영역(208)이 형성된 반도체 기판(200)의 상부에 증착된 절연막(212)도 습식 식각하여 제거한다. 따라서, 포토 다이오드 영역(208)이 형성된 반도체 기판(200)의 상부에 최하측 절연막(210B)이 잔류된다. 도 3에 도시된 일반적인 CMOS 이미지 센서의 경우, 포토 다이오드(10)의 상부에 존재하는 질화막(82B)으로 인해 포토 다이오드의 수광 특성이 열화되는 문제점이 있었지만, 본 발명의 경 우, 도 4f에 도시된 바와 같이 포토 다이오드 영역(208)의 상부에 질화막(212)이 습식 식각에 의해 제거되므로 인해, 포토 다이오드 영역(108)에 입사되는 광량이 보다 더 풍부해질 수 있다. 이에 따라, 이미지 센서의 화이트(white) 특성이 더욱 개선된다. 결국, 도 4f에 도시된 바와 같이 게이트 패턴(204 및 206)의 양 측부에 절연막들(210A, 212A 및 214A)로 이루어진 스페이서(216A)가 형성될 수 있으며, 게이트(206)의 상부에 증착된 절연막(212)의 전체를 습식 식각하여 제거하여 최하측 절연막(210)을 게이트(206)의 상부 전체에 잔류시킬 수 있다.
본 발명의 다른 실시예에 의한 이미지 센서의 제조 방법은 도 4d에 도시된 바와 같이 복수 개의 절연막들(216)을 반도체 기판(200)의 전면에 증착한 연후, 도 4e 및 도 4f에 도시된 공정을 진행하는 대신에 도 4g 및 도 4h에 도시된 공정을 진행할 수도 있다. 보다 구체적으로 살펴보면 다음과 같다.
도 4g에 도시된 바와 같이, 게이트(206)의 일부를 포함하여 게이트 패턴(204 및 206)의 오른쪽 측부에서, 복수 개의 절연막들(216)중에서 최상측 절연막(214)을 건식 식각에 의해 제거한다. 그러나, 게이트 패턴(204 및 206)의 왼쪽 측부에 최상측 절연막(214B)은 제거되지 않고 잔류한다. 따라서, 게이트 패턴(204 및 206)의 오른쪽 측부에는 스페이서(216A)를 형성하는 최상측 절연막(214)의 일부(214A)가 남게 되고, 게이트 패턴(206)의 일부를 포함하여 게이트 패턴(204 및 206)의 왼쪽 측부에 위치한 최상측 절연막(214B)은 잔존하게 된다.
이후, 도 4h에 도시된 바와 같이, 게이트(206)의 일부 및 게이트(206)의 오른쪽 측부에 잔류하는 질화막(212)을 습식 식각에 의해 제거한다. 따라서, 게이트 패턴(206)을 중심으로 왼쪽에는 절연막들(210, 212B 및 214B)이 포토 다이오드 영역(208)을 덮는 구조로 형성되고, 게이트 패턴(206)을 중심으로 오른쪽에는 스페이서(216A)가 형성됨과 동시에 최하측 절연막(210)이 플로팅 확산 노드(218)를 덮는 구조로 형성될 수 있다.
결국, 본 발명의 다른 실시예에 의하면, 도 4g 및 도 4h에 도시된 바와 같이, 건식 식각 및 습식 식각은 게이트 패턴(206)의 오른쪽 측부에 형성된 복수 개의 절연막들에 대해서만 수행될 수 있다. 이와 같이, 플로팅 확산 노드(218)가 형성될 반도체 기판(200)의 상부를 산화막(210B)에 의해 덮으므로, 암 결함 특성이 개선될 수 있다.
본 발명에 의하면, 습식 식각은 인산 용액을 이용하여 수행될 수 있다.
전술한 실시예에서는, 도 4f 또는 도 4h에 도시된 바와 같이 질화막(212)을 제거하기 위해 습식 식각 공정을 이용하였다. 따라서, 잔류하는 산화막(210)의 두께를 정밀하게 제어할 수 있다. 그러나, 본 발명의 다른 실시예에 의하면, 질화막(212)을 제거하기 위해, 습식 식각 대신에 건식 식각을 이용할 수도 있다. 즉, 도 4d에 도시된 복수 개의 절연막들(216) 중 일부 절연막들(212 및 214)을 건식 식각하여, 도 4f 또는 도 4h에 도시된 바와 같이 게이트 패턴(206)의 측부에 스페이서(216A)를 형성하면서 최하층 절연막(210)을 부유 확산 영역(218)이 형성될 반도체 기판(200)의 상부에 잔류시킬 수 있다. 또한, 도 4f에 도시된 바와 같이, 포토 다이오드 영역(218)이 형성된 반도체 기판(200)의 상부에 증착된 절연막(216)을 건식 식각하여, 최하측 절연막(210)을 포토 다이오드 영역(218)이 형성된 반도 체 기판(200)의 상부에 잔류시킬 수 있다.
잔류하는 최하측 절연막(210)의 두께를 정밀하게 제어하기 위해서 질화막(212)을 제거할 때, 건식 식각 보다는 습식 식각을 적용하는 것이 더 바람직하다.
한편, 도 4d에 도시된 바와 같이 초기에 반도체 기판(200)상에 증착된 최하측 절연막(210)의 두께는 절연막(212 및 214)을 식각하는 과정에서 어느 정도 식각될 수 있다. 최종적으로, 반도체 기판(200) 특히, 플로팅 확산 노드(218) 및 포토 다이오드 영역(2080의 상부에 잔류하는 최하측 절연막(210)의 두께는 10Å 내지 300Å일 수 있다.
이하, 본 발명에 의한 이미지 센서의 실시예들을 도 4f 및 도 4h를 참조하여 다음과 같이 설명한다.
도 4f를 참조하면, 본 발명에 의한 이미지 센서는 그의 화소부에, 소자 분리막(202), 포토 다이오드 영역(208), 게이트 산화막(204), 게이트(206), 스페이서(216A), 최하측 절연막(210B) 및 부유 확산 영역(218)으로 구성된다. 도 4f에 도시된 이미지 센서가 게이트(206)의 양측에 스페이서(216A)를 갖는 반면, 도 4h에 도시된 이미지 센서는 게이트(206)의 일측에 스페이서(216A)를 갖고 그(206)의 타측에는 마스크(210, 212B 및 214B)를 갖는다. 여기서, 소자 분리막(202)은 활성 영역을 정의하며 반도체 기판(200)의 내부에 형성된다. 게이트 패턴은 게이트 산화막(204)과 게이트(206)로 구성되며, 반도체 기판(200)의 활성 영역 상부에 형성된다. 포토 다이오드 영역(218)은 게이트 패턴(204 및 206) 왼쪽 측부의 반도체 기판(200)의 내부에 형성된다. 스페이서(216A)는 게이트 패턴(204 및 206)의 측부에 다층(210, 212A 및 214A)으로 형성된다. 절연막(210B)은 부유 확산 영역(218)이 형성된 반도체 기판(200)의 상부 및 포토 다이오드 영역(208)의 상부에 형성되며, 스페이서(216A)의 최하층막(210A)과 연결된다. 이는 전술한 바와 같이, 스페이서(216A)를 형성하는 과정에서, 스페이서(216A)의 최하층 절연막(210A)과 절연막(210B)은 동일한 층이기 때문이다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이다.
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이 아웃도이다.
도 3은 일반적인 4T형 씨모스 이미지 센서를 나타낸 단면도이다.
도 4a 내지 도 4h는 본 발명의 실시예들에 의한 이미지 센서의 제조 방법에 따른 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
200 : 반도체 기판 202 : 소자 분리막
204 : 게이트 산화막 206 : 게이트
208 : 포토 다이오드 영역 210, 212, 214, 216 : 절연막들
218 : 부유 확산 영역
Claims (9)
- 주변 회로부와 화소부를 갖는 이미지 센서의 제조 방법에 있어서,상기 화소부에서, 활성 영역을 정의하는 소자 분리막을 반도체 기판에 형성하는 단계;상기 반도체 기판의 상기 활성 영역 상부에 게이트 패턴을 형성하는 단계;상기 게이트 패턴의 일측의 상기 반도체 기판에 포토 다이오드 영역을 형성하는 단계;상기 게이트 패턴을 포함하여 상기 반도체 기판의 전면에 복수 개의 절연막들을 증착하는 단계; 및상기 복수 개의 절연막들 중 일부 절연막들을 건식 식각하여, 상기 게이트 패턴의 측부에 스페이서를 형성하면서 최하층 절연막을 부유 확산 영역이 형성될 상기 반도체 기판의 상부에 잔류시키는 단계를 구비하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1 항에 있어서, 상기 최하측 절연막을 상기 게이트 패턴의 상부 전체에 잔류시키는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1 항에 있어서, 상기 건식 식각은 상기 게이트 패턴의 일 측부에 형성된 상기 복수 개의 절연막들에 대해서만 수행되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1 항에 있어서, 상기 최하측 절연막을 상기 포토 다이오드 영역이 형성된 상기 반도체 기판의 상부에 잔류시키는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1 항에 있어서, 상기 포토 다이오드 영역이 형성된 상기 반도체 기판의 상부에 증착된 상기 절연막을 상기 건식 식각하여, 상기 최하측 절연막을 상기 포토 다이오드 영역이 형성된 상기 반도체 기판의 상부에 잔류시키는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1 항에 있어서, 상기 최하측 절연막은 제2 산화막인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1 항에 있어서, 상기 잔류하는 최하측 절연막의 두께는 10Å 내지 300Å인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1 항에 있어서, 상기 건식 식각은 반응성 이온 식각인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 주변 회로부와 화소부를 갖는 이미지 센서에 있어서,상기 화소부에서, 활성 영역을 정의하며 반도체 기판에 형성된 소자 분리막;상기 반도체 기판의 상기 활성 영역 상부에 형성된 게이트 패턴;상기 게이트 패턴 일측의 상기 반도체 기판의 내부에 형성된 포토 다이오드 영역;상기 게이트 패턴의 측부에 다층으로 형성된 스페이서; 및부유 확산 영역이 형성될 상기 반도체 기판의 상부에 형성되며, 상기 스페이서의 최하층과 연결되는 절연막을 구비하는 것을 특징으로 하는 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070141447A KR20090073486A (ko) | 2007-12-31 | 2007-12-31 | 이미지 센서 및 그의 제조 방법 |
| US12/344,553 US20090166695A1 (en) | 2007-12-31 | 2008-12-28 | Image sensor and method for manufacturing the sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070141447A KR20090073486A (ko) | 2007-12-31 | 2007-12-31 | 이미지 센서 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090073486A true KR20090073486A (ko) | 2009-07-03 |
Family
ID=40797045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070141447A KR20090073486A (ko) | 2007-12-31 | 2007-12-31 | 이미지 센서 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090166695A1 (ko) |
| KR (1) | KR20090073486A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100815937B1 (ko) * | 2006-10-20 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| JP2016092203A (ja) * | 2014-11-04 | 2016-05-23 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719338B1 (ko) * | 2004-06-15 | 2007-05-17 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| US7667250B2 (en) * | 2004-07-16 | 2010-02-23 | Aptina Imaging Corporation | Vertical gate device for an image sensor and method of forming the same |
| KR100725367B1 (ko) * | 2005-10-04 | 2007-06-07 | 삼성전자주식회사 | 이미지 센서 및 그 제조방법 |
-
2007
- 2007-12-31 KR KR1020070141447A patent/KR20090073486A/ko not_active Application Discontinuation
-
2008
- 2008-12-28 US US12/344,553 patent/US20090166695A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20090166695A1 (en) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6974715B2 (en) | Method for manufacturing CMOS image sensor using spacer etching barrier film | |
| US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR101550067B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US11056530B2 (en) | Semiconductor structure with metal connection layer | |
| KR100710204B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| US7442994B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7241671B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7678602B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR20090073486A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR100943491B1 (ko) | 이미지 센서 및 그의 제조 방법 | |
| JP4575913B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100760914B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100789624B1 (ko) | 시모스 이미지 센서 및 이의 제조 방법 | |
| KR20040058733A (ko) | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 | |
| KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070033694A (ko) | 시모스 이미지센서 제조 방법 | |
| KR100873812B1 (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR100720497B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20070027909A (ko) | 이미지 소자의 제조 방법 | |
| KR100672720B1 (ko) | 이미지 센서의 제조 방법 | |
| US20070161144A1 (en) | Method for Manufacturing CMOS Image Sensor | |
| KR20030056060A (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR100937670B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |