KR100672720B1 - 이미지 센서의 제조 방법 - Google Patents
이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR100672720B1 KR100672720B1 KR1020050134178A KR20050134178A KR100672720B1 KR 100672720 B1 KR100672720 B1 KR 100672720B1 KR 1020050134178 A KR1020050134178 A KR 1020050134178A KR 20050134178 A KR20050134178 A KR 20050134178A KR 100672720 B1 KR100672720 B1 KR 100672720B1
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- image sensor
- oxide film
- manufacturing
- spacer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 230000002265 prevention Effects 0.000 abstract description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract 1
- 230000036211 photosensitivity Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 스페이서 형성 이후, 포토 다이오드 상부의 질화막을 제거하는 공정을 통해 이미지 센서의 저조도 특성을 향상시킨 이미지 센서의 제조 방법에 관한 것으로, 소자 격리 영역과 액티브 영역이 정의된 반도체 기판을 준비하는 단계와, 상기 액티브 영역 중 소정 부위에 복수개의 게이트 폴리를 형성하는 단계와, 상기 소정의 게이트 폴리 일측의 상기 반도체 기판에 포토 다이오드를 형성하는 단계와, 상기 포토 다이오드 영역 및 상기 게이트 폴리들의 측벽에 위치하는 스페이서를 형성하는 단계와, 상기 스페이서를 포함한 상기 반도체 기판 전면에 산화막을 형성하는 단계와, 상기 포토 다이오드 상부만을 오픈하는 마스크를 이용하여, 상기 산화막을 선택적으로 제거하는 단계 및 상기 포토 다이오드 상부에 남아있는 상기 스페이서를 제거하는 단계를 포함하여 이루어짐을을 특징으로 한다.
이미지 센서, 포토 다이오드, 암전류
Description
도 1a 내지 도 1c는 종래의 이미지 센서의 제조 방법을 나타낸 공정 단면도
도 2a 내지 도 2f는 본 발명의 이미지 센서의 제조 방법을 나타낸 공정 단면도
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체 기판 12 : 소자 격리막
13 : 포토 다이오드 14 : 게이트 패턴
15 : 질화막 16 : 감광막
본 발명은 이미지 센서에 관한 것으로 특히, 스페이서 형성 이후, 포토 다이오드 상부의 질화막을 제거하는 공정을 통해 이미지 센서의 저조도 특성을 향상시킨 이미지 센서의 제조 방법에 관한 것이다.
일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이다.
한편, 씨모스 이미지센서는 제어회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다.
상기 CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30～40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있으며, DSC(Digital Still Camera), PC 카메라, 모빌카메라 등의 많은 응용부분에 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으 로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
이하, 첨부된 도면을 참조하여 종래의 이미지 센서의 제조 방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 이미지 센서의 제조 방법을 나타낸 공정 단면도이다.
도 1a와 같이, 종래의 이미지 센서의 제조 방법은, 먼저, 소자 격리막(2)을 포함한 반도체 기판(1)을 준비한다. 여기서, 소자 격리막(2)을 제외한 나머지 영역은 액티브 영역으로 정의된다.
이어, 상기 액티브 영역 중 소정 부위에 복수개의 게이트 폴리(4)를 형성한다.
이어, 상기 소정의 게이트 폴리(4) 일측의 상기 반도체 기판(1)에 불순물 이온을 주입하여 포토 다이오드(3)를 형성한다.
도 1b와 같이, 상기 게이트 폴리(4)를 포함한 상기 반도체 기판(1) 전면에 질화막(5)을 증착한다.
도 1c와 같이, 상기 게이트 폴리(4)의 측부를 제외한 나머지 영역의 질화막(5)을 선택적으로 제거하여 스페이서(5a)를 형성한다.
상기 질화막의 선택적 제거는, 반도체 기판(1) 전면에 걸친 건식 식각 공정 중 상기 포토 다이오드(3) 상부 역시 노출되므로, 플라즈마(Plasma) 내의 이온 데미지(Ion Damage)에 의해 이미지 센서(Image Sensor)의 암전류가 증가하는 문제가 발생한다.
상기와 같은 종래의 씨모스 이미지 센서는 다음과 같은 문제점이 있었다.
스페이서 형성을 위한 질화막 제거 공정은 반도체 기판 전면에 걸친 건식 식각 공정 중 상기 포토 다이오드 상부 역시 노출되므로, 플라즈마(Plasma) 내의 이온 데미지(Ion Damage)에 의해 이미지 센서(Image Sensor)의 암전류가 증가하는 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 포토 다이오드 상부의 질화막을 제거하는 공정을 통해 이미지 센서의 저조도 특성을 향상시킨 이미지 센서의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 이미지 센서의 제조 방법은 소자 격리 영역과 액티브 영역이 정의된 반도체 기판을 준비하는 단계와, 상기 액티브 영역 중 소정 부위에 복수개의 게이트 폴리를 형성하는 단계와, 상기 소정의 게이트 폴리 일측의 상기 반도체 기판에 포토 다이오드를 형성하는 단계와, 상기 포토 다이오드 영역 및 상기 게이트 폴리들의 측벽에 위치하는 스페이서를 형성하는 단계와, 상기 스페이서를 포함한 상기 반도체 기판 전면에 산화막을 형성하는 단계와, 상기 포토 다이오드 상부만을 오픈하는 마스크를 이용하여, 상기 산화막을 선택적으로 제거하는 단계 및 상기 포토 다이오드 상부에 남아있는 상기 스페이서를 제거하는 단계를 포함하여 이루어짐에 특징이 있다.
상기 스페이서는 질화막이다.
상기 스페이서의 제거는 산화막과 질화막의 식각 선택비를 갖는 습식 에천트를 이용하여 이루어진다.
상기 스페이서의 제거는 케미컬(chemical) 건식각을 이용하여 이루어진다.
상기 산화막은 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)이다.
상기 산화막은 LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)이다.
상기 포토 다이오드 상부만을 오픈하는 마스크를 이용하여, 상기 산화막을 선택적으로 제거하는 단계는 습식 식각을 이용하여 이루어진다.
상기 포토 다이오드 이외의 부위에 남아있는 산화막을 제거하는 단계를 더 포함한다.
상기 산화막의 제거는 습식 식각 공정으로 진행된다.
상기 포토 다이오드 상부에 남아있는 상기 스페이서를 제거하는 단계는 상기 산화막을 하드 마스크로 이용하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 이미지 센서의 제조 방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명의 이미지 센서의 제조 방법을 나타낸 공정 단면도이다.
도 2a와 같이, 본 발명의 이미지 센서의 제조 방법은 먼저, 소자 격리 영역과 액티브 영역이 정의된 반도체 기판(10)을 준비한다. 여기서, 소자 격리 영역은 소자 격리막(12)이 형성된 부위이며, 나머지 부위가 액티브 영역이다.
이어, 상기 액티브 영역 중 소정 부위에 복수개의 게이트 폴리(14)를 형성한다.
이어, 상기 소정의 게이트 폴리(14) 일측의 상기 반도체 기판에 포토 다이오드(13)를 형성한다.
이어, 상기 게이트 폴리(14)를 포함한 상기 포토 다이오드(13) 및 상기 게이트 폴리(14)들을 포함한 상기 반도체 기판(10) 전면에 질화막(15)을 전면 증착한다.
도 2a에 도시된 도면은 이온 데미지 발생 억제를 위해 감광막(Photo Resistor)를 이용하여 스페이서 식각 블로킹을 한 상태를 나타낸다.
도 2b와 같이, 상기 포토 다이오드(13)을 가리는 형상의 감광막(16)을 형성한 후, 상기 감광막을 마스크를 이용하여, 상기 질화막(15)을 식각하여 제 1 질화막 패턴(15a)을 형성한다. 상기 제 1 질화막 패턴(15a)은 상기 포토 다이오드(13) 영역을 포함하여 상기 인접한 게이트 폴리(14)의 소정 부분 및 감광막(16)에 대하여 오픈된 게이트 폴리 측벽에 남기도록 하여 형성한다.
도 2c와 같이, 제 1 질화막 패턴(15a)을 포함한 상기 반도체 기판(10) 전면에 산화막(16)을 형성한다.
이러한 상기 산화막(16)은 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 또는 LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate) 계열의 물질로 이루어진다.
도 2d와 같이, 상기 포토 다이오드(13) 상부만을 오픈하는 마스크(미도시)를 이용하여, 상기 산화막(16)을 선택적으로 제거하여 하드 마스크(16a)를 형성한다.
이러한 상기 하드 마스크(16a) 형성 공정은 상기 포토 다이오드 상부만을 오픈하는 마스크를 이용하여, 상기 산화막을 선택적으로 제거하며, 그 방식은 습식 식각을 이용하여 이루어진다.
도 2e와 같이, 상기 하드 마스크(16a)를 마스크로 이용하여 남아있는 상기 포토 다이오드(13) 상부에 남아있는 상기 제 1 질화막 패턴(15a)을 제거한다. 이 경우, 상기 포토 다이오드(13)와 인접한 상기 게이트 폴리(14)의 타측 측벽에 위치한 제 1 질화막 패턴(15a)과 하드 마스크(16a)가 남아있다.
이러한 상기 제 1 질화막 패턴(15a)의 제거는 산화막과 질화막의 식각 선택비를 갖는 습식 에천트를 이용하여 이루어진다. 또는 상기 스페이서의 제거는 케미컬(chemical) 건식각을 이용하여 이루어진다.
도 2f와 같이, 상기 남아있는 산화막 성분의 하드 마스크(16a)를 제거한다.
이러한 상기 산화막의 제거는 습식 식각 공정으로 진행된다.
본 발명의 씨모스 이미지 센서의 제조 방법은 저조도 특성과 감도 향상을 목적으로 한다.
종래의 씨모스 이미지 센서의 제조 방법은, 게이트 폴리 스페이서 형성을 위하여 반도체 전면에 건식 식각 공정을 진행함으로써 포토 다이오드 상부에 이온 데미지를 초래하여 저조도 특성의 열화를 유발시킨다. 저조도 특성 향상을 위해 스페이서 형성 공정 중 감광막(PR)을 통한 식각 블로킹(Etch Blocking)을 하는 방법이 있으나 이는 포토 다이오드(Photodiode) 상부에 잔류하는 질화막으로 인해 이미지 센서(Image Sensor)의 감도가 하락하게 된다.
본 발명에서는 스페이서 형성 이후 포토 다이오드(Photodiode) 상부의 질화막을 제거하는 공정을 통해 이미지 센서(Image Sensor)의 저조도 특성 및 광 특성을 동시에 향상시키는 공정을 제시한다.
따라서, 본 발명에 기술한 공정을 사용할 경우 게이트 폴리 측벽의 Spacer 형성을 위한 건식 식각 공정 중 발생하는 포토 다이오드(Photodiode) 상부의 이온 데미지(Ion Damage)를 방지할 수 있다. 또한 질화막 제거는 하드 마스크(Hard Mask)로 산화막(Oxide)을 이용하여, 포토 다이오드(Photodiode) 상부의 질화막을 습식 식각 공정 혹은 이온 데미지(Ion Damage)가 없는 케미컬 건식각(Chemical Dry Etch) 공정을 이용하여 제거시킬 수 있다. 이를 통하여 CMOS Image Sensor의 저조도 특성 향상 및 감도(Sensitivity) 향상을 동시에 얻을 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 씨모스 이미지 센서의 제조 방법은 다음과 같은 효과가 있다.
본 발명의 씨모스 이미지 센서의 제조 방법은, 게이트 폴리 스페이서 형성 시 발생하는 포토 다이오드(Photodiode) 상부의 이온 데미지를 감광막 블로킹(PR Blocking)을 통해 방지함으로써 씨모스 이미지 센서의 저조도 특성을 향상 시킬 수 있다.
이러한 공정을 사용할 경우 게이트 폴리 측벽의 Spacer 형성을 위한 건식 식각 공정 중 발생하는 포토 다이오드(Photodiode) 상부의 이온 데미지(Ion Damage)를 방지할 수 있다. 또한 질화막 제거는 하드 마스크(Hard Mask)로 산화막(Oxide)을 이용하여, 포토 다이오드(Photodiode) 상부의 질화막을 습식 식각 공정 혹은 이온 데미지(Ion Damage)가 없는 케미컬 건식각(Chemical Dry Etch) 공정을 이용하여 제거시킬 수 있다. 이를 통하여 CMOS Image Sensor의 저조도 특성 향상 및 감도(Sensitivity) 향상을 동시에 얻을 수 있다.
Claims (10)
- 소자 격리 영역과 액티브 영역이 정의된 반도체 기판을 준비하는 단계;상기 액티브 영역 중 소정 부위에 복수개의 게이트 폴리를 형성하는 단계;상기 소정의 게이트 폴리 일측의 상기 반도체 기판에 포토 다이오드를 형성하는 단계;상기 포토 다이오드 영역 및 상기 게이트 폴리들의 측벽에 위치하는 스페이서를 형성하는 단계;상기 스페이서를 포함한 상기 반도체 기판 전면에 산화막을 형성하는 단계;상기 포토 다이오드 상부만을 오픈하는 마스크를 이용하여, 상기 산화막을 선택적으로 제거하는 단계; 및상기 포토 다이오드 상부에 남아있는 상기 스페이서를 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 스페이서는 질화막인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 2항에 있어서,상기 스페이서의 제거는 산화막과 질화막의 식각 선택비를 갖는 습식 에천트를 이용하여 이루어지는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 스페이서의 제거는 케미컬(chemical) 건식각을 이용하여 이루어지는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 산화막은 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 산화막은 LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 포토 다이오드 상부만을 오픈하는 마스크를 이용하여, 상기 산화막을 선택적으로 제거하는 단계는 습식 식각을 이용하여 이루어지는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 포토 다이오드 이외의 부위에 남아있는 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 8항에 있어서,상기 산화막의 제거는 습식 식각 공정으로 진행되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 포토 다이오드 상부에 남아있는 상기 스페이서를 제거하는 단계는 상기 산화막을 하드 마스크로 이용하여 이루어지는 것을 특징으로 하는 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134178A KR100672720B1 (ko) | 2005-12-29 | 2005-12-29 | 이미지 센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134178A KR100672720B1 (ko) | 2005-12-29 | 2005-12-29 | 이미지 센서의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100672720B1 true KR100672720B1 (ko) | 2007-01-22 |
Family
ID=38014479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134178A KR100672720B1 (ko) | 2005-12-29 | 2005-12-29 | 이미지 센서의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100672720B1 (ko) |
-
2005
- 2005-12-29 KR KR1020050134178A patent/KR100672720B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
| JP2006191035A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| US7863082B2 (en) | Photo diode and related method for fabrication | |
| US7361542B2 (en) | Method of fabricating CMOS image sensor | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| US7241671B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100943491B1 (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR100760914B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100672720B1 (ko) | 이미지 센서의 제조 방법 | |
| JP2007184586A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| KR100667499B1 (ko) | 시모스 이미지센서의 제조방법 | |
| US20080160667A1 (en) | Fabricating method of image sensor | |
| CN100466303C (zh) | 光电二极管结构及其制作方法 | |
| KR20090073486A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR100720497B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100864844B1 (ko) | 씨모스 이미지센서 제조방법 | |
| KR20070069268A (ko) | 시모스 이미지 센서의 제조 방법 | |
| KR100388460B1 (ko) | 사각 형상의 스페이서를 구비하는 이미지 센서 제조방법 | |
| KR100937670B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서의 제조방법 | |
| KR100718780B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20060077125A (ko) | 식각 공정으로 인한 활성영역의 어택을 방지할 수 있는씨모스 이미지센서 제조 방법 | |
| KR100935050B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2007180537A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR20060077147A (ko) | 암전류를 감소시킬 수 있는 이미지센서의 포토다이오드 및그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |