CN100466303C - 光电二极管结构及其制作方法 - Google Patents

Abstract

本发明提供了一种制作光电二极管的方法，该方法包括提供一基底，并形成掺杂区于基底中，另外，形成介电层、第一多晶硅层于基底上。并形成一开口以暴露出部分掺杂区的表面，然后，形成第二多晶硅层于第一多晶硅层上方和开口内。并且，图案化第二多晶硅层以形成导线，再图案化第一多晶硅层以形成栅极，最后形成源极/漏极。

Description

光电二极管结构及其制作方法

技术领域

本发明涉及一种光电二极管结构及其制作方法，尤其涉及一种应用于有源像素传感器的光电二极管及其制作方法。

背景技术

有源像素传感器(active pixel sensor，APS)是一种普遍的固态图像感测元件。由于有源像素传感器包括有互补式金属氧化物半导体元件，因此又称为CMOS图像传感器，其是利用传统的半导体工艺制作，具有制作成本低廉以及元件尺寸较小的优点，使得CMOS图像传感器已有日渐取代电荷耦合装置(charge-coupled device，CCD)的趋势。此外，CMOS图像传感器还具有高量子效率(quantum efficiency)以及低噪声(read-out noise)等优势，因此已广泛应用在个人电脑相机(PC camera)以及数字相机(digital camera)等电子产品上。

一般有源像素传感器是由多个有源像素感测单元所构成，而各有源像素感测单元包括有一用来感测光照强度的光电二极管(photo diode)，以及三个金属氧化物半导体(metal-oxide semiconductor，MOS)晶体管，分别为当作重置元件(reset MOS)的重置晶体管(reset transistor)、当作电流汲取元件(current source follower)的电流汲取晶体管以及当作列选择开关(row selector)的列选择晶体管(row-select transistor)。其中，光电二极管主要是依照其光感测区所产生的光电流来处理信号数据，例如光感测区于受光状态所产生的漏遗电流(light current)代表信号(signal)，而光感测区于不受光状态所产生的漏遗电流(dark current)则代表噪声(noise)，因此光电二极管可以利用信号噪声比(signal/noise)的强弱方式来处理信号数据。

请参阅图1，图1是现有技术中光电二极管的结构示意图。如图1所示，一光电二极管100设置于一P型基底102，且P型基底102上又具有一以二氧化硅为材质的氧化层104，其中，P型基底102中包括有多个浅沟隔离(shallow trench isolation，STI)106，两个浅沟隔离106之间具有一光感测区108和一栅极112、源极/漏极延伸区114以及源极/漏极116。而光感测区108包括有掺杂区118、120，其中，掺杂区118具有低剂量N掺杂剂，而掺杂区120具有一高剂量N+掺杂剂，而且通常以砷(As)作为注入掺杂剂(dopant)。而上述掺杂区118中的N掺杂剂会和P型基底102形成PN结(junction)，而PN结又与P型基底102形成一耗尽区(depletion region)，用以感应光电流。

然而，现有技术中的光电二极管100的光感测区108的表面的晶格结构，很容易被高剂量的N掺杂剂注入所破坏。再者，在后续接触插塞(contactplug)制作的过程中，制作埋藏接触窗(buried contact，BC)的蚀刻工艺容易破坏掺杂区120的表面，而且，当接触插塞内的钛(Ti)金属成分等和基底中的硅作用后，会产生硅化钛(TiSi)等化合物。以上这些情况都会产生大量的漏电流，使得噪声变大，使得光电二极管的感光效果下降。

再者，因为现有技术中的光电二极管100的光感测区108的PN结深度较深，所以，当光电二极管100受到短波长光(例如：蓝光)的照射时，会因为短波长光对晶片的穿透深度较浅，进而使得光电二极管100的PN结对短波长光所能感应的光电流偏小，因此造成光电二极管100对短波长光的感光敏感度不佳。

发明内容

本发明提供一种光电二极管结构及其制作方法，以解决上述问题。

本发明提供一种制作光电二极管的方法，该方法包括提供基底，并且形成多个绝缘层于基底中，接着，形成掺杂区于基底中，且掺杂区被绝缘层所围绕，另外，形成氧化层于基底上，再形成第一多晶硅层于基底上。并形成开口于第一多晶硅层和氧化层中，以暴露出部分掺杂区的表面，然后，形成第二多晶硅层于第一多晶硅层上方和开口内。并且，图案化第二多晶硅层以形成导线，再图案化第一多晶硅层，以形成栅极，最后，于栅极的一侧形成源极/漏极。

本发明提供一种光电二极管结构，包括基底、氧化层位于基底表面上、数个绝缘层位于基底中，掺杂区位于基底中且被绝缘层围绕、栅极、多晶硅区段位于氧化层上方、开口位于多晶硅区段和氧化层中且深至掺杂区表面、图案化多晶硅层位于开口中和部分多晶硅区段上方，以及源极/漏极位于栅极的一侧。其中，栅极位于掺杂区的一侧，而多晶硅区段位于掺杂区的另一侧。

由于本发明制作埋藏接触窗时，对于多晶硅层和氧化层分别以不同的蚀刻工艺进行蚀刻，所以，基底的掺杂区表面并不会被破坏。另外，本发明是利用掺杂多晶硅作为接触插塞和导线的材料，所以，接触插塞中的掺杂多晶硅材料并不会和基底反应，不会发生现有技术中产生硅化钛的情况，而且形成的导线是掺杂多晶硅所构成，所以比金属透光度高，较不易破坏感光效果。又本发明在掺杂区表面设置一P型掺杂区，此P型掺杂区和N型的掺杂区即形成一PN结，此PN结较接近光感测区表面，所以本发明对短波长光可有较佳的感光敏感度。另外，又因为P型掺杂区是形成在栅极和导线之间，所以可精确控制P型掺杂区的大小，因此P型掺杂区较不易发生漏电的情况，且P型掺杂区表面的氧化层也较不易被破坏。再者，本发明所完成的光电二极管的掺杂区中的N掺杂剂，在重置晶体管执行重置动作时会消失，以抑制重置时所产生的噪声，使得信号噪声比可提高。

附图说明

图1是现有技术中光电二极管的结构示意图；

图2至图5为本发明制作光电二极管的一优选实施例的方法示意图；

图6是本发明的有源像素感测单元的示意图。

主要元件符号说明

100、602 光电二极管

102、202 P型基底

104、206、404 氧化层

106、204 浅沟隔离

108 光感测区

112 栅极

114 源极/漏极延伸区

116、510 源极/漏极

118、120、210 掺杂区

208 护环

302 掺杂剂多晶硅区段

304 非掺杂多晶硅区段

402 抗反射层

406、408 开口

410 掺杂剂多晶硅层

502 导线

504 栅极

506 P型掺杂区

508 源极/漏极延伸区

600 有源像素感测单元

604 重置晶体管

606 电流汲取晶体管

608 列选择晶体管

具体实施方式

请参考图2至图5，图2至图5为本发明制作光电二极管的一优选实施例的方法示意图。如图2所示，首先提供一P型基底202，接着，形成多个浅沟隔离204于P型基底202中，然后，利用氧化或者沉积工艺，于P型基底202的表面形成一介电层，例如由二氧化硅(SiO₂)所构成的氧化层206。接下来，利用光刻技术(photolithography)形成一图案化的光致抗蚀剂层(未显示)，并进行一离子注入工艺，形成P型护环(guard ring，GR)208于浅沟隔离204内侧，且P型护环208比浅沟隔离204的深度深，其具有减少光电二极管发生漏电流的作用，并可提高信号噪声比。接下来，去除形成P型护环208所使用的图案化光致抗蚀剂层，再利用光刻技术形成另一图案化光致抗蚀剂层(未显示)，并进行另一次离子注入工艺，以形成掺杂区210，其中掺杂区210具有低剂量的N掺杂剂，其可利用砷(As)等作为注入掺杂剂(dopant)。然后，去除形成掺杂区210所使用的图案化光致抗蚀剂层。当然，如本领域技术人员所周知，本发明也不局限于采用P型基底202，亦可设置于一具有P型井的硅基底中。

请参考图3，沉积一层非掺杂多晶硅层(未显示)于氧化层206表面上，然后，利用光刻技术形成一图案化光致抗蚀剂层(未显示)，并进行一离子注入工艺，将N掺杂剂(未显示)注入部分的非掺杂多晶硅层(未显示)中，形成掺杂剂多晶硅区段302。值得注意的是，其中，位于掺杂区210上方的部分非掺杂多晶硅层(未显示)未被N掺杂剂注入，所以形成一非掺杂多晶硅区段304。

请参考图4，接着，于掺杂多晶硅区段302、非掺杂多晶硅区段304上方依序形成一抗反射层(anti-reflection layer，AR)402及一氧化层404。然后，利用光刻技术形成一图案化掩模(未显示)，例如光致抗蚀剂掩模、氮化物掩模等。接着，蚀刻部分的氧化层404、抗反射层402、掺杂剂多晶硅区段302、非掺杂多晶硅区段304及氧化层206，以形成开口406、408以作为埋藏接触窗，其中开口406暴露出掺杂区210的表面。值得注意的是，在本优选实施例中，形成开口406、408的方法，是利用数次蚀刻工艺达成，例如可先针对多晶硅材质的掺杂多晶硅区段302、非掺杂多晶硅区段304进行至少一次干蚀刻工艺，而且以氧化层206作为蚀刻停止层(etching stoplayer)。接着，再进行一次湿蚀刻(wet etching)工艺以去除图案化掩模(未显示)未遮蔽的氧化层206，以形成开口406、408。由于开口406中的非掺杂多晶硅层304和氧化层206是利用不同的蚀刻工艺来蚀刻，所以最后蚀刻氧化层206的湿蚀刻工艺，不但可以藉由适当地调整蚀刻选择比而不会蚀刻P型基底202，而且也不会如等离子体蚀刻(plasma etching)等的干蚀刻工艺伤害到掺杂区210表面，造成缺陷(defect)而产生漏遗电流。接着，沉积一掺杂多晶硅层410于氧化层404表面，且掺杂多晶硅层410还填入开口406、408中。其中填入开口406、408中的掺杂多晶硅层410可作为接触插塞(contact plug)使用。

请参阅图5，接着再利用光刻技术形成一图案化光致抗蚀剂层(未显示)，并对掺杂多晶硅层410进行一蚀刻工艺，且利用氧化层404作为蚀刻停止层，使得被图案化的掺杂多晶硅层410可作为导线502，以供之后可连接其他元件使用。在去除图案化光致抗蚀剂层(未显示)之后，先利用光刻技术再形成一图案化光致抗蚀剂层(未显示)并利用蚀刻工艺去除部分氧化层404和抗反射层402。再利用图案化的氧化层404和抗反射层402当作掩模(未显示)，对掺杂多晶硅区段302、非掺杂多晶硅区段304进行一蚀刻工艺，停止于氧化层206表面，以图案化掺杂多晶硅区段302、非掺杂多晶硅区段304，并利用部分未被蚀刻去除的掺杂多晶硅区段302形成一栅极504位于掺杂区210的一侧。同样地，在本优选实施例中，图案化掺杂多晶硅区段302、非掺杂多晶硅区段304的方法可利用湿蚀刻或干蚀刻工艺完成，并以湿蚀刻工艺较佳，且由于停止于氧化层206表面，故可有效避免蚀刻工艺伤害到掺杂区210表面，造成缺陷而产生漏遗电流。

接着，形成一图案化光致抗蚀剂层，并进行一离子注入工艺，使得掺杂区210的表面未被栅极504和导线502遮蔽的部分，形成一P型掺杂区506。然后，利用不同的图案化光致抗蚀剂层，分别进行离子注入工艺，以于栅极504不同于掺杂区210的一侧，形成源极/漏极延伸区508和源极/漏极510。经由上述工艺，即完成本发明的光电二极管602，而未被栅极504、导线502和非掺杂多晶硅区段304所遮蔽的掺杂区210，即是光感测区。而光电二极管602可藉由导线502电性连接至其他元件后，进而构成一有源像素感测单元。

请参考图6，图6是本发明的有源像素感测单元的示意图。有源像素感测单元600即利用上述工艺所制作的光电二极管602作为感测光照度之用。所以，有源像素感测单元600包括一光电二极管602、一重置晶体管604、一电流汲取晶体管606以及一列选择晶体管608。其中，重置晶体管604的一源极/漏极是电连接于光电二极管602以及电流汲取晶体管606的栅极。在有源像素感测单元600运作时，藉由开启或关闭重置晶体管604可重置光电二极管602的电压，并藉由运算对应时间所产生的信号噪声比，来完成感光及信号处理。值得注意的是，本发明所完成的光电二极管的掺杂区中的N掺杂剂，在重置晶体管604执行重置(reset)动作时会消失，以抑制重置时所产生的噪声，但当再一次受到光照后，掺杂区中的N掺杂剂会再产生。

由于本发明制作埋藏接触窗时，对于多晶硅层和氧化层分别以不同的蚀刻工艺进行蚀刻，所以，基底的掺杂区表面并不会被破坏。另外，本发明是利用掺杂多晶硅作为接触插塞和导线的材料，所以，接触插塞中的掺杂多晶硅材料并不会和基底反应，不会发生现有技术中产生硅化钛的情况，而且形成的导线是掺杂多晶硅所构成，所以比金属透光度高，较不易破坏感光效果。又本发明在掺杂区表面设置一P型掺杂区，此P型掺杂区和N型的掺杂区即形成一PN结，此PN结较接近光感测区表面，所以本发明对短波长光可有较佳的感光敏感度。另外，又因为P型掺杂区是形成在栅极和导线之间，所以可精确控制P型掺杂区的大小，因此P型掺杂区较不易发生漏电的情况，且P型掺杂区表面又受到氧化层的保护而较不易被破坏。再者，本发明所完成的光电二极管的掺杂区中的N掺杂剂，在重置晶体管执行重置动作时会消失，以抑制重置时所产生的噪声，使得信号噪声比可提高。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种制作光电二极管的方法，包括:

提供基底；

形成多个绝缘层于该基底中；

形成掺杂区于该基底中，且被该些绝缘层围绕；

形成介电层位于该基底上；

形成第一导电层于该介电层上；

蚀刻该第一导电层和该介电层以形成开口，以暴露出部分该掺杂区的表面；

形成第二导电层于该第一导电层上方和该开口内；

图案化该第二导电层，以形成导线于该掺杂区的一侧；

图案化该第一导电层，以形成栅极于该掺杂区不同于该导线的一侧；以及

形成源极/漏极于该栅极不同于该掺杂区的一侧的该基底中。

2.如权利要求1所述的方法，其中该基底是P型基底。

3.如权利要求2所述的方法，其中该掺杂区是N型掺杂区。

4.如权利要求3所述的方法，其中该栅极形成后，还包括形成P型掺杂区于该掺杂区的表面。

5.如权利要求1所述的方法，其中该些绝缘层是浅沟隔离。

6.如权利要求5所述的方法，其中还包括形成多个护环于该些浅沟隔离靠近该掺杂区的一侧。

7.如权利要求1所述的方法，其中形成该第一导电层包括以下步骤:

于该介电层上形成一非掺杂多晶硅层；

形成图案化光致抗蚀剂层于该非掺杂多晶硅层上方；以及

进行离子注入工艺，使得部分该第一导电层包括有多个掺杂多晶硅区段和非掺杂多晶硅区段。

8.如权利要求1所述的方法，其中该第二导电层是由掺杂多晶硅所构成。

9.如权利要求8所述的方法，其中该开口是埋藏接触窗。

10.如权利要求9所述的方法，其中该第二导电层填入该开口的部分是接触插塞。

11.一种光电二极管结构，包括:

基底；

介电层，位于该基底表面上；

多个绝缘层，位于该基底中；

掺杂区，位于该基底中，且被该些绝缘层围绕；

栅极，位于该介电层上方，且该栅极位于该掺杂区的一侧；

多晶硅区段，位于该介电层上方，且该多晶硅区段位于该掺杂区的不同于该栅极的另一侧；

开口，位于该多晶硅区段和该介电层中，深至该掺杂区表面；

图案化多晶硅层，位于该开口中和部分该多晶硅区段上方；以及

源极/漏极，位于该栅极不同于该掺杂区的一侧的该基底中。

12.如权利要求11所述的光电二极管结构，其中该基底是P型基底。

13.如权利要求12所述的光电二极管结构，其中该掺杂区是N型掺杂区。

14.如权利要求13所述的光电二极管结构，其中该光电二极管还包括P型掺杂区于该掺杂区的表面。

15.如权利要求11所述的光电二极管结构，其中该些绝缘层是浅沟隔离。

16.如权利要求15所述的光电二极管结构，其中该些浅沟隔离靠近该掺杂区的一侧，还包括多个护环。

17.如权利要求11所述的光电二极管结构，其中该栅极包括掺杂多晶硅。

18.如权利要求11所述的光电二极管结构，其中该图案化多晶硅层包括掺杂多晶硅。

19.如权利要求18所述的光电二极管结构，其中该开口是埋藏接触窗。

20.如权利要求19所述的光电二极管结构，其中该图案化多晶硅层位于该开口的部分是接触插塞。

Images