KR100683397B1 - 시모스 이미지센서의 제조방법 - Google Patents

Abstract

본 발명은 픽셀영역의 콘택수를 줄이면서도 안정적인 콘택을 형성할 수 있는 시모스 이미지센서를 제공하기 위한 것으로, 이를 위해 본 발명은 포토다이오드; 플로팅노드; 하단 일측면이 상기 포토다이오드의 일측면에 접하도록 배치되고, 플로팅노드의 일측면에 하단 타측면이 접하도록 배치된 전달 트랜지스터의 게이트 패턴; 일정부분이 상기 플로팅노드에 오버랩되도록 배치된 드라이빙 트랜지스터의 게이트 패턴; 상기 플로팅노드와 상기 드라이빙 트랜지스터의 게이트 패턴을 연결하기 위한 콘택; 및 하단 일면이 상기 포토다이오드의 경계면중 소정부분과 접하도록 배치된 리셋 트랜지스터의 게이트 패턴를 구비하는 시모스 이미지센서를 제공한다.

시모스 이미지센서, 액티브, 콘택.

Description

시모스 이미지센서의 제조방법{METHOD FOR FABRICATING CMOS IMAGE SENSOR}

도1은 종래기술에 의한 시모스 이미지센서의 픽셀 레이아웃도.

도2는 개선된 종래기술에 의한 시모스 이미지센서의 픽셀 레이아웃도.

도3은 종래기술의 문제점을 나타내기 위한 공정단면도.

도4는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 레이아웃도.

도5는 도4에 도시된 레이아웃도의 회로도.

도6a 내지 도6c는 본 발명의 바람직한 실시예에 따른 시모스 이미지 센서의 제조공정을 나타내는 공정단면도.

* 도면의 주요부분에 대한 부호의 설명 *

FD : 플로팅노드 PD : 포토다이오드

Tx : 전달 트랜지스터 Dx : 드라이빙 트랜지스터

Rx : 리셋 트랜지스터 Sx : 선택 트랜지스터

본 발명은 시모스 이미지센서에 관한 것으로, 특히 시모스 이미지센서의 픽셀영역에 형성하는 콘택에 관한 발명이다.

일반적으로 반도체 장치중 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.

그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 시모스 기술을 이용하여 각 화소(pixel)수에 대응하는 모스 트랜지스터(통상적으로 4개의 모스트랜지스터)를 만들고 이것을 이용하여 순차적으로 출력하는 소자이다.

시모스 이미지센서의 한 픽셀은 입사된 빛에 대응하는 광전하를 발생시켜 전달하기 위한 포토다이오드(PD)와, 포토다이오드(PD)에 의해 제공되는 전하를 플로팅노드(FD)에 전달하기 위한 전달트랜지스터(Tx)와, 플로팅노드(FD)를 리셋시키기 위한 리셋 트랜지스터(Rx)와, 플로팅노드(FD)에 인가된 전압에 응답하여 소스단을 드라이빙 하기 위한 드라이빙 트랜지스터(Dx)와, 드라이빙 트랜지스터(Dx)의 소스단에 접속되어 드라이빙 트랜지스터(Dx)의 의해 소스단을 출력단(Out)과 선택적으로 연결하기 위한 선택트랜지스터(Sx)를 구비한다.

도1은 종래기술에 의한 시모스 이미지센서의 레이아웃도이다.

도1에 도시된 바와 같이, 종래기술에 의한 시모스 이미지센서의 한 픽셀은 포토다이오드(PD)와, 전달트랜지스터의 게이트 패턴(Tx)과 리셋 트랜지스터의 게이트 패턴(Rx)과, 드라이빙 트랜지스터의 게이트 패턴(Dx)과, 선택트랜지스터이 게이트 패턴(Sx)가 레이아웃된다. 여기서 101은 플로팅노드가 될 활성영역이며, 102은 전원전압이 공급될 활성영역이며, 103은 드라이빙 트랜지스터의 소스단이 된 활성영역이다.

도2는 개선된 종래기술에 의한 시모스 이미지센서의 픽셀 레이아웃도로서, 특히 리셋 트랜지스터의 게이트 패턴과 픽셀의 액티브 영역을 나타낸 것이다.

도2에 도시된 바와 같이, 개선된 종래기술에서는 플로팅노드에 접속되는 콘택(FD CT)을 2개로 하여, 플로팅노드과 드라이빙 트랜지스터의 게이트 전극과의 전기적 접속이 잘되도록 하였다.

이렇게 구성함으로서, 한 픽셀에서 사용되는 콘택은 선택 트랜지스터용 콘택(Sx CT)와, 리셋 트래지스터와 드라이빙 트랜지스터가 공통으로 사용하는 전원전압 단자(VDD)를 위한 콘택(VDD CT)를 포함하여 모두 4개의 콘택이 액티브영역에 사용된다.

그러나, 액티브영역에 접속되는 콘택은 그 특징상 트랜지스터의 게이트 패턴에 접속되는 콘택보다 종횡비(aspect ratio)가 약 2배 이상이 되어 안정적으로 형성하기가 매우 어려운 문제가 있다. 즉, 픽셀영역에 형성하는 4개의 액티브영역용 콘택을 안정적으로 형성하기가 어려운 것이다.

도3은 종래기술의 문제점을 나타내기 위한 공정단면도이다. 이하에서 도2와 도3을 참조하여 종래기술에 의한 문제점을 자세히 살펴본다.

시모스 이미지센서를 제조하는 기술에서 주로 도전형 패턴을 도전성 폴리실리콘막을 이용하게 되는데, 폴리실리콘막의 전도성이 최근 기술에서 원하는 전도성만큼 이르지 못하는 것이 일반적이다. 이를 극복하기 위해 폴리실리콘막을 형성하고, 필요한 곳에서 불순물을 주입하여 실리사이드막 형태로 형성하게 되는데, 실리사이드막은 높은 누설 전류를 유발하는 새로운 문제점이 있다.

시모스 이미지센서의 빛의 감도에 민감하게 동작해야 하는 픽셀영역에서는 전도성의 문제보다 노이즈를 예방하는 차원에서 실리사이드 공정을 적용하고 있지 않는 것일 일반적이다.

그러나, 레이아웃 특성상 리셋 트랜지스터의 게이트 패턴은 매우 길게 레이아웃 되어 동작시 지연시간을 억제할 목적으로 불가피하게 실리사이드 공정을 적용하게 된다.

그런데 이 때 픽셀영역에서 리셋 트랜지스터의 게이트 패턴만 실리사이드 공정을 적용하게 되면, 그 이웃에 있는 플로팅노드용 콘택등을 형성하기 매우 어려운 문제가 추가로 발생하게 된다.

실리사이드 공정을 적용하는 콘택과 적용하지 않는 콘택은 서로 공정이 도3에 도시한 바와 같이 서로 다르게 되는데, 실리사이드 공정이 적용된 경우와 적용되지 않는 경우 수직구조가 각각 다르게 된다. 이로 인해 이웃한 패턴에 실리사이드 공정시 실리사이드 공정을 적용하지 않는 콘택에 플라즈마 데미지를 입을 수 있 는 것이다.

리셋 트랜지스터의 게이트 패턴은 지연시간 억제를 위해 실리사이드 공정을 진행해야 하는데, 그 이웃에 있는 플로팅노드 콘택등을 실리사이드 공정의 플라즈마 데미지를 입는 문제가 있는 것이다.

본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 픽셀영역의 콘택수를 줄이면서도 안정적인 콘택을 형성할 수 있는 시모스 이미지센서를 제공함을 목적으로 한다.

본 발명은 포토다이오드; 플로팅노드; 하단 일측면이 상기 포토다이오드의 일측면에 접하도록 배치되고, 플로팅노드의 일측면에 하단 타측면이 접하도록 배치된 전달 트랜지스터의 게이트 패턴; 일정부분이 상기 플로팅노드에 오버랩되도록 배치된 드라이빙 트랜지스터의 게이트 패턴; 상기 플로팅노드와 상기 드라이빙 트랜지스터의 게이트 패턴을 연결하기 위한 콘택; 및 하단 일면이 상기 포토다이오드의 경계면중 소정부분과 접하도록 배치된 리셋 트랜지스터의 게이트 패턴를 구비하는 시모스 이미지센서를 제공한다.

본 발명은 기판에 콘택과 접속될 액티브영역을 픽셀영역에 형성하는 단계; 상기 기판상의 픽셀영역에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴의 단차 를 따라 하드마스크막을 형성하는 단계; 상기 하드마스크막상에 제1 절연막을 형성하는 단계; 상기 게이트 패턴의 상단면이 노출되도록 상기 제1 절연막 및 상기 하드마스크막을 패터닝하는 단계; 상기 남은 제1 절연막을 제거하여 상기 콘택과 접속될 액티브영역을 노출시키는 단계; 이온주입공정을 진행하여 상기 콘택과 접속될 액티브영역 및 상기 게이트 패턴에 실리사이드막을 형성하는 단계; 상기 실리사이드막이 형성된 상기 콘택과 접속될 액티브영역 및 상기 게이트 패턴에 실리사이드막을 덮을 수 있도록 실리콘질화막을 형성하는 단계; 상기 실리콘질화막상에 제2 절연막을 형성하는 단계; 및 상기 제2 절연막을 선택적으로 제거하여 상기 콘택과 접속될 액티브영역 및 상기 게이트 패턴을 노출시키는 제1 및 제2 콘택홀을 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법를 제공한다.

본 발명은 시모스 이미지센서의 픽셀영역에서 각 픽셀에 2개의 액티브용 콘택만을 사용하고, 픽셀영역내의 콘택에는 실리사이드 공정을 진행하여 픽셀의 특성을 향상시키는 발명이다. 특히 종래에는 넌-실리사이드 공정의 콘택을 적용할 수 밖에 없었던 감광막 에치백 공정을 적용하면서도 픽셀 영역내의 콘택에는 실리사이드 공정을 진행하게 된다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도4는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서의 레이아웃도이 다.

도4에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지센서의 픽셀 레이아웃의 가장 큰 특징은 액티브영역에 형성되는 콘택을 4개에서 2개(A,B)+1(butting 콘택)로 감소시킨 것이다. 이를 위해 포토다이오드의 일측면중 일부분에 전달 트랜지스터의 게이트 패턴(Tx)을 배치하고, 나머지에 리셋 트랜지스터의 게이트 패턴(Rx)를 배치한다.

또한 드라이빙 트랜지스터의 게이트 패턴(Dx)이 일정부분 플로팅노드(FD)와 겹치게 하고 플로팅노드(FD)와 드라이빙 트랜지스터의 게이트 패턴(Dx)의 연결은 버팅 콘택(BC)을 적용한다.

여기서 C 영역은 리셋 트랜지스터의 일측단과 드라이빙 트랜지스터의 일측단이 공통으로 연결된 활성영역이며, 전원전압 단자가 연결되는 활성영역이다.

또한 D 영역은 선택 트랜지스터(Sx)의 일측단과 드라이빙 트랜지스터의 일측단이 공통으로 연결된 활성영역이다.

도5는 도4에 도시된 레이아웃도의 회로도이다.

도5는 도4에 도시된 레이아웃도의 회로도로서, 전원전압단자와 플로팅노드가 전기적으로 완전히 격리되어 있어 포토다이오드에서 축척된 전자가 플로팅노드로 이동될 때에 전자의 손실을 방지할 수 있는 잇점도 있다.

플로팅 노드의 캐패시턴스가 충분하지 않을 경우에도 플로팅노드에 리셋트랜지스터가 연결되지 않기 때문에, 리셋 트랜지스터를 통해 전원전압 단자로 전자가 방출되는 현상을 제거할 수 있는 것이다.

도6a 내지 도6c는 본 발명의 바람직한 실시예에 따른 시모스 이미지 센서의 제조공정을 나타내는 공정단면도이다.

도6a 내지 도6c는 각각 좌측부터 액티브 영역 상에 실리사이드 콘택(Sal Act CT)이 형성될 영역, 리셋 트랜지스터의 게이트 패턴(Rx Gate), 드라이빙 트랜지스터와 선택트랜지스터의 게이트 패턴등의 넌-실리사이드로 콘택이 형성되는 게이트 패턴(New Non-Sal CT)이 형성되는 것을 나타낸다.

또한 본 발명의 특징을 종래와 비교하여 보다 잘 이해하기 위해 종래에 적용되던 액티브영역에 넌-셀리사이트 콘택이 형성되는 것도 중간에 같이 도시하였다.(Old Non-Sal Act CT)

계속해서 살펴보면, 도6a에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지센서의 제조방법은 먼저, 기판(30)상에 포토다이오드(미도시)와 픽셀영역의 접합영역(각 픽셀을 이루는 트랜지스터의 소스/드레인 영역, 미도시)을 형성한다.

트랜지스터의 게이트 패턴(31)을 형성하고, 그 상부에 실리사이드 공정을 위한 하드마스크 패턴(32)을 형성한다.

이어서 반사방지막(33)을 형성하고, 픽셀 영역만 오픈시키는 감광막 패턴(34)을 형성한다.

이어서 도6b에 도시된 바와 같이, 반사방지막(33)을 선택적으로 제거하고, 하드마스크 패턴(32)을 선택적으로 제거한 다음, 감광막 패턴(34)을 제거한다.

이어서 실리사이드 콘택을 위한 감광막 패턴(35)을 형성하고, 실리사이드 콘택(Sal Act CT)을 노출시키는 식각을 진행한다. 이어서 감광막 패턴(35)을 제거한 다.

이어서 도6c에 도시된 바와 같이, 텅스텐 등의 이온을 이용하여 이온주입 공정을 진행하여 실리사이드 콘택(Sal ACT CT)과 게이트 패턴(31)상에 실리사이드 막(36a,36b,36c)을 형성한다. 이 때의 공정을 기판상에 별다른 마스크 없이 실리사이드 콘택(Sal ACT CT)과 게이트 패턴(31)상에 실리사이드 막을 형성할 수 있기 때문에 셀프 얼라인된 실리사이드, 즉 셀리사이드 공정이라고 한다.

이어서 식각정지용 질화막(37)을 형성하고, 층간절연막(38)을 형성한다.

이어서 그 상부에 감광막 패턴(39)을 형성하고, 감광막 패턴(39)을 식각마스크로 하여 층간절연막(38)과 질화막(37)을 선택적으로 제거한다.

이 때 형성되는 세개의 홀 1 ~ 3이 각각 콘택이 형성될 영역이 된다.

종래의 2번 홀을 형성할 때에 하단의 질화막으로 인해 과식각 공정을 진행하였으나, 이 때의 과식각공정으로 인해 1번 콘택홀의 하단이 데미지를 입는 문제가 있었다.

그러나, 본 실시예에서는 2번과 같은 홀 대신에 3번과 1번과 같이 형성하기 때문에 동일한 과식각 공정을 이용하기 때문에 안정적으로 콘택홀을 형성시킬 수가 있다.

이상에서 살펴본 바와 같이, 본 실시예에서는 픽셀영역의 액티브 콘택을 모두 실리사이드 형태로 형성함으로서, 픽셀영역의 특성을 향상시킬 수 있게 되었다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해 시모스 이미지센서의 픽셀에 제조하기 힘든 콘택인 액티브 영역에 형성되는 콘택을 2개로 줄여 보다 공정상 신뢰성을 향상시켰다.

또한 픽셀영역에 배치되는 콘택을 위한 콘택홀을 형성할 때에 단차가 다른 과식각공정을 생략할 수 있어 보다 안정적으로 콘택홀을 형성할 수 있게 되었다.

또한, 픽셀내의 액티브 영역에 형성되는 콘택은 모두 실리사이드 콘택을 적용함으로서, 픽셀에서 동작특성을 향상시킬 수 있다.

Claims (3)

1. 삭제
2. 삭제
3. 기판에 콘택과 접속될 액티브영역을 픽셀영역에 형성하는 단계;

   상기 기판상의 픽셀영역에 게이트 패턴을 형성하는 단계;

   상기 게이트 패턴의 단차를 따라 하드마스크막을 형성하는 단계;

   상기 하드마스크막상에 제1 절연막을 형성하는 단계;

   상기 게이트 패턴의 상단면이 노출되도록 상기 제1 절연막 및 상기 하드마스크막을 패터닝하는 단계;

   상기 남은 제1 절연막을 제거하여 상기 콘택과 접속될 액티브영역을 노출시키는 단계;

   이온주입공정을 진행하여 상기 콘택과 접속될 액티브영역 및 상기 게이트 패턴에 실리사이드막을 형성하는 단계;

   상기 실리사이드막이 형성된 상기 콘택과 접속될 액티브영역 및 상기 게이트 패턴에 실리사이드막을 덮을 수 있도록 실리콘질화막을 형성하는 단계;

   상기 실리콘질화막상에 제2 절연막을 형성하는 단계; 및

   상기 제2 절연막을 선택적으로 제거하여 상기 콘택과 접속될 액티브영역 및 상기 게이트 패턴을 노출시키는 제1 및 제2 콘택홀을 형성하는 단계

   를 포함하는 시모스 이미지센서의 제조방법.

Images