KR100494033B1 - 시모스 이미지센서의 제조방법 - Google Patents
시모스 이미지센서의 제조방법 Download PDFInfo
- Publication number
- KR100494033B1 KR100494033B1 KR10-2002-0086267A KR20020086267A KR100494033B1 KR 100494033 B1 KR100494033 B1 KR 100494033B1 KR 20020086267 A KR20020086267 A KR 20020086267A KR 100494033 B1 KR100494033 B1 KR 100494033B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- region
- contact
- forming
- metal wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910017052 cobalt Inorganic materials 0.000 claims 1
- 239000010941 cobalt Substances 0.000 claims 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 화소영역의 활성영역에 콘택을 형성하는 공정에서 실리사이드 형성공정 또는 플러그 이온주입공정을 수반하여 콘택 저항을 감소시킨 시모스 이미지센서의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 단위화소에 플로팅확산영역과 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서, 기판에 상기 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 형성하는 단계; 상기 포토다이오드 및 복수의 트랜지스터를 포함한 기판 전면에 금속배선전 층간절연막을 형성하는 단계; 상기 금속배선전 층간절연막을 선택적으로 식각하여 상기 리셋 트랜지스터의 소스/드레인영역과 상기 드라이브 트랜지스터의 소스/드레인 영역을 노출시키는 제1콘택 영역과 상기 플로팅확산영역과 상기 드라이브 트랜지스터의 게이트 폴리실리콘을 전기적으로 연결하기 위한 제2콘택 영역과 셀렉트 트랜지스터의 소스를 노출시키는 제3콘택 영역을 형성하는 단계; 상기 노출된 제1콘택 영역 내지 제3콘택 영역에 실리사이드를 형성하는 단계; 및 상기 금속배선전 층간절연막 상에 금속배선을 형성하는 단계를 포함한다.
Description
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 화소영역의 활성영역에 금속배선 콘택을 형성하는 공정에서 콘택영역에만 실리사이드를 형성하거나 또는 콘택영역에만 플러그 이온주입공정을 수행하여 콘택 저항을 감소시킨 시모스 이미지센서의 제조방법에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.
도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역(102)의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다. 그리고 3개의 노드(110, 111, 112)를 따로 표시하였는데, 이에 대해서는 도1b를 참조하여 후술한다.
도1b는 도1a에 도시된 단위화소를 구현한 레이아웃 도면으로, 포토다이오드 및 확산영역이 형성될 활성영역(active))을 정의하는 아이솔레이션(isolation)과 각 트랜지스터의 게이트를 구성하는 폴리실리콘이 도시되어 있다.
이를 참조하면, 정방형의 활성영역이 포토다이오드(100)를 형성하고 있으며, 포토다이오드를 형성하는 활성영역은 그 위쪽면에서 'ㄱ' 자로 꺽인 후, X축 방향으로 확장되어 있다. 트랜스퍼 트랜지스터(Tx)의 게이트 폴리실리콘(101)은 포토다이오드를 구성하는 활성영역이 'ㄱ' 자로 꺽인 부분의 병목상에 걸쳐서 형성되며, 플로팅확산영역(102)은 트랜스퍼 트랜지스터의 게이트 폴리실리콘(101) 타측면에 접하여 Y축 방향에서 X축 방향으로 90°꺽여 레이아웃되어, 리셋 트랜지스터의 게이트 폴리실리콘(103)의 일측과 접하며 형성되어 있다.
플로팅확산영역(102)에는 플로팅확산영역(102)과 드라이브 트랜지스터(Dx)의 게이트 폴리실리콘(104)을 전기적으로 연결시키기 위한 FD 콘택(110)이 형성되어 있다.
다음으로, 리셋 트랜지스터(Rx)의 게이트 폴리실리콘(103)의 타측에 형성된 활성영역은 X축 방향으로 확장되어 형성되다가 중간에서 Y축 방향으로 90°꺽여 아래쪽으로 형성되어, 드라이브 트랜지스터(Dx)의 게이트 폴리실리콘(104)과 만나게 된다.
리셋 트랜지스터(Rx)의 게이트 폴리실리콘(103)의 타측에서 X축 방향으로 확장되어 형성된 활성영역부분에는 전원전압을 인가하기 위한 VDD 콘택(111)이 형성되어 있으며, 드라이브 트랜지스터(Dx)의 게이트 폴리실리콘(104)에는 플로팅확산영역(102)과의 전기적 연결을 위한 콘택(114)이 형성되어 있다.
드라이브 트랜지스터(Dx)의 게이트 폴리실리콘(104)과 만나는 활성영역은 계속 Y축 방향으로 확장되어, 셀렉트 트랜지스터(Sx)의 게이트 폴리실리콘(105)과 만나게 되고, 더 나아가 셀렉트 트랜지스터(Sx)의 게이트 폴리실리콘(105)을 지나서 형성된 활성영역에 Sx 콘택(112)이 형성되어 있다. Sx 콘택(112)은 단위화소의 출력을 위한 콘택이다.
도1b에 도시된 단위화소의 레이아웃을 참조하면, FD 콘택(110), VDD 콘택(111), Sx 콘택(112)과 같은 3개의 콘택이 화소내의 활성영역 상에 형성되어 있다. 앞으로 상기한 FD 콘택(110), VDD 콘택(111), Sx 콘택(112)을 활성영역 콘택이라 한다.
종래에는 이와같이 형성된 단위화소에서, 각각의 게이트 폴리실리콘(101, 103, 104, 105)의 상부에만 실리사이드가 형성되고, 활성영역 상에는 실리사이드가 형성되지 않았다. 이는 활성영역에 형성된 포토다이오드(100)의 상부에 실리사이드가 형성되면, 소자의 광특성을 저하시킬 수 있으므로, 단위화소의 활성영역 상에는 실리사이드가 형성되지 않도록 한 것이다.
도1c는 이러한 구조를 가진 시모스 이미지센서에서 금속배선과 연결되는 활성영역 콘택이 형성된 모습을 트랜스퍼 트랜지스터를 중심으로 도시한 단면도로서 이를 참조하면, 기판(10) 상에 형성된 소자분리막(11)과, 기판상에 형성된 트랜스퍼 트랜지스터의 게이트전극(12)과, 게이트 전극의 양 측벽에 형성된 스페이서(14)와, 게이트전극의 상부표면에 형성된 실리사이드(16)와, 소자분리막(11)과 게이트전극(12) 사이의 기판 내부에 형성된 포토다이오드용 도핑영역(13)과, 게이트전극의 타측에 형성된 플로팅확산영역(15)과, 게이트 전극을 포함하는 기판 상에 형성된 금속배선전 층간절연막(17)과, 금속배선전 층간절연막(17)을 관통하여 플로팅확산영역(15)을 노출시키는 콘택홀(19)과, 콘택홀 내부를 채우면서 금속배선전 층간절연막 상에 형성된 금속배선(19)이 도시되어 있다.
이와같이, 플로팅확산영역(15)은 콘택을 통해 금속배선(18)과 연결되어 있으며, 금속배선(18)은 도1c에는 도시되어 있지 않지만, 드라이브 트랜지스터의 게이트 폴리실리콘과 전기적으로 연결되어 있다.
전술한 바와같이, 플로팅확산영역에 형성되는 콘택은 활성영역 콘택으로 종래기술에서는 활성영역 콘택에 실리사이드가 형성되어 있지 않기 때문에, 콘택 저항이 증가하는 단점이 있었다.
이를 좀더 자세히 설명하면 다음과 같다. 소자가 점차 소형화되는 최근의 추세에 발맞추어, 이미지센서와 단위화소의 사이즈 역시 점차로 소형화 되어가고 있으며 동작전압도 점차로 감소하고 있다.
이와같이 동작 전압이 점차 감소되어가고 있는 상황에서 픽셀의 활성영역에 형성되는 콘택에 실리사이드가 형성되지 않는다면, 활성영역 콘택에서의 콘택 저항이 증가하게 되고 이는 곧, 추가적인 전압강하를 야기한다.
이를 상기한 3개의 활성영역 콘택과 연결하여 설명하면 다음과 같다. 먼저,도1b를 참조하면, VDD 콘택은 리셋 트랜지스터(103)의 소스/드레인영역과 드라이브 트랜지스터(104)의 소스/드레인 영역에 형성된 콘택이다.
시모스 이미지센서의 동작에서는 플로팅확산영역(102)에 잔존하는 전하를 모두 제거하는 리셋 동작이 필요한데 이를 설명하면, 리셋 트랜지스터(103)를 턴온시켜 플로팅확산영역(102)에 잔존하는 전자들을 VDD 콘택(111)과 연결된 전원전압단으로 뽑아낸다. 이때, 실리사이드화 되어 있지않은 VDD 콘택(111)에서 추가적인 전압강하가 발생하여 전원전압이 모두 인가되지 못하는 경우에는, 리셋동작의 효율이 감소하는 단점이 있었다.
FD 콘택(110)의 경우, FD 콘택(110)은 플로팅확산영역(102)과 드라이브 트랜지스터의 게이트 폴리실리콘(104)을 전기적으로 연결하기 위한 콘택이므로, FD 콘택(110)에서 비 실리사이드화로 인한 추가적인 전압강하가 발생한다면, 드라이브 트랜지스터(104)를 원하는 레벨로 구동할 수 없게 되어 다이내믹 레인지(dynamic range)가 감소하는 단점이 있었다.
또한, Sx 콘택(112)은 단위화소의 출력단에 형성된 콘택으로, Sx 콘택의 비 실리사이드화로 인한 전압강하는 단위화소의 출력을 저하시키는 단점이 되었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 화소영역의 활성영역에 콘택을 형성하는 공정에서 실리사이드 형성공정 또는 플러그 이온주입공정을 수반하여 콘택 저항을 감소시킨 시모스 이미지센서의 제조방법을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 단위화소에 플로팅확산영역과 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서, 기판에 상기 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 형성하는 단계; 상기 포토다이오드 및 복수의 트랜지스터를 포함한 기판 전면에 금속배선전 층간절연막을 형성하는 단계; 상기 금속배선전 층간절연막을 선택적으로 식각하여 상기 리셋 트랜지스터의 소스/드레인영역과 상기 드라이브 트랜지스터의 소스/드레인 영역을 노출시키는 제1콘택 영역과 상기 플로팅확산영역과 상기 드라이브 트랜지스터의 게이트 폴리실리콘을 전기적으로 연결하기 위한 제2콘택 영역과 셀렉트 트랜지스터의 소스를 노출시키는 제3콘택 영역을 형성하는 단계; 상기 노출된 제1콘택 영역 내지 제3콘택 영역에 실리사이드를 형성하는 단계; 및 상기 금속배선전 층간절연막 상에 금속배선을 형성하는 단계를 포함한다.
또한, 상기한 목적을 달성하기 위한 본 발명은, 단위화소에 플로팅확산영역과 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서, 기판에 상기 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 형성하는 단계; 상기 포토다이오드 및 복수의 트랜지스터를 포함한 기판 전면에 금속배선전 층간절연막을 형성하는 단계; 상기 금속배선전 층간절연막을 선택적으로 식각하여 상기 리셋 트랜지스터의 소스/드레인영역과 상기 드라이브 트랜지스터의 소스/드레인 영역을 노출시키는 제1콘택 영역과 상기 플로팅확산영역과 상기 드라이브 트랜지스터의 게이트 폴리실리콘을 전기적으로 연결하기 위한 제2콘택 영역과 셀렉트 트랜지스터의 소스를 노출시키는 제3콘택 영역을 형성하는 단계; 선택적인 이온주입 공정을 실시하여 상기 노출된 제1콘택 영역 내지 제3콘택 영역에 플러그 이온주입영역을 형성하는 단계; 및 상기 금속배선전 층간절연막 상에 금속배선을 형성하는 단계를 포함한다.
본 발명은 시모스 이미지센서의 화소영역에 콘택을 형성하는 공정에서 실리사이드 형성공정을 추가하거나 또는 이온주입공정을 추가하여 콘택 저항을 감소시킨 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.도2a 내지 도2d는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조방법을 트랜스퍼 트랜지스터를 중심으로 도시한 도면이고, 도3a 내지 도3d는 본 발명의 다른 실시예에 따른 시모스 이미지센서의 제조방법을 트랜스퍼 트랜지스터를 중심으로 도시한 도면이다.먼저, 도2a 내지 도2d를 참조하여 본 발명의 일실시예를 설명한다.
삭제
도2a에 도시된 바와 같이, 반도체 기판(20) 상에 활성영역과 필드영역을 정의하는 소자분리막(21)을 형성한다. 소자분리막(21)으로는 트렌치 구조를 이용하거나, 열 산화막을 이용한다.
기판(20) 상에 게이트 폴리실리콘을 도포하고 이를 패터닝하여 트랜스퍼 트랜지스터의 게이트전극(22)을 형성한 후, 게이트전극(22)의 일측과 소자분리막(21) 사이의 기판 내부에 포토다이오드용 도핑영역(24)을 형성하고, 트랜스퍼 트랜지스터의 게이트전극(22)의 양 측벽에 스페이서(23)를 형성한다.
다음으로, 게이트전극(22)의 타측에 n형 이온주입공정을 통해 플로팅확산영역(25)을 형성하고, 통상적인 실리사이드 방지막 형성 및 에치벡공정을 통해 게이트전극(22)의 상부표면에 실리사이드(26)를 형성한다.
도2b 및 도2c에 도시된 바와 같이, 게이트 전극을 포함하는 전체 구조 상에 금속배선전 층간절연막(27)을 형성한다. 이어서 플로팅확산영역과 금속배선과의 전기적인 연결을 위해 콘택홀(A)을 형성한다. 이와 같은 콘택홀 형성을 위해 금속배선전 층간절연막(27) 상에 제 1 마스크(28)를 형성하고, 이를 식각마스크로 하여 금속배선전 층간절연막(27)을 식각하여 콘택홀(A)을 형성한다.
제 1 마스크(28)를 제거한 후, 플로팅확산영역(25) 상에 콘택 저항을 줄이기 위한 실리사이드(29)를 형성한다. 도2d에 도시된 바와 같이, 금속배선물질을 도포하고 이를 패터닝하여 콘택홀(A)을 채우는 금속배선(30)을 금속배선전 층간절연막(27) 상에 형성한다.
본 발명의 일실시예에서는 활성영역 콘택으로 플로팅확산영역에 형성되는 콘택을 예를들어 설명하였지만, 이외에도 단위화소의 활성영역에 형성되는 콘택의 경우에는 본 발명을 적용할 수 있다.
이와 같이 단위화소의 활성영역에 콘택을 형성하는 공정에서 실리사이드 형성공정을 추가하여 단위화소의 활성영역 콘택에만 실리사이드를 형성하게 되면, 광 특성을 저하시키지 않고 콘택 저항을 감소시킬 수 있어, 소자의 안정적인 동작을 확보할 수 있다.
다음으로 도3a 내지 도3d를 참조하여 본 발명의 다른 실시예를 설명한다. 본 발명의 다른 실시예에서는 실리사이드 형성공정 대신에 플러그 이온주입공정을 도입하여 콘택 저항을 감소시킨다.
도3a에 도시된 바와 같이, 반도체 기판(20) 상에 활성영역과 필드영역을 정의하는 소자분리막(21)을 형성한다. 소자분리막(21)으로는 트렌치 구조를 이용하거나, 열 산화막을 이용한다.
기판(20) 상에 게이트 폴리실리콘을 도포하고 이를 패터닝하여 트랜스퍼 트랜지스터의 게이트전극(22)을 형성한 후, 게이트전극(22)의 일측과 소자분리막(21) 사이의 기판 내부에 포토다이오드용 도핑영역(24)을 형성하고, 트랜스퍼 트랜지스터의 게이트전극(22)의 양 측벽에 스페이서(23)를 형성한다.
다음으로, 게이트전극(22)의 타측에 n형 이온주입공정을 통해 플로팅확산영역(25)을 형성하고, 통상적인 실리사이드 방지막 형성 및 에치벡공정을 통해 게이트전극(22)의 상부표면에 실리사이드(26)를 형성한다.
도3b 및 도3c에 도시된 바와 같이, 게이트 전극을 포함하는 전체 구조 상에 금속배선전 층간절연막(27)을 형성한다. 이어서 플로팅확산영역과 금속배선과의 전기적인 연결을 위해 콘택홀(B)을 형성한다. 이와 같은 콘택홀(B) 형성을 위해 금속배선전 층간절연막(27) 상에 포토레지스트를 이용한 제 1 마스크(28)를 형성하고, 이를 식각마스크로 하여 금속배선전 층간절연막(27)을 식각하여 플로팅확산영역을 노출시키는 콘택홀(B)을 형성한다.
이어서, 상기 제 1 마스크(28)를 제거하지 않은 상태에서 플러그 이온주입공정을 실시하여 플로팅확산영역(25)에 고농도의 n+ 이온주입영역(31)을 형성한다. 고농도의 n+ 이온주입영역(31)은 콘택 저항을 감소시키는 역할을 한다.
도3d에 도시된 바와 같이, 금속배선전 층간절연막(27) 상에 금속물질을 도포하고, 이를 패터닝하여 상기 콘택홀을 채우는 금속배선(30)을 형성한다.
본 발명에서는 시모스 이미지센서에서 실리사이드가 형성되지 않는 단위화소의 활성영역에 콘택을 형성하는 경우, 콘택 부위에만 선택적으로 실리사이드를 형성하거나 또는 콘택 부위에만 플러그 이온주입공정을 진행하여 콘택 저항을 감소시켜 소자의 특성을 향상시킨 발명이다. 이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
삭제
본 발명을 적용하면 시모스 이미지센서에서 콘택 저항의 증가로 인한 추가적인 전압강하를 방지하여 이미지센서의 다이내믹 레인지를 증가시킬 수 있을 뿐만 아니라, 또한 콘택 저항의 균일성을 개선하여 안정한 특성을 갖는 시모스 이미지센서를 제조할 수 있는 효과가 있다.
도1a는 종래의 시모스 이미지센서의 단위화소의 구성을 도시한 회로도,
도1b는 종래의 시모스 이미지센서의 단위화소의 레이아웃을 도시한 레이아웃 도면,
도1c는 종래의 시모스 이미지센서의 단위화소에서 활성영역 콘택과 금속배선이 형성된 모습을 트랜스퍼 트랜지스터를 중심으로 도시한 단면도,
도2a 내지 도2d는 본 발명의 일 실시예에 따른 시모스 이미지센서의 제조방법을 도시한 공정순서도,
도3a 내지 도3d는 본 발명의 다른 실시예에 따른 시모스 이미지센서의 제조방법을 도시한 공정순서도,
*도면의 주요부분에 대한 부호의 설명*
20 : 기판 21 : 소자분리막
22 : 게이트전극 23 : 스페이서
24 : 포토다이오드용 도핑영역 25 : 플로팅확산영역
26 : 실리사이드 27 : 금속배선전 층간절연막
28 : 제 1 마스크 29 : 실리사이드
30 : 금속배선 31 : n+ 이온주입영역
Claims (4)
- 단위화소에 플로팅확산영역과 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서,기판에 상기 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 형성하는 단계;상기 포토다이오드 및 복수의 트랜지스터를 포함한 기판 전면에 금속배선전 층간절연막을 형성하는 단계;상기 금속배선전 층간절연막을 선택적으로 식각하여 상기 리셋 트랜지스터의 소스/드레인영역과 상기 드라이브 트랜지스터의 소스/드레인 영역을 노출시키는 제1콘택 영역과 상기 플로팅확산영역과 상기 드라이브 트랜지스터의 게이트 폴리실리콘을 전기적으로 연결하기 위한 제2콘택 영역과 셀렉트 트랜지스터의 소스를 노출시키는 제3콘택 영역을 형성하는 단계;상기 노출된 제1콘택 영역 내지 제3콘택 영역에 실리사이드를 형성하는 단계; 및상기 금속배선전 층간절연막 상에 금속배선을 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법.
- 단위화소에 플로팅확산영역과 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 구비하는 시모스 이미지센서의 제조방법에 있어서,기판에 상기 포토다이오드와 트랜스퍼 트랜지스터와 리셋 트랜지스터와 드라이브 트랜지스터 및 셀렉트 트랜지스터를 형성하는 단계;상기 포토다이오드 및 복수의 트랜지스터를 포함한 기판 전면에 금속배선전 층간절연막을 형성하는 단계;상기 금속배선전 층간절연막을 선택적으로 식각하여 상기 리셋 트랜지스터의 소스/드레인영역과 상기 드라이브 트랜지스터의 소스/드레인 영역을 노출시키는 제1콘택 영역과 상기 플로팅확산영역과 상기 드라이브 트랜지스터의 게이트 폴리실리콘을 전기적으로 연결하기 위한 제2콘택 영역과 셀렉트 트랜지스터의 소스를 노출시키는 제3콘택 영역을 형성하는 단계;선택적인 이온주입 공정을 실시하여 상기 노출된 제1콘택 영역 내지 제3콘택 영역에 플러그 이온주입영역을 형성하는 단계; 및상기 금속배선전 층간절연막 상에 금속배선을 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 실리사이드는 코발트 실리사이드 또는 티타늄실리사이드인 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 2 항에 있어서,상기 플러그 이온주입영역은 n형 이온주입영역인 것을 특징으로 하는 시모스 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086267A KR100494033B1 (ko) | 2002-12-30 | 2002-12-30 | 시모스 이미지센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086267A KR100494033B1 (ko) | 2002-12-30 | 2002-12-30 | 시모스 이미지센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059765A KR20040059765A (ko) | 2004-07-06 |
| KR100494033B1 true KR100494033B1 (ko) | 2005-06-10 |
Family
ID=37351738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086267A KR100494033B1 (ko) | 2002-12-30 | 2002-12-30 | 시모스 이미지센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100494033B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723031B1 (ko) * | 2005-06-07 | 2007-05-30 | 엠텍비젼 주식회사 | 이미지 센서 및 그 제조 방법 |
| KR100796507B1 (ko) * | 2006-12-29 | 2008-01-21 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
-
2002
- 2002-12-30 KR KR10-2002-0086267A patent/KR100494033B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040059765A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884401B2 (en) | CMOS image sensor and manufacturing method thereof | |
| KR100752185B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2010161390A (ja) | イメージセンサ | |
| KR100870822B1 (ko) | 버팅콘택을 이용한 씨모스 이미지센서 제조방법 | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100494033B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100477792B1 (ko) | 넓은 동적 작동범위를 갖는 시모스 이미지센서 | |
| KR100461972B1 (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| KR100495414B1 (ko) | 씨모스 이미지 센서의 단위화소 | |
| KR100830328B1 (ko) | 시모스 이미지센서 및 제조방법 | |
| KR100495413B1 (ko) | 씨모스 이미지 센서의 단위화소 및 그 제조 방법 | |
| KR100789624B1 (ko) | 시모스 이미지 센서 및 이의 제조 방법 | |
| JP5122089B2 (ja) | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 | |
| KR20040058747A (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
| KR100749270B1 (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR20050070934A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20040058746A (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100683397B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100664514B1 (ko) | 시모스 이미지 센서 및 그 제조 방법 | |
| KR100700871B1 (ko) | Ｃｍｏｓ 이미지센서 및 그 제조 방법 | |
| KR20040058753A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR100749254B1 (ko) | 전하운송효율을 향상시키기 위한 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130429 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |