KR100830328B1 - 시모스 이미지센서 및 제조방법 - Google Patents

Abstract

본 발명은 감도와 전하전송효율을 향상시킨 시모스 이미지센서에 관한 것으로 이를 위한 본 발명은, 포토다이오드와 트랜스퍼게이트를 구비한 시모스 이미지센서에 있어서, 반도체 기판; 상기 반도체 기판상에 형성된 게이트전극; 상기 게이트전극의 양 측벽에 형성된 스페이서; 상기 게이트전극의 양측엣지에 정렬되어 상기 반도체 기판내부에 형성된 제2 도전형의 제1 도핑영역; 상기 게이트전극의 일측 스페이서에 정렬되어 상기 제1 도핑영역 상에 형성된 제2도전형의 제2 도핑영역; 상기 게이트전극의 타측 스페이서에 정렬되어 상기 제1 도핑영역 상에 형성된 제1도전형의 제3 도핑영역; 및 상기 게이트전극의 일측 스페이서 하부의 상기 제1 도핑영역과 상기 반도체 기판표면사이에 형성된 제1 도전형의 제4 도핑영역을 포함하여 이루어진다.

시모스 이미지센서, 기생캐패시턴스, 전하전달 특성

Description

시모스 이미지센서 및 제조방법{CMOS Image sensor and method for fabricaing the same}

도1은 종래의 시모스 이미지센서의 단위화소의 회로도,

도2는 종래의 시모스 이미지센서에서 포토다이오드와 트랜스퍼트랜지스터 및 플로팅확산영역의 단면을 도시한 도면,

도3 내지 도5는 본 발명에 따른 시모스 이미지센서의 제조공정을 도시한 도면.

*도면의 주요부분에 대한 부호의 설명*

1 : 기판

2 : 필드절연막

3 : 트랜스퍼게이트

4, 5 : n^- 이온주입영역

6, 7 : p⁰ 이온주입영역

8 : 스페이서

9 : 마스크

10 : n⁺ 이온주입영역

본 발명은 시모스 이미지센서의 단위화소에서 트랜스퍼게이트의 구조를 변경하여 소자의 특성을 향상시킨 발명이다.

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.

CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다.

CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.

도1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel)의 회로도로서, 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성되고, 4개의 MOS 트랜지스터는 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역 (FD)로 운송하기 위한 트랜스퍼게이트(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(FD)을 리셋시키기 위한 리셋게이트 (Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브게이트(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트게이트(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.

도2는 이와 같이 구성된 단위화소에서 포토다이오드(PD)와 트랜스퍼게이트( Tx)의 구조를 중심으로, 이를 도시한 도면으로 도1에 도시된 회로가 반도체 기판상에 형성되어 있는 것을 알 수 있다.

도2를 참조하면, 트랜스퍼게이트(Tx)의 플로팅확산영역(FD)측 구조는 LDD (Lightly Doped Drain) 구조가 적용되지 않은 모습이 도시되어 있는데, 트랜스퍼게이트(Tx)의 플로팅확산영역(FD) 측에다가 LDD 구조를 적용하여 형성할 수도 있다.

LDD 구조를 적용할 경우에는 게이트 형성 후에, n^- LDD 이온주입을 수행하고 나서 스페이서 물질을 도포, 식각하여 스페이서를 형성한 이후에 소오스/드레인 및 플로팅확산영역(FD)을 형성하기 위한 n⁺ S/D 이온주입을 실시하여 LDD 구조를 완성한다.

LDD 구조를 적용하지 않을 경우에는 게이트 형성 후에, 바로 스페이서를 형성하고 소오스/드레인 및 플로팅확산영역(FD)을 형성하기 위한 n⁺ S/D 이온주입을 실시한다.

LDD 구조를 적용한 경우에는 트랜스퍼게이트(Tx)와 플로팅확산영역(FD)사이에 존재하는 기생 캐패시턴스가 커져서 플로팅확산영역(FD)의 전하-전압 변환 팩터(factor)가 떨어져서 이미지센서의 감도가 저하되는 단점이 있엇으며, LDD 구조를 적용하지 않은 경우에는 트랜스퍼게이트(Tx)와 플로팅확산영역(FD)간의 중첩영역이 없어서 플로팅확산영역(FD)의 전하-전압 변환 팩터(factor)는 충분히 크나 포토다이오드(PD)에서 플로팅확산영역(FD)으로의 전하전달 특성은 저하되는 단점이 있었다.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 전하전달 특성과 감도를 향상시킨 이미지센서 및 그 제조방법을 제공함을 그 목적으로 한다.

상기한 목적을 달성하기 위한 본 발명은, 기판 상에 형성된 게이트 전극과, 상기 게이트 전극의 양측으로 노출된 상기 기판 내부에 형성된 제1 도전형의 제1 도핑영역과, 상기 제1 도핑영역과 상기 기판의 표면 사이에 형성된 제2 도전형의 제2 도핑영역과, 상기 게이트 전극의 양측벽에 형성된 스페이서와, 상기 스페이서의 일측으로 노출된 상기 제2 도핑영역의 내부와 상기 제1 도핑영역의 상부영역에 형성된 제1 도전형의 제3 도핑영역을 포함하는 시모스 이미지센서를 제공한다.

또한, 상기한 목적을 달성하기 위한 본 발명은, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측으로 노출되는 상기 기판 내부에 제1 도전형의 제1 도핑영역을 형성하는 단계와, 상기 제1 도핑영역과 상기 기판의 표면 사이에 제2 도전형의 제2 도핑영역을 형성하는 단계와, 상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계와, 상기 스페이서의 일측으로 노출된 상기 제2 도핑영역의 내부와 상기 제1 도핑영역의 상부영역에 제1 도전형의 제3 도핑영역을 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법을 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도3 내지 도5은 본 발명의 실시예에 따른 시모스 이미지센서의 제조공정을 포토다이오드(PD)와 트랜스퍼게이트(Tx) 및 플로팅확산영역(FD)을 중심으로 도시한 도면으로 이를 참조하면, 먼저 도3에 도시된 바와 같이 반도체 기판(1) 상에 필드절연막(2)을 형성한 후, 트랜스퍼게이트(Tx)를 형성한다. 이후, 포토다이오드(PD) 영역과 플로팅확산영역(FD)에 고에너지 이온주입을 이용하여 n^- 이온주입영역(4, 5)을 상기 반도체 기판(1) 내에 형성한다.

포토다이오드 영역에 형성되는 상기 n^- 이온주입영역(4)은 포토다이오드를 구성하기 위한 n^- 이온주입영역이며 플로팅확산영역(FD)에 형성되는 n^- 이온주입영역(5)은 플로팅확산영역 (FD) 전부를 포함하여 형성될 수도 있고 또는 트랜스퍼게이트(Tx)의 일측에 접하되, 플로팅확산영역(FD)의 일부에만 형성될 수도 있다.

또한, 상기 플로팅확산영역(FD)에 형성되는 n^- 이온주입영역(5)은 포토다이오드를 형성하기 위한 n^- 이온주입과 동일한 공정조건을 이용하여 형성할 수도 있고 또는 1E¹⁵ ∼ 1E¹⁷/cm³ 의 농도를 갖게 형성할 수도 있다.

다음으로, 상기 n^- 이온주입영역(4, 5)상에 p 타입 이온주입영역(6, 7)을 형성하는데, 마찬가지로 플로팅확산영역에 형성되는 p 타입 이온주입영역(7)은 포토 다이오드를 형성하기 위한 p 타입 이온주입과 동일한 공정조건을 이용하여 형성할 수도 있고 또는 1E¹⁵ ∼ 1E¹⁷/cm³ 의 농도를 갖게 형성할 수도 있다.

다음으로, 도5에 도시된 바와 같이 트랜스퍼게이트(Tx)의 양 측면에 스페이서(8)를 형성한 후, 소오스/드레인 및 플로팅확산영역(FD)을 형성하기 위한 마스크(9)를 형성하고 n⁺ 이온주입을 실시하여 플로팅확산영역(10)을 형성한다.

이와 같은 공정이 수행되고 난 후의 모습이 도5에 도시되어 있는데, 트랜스퍼게이트(Tx)의 플로팅확산영역쪽 스페이서(8) 하부에는 p 타입 이온주입영역(7)이 형성되어 있음을 알 수 있다.

이와 같이, 트랜스퍼게이트(Tx)와 플로팅확산영역(FD)간의 오버랩 부분이 발생하여도 이 부분에 p 타입 이온주입영역이 형성되어 있기 때문에 기생 캐패시턴스는 줄일 수 있으며 또한 오버랩된 부분으로 인하여 트랜스퍼 특성도 향상시키게 된다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

본 발명을 시모스 이미지센서에 적용하게 되면, 트랜스퍼게이트와 플로팅확산영역사이의 기생 캐패시턴스를 줄일 수 있어 소자의 감도를 향상시킬 수 있으며, 전하전달 특성도 향상시킬 수 있는 효과가 있다.

Claims (11)

1. 기판 상에 형성된 게이트 전극;

   상기 게이트 전극의 양측으로 노출된 상기 기판 내부에 형성된 제1 도전형의 제1 도핑영역;

   상기 제1 도핑영역과 상기 기판의 표면 사이에 형성된 제2 도전형의 제2 도핑영역;

   상기 게이트 전극의 양측벽에 형성된 스페이서; 및

   상기 스페이서의 일측으로 노출된 상기 제2 도핑영역의 내부와 상기 제1 도핑영역의 상부영역에 형성된 제1 도전형의 제3 도핑영역

   을 포함하는 시모스 이미지센서.
2. 제 1 항에 있어서,

   상기 제3 도핑영역은 상기 제1 도핑영역의 농도보다 높은 농도를 갖는 시모스 이미지센서.
3. 삭제
4. 제 1 항에 있어서,

   상기 제1 도핑영역의 농도는 1E¹⁵ ∼ 1E¹⁷/cm³ 인 시모스 이미지센서.
5. 제 1 항에 있어서,

   상기 제2 도핑영역의 농도는 1E¹⁵ ∼ 1E¹⁷/cm³ 인 시모스 이미지센서.
6. 제 1 항에 있어서,

   상기 제1 도전형 및 상기 제2 도전형은 상보적인 n형 또는 p형인 것을 특징으로 하는 시모스 이미지센서.
7. 기판 상에 게이트 전극을 형성하는 단계;

   상기 게이트 전극의 양측으로 노출되는 상기 기판 내부에 제1 도전형의 제1 도핑영역을 형성하는 단계;

   상기 제1 도핑영역과 상기 기판의 표면 사이에 제2 도전형의 제2 도핑영역을 형성하는 단계;

   상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계; 및

   상기 스페이서의 일측으로 노출된 상기 제2 도핑영역의 내부와 상기 제1 도핑영역의 상부영역에 제1 도전형의 제3 도핑영역을 형성하는 단계

   를 포함하는 시모스 이미지센서의 제조방법.
8. 제 7 항에 있어서,

   상기 제1 도핑영역은 상기 제3 도핑영역의 농도보다 낮은 농도를 갖는 시모스 이미지센서의 제조방법.
9. 삭제
10. 제 7 항에 있어서,

    상기 제1 도전형 및 상기 제2 도전형은 상보적인 n형 또는 p형인 시모스 이미지센서의 제조방법.
11. 삭제

Images