KR100521968B1 - 씨모스 이미지센서 및 그 제조방법 - Google Patents
씨모스 이미지센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100521968B1 KR100521968B1 KR10-2003-0026935A KR20030026935A KR100521968B1 KR 100521968 B1 KR100521968 B1 KR 100521968B1 KR 20030026935 A KR20030026935 A KR 20030026935A KR 100521968 B1 KR100521968 B1 KR 100521968B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- region
- implantation mask
- gate
- image sensor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000003574 free electron Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 네이티브 NMOS 트랜지스터인 전송 및 리셋트랜지스터 게이트 하부의 채널표면에서 발생되는 다크 소오스를 제거하여 이미지 데이터 왜곡을 방지함으로써 다크 특성을 향상시킬 수 있는 CMOS 이미지센서 및 그 제조방법을 제공한다.
본 발명은 제 1 도전형 에피층이 형성된 제 1 도전형 반도체 기판을 준비하는 단계; 기판 상에 전송트랜지스터 게이트 및 리셋트랜지스터 게이트 영역의 에피층만을 오픈시키는 이온주입 마스크를 형성하는 단계; 이온주입 마스크를 이용하여 오픈된 영역의 에피층으로 제 1 도전형 불순물이온을 주입하여 제 1 도전형 불순물영역을 형성하는 단계; 및 이온주입 마스크를 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다. 여기서, 이온주입 마스크는 모든 게이트 영역을 오픈시키는 제 1 포토레지스트 패턴과 전송트랜지스터 및 리셋트랜지스터 영역만을 오픈시키는 제 2 포토레지스트 패턴이 순차적으로 적층된 막으로 이루어지며, 불순물영역은 약 0.05㎛의 깊이로 형성하는 것이 바람직하다.
Description
본 발명은 CMOS 이미지센서 및 그 제조방법에 관한 것으로, 특히 다크(dark) 특성을 향상시킬 수 있는 CMOS 이미지센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지센서(image sensor)는 1차원 또는 2차원 이상의 광학정보를 전기신호로 변환하는 장치로서 시판되는 고체 이미지센서에는 CMOS (Complementary Metal Oxide Semiconductor)형과 CCD(Charge Coupled Device)형의 2종류가 있다. CMOS 이미지센서는 CMOS 제조기술을 이용하여 화소수만큼 MOS 트랜지스터를 만들고 이를 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있으며, CCD 이미지센서에 비해 구동방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하고, 신호처리회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라 호환성의 CMOS 기술에 의해 제조단가 및 전력소모 등을 낮출 수 있는 장점이 있다.
도 1은 종래의 CMOS 이미지센서의 단위화소를 나타낸 회로도로서, 도 1에 나타낸 바와 같이, 단위화소는 광감지수단인 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터(Tx, Rx, Dx, Sx)로 구성되고, 4개의 NMOS 트랜지스터는 포토다이오드 (PD)에 집속된 광전하를 플로팅노드(F)로 운송하는 전송트랜지스터(Transfer transistor; Tx), 플로팅노드(F)에 저장되어 있는 전하를 배출하여 리셋시키는 리셋트랜지스터(Reset transistor; Rx), 소오스팔로워버퍼증폭기(source follower buffer amplifier)로서 작용하는 구동트랜지스터(Drive transistor; Dx) 및 스위칭(switching) 및 어드레싱(addressing) 역할을 하는 선택트랜지스터(Select transistor; Sx)로 이루어진다. 또한, 플로팅노드(F) 및 포토다이오드(PD)에는 캐패시턴스(Cf, Cp)가 각각 존재하며, 단위화소 외부에는 출력신호를 읽을 수 있도록 로드트랜지스터가 형성되어 있다.
여기서, 전송 및 리셋트랜지스터(Tx, Rx)는 낮은 문턱전압(threshold voltage; Vth) 또는 공핍모드(depletion)의 NMOS 트랜지스터이며, 구동 및 선택트랜지스터(Dx, Sx)는 노멀(normal) NMOS 트랜지스터이다. 따라서, 전송 및 리셋트랜지스터(Tx, Rx)는 P웰의 형성없이 네이티브 NMOS 트랜지스터로 형성되고, 구동 및 선택트랜지스터(Dx, Sx)의 액티브 영역에는 통상의 P웰보다 작은 미니(mini) P웰이 형성된다.
도 2는 이러한 단위화소의 단면도로서, 포토다이오드(PD)와 네이티브 NMOS 트랜지스터인 전송 및 리셋트랜지스터(Tx, Rx) 영역만을 나타낸다.
도 2에 나타낸 바와 같이, P＋＋ 반도체 기판(10)에 P－ 에피층(11)이 형성되고, 에피층(11)에 필드산화막(12)이 형성되어 액티브 영역이 정의된다. 에피층(11) 상부에는 게이트 절연막(13)의 개재하에 전송트랜지스터 게이트(14A)와 리셋트랜지스터 게이트(14B)가 각각 형성되고, 각각의 게이트(14A, 14B) 측벽에는 스페이서(15)가 형성된다. 또한, 전송트랜지스터 게이트(14A) 일측의 광감지영역에는 딥 N- 불순물영역(15)과 P0 불순물영역(17)으로 이루어진 포토다이오드가 형성되고, 전송트랜지스터 게이트(14A)와 리셋트랜지스터 게이트(14B) 사이에는 플로팅노드(F)로서 작용하는 N＋ 불순물영역(18A)이 형성되며, 리셋트랜지스터 게이트(14B) 일측에는 N＋ 불순물영역(18B)이 형성된다.
그러나, 상술한 종래의 CMOS 이미지센서에서는 전송트랜지스터(Tx) 및 리셋트랜지스터(Tx)가 통상의 표면채널(surface channel) 트랜지스터로 이루어짐에 따라, 전송트랜지스터(Tx) 내지는 리셋트랜지스터(Rx)가 턴온(turn-on)되어 포토다이오드(PD)에 모인 광전자들을 출력단(Out)으로 배출할 때, 전송 및 리셋 트랜지스터 게이트(14A, 14B) 하부, 즉 채널표면 부근의 농도가 매우 높은 자유전자(free electron)들이 다크 소오스(dark source)로서 이미지 데이터(image data)에 합류되어 본래의 이미지 데이터를 왜곡시킴으로써 CMOS 이미지센서의 다크 특성을 열화시킨다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 네이티브 NMOS 트랜지스터인 전송 및 리셋트랜지스터 게이트 하부의 채널표면에서 발생되는 다크 소오스를 제거하여 이미지 데이터 왜곡을 방지함으로써 다크 특성을 향상시킬 수 있는 CMOS 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 제 1 도전형 반도체 기판; 기판에 형성된 제 1 도전형 에피층; 에피층 상부에 형성된 전송트랜지스터 게이트 및 리셋트랜지스터 게이트; 전송트랜지스터 게이트 일측의 에피층 내부에 형성된 포토다이오드; 및 전송 트랜지스터 게이트 및 리셋트랜지스터 게이트 하부의 에피층 표면에 형성된 제 1 도전형 불순물영역을 포함하는 CMOS 이미지센서에 의해 달성될 수 있다.
또한, 상기의 본 발명의 목적은 제 1 도전형 에피층이 형성된 제 1 도전형 반도체 기판을 준비하는 단계; 기판 상에 전송트랜지스터 게이트 및 리셋트랜지스터 게이트 영역의 에피층만을 오픈시키는 이온주입 마스크를 형성하는 단계; 이온주입 마스크를 이용하여 오픈된 영역의 에피층으로 제 1 도전형 불순물이온을 주입하여 제 1 도전형 불순물영역을 형성하는 단계; 및 이온주입 마스크를 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다.
여기서, 이온주입 마스크는 모든 게이트 영역을 오픈시키는 제 1 포토레지스트 패턴과 전송트랜지스터 및 리셋트랜지스터 영역만을 오픈시키는 제 2 포토레지스트 패턴이 순차적으로 적층된 막으로 이루어지며, 바람직하게 제 1 포토레지스트 패턴은 네가티브형 포토레지스트막과 게이트용 레티클을 이용하여 형성한다.
또한, 제 1 도전형은 N형 또는 P형이고, 제 1 도전형이 P형인 경우 이온주입은 B 이온 또는 BF2 이온을 이용하여 1.0 내지 9.9E12 ions/㎤의 농도와 30 내지 40KeV의 에너지로 수행하고, 불순물영역은 약 0.05㎛의 깊이로 형성하는 것이 바람직하다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, P＋＋ 반도체 기판(30)에 P－ 에피층(31)을 형성하고, 에피층(31)에 필드산화막(32)을 형성하여 액티브 영역을 정의하고, 도시되지는 않았지만, 노멀 NMOS 트랜지스터 및 PMOS 트랜지스터를 위한 P웰 및 N웰 공정을 수행한다. 또한, 필드산화막(32)의 형성전에 필드산화막 하부에 N채널스톱영역을 형성할 수도 있다. 그 다음, 기판 상에 네이티브 NMOS 트랜지스터의 게이트 영역, 즉 전송 및 리셋 트랜지스터 게이트 영역의 에피층(31)만을 오픈시키는 이온주입 마스크(33)를 형성한다. 여기서, 이온주입 마스크(33)는 모든 게이트 영역을 오픈시키는 제 1 포토레지스트 패턴과 네이티브 NMOS 트랜지스터 영역만을 오픈시키는 제 2 포토레지스트 패턴이 순차적으로 적층된 막으로 이루어진다. 바람직하게, 제 1 포토레지스트 패턴은 네가티브(negative)형 포토레지스트막과 통상의 게이트용 레티클(reticle)을 이용하여 형성하고, 제 2 포토레지스트 패턴은 포지티브(positive)형 포토레지스트막과 네이티브 NMOS 트랜지스터 영역만을 오픈시키는 새로운 레티클을 이용하여 형성하거나 새로운 레티클의 추가없이 네가티브형 포토레지스트막과 네이티브 트랜지스터영역만을 마스킹하는 마스크, 즉 N형 LDD(Lightly Doped Drain)용 마스크를 이용하여 형성한다. 더욱 바람직하게, 제 2 포토레시트 패턴시 사용되는 새로운 레티클은 N형 LDD용 마스크를 반전시켜 제작한다. 그리고 나서, 이온주입 마스크(33)를 이용하여 오픈된 영역의 에피층(31)으로 B 이온 또는 BF2 이온 등의 P형 불순물이온을 1.0 내지 9.9E12 ions/㎤의 농도와 30 내지 40KeV의 에너지로 이온주입하여 에피층(31) 표면에 약 0.05㎛ 깊이의 P형 불순물영역(34A, 34B)을 형성한다. 여기서, P형 불순물영역(34A, 34B)은 전송 및 리셋트랜지스터의 채널표면 부근에 존재하는 자유전자들을 제거하여 다크 소오스 발생을 방지하는 역할을 수행한다.
도 3b를 참조하면, 공지된 방법에 의해 이온주입 마스크(33)를 제거하고, 에피층(31) 상부에 게이트 절연막(35)과 전송트랜지스터 게이트(36A) 및 리셋트랜지스터 게이트(36B)를 형성한다. 그 다음, 전송트랜지스터 게이트(36A) 일측의 광감지영역에 딥 N- 불순물영역(37)을 형성하고, 게이트(36A, 36B) 측벽에 스페이서(38)를 형성한 후, 딥 N- 불순물영역(37)에 P0 불순물영역(39)을 형성하여 포토다이오드를 형성한다. 그 후, 전송트랜지스터 게이트(36A)와 리셋트랜지스터 게이트(36B) 사이 및 리셋트랜지스터 게이트(36B) 일측에 N＋ 불순물영역(40A, 40B)을 형성한다. 여기서, N＋ 불순물영역(40A)은 플로팅노드(F)로서 작용한다.
상기 실시예에 의하면, 네이티브 NMOS 트랜지스터인 전송 및 리셋트랜지스터 게이트 하부의 에피층 표면에만 P형 불순물영역을 형성하여 트랜지스터의 동작시 채널표면 부근의 자유전자들을 제거하여 다크 소오스를 배제함으로써 이미지 데이터 왜곡을 방지할 수 있으므로 CMOS 이미지센서의 다크 특성을 향상시킬 수 있다. 또한, 이러한 P형 불순물영역을 별도의 레티클 제작없이 형성하는 것도 가능하기 때문에 제조비용을 절감할 수 있다.
한편, 상기 실시예에서는 다크 소오스 발생을 제거하기 위하여 전송 및 리셋트랜지스터 게이트 하부의 에피층 표면에만 P형 불순물영역을 형성하였지만, 이러한 별도의 P형 불순물영역을 형성하는 것 없이, 전송 및 리셋트랜지스터의 N＋ 불순물영역(40A, 40B)을 깊게 형성하여 채널깊이를 증가시킴으로써 배리드채널(buried channel)을 형성하는 것도 가능하다.
또한, 상기 실시예에서는 네이티브 NMOS 트랜지스터에 대해서만 설명하였지만, 네이티브 PMOS 트랜지스터에도 적용이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 네이티브 NMOS 트랜지스터인 전송 및 리셋트랜지스터 게이트 하부의 채널표면에서 발생되는 다크 소오스를 제거하여 이미지 데이터 왜곡을 방지함으로써 CMOS 이미지센서의 다크 특성을 향상시킬 수 있다.
도 1은 종래의 CMOS 이미지센서의 단위화소를 나타낸 회로도.
도 2는 종래의 CMOS 이미지센서의 단면도.
도 3a 및 도 3b는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
30 : P＋＋ 반도체 기판 31 : P－에피층
32 : 필드산화막 33 : 이온주입 마스크
34A, 34B : P형 불순물영역 35 : 게이트 절연막
36A, 36B : 게이트 37 : 딥 N－ 불순물영역
38 : 스페이서 39 : P0 불순물영역
40A, 40B : N＋ 불순물영역
Claims (9)
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 도전형 에피층이 형성된 제 1 도전형 반도체 기판을 준비하는 단계;상기 기판 상에 전송트랜지스터 게이트 및 리셋트랜지스터 게이트 영역의 에피층만을 오픈시키는 이온주입 마스크를 형성하는 단계;상기 이온주입 마스크를 이용하여 오픈된 영역의 에피층으로 제 1 도전형 불순물이온을 주입하여 제 1 도전형 불순물영역을 형성하는 단계; 및상기 이온주입 마스크를 제거하는 단계를 포함하고,상기 이온주입 마스크는 모든 게이트 영역을 오픈시키는 제 1 포토레지스트 패턴과 상기 전송트랜지스터 및 리셋트랜지스터 영역만을 오픈시키는 제 2 포토레지스트 패턴이 순차적으로 적층된 막으로 이루어진 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 제 1 포토레지스트 패턴은 네가티브형 포토레지스트막과 게이트용 레티클을 이용하여 형성하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 제 1 도전형은 N형 또는 P형인 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 불순물영역은 약 0.05㎛의 깊이로 형성하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 7 항 또는 제 8 항에 있어서,상기 제 1 도전형이 P형인 경우, 상기 이온주입은 B 이온 또는 BF2 이온을 이용하여 1.0 내지 9.9E12 ions/㎤의 농도와 30 내지 40KeV의 에너지로 수행하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0026935A KR100521968B1 (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0026935A KR100521968B1 (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040095910A KR20040095910A (ko) | 2004-11-16 |
| KR100521968B1 true KR100521968B1 (ko) | 2005-10-17 |
Family
ID=37374727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0026935A KR100521968B1 (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100521968B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100664514B1 (ko) * | 2004-10-15 | 2007-01-03 | 엠텍비젼 주식회사 | 시모스 이미지 센서 및 그 제조 방법 |
| KR100723485B1 (ko) | 2005-04-11 | 2007-05-31 | 삼성전자주식회사 | 씨모스 이미지센서 및 그 제조 방법 |
| KR100690299B1 (ko) * | 2005-08-24 | 2007-03-09 | 삼성전자주식회사 | 이동 애드 혹 네트워크의 경로 복구 장치 및 방법 |
| KR100871792B1 (ko) * | 2007-06-26 | 2008-12-05 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
-
2003
- 2003-04-29 KR KR10-2003-0026935A patent/KR100521968B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040095910A (ko) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100381026B1 (ko) | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 | |
| KR100989006B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| KR100477790B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| US7588956B2 (en) | CMOS image sensor and method of manufacturing the same | |
| KR100521968B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR20050018512A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조방법 | |
| KR100464949B1 (ko) | 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
| KR20010061349A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR20050097157A (ko) | 이미지센서 및 그 제조방법 | |
| KR100830328B1 (ko) | 시모스 이미지센서 및 제조방법 | |
| KR100390836B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR20020048705A (ko) | 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법 | |
| KR100525897B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100700268B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100483541B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR100749270B1 (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR20040095954A (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100388460B1 (ko) | 사각 형상의 스페이서를 구비하는 이미지 센서 제조방법 | |
| KR20040058754A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR20030037855A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20050093061A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조방법 | |
| KR20040058753A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR100766705B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20020058458A (ko) | 포토다이오드의 유효 면적을 증가시킬 수 있는 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110929 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |