KR100700268B1 - 씨모스 이미지 센서 및 그 제조방법 - Google Patents
씨모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100700268B1 KR100700268B1 KR1020010070212A KR20010070212A KR100700268B1 KR 100700268 B1 KR100700268 B1 KR 100700268B1 KR 1020010070212 A KR1020010070212 A KR 1020010070212A KR 20010070212 A KR20010070212 A KR 20010070212A KR 100700268 B1 KR100700268 B1 KR 100700268B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- gate
- impurity layer
- power supply
- supply voltage
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 리셋트랜지스터를 오프시킬 때 발생되는 센싱영역의 포텐셜변화로 인한 리셋노이즈를 억제할 수 있는 CMOS 이미지 센서 및 그 제조방법을 제공한다. 센싱영역 및 전원전압과 각각 접속되어, 온되는 경우 상기 센싱영역에 저장된 전자를 상기 전원전압으로 배출시키는 리셋트랜지스터를 포함하는 CMOS 이미지 센서에 있어서, 상기 센싱영역을 둘러싸면서 상기 리셋트랜지스터의 채널영역의 일부에 연장되어 기판내에 형성된 불순물층을 포함하는 것을 특징으로 하는 CMOS 이미지 센서가 제공된다.
CMOS 이미지 센서, 리셋트랜지스터, 센싱영역, 포텐셜, 리셋노이즈
Description
도 1은 일반적인 CMOS 이미지 센서의 단위화소 회로도.
도 2는 종래의 CMOS 이미지센서의 리셋트랜지스터의 단면도.
도 3은 도 2의 리셋트랜지스터의 온/오프 동작에 따른 포텐셜을 나타낸 도면.
도 4는 본 발명의 실시예에 따른 CMOS 이미지센서의 리셋트랜지스터의 단면도.
도 5는 도 4의 리셋트랜지스터의 온 동작에 따른 포텐셜을 나타낸 도면.
도 6은 도 4의 리셋트랜지스터의 오프 동작에 따른 포텐셜을 나타낸 도면.
※ 도면의 주요부분에 대한 부호의 설명
40 : 반도체 기판 41 : 필드산화막
42 : 불순물층 43 : 게이트 절연막
44 : 게이트 45 : 스페이서
46 : 드레인 47 : 소오스
48 : 채널영역 SR : 센싱영역
VDD : 전원전압
본 발명은 CMOS 이미지 센서(complementary metal oxide semiconductor image sensor) 기술에 관한 것으로, 특히 리셋 노이즈를 억제할 수 있는 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.
CMOS 이미지 센서는 TV나 비디오(Video) 등을 주축으로 한 기존 이미지센서 시장에서의 성장뿐만 아니라 컴퓨터(Computer) 산업과 통신산업 등의 발달에 따른 디지털 스틸 카메라(Digital Still Camera), PC 카메라, 디지털 캠코더(Camcoder), PCS 시장의 성장에 비례하여 수요의 증대가 기대되며, 또한, 비디오 게임(Video Game) 기기, 경비용 카메라(Security Camera), 의료용 마이크로 카메라(Micro Camera), HDTV 등의 분야에서도 수요증가가 예상되고 있다.
도 1은 상기한 CMOS 이미지 센서의 단위화소(pixel) 회로도로서, 도 1에 도시된 바와 같이, 단위화소는 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성되어 있다. 또한, 4개의 트랜지스터는 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 드라이브트랜지스터(MD), 및 셀렉트트랜지스터(Sx)로 이루어져 있고, 센싱영역(SR)인 플로팅확산영역에는 캐패시턴스(Cfd)가 존재하며, 단위화 소 외부에는 출력신호를 읽을 수 있도록 로드 트랜지스터가 형성되어 있다.
여기서, 리셋트랜지스터(Rx)는 센싱영역(SR) 및 전원전압(VDD)과 각각 접속되어, 온(ON)되는 경우에는 센싱영역(SR)에 저장되어 있는 전자를 전원전압(VDD)으로 배출시키고, 오프(OFF)되는 경우에는 리셋트랜지스터(Rx)의 게이트 하부의 채널영역에 있는 전자가 순간적으로 센싱영역(SR)과 전원전압(VDD) 중 한쪽으로 이동한다.
도 2 및 도 3은 이러한 리셋트랜지스터(Rx)의 동작을 설명하기 위한 도면으로서, 도 2는 리셋트랜지스터(Rx)의 단면도이고, 도 3은 리셋트랜지스터(Rx)의 온/오프(ON/OFF) 동작에 따른 포텐셜을 나타낸 도면이다.
도 2에 도시된 바와 같이, 리셋트랜지스터(Rx)는 필드산화막(2)에 의해 액티브 영역이 정의된 반도체 기판(1) 상에 형성된 게이트(4)와, 게이트(4) 양측의 기판(1) 내에 형성되고 센싱영역(SR) 및 전원전압(VDD)으로서의 드레인 및 소오스(6, 7)로 구성되어 있다. 또한, 게이트(4)와 기판(1) 사이에는 게이트 절연막(3)이 개재되며, 게이트(4)의 양측에는 스페이서(5)가 형성되어 있다.
이때, 리셋트랜지스터(Rx)를 오프시키게 되면, 도 2 및 도 3에 도시된 바와 같이, 게이트(4) 하부의 채널영역(8)의 전자가 센싱영역(SR) 및 전원전압(VDD) 중 한쪽으로 이동하게 되는데, 예컨대 전자가 전원전압(VDD)으로 이동하는 경우 전원전압(VDD)의 포텐셜은 변화가 없는 반면, 전자가 센싱영역(SR)으로 이동하는 경우 센싱영역(SR)의 포텐셜은 낮아지게 된다.
그러나, 리셋트랜지스터(Rx)의 게이트(4) 하부의 전자가 항상 일정한 양만큼 센싱영역(SR)으로 이동하는 것은 아니기 때문에, 센싱영역(SR)을 리셋시킬때마다 센싱영역의 포텐셜(potential)이 달라지는 문제가 발생하며, 이러한 포텐셜 변동은 리셋 노이즈를 발생시키는 원인으로 작용하게 된다.
또한, 이러한 이미지 센서는 용도에 따라 그 수를 달리하여 하나 이상의 단위화소로 이루어지기 때문에 각각의 단위화소에서 발생하는 리셋노이즈가 모여지게 되면, 결국 이미지 센서의 특성을 열화시키는 문제를 일으키게 된다.
본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 리셋트랜지스터를 오프시킬 때 발생되는 센싱영역의 포텐셜변화로 인한 리셋노이즈를 억제할 수 있는 CMOS 이미지 센서를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 CMOS 이미지 센서의 제조방법을 제공하는 것이다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 센싱영역 및 전원전압과 각각 접속되어, 온되는 경우 상기 센싱영역에 저장된 전자를 상기 전원전압으로 배출시키는 리셋트랜지스터를 포함하는 CMOS 이미지 센서에 있어서, 상기 센싱영역을 둘러싸면서 상기 리셋트랜지스터의 채널영역의 일부에 연장되어 기판내에 형성된 불순물층을 포함하는 것을 특징으로 하는 CMOS 이미지 센서가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 반도체 기판; 상기 기판 상에 형성되고 리셋트랜지스터의 액티브 영역을 정의하는 필드산화막; 상기 액티브 영역의 상기 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 게이트; 상기 게이트 측벽에 형성된 스페이서; 상기 게이트 양측의 상기 기판에 형성되고 상기 기판과 반대 도전형을 갖는 센싱영역 및 전원전압으로서의 드레인 및 소오스; 상기 게이트 하부에 형성되는 채널영역; 및 상기 센싱영역을 둘러싸면서 상기 채널영역의 일부와 오버랩하도록 상기 기판 내에 형성되며, 상기 기판과 동일한 도전형을 갖는 불순물층을 포함하는 것을 특징으로 하는 CMOS 이미지 센서가 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 제1 도전형 반도체 기판 상에 필드산화막을 형성하여 리셋트랜지스터의 액티브 영역을 정의하는 단계; 상기 액티브 영역의 일부로 제1 도전형 불순물 이온을 주입하여 상기 기판 내에 제1 도전형 불순물층을 형성하는 단계; 상기 액티브 영역 상에 게이트 절연막 및 게이트를 형성하는 단계; 상기 게이트 양측의 기판에 제2 도전형 LDD 영역을 형성하는 단계; 상기 게이트 측벽에 스페이서를 형성하는 단계; 및 상기 스페이서 양측의 상기 LDD 영역으로 고농도 제2 도전형 불순물을 주입하여, 센싱영역 및 전원전압으로서의 제2 도전형 드레인 및 소오스를 형성하는 단계를 포함하고, 상기 불순물층은 상기 센싱영역을 둘러싸면서 상기 게이트 하부에 형성되는 채널영역의 일부와 오버랩하도록 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4 내지 도 6은 본 발명의 실시예에 따른 CMOS 이미지 센서의 리셋트랜지스터(Rx)의 동작을 설명하기 위한 도면으로서, 도 4는 본 발명에 따른 리셋트랜지스터의 단면도이고, 도 5 및 도 6은 리셋트랜지스터를 온/오프시켰을 때의 포텐셜을 각각 나타낸다.
먼저, 도 4를 참조하면, 본 발명의 리셋트랜지스터(Rx)는 센싱영역(SR) 및 전원전압(VDD)과 각각 접속되어 있고(도 1 참조), 종래(도 2 참조)와는 달리, 센싱영역(SR)을 둘러싸면서 게이트(44) 하부의 채널영역(48)의 일부와 오버랩하는 웰형상의 불순물층(42)을 더 포함한다. 이 불순물층(42)은 반도체 기판(40)과 동일한 도전형을 갖는다. 예컨대, 반도체 기판(40)과 불순물층(42)은 P형이며, 센싱영역(SR) 및 전원전압(VDD)으로서의 드레인 및 소오스(46, 47)는 N형이다.
즉, 게이트 절연막 두께 및 게이트 전압이 동일한 경우, 반도체 기판의 농도가 높을수록 트랜지스터의 채널영역의 포텐셜이 낮아지게 되므로, 불순물층(42)에 의해 게이트(44) 하부의 반도체 기판(40)에 채널을 형성하는데 요구되는 리셋트랜지스터(Rx)의 게이트 전압이 센싱영역(SR)에서 전원전압(VDD)으로 향할수록 작아지게 된다.
이에 따라, 리셋트랜지스터를 온시키는 경우에는, 도 5에 도시된 바와 같이, 채널영역(48)의 포텐셜이 전원전압(VDD)으로 갈수록 커지게 되어, 리셋트랜지스터를 오프시키는 경우에는, 도 6에 도시된 바와 같이, 전자가 센싱영역(SR)으로 이동하는 것 없이 전원전압(VDD)으로만 선택적으로 이동하여 배출된다.
따라서, 센싱영역의 포텐셜 변화가 방지되고, 이러한 포텐셜 변화로 인해 야 기되는 리셋노이즈가 억제됨으로써, 결국 이미지 센서의 특성열화를 방지할 수 있다.
다음으로, 도 4를 참조하여, 본 발명의 리셋트랜지스터의 제조방법을 설명한다.
P형 반도체 기판(40) 상에 필드산화막(41)을 형성하여 리셋트랜지스터(Rx)의 액티브 영역을 정의하고, 센싱영역 및 채널 예정영역의 일부가 노출되도록 기판(40) 상에 포토레지스트막(미도시)을 형성한다. 그 다음, 상기 포토레지스트막을 이온주입마스크로하여, 노출된 기판(40)으로 기판(40)과 동일한 도전형인 P형 불순물이온을 주입하여, 센싱영역 예정영역을 둘러싸면서 채널 예정영역의 일부와 오버랩하는 웰형상의 불순물층(42)을 형성한 후, 공지된 방법으로 상기 포토레지스트막을 제거한다.
그리고 나서, 게이트 절연막(43) 및 게이트(44)를 형성하고, LDD 공정을 수행하여 게이트 양측의 기판에 N형 LDD 영역을 형성한다. 그 후, 스페이서 공정으로 게이트(44)의 측벽에 절연막으로 이루어진 스페이서(45)를 형성하고, 스페이서 양측의 LDD 영역으로 고농도 N형 불순물을 주입하여, 센싱영역(SR) 및 전원전압(VDD)으로서의 N형 드레인 및 소오스(46, 47)를 형성한다.
상기 실시예에서는 불순물층(42)을 별도의 마스크 공정 및 이온주입공정을 이용하여 형성하였지만, 이러한 추가공정을 수행하는 것 없이, P웰 형성공정이나 문턱전압조절을 위한 이온주입공정시 동시에 형성할 수도 있다.
이상 설명한 바와 같이, 본 발명에 의하면 리셋트랜지스터에 센싱영역을 둘 러싸면서 게이트 하부의 채널영역의 일부와 오버랩하는 웰형상의 불순물층을 기판과 동일한 도전형으로 형성하여, 게이트 하부에 채널을 형성하는데 요구되는 리셋트랜지스터의 게이트 전압을 센싱영역에서 전원전압영역으로 향할수록 작아지도록 한다. 이에 따라, 리셋트랜지스터를 온시키는 경우, 채널영역의 채널포텐셜이 전원전압영역으로 갈수록 커지게 되어, 리셋트랜지스터를 오프시키는 경우, 전자가 센싱영역으로 이동하는 것 없이 전원전압영역으로만 선택적으로 이동하여 배출된다.
본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
전술한 본 발명은 센싱영역의 포텐셜 변화가 방지되고, 이러한 포텐셜 변화로 인해 야기되는 리셋노이즈가 억제됨으로써, 결국 이미지 센서의 특성 열화를 방지할 수 있다.
Claims (9)
- 센싱영역 및 전원전압과 각각 접속되어, 온되는 경우 상기 센싱영역에 저장된 전자를 상기 전원전압으로 배출시키는 리셋트랜지스터를 포함하는 CMOS 이미지 센서에 있어서,상기 센싱영역을 둘러싸면서 상기 리셋트랜지스터의 채널영역의 일부에 연장되어 기판내에 형성된 불순물층을 포함하는 것을 특징으로 하는 CMOS 이미지 센서.
- 제 1 항에 있어서,상기 불순물층은 상기 센싱영역 및 상기 전원전압과 반대의 도전형을 갖는 것을 특징으로 하는 CMOS 이미지 센서.
- 제 1 항 또는 제 2 항에 있어서,상기 불순물층은 P형이고, 상기 센싱영역 및 상기 전원전압은 N형인 것을 특징으로 하는 CMOS 이미지 센서.
- 제 1 항 또는 제 2 항에 있어서,상기 불순물층은 상기 전원전압 근처의 기판 보다 높은 도핑 농도를 갖는 것을 특징으로 하는 CMOS 이미지 센서.
- 반도체 기판;상기 기판 상에 형성되고 리셋트랜지스터의 액티브 영역을 정의하는 필드산화막;상기 액티브 영역의 상기 기판 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 형성된 게이트;상기 게이트 측벽에 형성된 스페이서;상기 게이트 양측의 상기 기판에 형성되고 상기 기판과 반대 도전형을 갖는 센싱영역 및 전원전압으로서의 드레인 및 소오스;상기 게이트 하부에 형성되는 채널영역; 및상기 센싱영역을 둘러싸면서 상기 채널영역의 일부와 오버랩하도록 상기 기판 내에 형성되며, 상기 기판과 동일한 도전형을 갖는 불순물층을 포함하는 것을 특징으로 하는 CMOS 이미지 센서.
- 제 5 항에 있어서,상기 불순물층은 P형이고, 상기 센싱영역 및 상기 전원전압은 N형인 것을 특 징으로 하는 CMOS 이미지 센서.
- 제1 도전형 반도체 기판 상에 필드산화막을 형성하여 리셋트랜지스터의 액티브 영역을 정의하는 단계;상기 액티브 영역의 일부로 제1 도전형 불순물 이온을 주입하여 상기 기판 내에 제1 도전형 불순물층을 형성하는 단계;상기 액티브 영역 상에 게이트 절연막 및 게이트를 형성하는 단계;상기 게이트 양측의 기판에 제2 도전형 LDD 영역을 형성하는 단계;상기 게이트 측벽에 스페이서를 형성하는 단계; 및상기 스페이서 양측의 상기 LDD 영역으로 고농도 제2 도전형 불순물을 주입하여, 센싱영역 및 전원전압으로서의 제2 도전형 드레인 및 소오스를 형성하는 단계를 포함하고,상기 불순물층은 상기 센싱영역을 둘러싸면서 상기 게이트 하부에 형성되는 채널영역의 일부와 오버랩하도록 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 7 항에 있어서,상기 불순물층은 제1 도전형 웰 형성 공정시 동시에 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 7 항에 있어서,상기 불순물층은 문턱전압조절을 위한 이온주입 공정시 동시에 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010070212A KR100700268B1 (ko) | 2001-11-12 | 2001-11-12 | 씨모스 이미지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010070212A KR100700268B1 (ko) | 2001-11-12 | 2001-11-12 | 씨모스 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030039237A KR20030039237A (ko) | 2003-05-17 |
| KR100700268B1 true KR100700268B1 (ko) | 2007-03-26 |
Family
ID=29569034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010070212A KR100700268B1 (ko) | 2001-11-12 | 2001-11-12 | 씨모스 이미지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100700268B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731066B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| CN114070017B (zh) * | 2021-07-26 | 2023-08-29 | 杰华特微电子股份有限公司 | 驱动电路、开关电源及其芯片版图结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018643A (ko) * | 1995-09-20 | 1997-04-30 | 자동 블루밍(blooming)방지 기능 및 광역 동적범위를 갖는 단일 MOS 트랜지스터 능동 픽셀 감지기 셀 | |
| KR20010045241A (ko) * | 1999-11-03 | 2001-06-05 | 박종섭 | 고체촬상소자 |
| KR20010114031A (ko) * | 2000-06-20 | 2001-12-29 | 이서규 | 감도를 향상시키는 씨모스 액티브 픽셀 |
-
2001
- 2001-11-12 KR KR1020010070212A patent/KR100700268B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018643A (ko) * | 1995-09-20 | 1997-04-30 | 자동 블루밍(blooming)방지 기능 및 광역 동적범위를 갖는 단일 MOS 트랜지스터 능동 픽셀 감지기 셀 | |
| KR20010045241A (ko) * | 1999-11-03 | 2001-06-05 | 박종섭 | 고체촬상소자 |
| KR20010114031A (ko) * | 2000-06-20 | 2001-12-29 | 이서규 | 감도를 향상시키는 씨모스 액티브 픽셀 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030039237A (ko) | 2003-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100381026B1 (ko) | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 | |
| US7541210B2 (en) | Method for fabricating CMOS image sensor | |
| US8716768B2 (en) | Transistor with self-aligned channel width | |
| JP4486985B2 (ja) | 固体撮像装置および電子情報機器 | |
| US8772844B2 (en) | Solid-state imaging device | |
| US7928485B2 (en) | Solid-state imaging apparatus and method for producing the same | |
| US7678643B2 (en) | Method for manufacturing a CMOS image sensor | |
| CN100433290C (zh) | 互补型金属氧化物半导体图像传感器的制造方法 | |
| US20050067639A1 (en) | CMOS image sensor and method for manufacturing the same | |
| JP2002217396A (ja) | 固体撮像装置 | |
| US8013365B2 (en) | CMOS image sensor configured to provide reduced leakage current | |
| KR100790214B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20050018512A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조방법 | |
| KR100700268B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US7645652B2 (en) | CMOS image sensor and method for fabricating the same | |
| JP5050512B2 (ja) | 固体撮像装置の製造方法および半導体装置の製造方法 | |
| JP4693183B2 (ja) | 固体撮像装置の製造方法 | |
| KR100521968B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR100495413B1 (ko) | 씨모스 이미지 센서의 단위화소 및 그 제조 방법 | |
| KR100483541B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| US20070111359A1 (en) | Solid-state image pickup device and method for manufacturing the same | |
| KR20020049860A (ko) | 씨모스 이미지 센서 | |
| KR100670510B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100718774B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100718780B1 (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |