KR100977099B1 - 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 - Google Patents
실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR100977099B1 KR100977099B1 KR1020020085057A KR20020085057A KR100977099B1 KR 100977099 B1 KR100977099 B1 KR 100977099B1 KR 1020020085057 A KR1020020085057 A KR 1020020085057A KR 20020085057 A KR20020085057 A KR 20020085057A KR 100977099 B1 KR100977099 B1 KR 100977099B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicide
- photodiode
- gate polysilicon
- forming
- image sensor
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 68
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 230000002265 prevention Effects 0.000 claims description 14
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical group [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 15
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 시모스 이미지 센서의 제조 방법에 관한 것으로, 특히 미리 실리사이드를 게이트 폴리실리콘상에 형성한 후, 게이트 폴리실리콘을 패터닝하는 방법을 이용하여 공정 마진을 증가시킨 발명이다. 이를 위한 본 발명은, 시모스 이미지 센서의 제조 방법에 있어서, 활성 영역과 필드 영역을 정의하는 소자 분리막이 형성된 기판상에 게이트 폴리실리콘을 도포하는 단계; 상기 게이트 폴리실리콘상에 실리사이드를 형성하는 단계; 상기 게이트 폴리실리콘을 패터닝하는 단계; 상기 기판상에 포토다이오드를 비롯한 관련 소자를 형성하는 단계; 및 상기 포토다이오드를 제외한 활성 영역상에 실리사이드를 형성하는 단계를 포함하여 이루어진다.
단위 화소, 실리사이드, 포토다이오드, 게이트 폴리실리콘
Description
도1a는 종래의 시모스 이미지 센서의 단위 화소의 구성을 도시한 회로도,
도1b는 종래의 실리사이드 형성 방법에 따라 형성된 시모스 이미지 센서의 단위 화소를 도시한 레이아웃 도면,
도1c 내지 도1d는 종래의 실리사이드 형성 방법을 도시한 공정순서도,
도2a 내지 도2d는 본 발명의 일 실시예에 따른 시모스 이미지 센서의 실리사이드 형성 방법을 도시한 공정순서도,
*도면의 주요부분에 대한 부호의 설명*
21 : 기판
22 : 에피층
23 : 소자 분리막
24 : 트랜스퍼 트랜지스터의 게이트 전극
25 : 실리사이드
26 : 포토다이오드
27 : 스페이서
28 : 플로팅 확산 영역
29 : 실리사이드 방지막
30 : 제 1 마스크
본 발명은 시모스 이미지 센서의 제조 방법에 관한 것으로 특히, 게이트 폴리실리콘을 패터닝하기 전에 미리 실리사이드를 형성함으로써, 포토다이오드를 제외한 활성 영역과 게이트 폴리실리콘의 상부에 실리사이드를 형성하는 공정의 공정 마진(margin)을 향상시킨 시모스 이미지 센서의 제조 방법에 관한 것이다.
일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이중에서 전하 결합 소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지 센서는 제어 회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소수만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조 기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다. CMOS 이미지 센서는 단위 화소(Pixel) 내에 포토다이오드와 모스 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조 기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지 센서로 각광을 받고 있다.
도1a는 통상의 CMOS 이미지 센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위 화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅 확산 영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅 확산 영역(102)의 전위를 세팅하고 전하를 배출하여 플로팅 확산 영역(102)를 리셋시키기 위한 리셋 트랜지스터(103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력 신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다. 그리고 3개의 노드(110, 111, 112)를 따로 표시하였는데, 이에 대해서는 도1b를 참조하여 후술한다.
종래에는 이러한 단위 화소를 구비한 시모스 이미지 센서의 실리사이드 형성 공정시에, 단위 화소의 활성 영역상에는 실리사이드를 형성하지 않고, 게이트 폴리실리콘의 상부에만 실리사이드를 형성하였다. 화소 영역의 활성 영역상에는 포토다이오드가 형성되어 있으므로, 이미지 센서의 광특성이 저하되는 것을 방지하기 위하여 모든 활성 영역상에는 실리사이드를 형성하지 않았다.
이를 도1b를 참조하여 설명한다. 도1b는 종래기술에 따라 형성된 단위 화소를 도시한 레이아웃 도면으로, 포토다이오드 및 확산 영역이 형성될 활성 영역(active)을 정의하는 아이솔레이션(isolation)과 각 트랜지스터의 게이트를 구성하는 폴리실리콘이 도시되어 있다. 참고로 도1b에는 게이트 스페이서는 도시하지 않았다.
이를 참조하면, 정방형의 활성 영역이 포토다이오드(100)를 형성하고 있으며, 포토다이오드를 형성하는 활성 영역은 그 위쪽면에서 'ㄱ' 자로 꺾인 후, X축 방향으로 확장되어 있다. 트랜스퍼 트랜지스터(Tx)의 게이트 폴리실리콘(101)은 포토다이오드를 구성하는 활성 영역이 'ㄱ' 자로 꺾인 부분의 병목상에 걸쳐서 형성되며, 플로팅 확산 영역(102)은 트랜스퍼 트랜지스터의 게이트 폴리실리콘(101) 타측면에 접하여 Y축 방향에서 X축 방향으로 90°꺾여 레이아웃되어, 리셋 트랜지스터의 게이트 폴리실리콘(103)의 일측과 접하며 형성되어 있다.
플로팅 확산 영역(102)에는 플로팅 확산 영역(102)과 드라이브 트랜지스터(Dx)의 게이트 폴리실리콘(104)을 전기적으로 연결시키기 위한 FD 콘택(110)이 형성되어 있다. 다음으로, 리셋 트랜지스터(Rx)의 게이트 폴리실리콘(103)의 타측에 형성된 활성 영역은 X축 방향으로 확장되어 형성되다가 중간에서 Y축 방향으로 90°꺾여 아래쪽으로 형성되어, 드라이브 트랜지스터(Dx)의 게이트 폴리실리콘(104)과 만나게 된다.
리셋 트랜지스터(Rx)의 게이트 폴리실리콘(103)의 타측에서 X축 방향으로 확장되어 형성된 활성 영역 부분에는 전원 전압을 인가하기 위한 VDD 콘택(111)이 형성되어 있으며, 드라이브 트랜지스터(Dx)의 게이트 폴리실리콘(104)에는 플로팅 확산 영역(102)과의 전기적 연결을 위한 콘택(114)이 형성되어 있다.
드라이브 트랜지스터(Dx)의 게이트 폴리실리콘(104)과 만나는 활성 영역은 계속 Y축 방향으로 확장되어, 셀렉트 트랜지스터(Sx)의 게이트 폴리실리콘(105)과 만나게 되고, 더 나아가 셀렉트 트랜지스터(Sx)의 게이트 폴리실리콘(105)을 지나서 형성된 활성 영역에 Sx 콘택(112)이 형성되어 있다. Sx 콘택(112)은 단위 화소의 출력을 위한 콘택이다.
종래에는 이와 같이 형성된 단위 화소에서, 포토다이오드(100)를 제외한 나머지 활성 영역상에는 콘택 저항을 낮추기 위하여 실리사이드가 형성되며, 또한 각각의 게이트 폴리실리콘(101, 103, 104, 105)의 상부에도 실리사이드가 형성되었다. 여기서 특히, 트랜스퍼 트랜지스터의 게이트 폴리실리콘(101)을 참조하면, 트랜스퍼 트랜지스터의 게이트 폴리실리콘(101)의 전 영역에 실리사이드가 형성되어 있음을 알 수 있다.
하지만, 이와 같은 도1b는 도식적인 도면으로, 도1b에 도시된 바와 같이 포토다이오드(100)와 인접해 있는 트랜스퍼 트랜지스터의 게이트 폴리실리콘(101)에만 실리사이드를 형성하는 것이 용이하지 않았으며, 이에 따른 단점이 많이 발생하였다.
이를 도1c 내지 도1d를 참조하여 설명한다. 도1c는 도1b에 도시된 레이아웃 도면에서 포토다이오드(100)와 트랜스퍼 트랜지스터(101)에 대한 단면을 도시한 도면으로 이상적으로 실리사이드가 형성된 경우를 도시한 도면이다.
이를 참조하면, 기판(11)상에 에피층(12)이 형성되어 있으며, 에피층(12)의 일정 영역에는 활성 영역과 필드 영역을 정의하는 소자 분리막(13)이 형성되어 있다. 또한, 에피층(12)상에는 트랜스퍼 트랜지스터의 게이트 폴리실리콘(14)이 형성되어 있으며, 게이트 폴리실리콘의 양 측벽에는 스페이서(16)가 형성되어 있다. 여기서 스페이서(16)는 통상적으로 0.1㎛ 정도의 폭(d)을 갖는다.
그리고, 소자 분리막(13)과 게이트 폴리실리콘(14) 사이의 에피층(12) 내부에는 포토다이오드(15)가 형성되어 있으며, 게이트 폴리실리콘(14)의 타측에는 플로팅 확산 영역(17)이 형성되어 있으며, 게이트 폴리실리콘(14)의 상부와 플로팅 확산 영역(17)의 상부에는 실리사이드(20)가 형성되어 있다.
이와 같이 실리사이드를 형성하는 방법을 도1d를 참조하여 설명하면 다음과 같다. 먼저 게이트 전극, 포토다이오드, 플로팅 확산 영역 등이 형성된 이후에, 도1d에 도시된 바와 같이 전체 구조상에 실리사이드 방지막(18)을 형성한다. 실리사이드 방지막(18)은 산화막 또는 질화막 계열의 막으로 실리사이드 형성용 금속물질이 실리콘과 반응하지 못하도록 방지하는 기능을 하며, 반사 방지막(anti reflection coating)이 함께 사용될 수도 있다.
다음으로, 포토다이오드(15)만을 덮는 실리사이드 블록마스크(19)를 형성하는데, 포토다이오드(15)와 트랜스퍼 트랜지스터에 게이트 전극(14)은 서로 인접하여 있으므로, 실리사이드 블록 마스크(19)의 일측이 정확하게 스페이서(16)상에 정렬하지 못하였다. 즉, 실리사이드 블록마스크(19)를 형성하는데 사용되는 장비는 스텝퍼(stepper)로서, 스텝퍼 장비의 정확성이나 오버레이 마진(overlay margin)을 고려할 경우에, 폭은 0.1㎛ 정도 밖에 되지않는 스페이서상에 실리사이드 블록마스크(19)의 일측이 정확히 정렬하지 못하고 a쪽이나 b쪽으로 치우쳐서 형성되는 경우가 많이 발생하였다.
만일, 실리사이드 블록마스크(19)의 일측이 a쪽 방향으로 치우쳐서 게이트 전극(14)의 중앙 부근에 정렬되는 경우에는, 후속으로 진행되는 실리사이드 방지막(18) 제거 공정에서 게이트 전극상에 존재하는 실리사이드 방지막(18)이 전부 제거되지 않고, 게이트 전극(14)상에 일부 남아있게 된다. 이 경우에는 게이트 전극의 전 영역에 실리사이드가 형성되지 않는 문제가 발생한다.
만일, 실리사이드 블록마스크(19)의 일측이 b쪽 방향으로 치우쳐서, 스페이서(16)의 폭을 벗어나서 포토다이오드(15)쪽에 정렬되었다면, 후속으로 진행되는 실리사이드 방지막(18) 제거 공정에서, 포토다이오드 상부에 남아있어야 할 실리사이드 방지막까지 일부 제거되므로, 포토다이오드의 일부 표면에 실리사이드가 형성되는 문제점이 있었다.
이와 같이 종래기술에서는 공정 마진이 매우 작기 때문에 공정의 신뢰성이 감소하였으며, 그에 따라 이미지 센서의 성능이 저하되는 단점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 미리 실리사이드를 게이트 폴리실리콘상에 형성하고 후속으로 게이트 폴리실리콘을 패터닝함으로써, 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 시모스 이미지 센서의 제조 방법에 있어서, 활성 영역과 필드 영역을 정의하는 소자 분리막이 형성된 기판상에 게이트 폴리실리콘을 도포하는 단계; 게이트 폴리실리콘상에 실리사이드를 형성하는 단계; 게이트 폴리실리콘을 패터닝하는 단계; 기판상에 포토다이오드를 비롯한 관련 소자를 형성하는 단계; 및 포토다이오드를 제외한 활성 영역상에 실리사이드를 형성하는 단계를 포함하여 이루어진다.
포토다이오드를 제외한 활성 영역상에 실리사이드를 형성하는 단계는, 게이트 전극과 포토다이오드를 포함하는 전체 구조상에 실리사이드 방지막을 형성하는 단계; 일측이 게이트 전극상에 정렬되어 포토다이오드만을 덮는 제 1 마스크를 형성하는 단계; 제 1 마스크를 이용하여 실리사이드 방지막을 선택적으로 제거하는 단계; 및 상기 포토다이오드를 제외한, 플로팅 확산 영역을 포함하는 활성 영역상에만 실리사이드를 형성하는 단계를 포함할 수 있다.
포토다이오드를 제외한 활성 영역상에 실리사이드를 형성하는 단계는, 게이트 전극과 포토다이오드를 포함하는 전체 구조상에 실리사이드 방지막을 형성하는 단계; 일측이 게이트 전극상에 정렬되어 포토다이오드만을 덮는 제 1 마스크를 형성하는 단계; 제 1 마스크를 이용하여 실리사이드 방지막을 선택적으로 제거하는 단계; 및 상기 포토다이오드를 제외한, 플로팅 확산 영역을 포함하는 활성 영역상에만 실리사이드를 형성하는 단계를 포함할 수 있다.
본 발명은 게이트 폴리실리콘의 상부에 미리 실리사이드를 형성하고 후속으로 게이트 폴리실리콘을 패터닝하여 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법에 관한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 내지 도2d는 본 발명의 일실시예에 따른 시모스 이미지 센서의 실리사이드 형성 방법을 도시한 도면으로 이를 참조하여 본 발명의 일실시예를 설명한다.
먼저, 도2a에 도시된 바와 같이, 상대적으로 고농도인 반도체 기판(21)상에 저농도인 에피층(22)을 형성한다. 이와 같이 고농도의 기판(21)상에 저농도의 에피층(22)을 사용하는 이유는, 첫째, 저농도의 에피층이 존재하므로 포토다이오드의 공핍 영역(Depletion region)을 크고 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있기 때문이며, 둘째, 에피층(22)의 하부에 고농도의 기판(21)을 갖게 되면, 이웃하는 단위 화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
다음으로 에피층의 일정 영역에 활성 영역과 필드 영역을 정의하는 소자 분리막(23)을 형성한다. 소자 분리막으로는 트렌치 구조를 이용한 소자 분리막을 사용할 수도 있으며 또는, 열 산화막을 이용하여 소자 분리막을 제작할 수도 있다.
다음으로, 에피층(22)상에 게이트 폴리실리콘(24)을 도포한 후, 게이트 폴리실리콘(24)의 상부에 실리사이드(25)를 형성한다. 실리사이드(25)로는 코발트 실리사이드 또는 티타늄 실리사이드 등이 사용될 수 있다. 다음으로 실리사이드(25)가 형성된 게이트 폴리실리콘(24)을 패터닝하여 트랜지스터의 게이트 전극(24)을 형성한다. 도2a에는 게이트 절연막은 도시하지 않았다.
다음으로 도2b에 도시된 바와 같이 소자 분리막(23)과 게이트 전극(24) 사이의 에피층(22) 내부에 포토다이오드(26)를 형성한다. 도2b에는 단위 화소를 구성하는 트랜지스터들 중에서 트랜스퍼 트랜지스터의 게이트 전극(24)만 도시하였으며 나머지 트랜지스터들은 도시하지 않았다. 다음으로 게이트 전극(24)의 양 측벽에 스페이서(27)를 형성하고 게이트 전극(24)의 타측에 플로팅 확산 영역(28)을 형성한다.
다음으로 도2c에 도시된 바와 같이 전체 구조상에 실리사이드 방지막(29)을 형성한다. 이어서, 실리사이드 방지막(29)상에 포토다이오드(26)만을 덮는 제 1 마스크(30)를 형성하는데, 이때 제 1 마스크(30)의 일측은 스페이서(27)에 정확히 정렬되지 않아도 무방하다.
즉, 본 발명의 일실시예에서는 게이트 전극상에 이미 실리사이드가 형성되어 있으므로 제 1 마스크의 일측이 게이트 전극쪽으로 치우쳐서 정렬되어도 무방하며, 그 만큼 공정 마진이 증가하는 장점이 있다. 본 발명의 일실시예에 의하면, 종래의 공정 마진인 0.1㎛ 이외에도, 게이트 전극(24)의 길이(length) 만큼의 공정 마진이 증가한다.
이와 같이 제 1 마스크(30)를 형성한 이후에, 도2d에 도시된 바와 같이 제 1 마스크(30)를 식각배리어로 하는 식각 공정을 수행하여 실리사이드 방지막(29)을 제거한다. 이후에, 플로팅 확산 영역(28)을 포함하는 단위 화소의 활성 영역 상에 실리사이드(25)가 형성되도록 실리사이드 형성 공정을 진행한다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명을 적용하면 미세화된 시모스 이미지 센서에서 실리사이드 형성 공정시에 공정 마진을 증가시킬 수 있어 공정의 신뢰도를 향상시킬 수 있으며, 그에 따라 이미지 센서의 성능이 향상되는 효과가 있다.
Claims (3)
- 시모스 이미지 센서의 제조 방법에 있어서,활성 영역과 필드 영역을 정의하는 소자 분리막이 형성된 기판상에 게이트 폴리실리콘을 도포하는 단계;상기 게이트 폴리실리콘상에 실리사이드를 형성하는 단계;상기 게이트 폴리실리콘을 패터닝하는 단계;상기 기판상에 포토다이오드를 비롯한 관련 소자를 형성하는 단계; 및상기 포토다이오드를 제외한 활성 영역상에 실리사이드를 형성하는 단계를 포함하며, 상기 포토다이오드를 제외한 활성 영역상에 실리사이드를 형성하는 단계는,게이트 전극과 포토다이오드를 포함하는 전체 구조상에 실리사이드 방지막을 형성하는 단계;일측이 상기 게이트 전극상에 정렬되어 상기 포토다이오드만을 덮는 제 1 마스크를 형성하는 단계;상기 제 1 마스크를 이용하여 상기 실리사이드 방지막을 선택적으로 제거하는 단계; 및상기 포토다이오드를 제외한 활성 영역과 상기 게이트 전극상에 실리사이드를 형성하는 단계를 포함하는, 시모스 이미지 센서의 제조 방법.
- 삭제
- 제 1 항에 있어서,상기 실리사이드는 코발트 실리사이드 또는 티타늄 실리사이드인, 시모스 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085057A KR100977099B1 (ko) | 2002-12-27 | 2002-12-27 | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085057A KR100977099B1 (ko) | 2002-12-27 | 2002-12-27 | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040058686A KR20040058686A (ko) | 2004-07-05 |
| KR100977099B1 true KR100977099B1 (ko) | 2010-08-23 |
Family
ID=37350761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020085057A KR100977099B1 (ko) | 2002-12-27 | 2002-12-27 | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100977099B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101128682B1 (ko) * | 2004-12-30 | 2012-03-27 | 매그나칩 반도체 유한회사 | Ｃｍｏｓ 이미지 센서 제조 방법 |
| KR100749262B1 (ko) * | 2005-12-27 | 2007-08-13 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 및 그 제조방법 |
| KR100788381B1 (ko) * | 2006-12-22 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7833819B2 (en) | 2008-07-23 | 2010-11-16 | Aptina Imaging Corporation | Method and apparatus for decreasing storage node parasitic charge in active pixel image sensors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990045258A (ko) * | 1997-11-14 | 1999-06-25 | 비센트 비.인그라시아 | 반도체 영상센서와 방법 |
| JP2000299446A (ja) | 1999-04-14 | 2000-10-24 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| KR20010061533A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 광감도 및 동작 속도 개선을 위한 씨모스 이미지센서제조방법 |
| KR20040001791A (ko) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | 씨모스 이미지센서 제조방법 |
-
2002
- 2002-12-27 KR KR1020020085057A patent/KR100977099B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990045258A (ko) * | 1997-11-14 | 1999-06-25 | 비센트 비.인그라시아 | 반도체 영상센서와 방법 |
| JP2000299446A (ja) | 1999-04-14 | 2000-10-24 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| KR20010061533A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 광감도 및 동작 속도 개선을 위한 씨모스 이미지센서제조방법 |
| KR20040001791A (ko) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | 씨모스 이미지센서 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040058686A (ko) | 2004-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595829B2 (en) | Solid-state image pickup device | |
| US6930338B2 (en) | Unit pixel for use in CMOS image sensor | |
| KR100275122B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| US20060284223A1 (en) | CMOS image sensor and manufacturing method thereof | |
| KR100672713B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100870822B1 (ko) | 버팅콘택을 이용한 씨모스 이미지센서 제조방법 | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100365744B1 (ko) | 이미지 센서의 포토다이오드 및 그 제조 방법 | |
| KR100587138B1 (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR100461972B1 (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
| KR100789624B1 (ko) | 시모스 이미지 센서 및 이의 제조 방법 | |
| KR100790233B1 (ko) | 이미지센서 제조 방법 | |
| KR100494033B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR20030000654A (ko) | 이미지센서 제조 방법 | |
| US20080224189A1 (en) | Image sensor and method for manufacturing the same | |
| KR100749270B1 (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR100700871B1 (ko) | Ｃｍｏｓ 이미지센서 및 그 제조 방법 | |
| KR100749254B1 (ko) | 전하운송효율을 향상시키기 위한 이미지센서 제조 방법 | |
| KR100683397B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR20050011963A (ko) | 시모스 이미지센서의 실리사이드막 형성방법 | |
| KR100793609B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100873811B1 (ko) | 고감도 이미지센서 | |
| KR100718780B1 (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |