KR20010061533A

KR20010061533A - 광감도 및 동작 속도 개선을 위한 씨모스 이미지센서제조방법

Info

Publication number: KR20010061533A
Application number: KR1019990064029A
Authority: KR
Inventors: 박기남; 변성철
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-28
Filing date: 1999-12-28
Publication date: 2001-07-07
Also published as: KR100321744B1

Abstract

본 발명은 단위화소에 입사된 광의 손실을 최소화하여 포토다이오드의 전하생성율을 증대시킴과 아울러 동시에 포토다이오드가 아닌 CMOS 소자에만 선택적으로 살리사이드를 적용하므로써 소자의 동작 속도를 향상시키는데 적합한 CMOS 이미지센서 제조방법을 제공하는데 그 목적이 있는 것으로, 이를 위한 본 발명의 CMOS 이미지센서 제조방법은, CMOS 소자 영역의 반도체층 상에 트랜지스터의 게이트전극을 형성하는 단계; 수광소자 영역의 상기 반도체층 표면 하부에 포토다이오드를 형성하는 단계; 상기 CMOS 소자 영역에 저농도불순물접합을 형성하는 단계; 결과물 전면에 무반사층을 형성하는 단계; 상기 수광소자 영역을 덮으면서 상기 CMOS 소자 영역을 오픈시킨 마스크를 형성하는 단계; 상기 무반사층을 식각하여, 상기 포토다이오드의 반도체층 상에 무반사층패턴을 형성하면서 상기 게이트전극 측벽에 스페이서를 형성하는 단계; 상기 마스크 및 스페이서를 이온주입마스크로 사용하여 고농도불순물접합을 형성하는 단계; 상기 마스크를 제거하고 상기 게이트전극 및 상기 고농도불순물접합 상에 실리사이드막을 형성하는 단계; 및 결과물전면에 층간산화막을 형성하는 단계를 포함하여 이루어진다.

Description

광감도 및 동작 속도 개선을 위한 씨모스 이미지센서 제조방법{method for fabricating CMOS image sensor to improved speed and sensitivity}

본 발명은 자기정렬된 실리사이드(self-aligned silicide) 층을 갖는 CMOS(Complementary Metal-Oxide-Silicon) 이미지센서(Image Sensor) 제조방법에 관한 것이다.

일반적으로, CMOS 이미지센서라 함은 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 화소수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 현재 이미지센서로 널리 사용되고 있는 CCD(Charge Coupled Device) 이미지센서에 비하여 CMOS 이미지센서는, 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있음은 주지의 사실이다.

통상적으로, CMOS 이미지센서는 수광소자인 포토다이오드와 포토다이오드에 축적된 전하를 꺼내어 전기적 신호를 얻기 위한 CMOS 소자로 구성되게 된다. 이러한 CMOS 이미지센서는 상호 연관된 더블 샘플링(CDS : Correlated Double Sampling) 방식으로 광전하에 대응하는 전기적신호를 검출하는 방법을 사용하고 있는데, 안정된 그리고 빠른 전기적신호 검출을 위해서는 고속동작에 부합되는 CMOS 이미지센서가 요구되고 있다.

따라서, 본 출원인은 1998년 06월 28일자에 "자기정렬된 실리사이드층을 갖는 씨모스 이미지센서 및 그 제조 방법"이라는 명칭으로 고속동작에 부합되는 CMOS 이미지센서를 제안한 바 있다.

여기서는 게이트 측벽 스페이서 형성시 스페이서 물질인 TEOS가 포토다이오드 상부에 잔류하도록 하므로써 포토다이오드가 마스킹되도록 하여 CMOS 소자에 살리사이드(self-aligned silicide)가 적용되도록 한 것이다.

그런데, 이러한 종래기술에서, 단위화소로 입사된 광은 굴절률이 약 1.46(450nm파장의 광에 대한 굴절률)인 산화막(TEOS, BPSG등)에서 굴절률이 약 4.72인 실리콘(포토다이오드)으로 입사될 때 반사/흡수가 발생하여 그 만큼의 캐리어(신호)를 생성하지 못하게 된다. 이로 인해 실제 피사체를 화상으로 구현하는데 둔감하게 된다.

본 발명은 단위화소에 입사된 광의 손실을 최소화하여 포토다이오드의 전하생성율을 증대시킴과 아울러 동시에 포토다이오드가 아닌 CMOS 소자에만 선택적으로 살리사이드를 적용하므로써 소자의 동작 속도를 향상시키는데 적합한 CMOS 이미지센서 제조방법을 제공하는데 그 목적이 있다.

도1은 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소 구조를 나타내는 단면도,

도2a 내지 도g는 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

Tx : 트랜스퍼게이트 Rx : 리셋게이트

MD : 드라이버게이트 Sx : 셀렉트게이트

BPD : 베리드 포토다이오드 24a : N⁺플로팅접합

24b : N⁺드레인접합 24c : N⁺소스/드레인 접합

25 : 실리사이드막 26 : 층간산화막

21a : 실리콘옥시나이트라이드 패턴

21b : 실리콘옥시나이트라이드 스페이서

상기 목적을 달성하기 위한 본 발명의 CMOS 이미지센서 제조방법은, 수광소자와 CMOS 소자가 함께 집적된 CMOS 이미지센서 제조방법에 있어서, CMOS 소자 영역의 반도체층 상에 트랜지스터의 게이트전극을 형성하는 단계; 수광소자 영역의 상기 반도체층 표면 하부에 포토다이오드를 형성하는 단계; 상기 CMOS 소자 영역에 저농도불순물접합을 형성하는 단계; 결과물 전면에 무반사층을 형성하는 단계; 상기 수광소자 영역을 덮으면서 상기 CMOS 소자 영역을 오픈시킨 마스크를 형성하는 단계; 상기 무반사층을 식각하여, 상기 포토다이오드의 반도체층 상에 무반사층패턴을 형성하면서 상기 게이트전극 측벽에 스페이서를 형성하는 단계; 상기 마스크 및 스페이서를 이온주입마스크로 사용하여 고농도불순물접합을 형성하는 단계; 상기 마스크를 제거하고 상기 게이트전극 및 상기 고농도불순물접합 상에 실리사이드막을 형성하는 단계; 및 결과물전면에 층간산화막을 형성하는 단계를 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

먼저, 도1은 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소 구조가 도시되어 있다. 도1을 참조하면, 본 발명의 일실시예에 따른 CMOS 이미지센서는 베리드 포토다이오드(BPD)를 제외한 모든 게이트 및 고농도확산영역에 자기정렬된 실리사이드막(25)이 형성되어 있음을 주목하여야 한다. 이렇게 게이트는 물론 베리드 포토다이오드를 제외한 모든 확산영역에도 실리사이드막을 구성되게 되면, 상호 연관된 더블 샘플링(CDS : Correlated Double Sampling) 방식으로 광전하에 대응하는 전기적신호를 검출하는 방식을 채택하고 있는 CMOS 이미지센서의 동작속도를 크게 개선할 수 있다.

또한, 베리드 포토다이오드(BPD) 상부에는 실리사이드막(25)이 형성되어 있지 않으며, 베리드 포토다이오드(BPD)를 제외한 다른 확산영역에 실리사이드막을 선택적으로 형성하기 위하여 그리고 단위화소에 입사된 광의 반사/흡수를 억제 또는 및 방지하기 위하여, 베리드 포토다이오드(BPD) 상부에는 무반사층(21a)이 형성되어 있다. 이 무반사층(21a)은 게이트 측벽의 스페이서(21b) 형성시 형성된 것으로 게이트 측벽에 형성되는 스페이서(21b)와 동일한 물질이다.

무반사층(21a)은 실리콘옥시나이트라이드(SiON), 실리콘리치산화막(Si-Rich Oxide), 실리콘질화막등을 적용할 수 있는데, 실리콘질화막은 스트레스 유발등의 우려가 있는 등, 공정상 그리고 소자 특성이 고려되어야 하므로 실리콘옥시나이트라이드(SiON)를 적용하는 것이 바람직하다. 그리고, 상기 무반사층(21a)의 굴절률(Nx)과 두께(Tx)는 아래 수학식 1과 같은 조건에서 형성된다.

상기 수학식1에서 N_O는 후속공정에서 형성되는 층간산화막(26)의굴절률(1.48∼1.46)이고, N_S는 실리콘기판(12)의 굴절률(4.72∼3.48)이다.

예컨대 입사광의 파장을 450nm라고 한정해서 설명하면, 상기 수학식 1의 조건에서부터 무반사 조건은 산화막과 실리콘 사이에 굴절률이 2.625인 막이 42.8nm, 128.6nm, 214.3nm 등의 두께로 삽입되어 있어야 한다. 그 중에 식각공정을 고려하여 42.8nm를 적용한다. 즉, 본 실시예에서는 굴절률 2.625, 두께 42.8nm를 갖는 실리콘옥시나이트라이드를 적용하였다. 설명되지 않은 도1의 각 구성은 이후에 상세히 설명될 것이다.

도2a 내지 도2g는 본 발명의 일실시예에 따른 CMOS 이미지센서 제조공정을 나타낸다.

먼저, 도2a에 도시된 바와 같이, 약 15∼25Ω㎝의 비저항을 갖는 P형-에피층(12)을 구비한 실리콘 기판(11) 상에 약 50∼100 KeV 범위의 에너지 및 7E12∼9E12/㎠ 범위의 도즈(dose) 조건으로 붕소(B)원자를 이온주입하여 P형-웰영역(13)을 형성한 다음, 필드산화막(14)을 형성하고, 게이트산화막(15) 및 도핑된 폴리실리콘막으로 게이트전극(16)을 형성한다.

이후, 도2b에 도시된 바와 같이, 마스크 및 이온주입 공정을 통해 베리드 포토다이오드를 형성하는바, 구체적으로 약 150∼200 KeV 범위의 에너지 및 1E12∼3E12/㎠ 범위의 도즈(dose) 조건으로 P(인) 원자를 이온주입하여 N^-확산영역(18)을 형성하고, 입사각을 트랜스퍼트랜지스터의 드레인 방향에서 소스 방향으로 4∼30°경사지게 하여 약 30∼50 KeV 범위의 에너지 및 1E13∼3E13/㎠ 범위의 도즈(dose) 조건으로 BF₂를 이온주입하므로써 P⁰확산영역(19)을 형성한다.

이후, 도2c에 도시된 바와 같이, P형-웰영역(13) 상부가 오픈된 마스크(20)를 형성하고 약 20∼60 KeV 범위의 에너지 및 1E13∼5E13/㎠ 범위의 도즈(dose) 조건으로 P(인) 원자를 이온주입하여 저농도불순물접합영역인 N^-LDD 영역(26)을 형성한다.

이후, 도2d에 도시된 바와 같이, 마스크(20)를 제거한 다음, 전체 구조의 상부에 굴절률 2.625, 두께 42.8nm를 갖는 실리콘옥시나이트라이드막(21)을 형성하고, 상기 필드산화막(14) 및 베리드 포토다이오드(BPD) 상부만 덮도록 마스크(22)를 형성한다. 이때, 마스크(22)의 오픈부의 일부에지는 베리드 포토다이오드(BPD)와 근접한 트랜스퍼게이트(Tx)의 에지에 정렬된다. 만일, 마스크(22) 형성시 약 0.1㎛ 이내의 정렬 오차가 발생하더라도, 이후의 비등방성 건식 식각시 실리콘옥시나이트라이드막(21)에 의해 포토다이오드(BPD)가 노출되지 않는다. 왜냐하면, 상기 실리콘옥시나이트라이드막(21)의 두께가 약 0.42㎛이므로 0.1㎛의 정렬오차가 발생하더라도 상기 게이트전극(16)의 측벽에 형성된 실리콘옥시나이트라이드막(21)을 벗어나지 못하기 때문이다. 그리고, 마스크(22)가 게이트전극 상부를 덮지 않도록 유의하여야 한다.

이후, 도2e에 도시된 바와 같이, 상기 마스크(22)를 식각마스크로 사용하여 상기 실리콘옥시나이트라이드막(21)을 비등방성 건식 식각하므로써, 각 게이트전극(16)의 측벽에 스페이서(21b)를 형성하고, 아울러 베리드포토다이오드(BPD) 상부에는 무반사층(21a)이 형성되도록 한다.

이 무반사층(21a)은 이후의 실리사이드 형성시 베리드 포토다이오드(BPD) 상부에는 실리사이드가 형성되지 않도록 보호층 역할을 한다. 그후 계속해서, 상기 마스크(22) 및 스페이서(21b)를 이온주입마스크로 사용하여 약 60∼90 KeV 범위의 에너지 및 1E15∼9E15/㎠ 범위의 도즈(dose) 조건으로 As(비소) 원자를 이온주입하므로써, N⁺플로팅접합(24a)과 N⁺드레인접합(24b) 및 드라이버트랜지스터(MD)와 셀렉트트랜지스터(Sx)의 각 소스/드레인 N⁺확산영역(24c)을 형성한다.

이후, 도2f에 도시된 바와 같이, 상기 마스크(22)를 제거한 다음, 노출된 각 게이트전극(16) 표면 및 각 N⁺확산영역(24a, 24b, 24c) 표면에 티타늄 실리사이드막(Sx₂)(25)을 형성한다. 예컨대, 티타늄 실리사이드막(25)은 다음과 같은 방법으로 형성한다. 전체구조의 상부에 약 300∼500Å의 티타늄(Ti)막을 증착하고, 약 700∼750℃의 1차 급속열처리를 실시하여, 폴리실리콘막으로 구성된 게이트전극(16) 및 각 N⁺확산영역(24a, 24b, 24c)의 각 실리콘성분과 Ti가 반응하여 실리사이드가 되도록 하고, 미반응 Ti막을 NH₄OH가 포함된 화학용액으로 제거하고, 약 820∼870℃의 2차 급속열처리를 실시하여 노출된 게이트전극(16) 및 N⁺확산영역(24a, 24b, 24c)에만 티타늄실리사이드막(25)을 형성한다. 여기서, 티타늄 이외에 다른 전이금속을 사용할 수 있음은 당연하다.

이어서, 도2g에 도시된 바와 같이 게이트전극과 금속배선 사이를 층간 절연하는 금속배선전산화막(PMD : pre metal dielectric), 즉 층간산화막(26)을 형성한다.

이후, 통상 방법으로 금속배선 형성, 보호막 형성, 칼라필터어레이 형성, 마이크로렌즈형성 등을 수행한다.

이상에서 살펴본 바와 같이, 본 실시예에 따른 CMOS 이미지센서 제조방법은 종래의 CMOS 이미지센서 제조방법을 최소한으로 변형시켜 이루어지므로, CMOS 이미지센서의 장점을 그대로 가지면서 실리사이드에 의해 고속동작을 가짐과 동시에 포토다이오드에 입사되는 광 손실을 최소화하여 소자의 특성을 크게 향상시키는 효과가 있다.

본 실시예에서는 폴리실리콘을 게이트로 형성하고 그 위에 실리사이드막을 형성하는 방법을 사용하였으나, 게이트를 폴리사이드(폴리실리콘+실리사이드막)로 형성하고 동일한 공정을 진행하여 소스/드레인 접합상에 실리사이드막을 형성하는 방법을 적용할 수 있는 바, 이때에는 상기 마스크(22)의 오픈부 에지를 게이트전극 상부에 얼라인되도록 할 수 있어 마스크 공정 마진을 확보할 수 있을 것이다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 베리드 포토다이오드에 입사되는 광의 손실을 최소화하여 포토다이오드의 전하생성율을 증대시킴과 아울러 동시에 CMOS 소자에 살리사이드를 형성시키므로써 CMOS 이미지센서의 동작 속도를 크게 개선하는 효과가 있다.

Claims

수광소자와 CMOS 소자가 함께 집적된 CMOS 이미지센서 제조방법에 있어서,

CMOS 소자 영역의 반도체층 상에 트랜지스터의 게이트전극을 형성하는 단계;

수광소자 영역의 상기 반도체층 표면 하부에 포토다이오드를 형성하는 단계;

상기 CMOS 소자 영역에 저농도불순물접합을 형성하는 단계;

결과물 전면에 무반사층을 형성하는 단계;

상기 수광소자 영역을 덮으면서 상기 CMOS 소자 영역을 오픈시킨 마스크를 형성하는 단계;

상기 무반사층을 식각하여, 상기 포토다이오드의 반도체층 상에 무반사층패턴을 형성하면서 상기 게이트전극 측벽에 스페이서를 형성하는 단계;

상기 마스크 및 스페이서를 이온주입마스크로 사용하여 고농도불순물접합을 형성하는 단계;

상기 마스크를 제거하고 상기 게이트전극 및 상기 고농도불순물접합 상에 실리사이드막을 형성하는 단계; 및

결과물전면에 층간산화막을 형성하는 단계

를 포함하여 이루어진 CMOS 이미지센서 제조방법.
제1항에 있어서,

상기 무반사층의 굴절률 N_x및 두께 T_x는 아래 수식에 의해 정의됨을 특징으로 하는 CMOS 이미지센서 제조방법.

단, N_O는 상기 층간산화막의 굴절율, N_S는 상기 반도체층의 굴절율
제1항 또는 제2항에 있어서,

상기 마스크의 오픈부 에지를 상기 포토다이오드쪽의 상기 게이트전극 에지에 정렬시키는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
제1항 또는 제2항에 있어서,

상기 게이트전극은 폴리사이드막임을 특징으로 하는 CMOS 이미지센서 제조방법.
제4항에 있어서,

상기 마스크의 오픈부 에지를 상기 폴리사이드 상에 정렬시키는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
제1항에 있어서,

상기 무반사층은 실리콘옥시나이트라이드막임을 특징으로 하는 CMOS 이미지센서 제조방법.
제1항에 있어서,

상기 포토다이오드를 형성하는 단계는,

마스크를 형성하고 제1도전형의 불분물을 이온주입하는 단계;

상기 게이트전극에서 상기 포토다이오드 방향으로 경사지게 제2도전형의 불순물을 이온주입하는 단계를 포함하여 이루어짐을 특징으로 하는 CMOS 이미지센서 제조방법.