KR20060077122A - 광 특성을 향상시킬 수 있는 이미지센서 제조 방법 - Google Patents

광 특성을 향상시킬 수 있는 이미지센서 제조 방법 Download PDF

Info

Publication number
KR20060077122A
KR20060077122A KR1020040115917A KR20040115917A KR20060077122A KR 20060077122 A KR20060077122 A KR 20060077122A KR 1020040115917 A KR1020040115917 A KR 1020040115917A KR 20040115917 A KR20040115917 A KR 20040115917A KR 20060077122 A KR20060077122 A KR 20060077122A
Authority
KR
South Korea
Prior art keywords
film
photodiode
image sensor
impurity
ion implantation
Prior art date
Application number
KR1020040115917A
Other languages
English (en)
Inventor
김의식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115917A priority Critical patent/KR20060077122A/ko
Publication of KR20060077122A publication Critical patent/KR20060077122A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 단결정 실리콘 기판에 포토다이오드를 형성함에 따르는 파장이 짧은 광에 대한 감도의 한계 문제를 극복할 수 있는 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 단결정 실리콘 기판 상에 그 상부에 절연성 하드마스크를 갖고, 그 측벽에 스페이서를 갖는 게이트전극을 형성하는 단계; 이온주입 공정을 실시하여 상기 기판 하부에 제2도전형의 포토다오드용 제1불순물 영역을 형성하는 단계; 이온주입 공정을 실시하여 상기 기판 하부에서 상기 제1불순물 영역 상부에 제1도전형의 포토다오드용 제2불순물 영역을 형성하는 단계; 상기 게이트전극이 형성된 프로파일을 따라 보더리스 콘택용 절연막을 형성하는 단계; 상기 보더리스 콘택용 절연막을 선택적으로 식각하여 포토다이오드가 형성될 영역에서 상기 기판을 노출시키는 오픈부를 형성하는 단계; 상기 오픈부를 매립하도록 제2도전형의 폴리실리콘막을 형성하는 단계; 포토다이오드 형성 영역을 덮도록 상기 폴리실리콘막을 선택적으로 식각하는 단계; 이온주입 공정에 의해 상기 폴리실리콘막을 비정질화시켜 비정질 실리콘막을 형성하는 단계; 및 이온주입 공정을 실시하여 상기 비정질 실리콘막 표면 하부에 제1도전형의 포토다이오드용 제3불순물 영역을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
포토다이오드, 이미지센서, 비정질 실리콘막, 단결정 실리콘, 양자 효율, PAI, 보더리스 콘택용 절연막.

Description

광 특성을 향상시킬 수 있는 이미지센서 제조 방법{METHOD FOR FABRICATION OF IMAGE SENSOR CAPABLE OF INCREASING OPTICAL SENSITIVITY}
도 1은 종래기술에 따른 CMOS 이미지센서의 단위화소의 일부를 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도
도 3은 본 발명의 일실시예에 따른 이미지센서의 단위화소의 일부를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
200 : P++기판 201 : P-에피층
202 : 소자분리막 203 : 게이트 절연막
204 : 게이트 전도막 205 : 절연성 하드마스크
206 : 스페이서 207 : n-영역
208 : 플로팅 확산영역 209 : P01영역
210 : 보더리스 콘택용 절연막 214 : 비정질 실리콘막
215 : P02영역 216 : 광전류 경로
본 발명은 이미지센서에 관한 것으로 특히, 단결정 실리콘 기판의 사용에 따른 단파장 광 감도 감소를 극복할 수 있는 이미지센서 및 그 제조 방법에 관한 것이다.
CMOS(Complementary Metal Oxide Semiconductor) 이미지센서는 현재 모바일 폰(Mobile phone), PC(Personal Computer)용 카메라(Camera) 및 전자기기 등에서 광범위하게 사용되고 있는 디바이스(Device)이다. CMOS 이미지센서는 기존에 이미지센서로 사용되던 CCD(Charge Coupled Device)에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SOC(System On Chip)이 가능하므로 모듈의 소형화를 가능하게 한다.
또한, 기존에 셋-업(Set-up)된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점을 가지고 있다.
도 1은 종래기술에 따른 CMOS 이미지센서의 단위화소의 일부를 도시한 단면도이다.
도 1을 참조하면, 고농도 P형(P++)의 기판(10)과 P형 에피층(11, P-epi)이 적층된 하부 구조(이하, 반도체층이라 함)에 국부적으로 소자분리막(12)이 형성되 어 있고, 반도체층 상에 트랜스퍼 게이트(Tx)를 이루는 게이트전극이 전도막(14)/절연막(13)의 적층 및 그 측벽의 스페이서(16)를 포함하는 구조로 형성되어 있다.
게이트전극의 일측에 얼라인된 반도체층 내부에 P형 불순물영역(18, 이하 P0영역이라 함)과 N형 불순물영역(15, 이하 n-영역이라 함)을 구비하는 포토다이오드(PD)가 이온주입 및 열확산 공정을 통해 형성되어 있다.
게이트전극의 타측에 얼라인된 반도체층 내부에 고농도 N형(n+)의 플로팅 확산영역(17, FD)이 형성되어 있다.
게이트전극의 전도막(14)은 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조이며, 스페이서(16)는 질화막, 산화막 또는 산화질화막 등으로 이루어진다.
포토다이오드(PD)에 인가되는 가시광선은 레드(R, Red), 그린(G, Green), 블루(B, Blue)의 파장의 강도에 따라 서로 다른 깊이에서 전자-정공 쌍(Electron-hole pair)을 생성한다. 이 깊이는 각각 파장의 표면 깊이(Skin depth)에 따라 결정되며, 그 깊이가 가장 얕은 파장은 B이며, 가장 깊은 파장은 R이다.
한편, 빛이 조사되어 전자-정공 쌍이 생성되는 포토다이오드는 단결정 실리콘 웨이퍼(Single crystal silicon wafer)이며, 이 실리콘의 에너지 밴드 갭(Energy band gap)은 약 1.12eV로써, 이는 상대적으로 긴 적외선(Infra-red) 계열의 에너지 영역이다. 따라서, 일반적인 CMOS 이미지센서 소자에 가시광선이 조사되어 전자-정공 쌍이 형성되면, 이는 포토다이오드의 깊은 영역의 R 계열이 되며, 상대적으로 짧은 파장인(즉, 높은 에너지를 갖는) B 계열에 의한 전자-정공 쌍은 적 게 형성된다. 결국, 실리콘 기반의 CMOS 이미지센서 소자는 근본적으로 R 계열의 빛에 강한 감도(Sensitivity)를 갖는 반면, B 계열의 빛에 취약한 감도를 갖게 된다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 단결정 실리콘 기판에 포토다이오드를 형성함에 따르는 파장이 짧은 광에 대한 감도의 한계 문제를 극복할 수 있는 이미지센서 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 단결정 실리콘 기판 상에 그 상부에 절연성 하드마스크를 갖고, 그 측벽에 스페이서를 갖는 게이트전극을 형성하는 단계; 이온주입 공정을 실시하여 상기 기판 하부에 제2도전형의 포토다오드용 제1불순물 영역을 형성하는 단계; 이온주입 공정을 실시하여 상기 기판 하부에서 상기 제1불순물 영역 상부에 제1도전형의 포토다오드용 제2불순물 영역을 형성하는 단계; 상기 게이트전극이 형성된 프로파일을 따라 보더리스 콘택용 절연막을 형성하는 단계; 상기 보더리스 콘택용 절연막을 선택적으로 식각하여 포토다이오드가 형성될 영역에서 상기 기판을 노출시키는 오픈부를 형성하는 단계; 상기 오픈부를 매립하도록 제2도전형의 폴리실리콘막을 형성하는 단계; 포토다이오드 형성 영역을 덮도록 상기 폴리실리콘막을 선택적으로 식각하는 단계; 이온주입 공정 에 의해 상기 폴리실리콘막을 비정질화시켜 비정질 실리콘막을 형성하는 단계; 및 이온주입 공정을 실시하여 상기 비정질 실리콘막 표면 하부에 제1도전형의 포토다이오드용 제3불순물 영역을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
본 발명은, 단결정 실리콘 기판에 포토다이오드가 배치됨에 따르는 광 감도 한계의 문제점을 극복하기 위해 포토다이오드에서 짧은 파장의 빛을 받아들이는 부분을 비정질 실리콘막으로 형성한다.
따라서, 비정질 실리콘막으로 인해 에너지 밴드 갭을 높여 B 계열의 짧은 광에 대한 감도를 높일 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 3은 본 발명의 일실시예에 따른 이미지센서의 단위화소의 일부를 도시한 단면도이다.
도 3을 참조하면, 고농도 P형(P++)의 기판(200)과 P형 에피층(201, P-epi)이 적층된 하부 구조(이하, 반도체층이라 함)에 국부적으로 소자분리막(202)이 형성되어 있다. 여기서, 반도체층은 단결정 실리콘막이다.
반도체층 상에 트랜스퍼 게이트(Tx)를 이루는 게이트전극이 게이트 절연막(203)과 게이트 전도막(204) 및 절연성 하드마스크(205)의 적층 구조 및 그 측벽의 스페이서(206)를 포함하는 구조로 형성되어 있다.
게이트 전도막(204)은 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조이며, 스페이서(206)는 질화막, 산화막 또는 산화질화막 등으로 이루어진다.
게이트 전도막(204)으로 폴리실리콘 등의 실리콘을 포함하는 막을 사용하는 경우 후속 PAI(Pre-Amorphization ion Implantation) 공정에 의한 비정질 실리콘막 형성시 게이트 전도막(204)의 노출로 인한 비정질화를 방지할 수 있다. 따라서, 그 상부는 절연성 하드마스크(205)에 의해 커버되도록 한다.
절연성 하드마스크(205)로는 LP-TEOS막, PE-TEOS막 또는 O3-USG막 등을 사용하며, 300Å ∼ 1000Å의 두께를 갖도록 한다.
게이트전극이 형성된 프로파일을 따라 보더리스 콘택용 절연막(210)이 형성되어 있으며, 보더리스 콘택용 절연막(210)은 포토다이오드 형성 영역의 상부에서 그 일부가 식각되어 반도체층을 오픈시키고 있다. 보더리스 콘택용 절연막(210)으로는 Si3N4 또는 SiON 등의 질화막 계열을 포함한다.
보더리스 콘택용 절연막(210)이 식각되어 오픈된 반도체층 표면으로부터 보더리스 콘택용 절연막(210) 상으로 확장된 구조로 비정질 실리콘막(214)이 형성되어 있다.
보더리스 콘택용 절연막(210)이 식각되어 오픈된 영역은 0.03㎛ ∼ 0.15㎛의 콘택 사이즈를 가지며, 비정질 실리콘막(214)은 200Å ∼ 1000Å의 두께를 가져 반도체층 하부로 R과 G 만을 통과시키는 필터의 역할을 한다.
비정질 실리콘막(214)은 포스포러스(P) 또는 아세닉(As) 등의 N형 불순물이 같이 인가되어 N형의 전도성(n)을 갖는다.
한편, PAI 공정시 이온주입되는 깊이가 500Å ∼ 5000Å 정도이므로 비정질 실리콘막(214) 및 그 하부의 보더리스 콘택용 절연막(210)과 반도체층 표면 하부도 비정질화가 이루어진다.
비정질 실리콘막(214) 표면 하부에 P형의 포토다이오드용 불순물 영역(215, 이하 P02영역이라 함)이 형성되어 있으며, 비정질 실리콘막(214) 및 보더리스 콘택용 절연막(210) 하부로부터 확장된 P형의 포토다이오드용 불순물 영역(209, 이하 P01영역이라 함)이 형성되어 있으며, P01영역(209) 하부로부터 확장되어 N형의 포토다이오드용 불순물 영역(207, 이하 n-영역이라 함)이 형성되어 있다.
따라서, 포토다이오드(PD)는 P02영역(215)과 N형의 비정질 실리콘막(214,n)과 P01영역(209) 및 n-영역(207)으로 이루어진다.
한편, 포토다이오드(PD)와 대향되도록 게이트전극에 인접한 반도체층 표면 하부에 고농도 N형(n+)의 플로팅 확산영역(208, FD)이 형성되어 있다.
비정질 실리콘막(214)의 두께는 CMOS 이미지센서 소자의 최상부에 구현되는 마이크로렌즈의 초점 거리, IMD 및 ILD 등의 두께에 따라 결정된다.
비정질 실리콘막(214) 내부에서 형성된 전자-정공 쌍은 도면부호 '216'과 같 은 광전류 경로를 거친다.
도면에서 알 수 있듯이, 포토다이오드(PD)에 가시광선이 조사되어 rgb 각각 빛의 파장별로 포토다이오드(PD) 내에 침투하는 것을 확인할 수 있다. 가장 깊은 영역까지 침투하는 R는 r의 경로를 거치며, 중간인 G는 g의 경로의 거치며, 비정질 실리콘막(214)에 조사된 파장은 B이며 b의 경로를 거친다. 비정질 실리콘막(214)에 조사된 B 파장에 의해 형성된 전자-정공 쌍은 도면부호 '216'의 광경로를 거쳐 그 옆의 트랜스퍼 트랜지스터를 통해 플로팅 확산영역(208, FD)으로 이동하게 된다.
여기서, R과 G 파장에 의해 생성된 전자-정공 쌍과 본 발명의 비정질 실리콘막(214) 내에서 생성된 전자-정공 쌍은 각각 다른 실리콘 에너지 밴드 갭에 의해 그 생성률이 다르다. 즉, 비정질 실리콘막(214) 내에서의 양자 효율이 기존의 단결정 실리콘막에서의 양자 효율 보다 크다.
이하에서는 상기한 일실시예에 따른 CMOS 이미지센서의 제조 공정을 살펴본다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도이다.
도 2a에 도시된 바와 같이 고농도 P형(P++)의 기판(200)과 P형의 에피층(P-epi, 201)이 적층된 구조를 갖는 P형의 반도체층에 STI 구조의 소자분리막(202)을 형성한다.
도 2b에 도시된 바와 같이, 게이트 절연막(203)과 게이트 전도막(204) 및 절 연성 하드마스크(205)를 차례로 증착한 다음, 마스크 패턴을 이용한 선택적 식각 공정을 실시하여 절연성 하드마스크(205)와 게이트 전도막(204) 및 게이트 절연막(203)이 적층된 게이트 전극 즉, 트랜스퍼 게이트(Tx)를 형성한다.
게이트 절연막(203)은 산화막 계열을 절연막을 포함하며, 게이트 전도막(204)은 폴리실리콘막과 텅스텐막, 텅스텐 실리사이드 등이 단독 또는 적층된 구조를 포함한다.
절연성 하드마스크(205)로는 LP-TEOS막, PE-TEOS막 또는 O3-USG막 등을 사용하며, 300Å ∼ 1000Å의 두께를 갖도록 한다.
한편, 본 실시예에서는 게이트 전도막(204)를 폴리실리콘막으로 사용한 것을 그 예로 한다. 따라서, 절연성 하드마스크(205)와 스페이서(206)는 폴리실리콘막으로 이루어진 게이트 전도막(204)이 전면에 노출되었을 경우 게이트 전도막(204)으로부터 비정질 실리콘막이 형성되는 것을 차단하는 역할을 한다.
전면에 스페이서용 절연막을 증착한 다음, 전면식각을 통해 게이트전극의 측벽에 스페이서(206)를 형성한다.
이어서, 게이트전극과 소자분리막(202) 사이의 반도체층 하부에 깊은 N형 불순물 이온주입 공정을 실시하여 n-영역(207)을 형성한다.
이어서, PMOS 및 NMOS의 소스/드레인 형성을 위한 이온주입 공정을 실시하며, 이 때 N형 불순물 이온주입을 실시하여 게이트전극 타측의 반도체층 표면 하부에 고농도 N형(n+)의 플로팅 확산영역(208, FD)을 형성한다.
n-영역(207) 상부의 반도체층에 P형 불순물 이온주입 공정을 실시하여 포토다이오드용 P형 불순물 영역(209, 이하 P01이라 함)을 형성한다.
이어서, 전면에 보더리스 콘택용 절연막(210)을 형성한다. 보더리스 콘택용 절연막(210)으로는 Si3N4 또는 SiON 등의 질화막을 사용하며, LP CVD나 PE CVD 방식을 이용하여 200Å ∼ 1000Å의 두께로 형성한다. 증착 온도는 400℃ ∼ 800℃가 바람직하다.
보더리스 콘택용 절연막(210)을 선택적으로 식각하여 포토다이오드 형성 영역에서 반도체층을 일부 노출시키는 오픈부(211)를 형성한다.
이 때, 게이트전극 상부에서의 보더리스 콘택용 절연막(211)도 제거한다. 오픈부(211)는 0.03㎛ ∼ 0.15㎛의 폭을 갖도록 한다.
도 2c에 도시된 바와 같이, 오픈부(211)을 매립하도록 전면에 폴리실리콘막(212)을 증착한 다음, 선택적으로 패터닝하여 포토다이오드 영역 상에 폴리실콘막(214)을 형성한다.
폴리실리콘막(214) 증착 공정은 400℃ ∼ 800℃의 온도 하에서 실시하며, LP CVD 또는 PE CVD 방식을 이용하여 200Å ∼ 1000Å의 두께를 갖도록 한다.
폴리실리콘막(214) 형성시, P 또는 As와 같은 N형 불순물을 포함하도록 한다.
도 2d에 도시된 바와 같이, PAI 공정(213)을 실시하여 폴리실리콘막(212)을 비정질화시켜 비정질 실리콘막(214)을 형성한다.
비정질화는 소자분리막(202)나 스페이서(206)와 같은 절연성 막을 제외한 실리콘으로 이루어진 반도체층에 형성된다.
한편, PAI 공정 전에 전세정(Pre-cleaning) 공정을 실시하는 바, 습식 방식을 이용하며, HF 또는 BOE(Buffered Oxide Etchant) 등을 사용한다.
비정질 실리콘막(214) 형성을 이한 이온주입시 Ar 또는 N2 등을 사용한다. 한편, 이 때, P 또는 As와 같은 N형 불순물을 첨가할 수도 있다.
이온주입 에너지는 비정질 실리콘막(214) 및 그 하부까지 확장되는 500Å ∼ 5000Å의 깊이로 형성되도록 5KeV ∼ 50KeV를 사용하며, 이온의 도즈는 1E13 atoms/㎠ ∼ 5E15 atoms/㎠를 사용한다. 이온주입시 기판과 수직인 방향으로부터 0° ∼ 45° 정도 틸트되도록 하며, 1회 ∼ 4회 정도의 로테이션(Rotation)을 반복하여 실시한다.
이온주입 후 주입된 이온을 확산시키기 위한 열처리 공정을 실시한다. 이 때, 퍼니스(Furnace)를 이용할 경우에는 600℃ ∼ 800℃의 온도에서 3시간 ∼ 7시간 동안 실시하며, 급속 열처리(Rapid Thermal Process)를 이용할 경우에는 800℃ ∼ 900℃의 온도에서 10초 ∼ 1분 동안 실시한다.
도 3에 도시된 바와 같이, 비정질 실리콘막(214) 표면 하부에 P형 불순물 이온주입 공정을 실시하여 P02영역(215)을 형성한다.
이 때, B, BF2 또는 In 등의 불순물 소스를 사용하고, 5KeV ∼ 50KeV의 이온주입 에너지를 사용하며, 이온의 도즈는 1E12 atoms/㎠ ∼ 5E14 atoms/㎠를 사용한 다.
이온주입 시 기판과 수직인 방향으로부터 0° ∼ 45° 정도 틸트되도록 하며, 1회 ∼ 4회 정도의 로테이션을 반복하여 실시한다.
이온주입 후 주입된 이온을 확산시키기 위한 열처리 공정을 실시한다. 이 때, 퍼니스(Furnace)를 이용할 경우에는 600℃ ∼ 800℃의 온도에서 3시간 ∼ 7시간 동안 실시하며, 급속 열처리를 이용할 경우에는 800℃ ∼ 900℃의 온도에서 10초 ∼ 1분 동안 실시한다.
따라서, 포토다이오드(PD)는 비정질 실리콘막(214)에 N형 불순물을 추가로 주입하고, P0 이온주입 공정을 비정질 실리콘막(214)의 표면과 그 하부에 실시함으로써 비정질 실리콘막(214)에서의 P/N 구조와 그 하부의 P/N/P 구조에 의해 포토다이오드(PD)가 P/N/P/N/P 구조를 갖도록 할 수 있다.
상기한 바와 같이 이루어지는 본 발명의 일실시예에서는 B 파장의 표면 깊이에 해당하는 포토다이오드 지역의 보더리스 콘택용 절연막 상부에 B 파장에 의한 전자-정공 쌍이 잘 형성될 수 있도록 단결정 실리콘(1.12eV) 보다 에너지 밴드 갭이 큰 비정질 실리콘막(1.7eV)을 폴리실리콘막의 증착과 PAI 방법에 의해 형성함으로써, 비정질 실리콘막이 형성된 포토다이오드에서의 표면 깊이가 얇은 B 영역의 파장은 1.7eV의 비정질 실리콘막에 투과되어 B 파장에 의한 전자-정공 쌍을 기존의 1.12eV의 단결정 실리콘막에 비해 더욱 많이 생성하고, 생성된 광전하는 오픈된 보더리스 콘택용 절연막 사이를 통해 반도체층으로 유입되도록 한다.
깊은 표면 깊이를 갖는 G, R 파장은 종래의 포토다이오드에서와 마찬가지로 단결정 실리콘 영역에서 전자-정공 쌍을 형성시켜 균형있는 광전류 생성을 하게 되어 결국, 포토다이오드의 양자 효과를 높이는 효과를 얻는다.
전술한 바와 같이 이루어지는 본 발명은, 포토다이오드가 형성되는 반도층 표면 상에 비정질 실리콘막을 형성하여 B와 같이 파장이 짧은 파장에 대한 광특성을 확보할 수 있도록 함으로써, 단결정 실리콘 기판의 광 특성 한계로 인한 단파장 광의 특성 감소 문제를 극복할 수 있음을 실시예를 통해 알아보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기한 본 발명의 실시예에서는 RGB 포맷의 광을 그예로 하였으나, 이외에도 YMgCy 등의 보색 계열의 포맷에도 적용이 가능하다.
상술한 본 발명은, 이미지센서의 광 특성을 향상시킬 수 있어, 이미지센서의 성능을 크게 향상시키는 효과가 있다.

Claims (16)

  1. 제1도전형의 단결정 실리콘 기판 상에 그 상부에 절연성 하드마스크를 갖고, 그 측벽에 스페이서를 갖는 게이트전극을 형성하는 단계;
    이온주입 공정을 실시하여 상기 기판 하부에 제2도전형의 포토다오드용 제1불순물 영역을 형성하는 단계;
    이온주입 공정을 실시하여 상기 기판 하부에서 상기 제1불순물 영역 상부에 제1도전형의 포토다오드용 제2불순물 영역을 형성하는 단계;
    상기 게이트전극이 형성된 프로파일을 따라 보더리스 콘택용 절연막을 형성하는 단계;
    상기 보더리스 콘택용 절연막을 선택적으로 식각하여 포토다이오드가 형성될 영역에서 상기 기판을 노출시키는 오픈부를 형성하는 단계;
    상기 오픈부를 매립하도록 제2도전형의 폴리실리콘막을 형성하는 단계;
    포토다이오드 형성 영역을 덮도록 상기 폴리실리콘막을 선택적으로 식각하는 단계;
    이온주입 공정에 의해 상기 폴리실리콘막을 비정질화시켜 비정질 실리콘막을 형성하는 단계; 및
    이온주입 공정을 실시하여 상기 비정질 실리콘막 표면 하부에 제1도전형의 포토다이오드용 제3불순물 영역을 형성하는 단계
    를 포함하는 이미지센서 제조 방법.
  2. 제 1 항에 있어서,
    상기 폴리실리콘막을 200Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 이미지센서 제조 방법.
  3. 제 2 항에 있어서,
    상기 폴리실리콘막을 형성하는 단계는,
    500℃ 내지 800℃의 온도 하에서 SiH4, Si2H6 또는 DCS 중 어느 하나의 소스 가스를 사용하는 것을 특징으로 하는 이미지센서 제조 방법.
  4. 제 1 항에 있어서,
    상기 비정질 실리콘막을 형성하는 단계는,
    이온주입 공정을 실시하여 상기 단결정 기판에 불순물을 주입하는 단계와, 상기 주입된 불순물을 확산시키기 위해 열처리하는 단계를 포함하는 것을 특징으로 하는 이미지센서 제조 방법.
  5. 제 4 항에 있어서,
    상기 불순물을 주입하는 단계에서, Ar 또는 N2 의 불순물을 사용하는 것을 특징으로 하는 이미지센서 제조 방법.
  6. 제 5 항에 있어서,
    상기 불순물을 주입하는 단계에서, 5KeV 내지 50KeV의 이온주입 에너지를 사용하며, 이온의 도즈는 1E13 atoms/㎠ 내지 5E15 atoms/㎠를 사용하는 것을 특징으로 하는 이미지센서 제조 방법.
  7. 제 6 항에 있어서,
    상기 불순물을 주입하는 단계에서, 상기 기판과 수직인 방향으로부터 0° 내지 45° 정도 틸트되도록 하며, 1회 내지 4회 정도의 로테이션을 반복하여 실시하는 것을 특징으로 하는 이미지센서 제조 방법.
  8. 제 4 항에 있어서,
    상기 열처리하는 단계는,
    퍼니스를 이용하여 600℃ 내지 800℃의 온도에서 3시간 내지 7시간 동안 실시하거나, 800℃ 내지 900℃의 온도에서 10초 내지 1분 동안 급속 열처리하는 것을 특징으로 하는 이미지센서 제조 방법.
  9. 제 1 항에 있어서,
    상기 비정질 실리콘막을 형성하는 단계에서, 제1도전형의 불순물을 동시에 주입하는 것을 특징으로 하는 이미지센서 제조 방법.
  10. 제 1 항에 있어서,
    상기 오픈부를 0.03㎛ 내지 0.15㎛의 사이즈를 갖도록 형성하는 것을 특징으로 하는 이미지센서 제조 방법.
  11. 제 1 항에 있어서,
    상기 보더리스 콘택용 절연막은 질화막 계열이며, 200Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 이미지센서 제조 방법.
  12. 제 1 항에 있어서,
    상기 제3불순물 영역을 형성하는 단계는,
    상기 비정질 실리콘막 표면 하부에 제1도전형 불순물을 이온주입하는 단계와, 상기 불순물을 확산시키기 위해 열처리하는 단계를 포함하는 것을 특징으로 하는 이미지센서 제조 방법.
  13. 제 12 항에 있어서,
    상기 불순물을 주입하는 단계에서, B, BF2 또는 In 중 어느 하나의 불순물을 사용하는 것을 특징으로 하는 이미지센서 제조 방법.
  14. 제 12 항에 있어서,
    상기 불순물을 주입하는 단계에서, 5KeV 내지 50KeV의 이온주입 에너지를 사용하며, 이온의 도즈는 1E12 atoms/㎠ 내지 5E14 atoms/㎠를 사용하는 것을 특징으로 하는 이미지센서 제조 방법.
  15. 제 14 항에 있어서,
    상기 불순물을 주입하는 단계에서, 상기 기판과 수직인 방향으로부터 0° 내지 45° 정도 틸트되도록 하며, 1회 내지 4회 정도의 로테이션을 반복하여 실시하는 것을 특징으로 하는 이미지센서 제조 방법.
  16. 제 12 항에 있어서,
    상기 열처리하는 단계는,
    퍼니스를 이용하여 600℃ 내지 800℃의 온도에서 3시간 내지 7시간 동안 실시하거나, 800℃ 내지 900℃의 온도에서 10초 내지 1분 동안 급속 열처리하는 것을 특징으로 하는 이미지센서 제조 방법.
KR1020040115917A 2004-12-30 2004-12-30 광 특성을 향상시킬 수 있는 이미지센서 제조 방법 KR20060077122A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115917A KR20060077122A (ko) 2004-12-30 2004-12-30 광 특성을 향상시킬 수 있는 이미지센서 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115917A KR20060077122A (ko) 2004-12-30 2004-12-30 광 특성을 향상시킬 수 있는 이미지센서 제조 방법

Publications (1)

Publication Number Publication Date
KR20060077122A true KR20060077122A (ko) 2006-07-05

Family

ID=37169239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115917A KR20060077122A (ko) 2004-12-30 2004-12-30 광 특성을 향상시킬 수 있는 이미지센서 제조 방법

Country Status (1)

Country Link
KR (1) KR20060077122A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781892B1 (ko) * 2006-08-28 2007-12-03 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR100924412B1 (ko) * 2007-11-28 2009-10-29 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US7915649B2 (en) 2007-09-14 2011-03-29 Samsung Mobile Display Co., Ltd. Light emitting display device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781892B1 (ko) * 2006-08-28 2007-12-03 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
US7915649B2 (en) 2007-09-14 2011-03-29 Samsung Mobile Display Co., Ltd. Light emitting display device and method of fabricating the same
KR100924412B1 (ko) * 2007-11-28 2009-10-29 주식회사 동부하이텍 이미지 센서 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP4051059B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100801053B1 (ko) 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법
US7560330B2 (en) CMOS image sensor and method for manufacturing the same
US7592196B2 (en) Method for fabricating a CMOS image sensor
JP2013065862A (ja) プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
US20080035967A1 (en) CMOS Image Sensor and Manufacturing Method Thereof
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
US20090068784A1 (en) Method for Manufacturing of the Image Sensor
KR20070034883A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100600957B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR100708866B1 (ko) 이미지 센서의 제조 방법
KR20060077122A (ko) 광 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR100670537B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR100610480B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR20070029369A (ko) 암전류 발생을 억제할 수 있는 이미지센서 제조 방법
KR100644025B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR100518868B1 (ko) 이미지센서 및 그 제조방법
KR20060077093A (ko) 광 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR20060077138A (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR100538378B1 (ko) 이미지센서 및 그 제조방법
KR20070064856A (ko) 이미지 센서 제조방법
KR100535920B1 (ko) 시모스 이미지 센서의 제조방법
KR100670539B1 (ko) 단결정 실리콘 성장 방식을 이용한 씨모스 이미지센서제조 방법
KR100954905B1 (ko) 이미지 센서의 제조방법
KR20060077091A (ko) 암신호 특성을 향상시킬 수 있는 씨모스 이미지센서 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination