JP4051059B2 - Ｃｍｏｓイメージセンサ及びその製造方法 - Google Patents
Ｃｍｏｓイメージセンサ及びその製造方法 Download PDFInfo
- Publication number
- JP4051059B2 JP4051059B2 JP2004369171A JP2004369171A JP4051059B2 JP 4051059 B2 JP4051059 B2 JP 4051059B2 JP 2004369171 A JP2004369171 A JP 2004369171A JP 2004369171 A JP2004369171 A JP 2004369171A JP 4051059 B2 JP4051059 B2 JP 4051059B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- concentration
- forming
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000012535 impurity Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 53
- 150000002500 ions Chemical group 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 9
- 229910015900 BF3 Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 17
- 239000010410 layer Substances 0.000 description 15
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
本発明はＣＭＯＳイメージセンサ及びその製造方法に関し、特にイメージセンサのアクティブ領域とフィールド領域との境界面がイオン注入によって損傷しないＣＭＯＳイメージセンサ及びその製造方法に関するものである。
イメージセンサは、光学映像を電気信号に変換させる半導体素子であって、大きく電荷結合素子(ＣＣＤ)とＣＭＯＳイメージセンサとに区分される。電荷結合素子は、それぞれのＭＯＳキャパシターが互いに非常に近接した状態で、電荷キャリアがキャパシターに格納及び移送される素子であり、一方、ＣＭＯＳイメージセンサは、制御回路や信号処理回路を周辺回路として使用するＣＭＯＳ技術を用いて画素数だけのＭＯＳトランジスタを作り、これを用いて出力を検出するスイッチング方式を採用する素子である。
ＣＣＤは、駆動方式が複雑で電力消耗が多く、マスク工程のステップ数が多いため、信号処理回路をＣＣＤチップ内に設けることができないなどの短所があるが、最近ではこのような短所を克服ためにサブマイクロンＣＭＯＳ製造技術を用いたＣＭＯＳイメージセンサの開発が活発に進んでいる。
ＣＭＯＳイメージセンサでは単位画素内にフォトダイオードとＭＯＳトランジスタを形成させ、スイッチング方式で信号を検出することでイメージを得ているが、上述したようにＣＭＯＳ製造技術を利用するため、全力消耗が少なく、かつマスクの数も２０個程度で３０〜４０個のマスクが必要なＣＣＤ工程に比べて工程が非常に単純である。このため、信号処理回路を単一のチップ内に集積することができ、製品の小型化による多様な応用が可能である。
ＣＭＯＳイメージセンサの構成を説明すると次の通りである。図１及び図２は従来技術に係るＣＭＯＳイメージセンサの単位画素の構造を概略的に示した回路図とレイアウトである。参考までに、ＣＭＯＳイメージセンサを構成するトランジスタの個数は３つ以上の多様な形態であるが、説明の便宜上３つのトランジスタで構成されるＣＭＯＳイメージセンサを中心に記述する。
図１及び図２に示したように、ＣＭＯＳイメージセンサの単位画素１００は、光感知手段としてのフォトダイオード１１０と、３つのＮＭＯＳトランジスタとで構成されている。
３つのトランジスタのうち、リセットトランジスタ(Ｒｘ)１２０は、フォトダイオード１１０で生成された光電荷を移送させる役割、及び信号検出のために電荷を排出する役割を果たし、ドライバートランジスタ(Ｄｘ)１３０はソースフォロワーとしての役割を果たす。又、セレクトトランジスタ(Ｓｘ)１４０はスイッチング及びアドレッシングのためのものである。
３つのトランジスタのうち、リセットトランジスタ(Ｒｘ)１２０は、フォトダイオード１１０で生成された光電荷を移送させる役割、及び信号検出のために電荷を排出する役割を果たし、ドライバートランジスタ(Ｄｘ)１３０はソースフォロワーとしての役割を果たす。又、セレクトトランジスタ(Ｓｘ)１４０はスイッチング及びアドレッシングのためのものである。
一方、単位画素のイメージセンサにおいて、電荷の移動を円滑にするためにフォトダイオード１１０がリセットトランジスタ(Ｒｘ)１２０のソースの役割を実施するようになっており、このために単位画素のイメージセンサ製造過程で、図２に示したように、前記フォトダイオード１１０の部分を含む領域に低濃度又は高濃度の不純物イオンを注入する工程を適用している。図２のＡ−Ａ’線に沿った断面に対する製造工程を詳しく見てみると次の通りである。参考までに、図２の実線はアクティブ領域１６０を示す。
まず、図３ａに示したように、シャロートレンチアイソレーション（ＳＴＩ)工程などを用いて、素子分離膜１２１の形成が完了したｐ型半導体基板１０１上にゲート絶縁膜１２２及びゲート電極１２３を順次形成する。ここで、図示してはいないが、前記ｐ型基板内にｐ型エピ層を予め形成することができる。
基板の全面上に感光膜を塗布した後、フォトリソグラフィー工程を用いてフォトダイオード領域を決める感光膜パターンを形成する。この時、感光膜パターンはゲート電極を露出させない。
このような状態で、基板の全面上に低濃度の不純物イオン、例えばｎ型の不純物イオンを注入して基板内部に所定の深さを持つ低濃度の不純物領域(ｎ-)を形成する。
そして、図３ｂに示したように、低濃度の不純物領域を露出させないようにして別の感光膜パターンを形成し、これをイオン注入マスクとして用いて前記ゲート電極のドレイン領域にＬＤＤ構造のための低濃度の不純物領域を形成する。
その後、図３ｃに示したように、ゲート電極の側壁にスペーサーを形成し、ｎ型不純物領域(ｎ-)上にｐ型不純物領域(Ｐo)を形成してフォトダイオード形成工程を完了する。フォトダイオードが完成した状態で、高濃度の不純物イオンを選択的に注入してゲート電極のドレイン領域に高濃度の不純物領域(ｎ＋)を形成すると図２のＡ-Ａ’線で示した工程は完了する。
しかしながら、従来のＣＭＯＳイメージセンサ製造方法において、フォトダイオード形成のための低濃度の不純物イオン注入工程時のアクティブ領域は勿論、素子分離膜の全面にもイオン注入が実施される。この時、素子分離膜とアクティブ領域の間の境界面に注入されたイオンによって基板のその部分に欠陥が発生する。
このようなイオン注入による欠陥は電荷又は正孔キャリアの発生を引き起こし、電荷と正孔の再結合場所を提供することになり、フォトダイオードの漏洩電流を増加させる。即ち、光が全くない状態でもフォトダイオードからフローティング拡散領域に電子が移動する現象である暗電流が発生する。暗電流は、主にシリコン表面の近く、素子分離膜とｐoの境界、素子分離膜とｎ-の境界、ｐoとｎ-の境界さらにはｐ領域とｎ-領域またはダングリングボンドで発生する各種の欠陥によって引き起こされ、ＣＭＯＳイメージセンサの低照度(low illuminatioｎ)特性を悪化させる。
アメリカ特許第６，４６２，３６５号ではフォトダイオードの損傷によって発生する暗電流を抑制するための方法として、フォトダイオード領域に対応する部位に素子分離膜とトランスファーゲートを形成することを提案した。この他にも暗電流を最小化するための様々な方法が提案されているが、素子分離膜とアクティブ領域の間の境界面でのイオン注入による欠陥発生に対する効果的な方法がまだ提示されていていない。
本発明は上記の問題点を解決するために案出したもので、イメージセンサのアクティブ領域とフィールド領域との境界面がイオン注入によって損傷することないイメージセンサ及びその製造方法を提供することを目的とする。
本発明のＣＭＯＳイメージセンサは、フィールド領域によって区画されるアクティブ領域を具備する第１導電型の半導体基板と、前記アクティブ領域の所定の部位に形成されているフォトダイオードと、前記フォトダイオードの周縁に沿って形成された素子分離膜と、前記素子分離膜の側面部に形成されている高濃度の第１導電型不純物イオン領域とを含むことを特徴とする。
本発明のＣＭＯＳイメージセンサの製造方法は、第１導電型の半導体基板にトレンチを形成する段階と、前記トレンチの側面に高濃度の第１導電型不純物イオン領域を形成する段階と、前記トレンチに絶縁膜を形成させて素子分離膜を形成する段階と、前記半導体基板上にゲート絶縁膜及びゲート電極を順次形成する段階と、前記ゲート電極と前記素子分離膜の間の基板内部にフォトダイオードのための第２導電型の不純物領域を形成する段階とを含むことを特徴とする。
好ましくは、前記トレンチ形成段階は、半導体基板上に犠牲酸化膜とハードマスク層を順次積層する過程と、前記基板のフィールド領域に前記犠牲酸化膜及びハードマスク層に開口部を形成させ、前記開口部内の基板の表面を露出させる過程と、前記ハードマスク層をエッチングマスクとして用いて前記露出した基板にトレンチを形成する過程とで構成することである。
好ましくは、前記高濃度の第１導電型不純物イオン領域を形成する段階は、高濃度の第１導電型不純物イオンを前記基板に所定の角度だけ傾斜した角度(θ)でトレンチの少なくとも１側面に注入することである。
Ｗが前記素子分離膜とゲート電極の間の幅、Ｈ1がフォトダイオード領域のための第２導電型の不純物イオン領域の深さ、前記Ｈ2が中濃度又は高濃度の第１導電型不純物イオン注入時に使われる感光膜パターンの高さとするとき、好ましくは、前記傾斜した角度(θ)は、tａｎθ＝ Ｗ／(Ｈ1+Ｈ2)の式である。。
好ましくは、高濃度の第１導電型不純物イオン領域は１００〜３００Åの幅である。
好ましくは、前記高濃度の第１導電型不純物イオンはホウ素(Ｂ)又はフッ化ホウ素(ＢＦ2)イオンのうち何れかのイオンである。
好ましくは、前記高濃度の第１導電型不純物イオン領域は、第１導電型の不純物イオンを１Ｅ１２〜１Ｅ１５ ions/cm2の濃度で注入して形成することができる。
本発明に係るＣＭＯＳイメージセンサ及びその製造方法には次のような効果がある。
ＣＭＯＳイメージセンサの単位画素を形成する際に、フォトダイオードを取り囲む素子分離膜の形成時、素子分離膜のためのトレンチの側面部にフォトダイオードの(ｎ-)領域と反対の導電型である高濃度のｐ型不純物イオン領域を予め形成することによって、フォトダイオードの(ｎ-)領域の形成時に引き起こされる素子分離膜の境界面の損傷による暗電流の発生などを最小化することができる。
以下、 添付の図面に基づいて本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を詳細に説明する。
図４は本発明実施形態に係るＣＭＯＳイメージセンサの構造を示した断面図で、図５ａ〜５ｇは本発明実施形態に係るＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。図６は本発明実施形態に係るＣＭＯＳイメージセンサの単位画素を示したレイアウトである。
まず、本発明実施形態に係るＣＭＯＳイメージセンサのレイアウトを詳しく見ると、図６に示したように、フィールド領域によってアクティブ領域が決められるが、アクティブ領域は太い実線４２３の内側領域に該当する。アクティブ領域の所定部位とオーバーラップするようにリセットトランジスタ(Ｒｘ)１２０のゲート電極１２３、ドライバートランジスタ(Ｄｘ)１３０のゲート電極、セレクトトランジスタ１４０のゲート電極が配置される。
一方、アクティブ領域の一部分にはフォトダイオード(ＰＤ)が形成されるが、フォトダイオードの内側の周縁に沿って半導体基板と同一の導電型の不純物イオン領域、例えば高濃度のＰ型不純物イオン領域(Ｐ+)４４０が基板の内部に形成されている。
即ち、(Ｐ+)領域４４０は、フィールド領域の素子分離膜とフォトダイオード領域の間の境界面に形成されている。
即ち、(Ｐ+)領域４４０は、フィールド領域の素子分離膜とフォトダイオード領域の間の境界面に形成されている。
図６のＢ-Ｂ’線によるＣＭＯＳイメージセンサの断面構造を図４に基づいて説明する。
図４に示したように、 Ｐ++型半導体基板４０１上にＰ-型エピ層が形成されている。また、半導体基板４０１のアクティブ領域を隔離するために基板４０１のフィールド領域に素子分離膜４０６ａが形成されている。基板４０１のアクティブ領域となった領域上にはゲート絶縁膜１２２とゲート電極１２３が順次に形成されており、ゲート電極１２３及びゲート絶縁膜１２２の側壁にはスペーサー１２９が形成されている。
図４に示したように、 Ｐ++型半導体基板４０１上にＰ-型エピ層が形成されている。また、半導体基板４０１のアクティブ領域を隔離するために基板４０１のフィールド領域に素子分離膜４０６ａが形成されている。基板４０１のアクティブ領域となった領域上にはゲート絶縁膜１２２とゲート電極１２３が順次に形成されており、ゲート電極１２３及びゲート絶縁膜１２２の側壁にはスペーサー１２９が形成されている。
ゲート電極１２３と素子分離膜４０６ａによってフォトダイオード領域が決められる。フォトダイオードは低濃度のｎ型不純物領域(ｎ-)４０９とその下の基板４０１のｐ型エピ層(ｐ-eｐi)がｐｎ接合を形成している。また、ゲート電極１２３の片側の基板４０１内部にはＬＤＤ構造を有するドレイン領域(ｎ+)が形成されている。
一方、素子分離膜４０６ａとフォトダイオード領域の間の境界面には高濃度のＰ型不純物イオン領域(Ｐ+)４４０が形成されている。(Ｐ+)領域４４０はフォトダイオード領域のための低濃度のｎ型不純物領域(ｎ-)４０９の形成時に素子分離膜４０６ａとフォトダイオード領域の間の境界面がイオン注入で損傷するのを防止して、電子と正孔が再結合する場所を提供する役割を果たす。
以下、かかる構造を有する本発明実施形態のＣＭＯＳイメージセンサの製造方法を詳細に説明する。
まず、図５ａに示したように、半導体基板４０１、例えばｐ型単結晶シリコン基板４０１(Ｐ++-sub.)上に高温の熱酸化工程によって犠牲膜として犠牲酸化膜４０２を４０〜１５０Åの厚さで成長させる。基板４０１内にｐ型エピ層(ｐ-epi.)を予め形成させておくことができる。
ｐ型エピ層(ｐ-epi.)は、フォトダイオードでの空乏領域を大きくかつ深く形成させて、光電荷を集めるための低電圧フォトダイオードの能力を増加させ、ひいては光感度を改善させる役割を果たす。
そして、犠牲酸化膜４０２上に低圧の気相成長（ＣＶＴ）工程によってハードマスク層としての犠牲窒化膜４０３を５００〜１５００Åの厚さで積層させる。犠牲酸化膜４０２は、半導体基板４０１と犠牲窒化膜４０３のストレスを緩和させるためのものである。犠牲窒化膜４０３はトレンチの形成時にエッチングマスク層として用いられ、後続の化学機械的研磨工程でエッチング停止膜としての役割も担当する。
その後、基板４０１のフィールド領域に感光膜(図示せず)の開口部が位置するように前記感光膜のパターンを基板４０１のアクティブ領域上に形成させ、感光膜のパターンをエッチングマスクとして用いて開口部内の犠牲窒化膜４０３と犠牲酸化膜４０２を異方性エッチング特性を有する乾式エッチング工程、例えば反応性イオンエッチング工程によって完全にエッチングさせることで基板４０１のフィールド領域を露出させる。その後、感光膜のパターンを除去する。
そして、残った犠牲窒化膜４０３をエッチングマスク層として用いて、露出したフィールド領域の基板４０１を反応性イオンエッチング工程によって３０００Å程度の浅い深さにエッチングする。これにより、基板４０１のフィールド領域にトレンチ４０４が形成される。
このような状態で図５ｂに示したように残存する犠牲窒化膜４０３をイオン注入マスクとして用いて、高濃度のｐ型不純物イオン、例えばホウ素(Ｂ)又はフッ化ホウ素(ＢＦ2)イオンを基板４０１に所定の角度だけ傾斜した角度で１Ｅ１２〜１Ｅ１５ions/cm2の濃度で注入して、トレンチ４０４の側面に高濃度のｐ型不純物イオン領域(Ｐ+)４４０を形成する。(Ｐ+)領域の幅(ｄ)は１００〜３００Å程度に形成することが好ましい。
この時、(Ｐ+)領域のためのイオン注入時の角度はトレンチ４０４の幅(Ｗ)、トレンチ４０４の深さ(Ｈ2)、基板４０１上の犠牲酸化膜４０２及び犠牲窒化膜４０３の高さ(Ｈ1)を考慮して適切な角度を決定するが、それらの関係は次の式で表すことができる。
tａｎθ= Ｗ/(Ｈ1 ＋Ｈ 2)
tａｎθ= Ｗ/(Ｈ1 ＋Ｈ 2)
(Ｐ+)領域４４０は、フォトダイオード領域、正確には後続の工程で形成されるフォトダイオードのための(ｎ-)領域と素子分離膜４０６ａの間の境界面に位置しており、暗電流の発生を低減させる役割を果たす。より具体的に説明すると、フォトダイオードを形成するために注入された不純物イオン(ｎ-)によって素子分離膜４０６ａとフォトダイオード領域の間の境界面にイオン注入による欠陥が発生するが、これらの欠陥によって電荷キャリアが発生し、その発生した電荷キャリアがフローティング拡散領域に移動して暗電流を引き起こしていた。(Ｐ+)領域は電荷キャリアを捕獲して暗電流の発生を予め防止する役割を果たす。
このトレンチ４０４側面へのイオン注入は１回以上実施し、特定の方向に傾斜した角度でイオン注入した後、トレンチ４０４の他の側面にも高濃度のｐ型不純物イオンを注入するためにそれぞれの側面にも同一の角度で傾斜させてイオンを注入する。これにより、トレンチ４０４の側面には同一の形態の高濃度のｐ型不純物イオン領域４４０が形成される。
高濃度のｐ型不純物イオン領域４４０がトレンチ４０４の側面部に形成された状態で、図５ｃに示したように、半導体基板４０１のトレンチ４０４内を含めた表面に絶縁膜、例えば熱酸化膜４０５を熱酸化膜工程によって２００〜４００Åの厚さで成長させる。ここで、熱酸化膜４０５はトレンチ４０４形成後にプラズマによる損傷、及び高濃度Ｐ型不純物イオンの注入による損傷などを治癒させるためのものであり、正確にはトレンチ４０４内を含めた半導体基板４０１の表面上の原子配列に存在するダングリングボンドを取り除くためである。
又、熱酸化膜４０５は、後に形成される素子分離膜４０６ａとの接合特性を向上させる役割も担当する。しかし、この熱酸化膜４０５の形成は選択的であって、熱酸化膜４０５を形成せずに次の工程を進めることもできる。
図５ｄを参照すると、トレンチ４０４内及びトレンチを除く基板表面上の犠牲窒化膜４０３上に素子分離膜用絶縁膜４０６をトレンチ４０４を充分に埋めるように基板４０１の全面に厚く積層させる。この時、トレンチ４０４内の素子分離膜用絶縁膜４０６には空間、つまりボイドが存在しないことが好ましい。ここで、素子分離膜用絶縁膜４０６は半導体素子の設計ルールによって多少差異があるが、Ｏ３−ＴＥＯＳ(Tetra-Ethyl-Ortho-Siliｃate)常圧ＣＶＤ（ＡＰＣＶＤ)工程や高密度プラズマＣＶＤ（ＨＤＰ ＣＶＤ)工程によって積層することができる。
説明の便宜上、素子分離膜用絶縁膜４０６が単一層からなることを基準に説明したが、素子分離膜用絶縁膜４０６は、例えば酸化膜と窒化膜で構成された２重以上の複数層からなることも可能である。
そして、図５ｅに示したように、素子分離膜用絶縁膜４０６を化学機械的研磨工程によって研磨させることで、犠牲窒化膜４０３に平坦化させる。その後、高温熱処理工程によってトレンチ４０４内の素子分離膜用絶縁膜４０６を緻密化させる。その後、図５ｆに示したように、犠牲窒化膜４０３及び犠牲酸化膜４０２をフッ酸溶液などを用いてエッチングして取り除く。これにより、トレンチ４０４内に素子分離膜４０６ａが形成される。
以上の過程を通じてＣＭＯＳイメージセンサの素子分離膜４０６ａが形成された状態で通常のＣＭＯＳイメージセンサの製造工程を進める。ここで、素子分離膜４０６ａが形成された位置をより正確に表現すると、素子分離膜４０６ａは、図６のフォトダイオード領域ＰＤを取り囲む部位の素子分離膜４０６ａのことを言う。
素子分離膜４０６ａが形成された状態で、図５ｇに示したように、アクティブ領域の所定部位にゲート絶縁膜１２２及びゲート電極１２３を順次に形成する。ゲート電極１２３はリセットトランジスタのゲート電極１２３であり、４Ｔ型ＣＭＯＳイメージセンサの場合にはトランスファートランジスタのゲート電極１２３に該当する。
その後、ゲート電極１２３のソース又はドレイン領域にＬＤＤ構造のための低濃度の不純物イオン領域を形成する。ＬＤＤ構造のための低濃度の不純物イオン領域の形成は後続のフォトダイオード領域のための不純物イオン注入工程後に実施することも可能である。
このような状態で、基板４０１の全面上に感光膜を塗布した後、選択的にパターニングしてフォトダイオード領域を区画する感光膜パターンを形成する。即ち、感光膜パターンによってゲート電極１２３と素子分離膜４０６ａの間の基板４０１の表面が露出する。その後、基板４０１の全面上にフォトダイオード形成のための低濃度の不純物イオン工程を実施する。これにより、フォトダイオードのための低濃度の不純物イオン領域(ｎ-)４０９が形成され、基板４０１のｐ-エピ層(ｐ-epi)とｐｎ接合を成すフォトダイオードが完成する。
上記の工程を通じて形成されるフォトダイオードのための低濃度の不純物イオン領域(ｎ-)４０９は素子分離膜４０６ａと接するようになるが、素子分離膜４０６ａの側部に高濃度のｐ型不純物イオン領域４４０が予め形成されているため、(ｎ-)領域の形成時にイオン注入によって引き起こされる素子分離膜４０６ａとフォトダイオード領域の間の境界面での諸般問題点、即ち、電子又は正孔キャリアの発生、フォトダイオードでの電流漏洩などは、高濃度のｐ型不純物イオン領域が電子と正孔が再結合する場所を提供することによって予め防止できる。
以後、図面に示してはいないが、フォトダイオード領域の基板４０１表面の内部に中濃度のｐ型不純物イオン注入、フローティング拡散領域の形成など、通常のＣＭＯＳイメージセンサの製造単位工程を適用すると、本発明実施形態に係るＣＭＯＳイメージセンサの製造方法は完了する。
１２２ ゲート絶縁膜
１２３ ゲート電極
１２９ スペーサー
４０１ 半導体基板
４０６ａ 素子分離膜
４０９ フォトダイオードのための低濃度の第２導電型不純物イオン領域
４１１ 中濃度の第１導電型不純物イオン領域
４４０ 高濃度の第１導電型不純物イオン領域
１２３ ゲート電極
１２９ スペーサー
４０１ 半導体基板
４０６ａ 素子分離膜
４０９ フォトダイオードのための低濃度の第２導電型不純物イオン領域
４１１ 中濃度の第１導電型不純物イオン領域
４４０ 高濃度の第１導電型不純物イオン領域
Claims (5)
- 第１導電型低濃度エピ層を有する第１導電型の半導体基板上に犠牲層を形成させる段階と、
前記犠牲層に開口を形成させ、その開口を形成させた犠牲層をマスクとして前記第１導電型の半導体基板のフィールド領域にトレンチを形成する段階と、
前記第１導電型低濃度エピ層内の前記トレンチの側面部に、前記犠牲層をそのままマスクとして用いて高濃度の第１導電型不純物イオン領域を形成する段階であって、高濃度の第１導電型不純物イオンを前記基板に所定の角度だけ傾斜した角度(θ)でトレンチの一側部又は両側部に注入し、 前記傾斜した角度(θ)は
tａｎθ＝ Ｗ／(Ｈ1+Ｈ2)の式であり、
前記Ｗは前記トレンチの幅、前記Ｈ1は前記基板上に形成させた犠牲層の高さ、前記Ｈ2は前記トレンチの深さである、前記高濃度の第１導電型不純物イオン領域を形成する段階と、
前記トレンチに素子分離用の絶縁膜を堆積させて素子分離膜を形成する段階と、
前記半導体基板上にゲート絶縁膜及びゲート電極を順次形成する段階と、
前記第１導電型低濃度エピ層内のアクティブ領域の所定の部分にフォトダイオードのための第２導電型の不純物領域を形成する段階とを含み、
前記アクティブ領域の所定の部分に形成させた前記第２導電型の不純物領域は、前記第１導電型の高濃度不純物イオン領域が、当該第２導電型の不純物領域と前記素子分離膜との間の境界面になるように形成される
ことを特徴とするＣＭＯＳイメージセンサの製造方法。 - 第１導電型の半導体基板上に犠牲層を形成させる段階は、前記半導体基板上に前記犠牲層を形成させるための犠牲酸化膜とハードマスク層を順次積層する過程で構成され、
前記トレンチ形成段階は、
前記基板のフィールド領域に前記犠牲酸化膜及びハードマスク層の開口部を形成させ、前記開口部内の基板の表面を露出させる過程と、
前記ハードマスク層をエッチングマスクとして用いて前記露出した基板にトレンチを形成する過程とで構成されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。 - 高濃度の第１導電型不純物イオン領域は１００〜３００Åの幅で形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記高濃度の第１導電型不純物イオンはホウ素(Ｂ)又はフッ化ホウ素(ＢＦ2)イオンのうち、何れかのイオンであることを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
- 前記高濃度の第１導電型不純物イオン領域は、第１導電型の不純物イオンを１Ｅ１２〜１Ｅ１５ ioｎs/cm2の濃度で注入して形成することを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101553A KR100619396B1 (ko) | 2003-12-31 | 2003-12-31 | 시모스 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005197682A JP2005197682A (ja) | 2005-07-21 |
| JP4051059B2 true JP4051059B2 (ja) | 2008-02-20 |
Family
ID=34747753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004369171A Expired - Fee Related JP4051059B2 (ja) | 2003-12-31 | 2004-12-21 | Ｃｍｏｓイメージセンサ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7358108B2 (ja) |
| JP (1) | JP4051059B2 (ja) |
| KR (1) | KR100619396B1 (ja) |
| CN (1) | CN100530663C (ja) |
| DE (1) | DE102004063037A1 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649009B1 (ko) * | 2004-12-30 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 |
| KR100729923B1 (ko) * | 2005-03-31 | 2007-06-18 | 주식회사 하이닉스반도체 | 스텝 ｓｔｉ 프로파일을 이용한 낸드 플래쉬 메모리 소자의트랜지스터 형성방법 |
| KR100720503B1 (ko) * | 2005-06-07 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100698100B1 (ko) * | 2005-09-21 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7449736B2 (en) | 2005-07-12 | 2008-11-11 | Micron Technology, Inc. | Pixel with transfer gate with no isolation edge |
| KR100714484B1 (ko) * | 2005-08-12 | 2007-05-04 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR100718880B1 (ko) * | 2005-08-13 | 2007-05-17 | (주)실리콘화일 | 이미지 센서 픽셀 및 그 제조방법 |
| KR100721661B1 (ko) * | 2005-08-26 | 2007-05-23 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조 방법 |
| KR100748342B1 (ko) | 2005-09-14 | 2007-08-09 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조방법 |
| KR100778856B1 (ko) | 2005-09-28 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100752182B1 (ko) * | 2005-10-12 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100660336B1 (ko) * | 2005-12-28 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 |
| KR100660338B1 (ko) | 2005-12-28 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그의 제조방법 |
| KR100731120B1 (ko) | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP2007201088A (ja) * | 2006-01-25 | 2007-08-09 | Fujifilm Corp | 固体撮像素子 |
| JP2007201087A (ja) * | 2006-01-25 | 2007-08-09 | Fujifilm Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| JP2007227474A (ja) * | 2006-02-21 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008034772A (ja) * | 2006-08-01 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 固体撮像装置及び固体撮像装置の製造方法およびカメラ |
| US7521278B2 (en) * | 2006-10-17 | 2009-04-21 | Eastman Kodak Company | Isolation method for low dark current imager |
| US7675093B2 (en) * | 2006-11-28 | 2010-03-09 | Micron Technology, Inc. | Antiblooming imaging apparatus, system, and methods |
| KR100909530B1 (ko) * | 2006-12-27 | 2009-07-27 | 동부일렉트로닉스 주식회사 | 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법 |
| KR100808950B1 (ko) * | 2007-01-30 | 2008-03-04 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| KR100849238B1 (ko) * | 2007-09-07 | 2008-07-29 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| JP2009272596A (ja) * | 2008-04-09 | 2009-11-19 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| EP2109143B1 (en) | 2008-04-09 | 2013-05-29 | Sony Corporation | Solid-state imaging device, production method thereof, and electronic device |
| JP2011199037A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 固体撮像装置、及びその製造方法 |
| KR20140006370A (ko) * | 2012-07-04 | 2014-01-16 | 삼성전자주식회사 | 반도체 소자 |
| TW201440118A (zh) * | 2013-04-11 | 2014-10-16 | Anpec Electronics Corp | 半導體功率元件的製作方法 |
| US9287432B2 (en) * | 2013-07-23 | 2016-03-15 | SiFotonics Technologies Co, Ltd. | Ge—Si P-I-N photodiode with reduced dark current and fabrication method thereof |
| CN104517976B (zh) * | 2013-09-30 | 2018-03-30 | 中芯国际集成电路制造(北京)有限公司 | Cmos图像传感器的像素结构及其形成方法 |
| JP2017054947A (ja) * | 2015-09-10 | 2017-03-16 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法、並びに、電子機器 |
| CN105304665A (zh) * | 2015-10-29 | 2016-02-03 | 上海华力微电子有限公司 | 改善像素单元满阱容量的cmos图像传感器 |
| CN107170704B (zh) * | 2016-03-08 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9799702B2 (en) * | 2016-03-24 | 2017-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deep trench isolation structure and method of forming same |
| CN106784071B (zh) | 2016-12-07 | 2018-09-28 | 同方威视技术股份有限公司 | 光电二极管器件、光电二极管探测器及其制造方法 |
| WO2018152819A1 (en) * | 2017-02-25 | 2018-08-30 | Huawei Technologies Co., Ltd. | Cmos image sensor with dual sensitivity pixel |
| US10043841B1 (en) * | 2017-07-31 | 2018-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device and method for forming the same |
| JP2019096839A (ja) * | 2017-11-28 | 2019-06-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7084735B2 (ja) * | 2018-01-31 | 2022-06-15 | キヤノン株式会社 | 半導体装置の製造方法 |
| CN108511476B (zh) * | 2018-05-25 | 2021-01-01 | 德淮半导体有限公司 | 背照式图像传感器及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3904676B2 (ja) * | 1997-04-11 | 2007-04-11 | 株式会社ルネサステクノロジ | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
| JP2003142674A (ja) | 2001-11-07 | 2003-05-16 | Toshiba Corp | Ｍｏｓ型固体撮像装置 |
| JP3723124B2 (ja) | 2001-12-14 | 2005-12-07 | 株式会社東芝 | 固体撮像装置 |
| KR100494030B1 (ko) * | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| JP2003318379A (ja) | 2002-04-22 | 2003-11-07 | Sony Corp | 光電変換装置及びその製造方法 |
| JP2004039832A (ja) | 2002-07-03 | 2004-02-05 | Sony Corp | 光電変換装置及びその製造方法 |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
-
2003
- 2003-12-31 KR KR1020030101553A patent/KR100619396B1/ko active IP Right Grant
-
2004
- 2004-12-21 JP JP2004369171A patent/JP4051059B2/ja not_active Expired - Fee Related
- 2004-12-27 CN CNB2004101026876A patent/CN100530663C/zh not_active Expired - Fee Related
- 2004-12-28 DE DE102004063037A patent/DE102004063037A1/de not_active Withdrawn
- 2004-12-28 US US11/022,890 patent/US7358108B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004063037A1 (de) | 2005-08-11 |
| KR20050070938A (ko) | 2005-07-07 |
| JP2005197682A (ja) | 2005-07-21 |
| US7358108B2 (en) | 2008-04-15 |
| US20050156213A1 (en) | 2005-07-21 |
| KR100619396B1 (ko) | 2006-09-11 |
| CN1641883A (zh) | 2005-07-20 |
| CN100530663C (zh) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051059B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP5150050B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4384113B2 (ja) | Ｃｍｏｓイメージセンサ | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| JP2007165886A (ja) | 垂直カラーフィルタ検出器群及びその製造方法 | |
| JP2004104131A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US20060276014A1 (en) | Self-aligned high-energy implantation for deep junction structure | |
| JP2006191095A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| KR100535924B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| US11705475B2 (en) | Method of forming shallow trench isolation (STI) structure for suppressing dark current | |
| JP5161475B2 (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| JP2009088447A (ja) | 固体撮像素子およびその製造方法 | |
| JP2009071308A (ja) | イメージセンサの製造方法 | |
| US20230246043A1 (en) | Semiconductor device and imaging apparatus | |
| US7732885B2 (en) | Semiconductor structures with dual isolation structures, methods for forming same and systems including same | |
| JP2006303385A (ja) | 固体撮像素子及びその製造方法 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100790287B1 (ko) | 이미지센서 제조 방법 | |
| KR100601106B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100538378B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20060095535A (ko) | 시모스 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |