JP2019096839A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2019096839A
JP2019096839A JP2017227373A JP2017227373A JP2019096839A JP 2019096839 A JP2019096839 A JP 2019096839A JP 2017227373 A JP2017227373 A JP 2017227373A JP 2017227373 A JP2017227373 A JP 2017227373A JP 2019096839 A JP2019096839 A JP 2019096839A
Authority
JP
Japan
Prior art keywords
region
isolation region
element isolation
unit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017227373A
Other languages
English (en)
Inventor
貴幸 榎本
Takayuki Enomoto
貴幸 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017227373A priority Critical patent/JP2019096839A/ja
Priority to US16/765,306 priority patent/US20200286936A1/en
Priority to PCT/JP2018/038287 priority patent/WO2019106983A1/ja
Publication of JP2019096839A publication Critical patent/JP2019096839A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

【課題】素子分離領域の近傍の半導体基板に生じた結晶欠陥の影響を軽減する。【解決手段】半導体装置は、半導体素子領域、素子分離領域および高濃度不純物領域を具備する。半導体素子領域は、半導体基板の表面に配置される。素子分離領域は、半導体基板の表面から所定の深さに形成されて半導体素子領域を分離する。高濃度不純物領域は、半導体基板より高い不純物濃度に構成されて半導体素子領域と素子分離領域との間に配置されるともに素子分離領域の下部には配置されない。【選択図】図４

Description

本技術は、半導体装置および半導体装置の製造方法に関する。詳しくは、半導体素子が形成された領域を分離する素子分離領域を備える半導体装置および当該半導体装置の製造方法に関する。
従来、複数の素子が１つの半導体基板に形成され、これらの素子を分離する素子分離領域が配置された半導体装置が使用されている。例えば、入射光に応じて光電変換を行い、アナログの画像信号を生成する画素が２次元格子状に配置された撮像素子において、各画素の間に素子分離領域が配置された撮像素子が使用されている。この撮像素子においては、画素における光電変換に付随して生成される漏洩電流の他の画素への流入による画像信号の誤差の発生を防止するため、画素間に素子分離領域が配置される。
このような半導体装置として、例えば、光電変換により生成された電荷を扱う能動素子を他の能動素子から分離する素子分離領域が画素内に配置される撮像装置が提案されている。この撮像装置は、酸化シリコン等の絶縁膜により構成される素子分離領域と、この素子分離領域を囲む第１の不純物領域と、第１の不純物領域および能動素子の間に配置されて第１の不純物領域より不純物濃度が低い第２の不純物領域とを備える（例えば、特許文献１参照。）。
上述の撮像装置は、素子分離領域の界面における結晶欠陥に基づく漏洩電流の能動素子への流入を第１および第２の不純物領域により抑制する。また、不純物濃度が低い第２の不純物領域を第１の不純物領域および能動素子の間に配置することにより素子分離領域と能動素子との間の不純物濃度勾配を緩和して電界強度を低くすることにより、能動素子への漏洩電流の流入を軽減する。
特開２０１０−２１２３１９
素子分離領域が形成された半導体基板の界面には、応力により転移等の結晶欠陥が生じ、伸展する。この伸展した結晶欠陥により漏洩電流が増加する。上述の従来技術では、伸展した結晶欠陥に由来する漏洩電流の増加を防ぐことができないという問題がある。
本技術は、上述した問題点に鑑みてなされたものであり、素子分離領域の近傍の半導体基板に生じた結晶欠陥に基づく半導体素子領域への影響を軽減することを目的としている。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、半導体基板の表面に配置された半導体素子領域と、上記半導体基板の表面から所定の深さに形成されて上記半導体素子領域を分離する素子分離領域と、上記半導体基板より高い不純物濃度に構成されて上記半導体素子領域と上記素子分離領域との間に配置されるともに上記素子分離領域の下部には配置されない高濃度不純物領域とを具備する半導体装置である。これにより、素子分離領域と半導体素子領域との間に高濃度不純物領域が配置され、素子分離領域の底部と半導体基板との間には高濃度不純物領域が配置されないという作用をもたらす。応力の集中により、素子分離領域近傍の半導体基板には転移等の結晶欠陥が発生し、周囲の半導体基板に伸展する。高濃度不純物領域が素子分離領域の下部に配置されないことによる結晶欠陥の素子分離領域の下方への伸展と、高濃度不純物領域が素子分離領域と半導体素子領域との間に配置されることによる結晶欠陥の半導体素子領域への伸展の抑制とが想定される。
また、この第１の側面において、上記素子分離領域は絶縁物により構成されてもよい。これにより、半導体素子領域が絶縁物により分離されるという作用をもたらす。
また、この第１の側面において、上記高濃度不純物領域は、上記半導体素子の表面から上記素子分離領域の底部より深い領域に形成されてもよい。これにより、半導体基板の表面から素子分離領域の底部より深い領域までに形成された高濃度不純物領域が半導体素子領域と素子分離領域との間に配置されるという作用をもたらす。
また、この第１の側面において、上記素子分離領域は、断面が半導体基板の表面から深くなるに従って幅が狭くなるテーパ形状の底部を備えてもよい。これにより、素子分離領域の底部がテーパ形状に構成されるという作用をもたらす。底部におけるテーパ形状の頂部への応力の集中が想定される。
また、この第１の側面において、上記素子分離領域は、上記テーパ形状の底部に移行する部分の断面に基づく角度が上記テーパ形状の頂部の断面に基づく角度より大きくてもよい。これにより、テーパ形状に移行する部分よりテーパ形状の頂部近傍の方が素子分離領域の断面の幅の変化が大きいという作用をもたらす。素子分離領域の底部における応力のテーパ形状の頂部近傍への集中が期待される。
また、本技術の第２の側面は、半導体基板の表面に半導体素子領域を形成する工程と、上記半導体素子領域を分離する素子分離領域を上記半導体基板の表面から所定の深さに形成する工程と、上記半導体基板より高い不純物濃度の高濃度不純物領域を上記半導体素子領域と上記素子分離領域との間に形成しながら上記素子分離領域の下部には形成しない工程とを具備する半導体装置の製造方法である。これにより、素子分離領域と半導体素子領域との間に高濃度不純物領域が配置され素子分離領域の底部と半導体基板との間には高濃度不純物領域が配置されないという作用をもたらす。高濃度不純物領域が素子分離領域の下部に配置されないことによる結晶欠陥の素子分離領域の下方への伸展と、高濃度不純物領域が素子分離領域と半導体素子領域との間に配置されることによる結晶欠陥の半導体素子領域への伸展の抑制とが想定される。
本技術によれば、素子分離領域と半導体基板との間に生じた結晶欠陥が伸展した場合において、当該結晶欠陥による半導体素子領域への影響を軽減するという優れた効果を奏する。
本技術の実施の形態に係る撮像素子の構成例を示す図である。 本技術の実施の形態に係る画素の構成例を示す図である。 本技術の実施の形態に係る画素の配置例を示す図である。 本技術の第１の実施の形態に係る画素アレイ部の構成例を示す図である。 本技術の第１の実施の形態に係る素子分離領域および高濃度不純物領域の構成例を示す図である。 本技術の第１の実施の形態に係る素子分離領域および高濃度不純物領域の製造方法の一例を示す図である。 本技術の第１の実施の形態に係る素子分離領域および高濃度不純物領域の製造方法の一例を示す図である。 本技術の第１の実施の形態の変形例に係る素子分離領域および高濃度不純物領域の構成例を示す図である。 本技術の第２の実施の形態に係る素子分離領域および高濃度不純物領域の構成例を示す図である。 本技術の第２の実施の形態に係る素子分離領域および高濃度不純物領域の製造方法の一例を示す図である。 本技術の第２の実施の形態の変形例に係る素子分離領域および高濃度不純物領域の構成例を示す図である。 本技術の第３の実施の形態に係る画素アレイ部の構成例を示す図である。 本技術の第４の実施の形態に係る画素アレイ部の構成例を示す図である。 本技術を適用し得る撮像素子の第１の構成例を示す断面図である。 本技術を適用し得る撮像素子の第２の構成例を示す断面図である。 本技術を適用し得る撮像素子の第３の構成例を示す断面図である。 本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
次に、図面を参照して、本技術を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。また、以下の順序で実施の形態の説明を行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．撮像素子への応用例
６．カメラへの応用例
７．内視鏡手術システムへの応用例
８．移動体への応用例
＜１．第１の実施の形態＞
［撮像素子の構成］
図１は、本技術の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１を例に挙げて、本技術の実施の形態の半導体装置を説明する。同図の撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
画素アレイ部１０は、画素１００が２次元格子状に配置されて構成されたものである。ここで、画素１００は、照射された光に応じた画像信号を生成するものである。この画素１００は、照射された光に応じた電荷を生成する光電変換部を有する。また画素１００は、画素回路をさらに有する。この画素回路は、光電変換部により生成された電荷に基づく画像信号を生成する。画素回路は、光電変換により生成された電荷を保持する電荷保持部、電荷保持部に保持された電荷に応じた画像信号を生成する画像信号生成部および光電変換部により生成された電荷を電荷保持部に転送する転送部により構成される。
画像信号の生成は、後述する垂直駆動部２０により生成された制御信号により制御される。画素アレイ部１０には、信号線１０１および１０２がＸＹマトリクス状に配置される。信号線１０１は、画素１００における画素回路の制御信号を伝達する信号線であり、画素アレイ部１０の行毎に配置され、各行に配置される画素１００に対して共通に配線される。信号線１０２は、画素１００の画素回路により生成された画像信号を伝達する信号線であり、画素アレイ部１０の列毎に配置され、各列に配置される画素１００に対して共通に配線される。これら光電変換部および画素回路は、半導体基板に形成される。
垂直駆動部２０は、画素１００の画素回路の制御信号を生成するものである。この垂直駆動部２０は、生成した制御信号を同図の信号線１０１を介して画素１００に伝達する。カラム信号処理部３０は、画素１００により生成された画像信号を処理するものである。このカラム信号処理部３０は、同図の信号線１０２を介して画素１００から伝達された画像信号の処理を行う。カラム信号処理部３０における処理には、例えば、画素１００において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部３０により処理された画像信号は、撮像素子１の画像信号として出力される。制御部４０は、撮像素子１の全体を制御するものである。この制御部４０は、垂直駆動部２０およびカラム信号処理部３０を制御する制御信号を生成して出力することにより、撮像素子１の制御を行う。制御部４０により生成された制御信号は、信号線４１および４２により垂直駆動部２０およびカラム信号処理部３０に対してそれぞれ伝達される。
このような撮像素子１において、性質が異なる電子回路や機能ブロックを電気的に分離する素子分離領域が配置される。例えば、同図の垂直駆動部２０、カラム信号処理部３０および制御部４０は取り扱う信号が主として高速のデジタル信号であるのに対し、画素アレイ部１０はアナログの画像信号を取り扱う。また、垂直駆動部２０等と比較して画素アレイ部１０には高い電圧の電源が印加される。このように垂直駆動部２０等と画素アレイ部１０とは配置される電子回路の性質が異なる。そこで、このような性質が異なる垂直駆動部２０等と画素アレイ部１０との間に素子分離領域を形成し、両者を電気的に分離することにより、ノイズの混入等を防止することができる。また、画素アレイ部１０において、画素１００における光電変換により生じた電荷に基づく電流や画素１００に印加された電源電圧に基づく漏洩電流が隣接する画素１００に流入する場合がある。この流入した電流は暗電流と称され、画像信号の誤差の原因となる。このような暗電流を低減するため画素１００の間に素子分離領域を配置することもできる。なお、撮像素子１は、特許請求の範囲に記載の半導体装置の一例である。
［画素の構成］
図２は、本技術の実施の形態に係る画素の構成例を示す図である。同図は、画素１００の構成例を表す回路図である。同図の画素１００は、光電変換部１１０と、電荷保持部１２１と、ＭＯＳトランジスタ１２０および１３１乃至１３３とを備える。
光電変換部１１０のアノードは接地され、カソードはＭＯＳトランジスタ１２０のソースに接続される。ＭＯＳトランジスタ１２０のドレインは、ＭＯＳトランジスタ１３１のソース、ＭＯＳトランジスタ１３２のゲートおよび電荷保持部１２１の一端に接続される。電荷保持部１２１の他の一端は、接地される。ＭＯＳトランジスタ１３１および１３２のドレインは電源線Ｖｄｄに共通に接続され、ＭＯＳトランジスタ１３２のソースはＭＯＳトランジスタ１３３のドレインに接続される。ＭＯＳトランジスタ１３３のソースは、信号線１０２に接続される。ＭＯＳトランジスタ１２０、１３１および１３３のゲートは、それぞれ転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬに接続される。なお、転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬは、信号線１０１を構成する。なお、ＭＯＳトランジスタ１３１乃至１３３は、画像信号生成回路１３０を構成する。
光電変換部１１０は、前述のように照射された光に応じた電荷を生成するものである。この光電変換部１１０には、フォトダイオードを使用することができる。
ＭＯＳトランジスタ１２０は、光電変換部１１０の光電変換により生成された電荷を電荷保持部１２１に転送するトランジスタである。ＭＯＳトランジスタ１２０における電荷の転送は、転送信号線ＴＲにより伝達される信号により制御される。電荷保持部１２１は、ＭＯＳトランジスタ１２０により転送された電荷を保持するキャパシタである。ＭＯＳトランジスタ１３２は、電荷保持部１２１に保持された電荷に基づく信号を生成するトランジスタである。ＭＯＳトランジスタ１３３は、ＭＯＳトランジスタ１３２により生成された信号を画像信号として信号線１０２に出力するトランジスタである。このＭＯＳトランジスタ１３３は、選択信号線ＳＥＬにより伝達される信号により制御される。
ＭＯＳトランジスタ１３１は、電荷保持部１１０に保持された電荷を電源線Ｖｄｄに排出することにより電荷保持部１２１をリセットするトランジスタである。このＭＯＳトランジスタ１３１によるリセットは、リセット信号線ＲＳＴにより伝達される信号により制御され、ＭＯＳトランジスタ１２０による電荷の転送の前に実行される。なお、このリセットの際、ＭＯＳトランジスタ１２０を導通させることにより、光電変換部１１０のリセットも行うことができる。このように、画像信号生成回路１３０は、光電変換部１１０により生成された電荷を画像信号に変換する。
［画素の配置］
図３は、本技術の実施の形態に係る画素の配置例を示す図である。同図は、図１において説明した画素アレイ部１０における画素１００の配置を表した図である。同図の画素アレイ部１０には、画素１００の間に素子分離領域１２が配置される。また、素子分離領域１２と画素１００との間には、高濃度不純物領域１３がさらに配置される。
同図の素子分離領域１２は、上述の隣接する画素１００を分離する領域である。この素子分離領域１２は、例えば、酸化シリコン（ＳｉＯ２）等の絶縁物により構成することができる。後述するように、画素１００を構成する半導体素子は、半導体基板に形成されたウェル領域１５の表面に形成される。同様に、素子分離領域１２もウェル領域１５の表面に形成され、画素１００同士を分離する。ここでウェル領域１５は、所定の不純物濃度に構成された半導体領域である。画素アレイ部１０の全ての画素１００の半導体素子は、ウェル領域１５中に形成される。
高濃度不純物領域１３は、高い不純物濃度に構成された半導体領域であり、素子分離領域１２に隣接して配置される。この高濃度不純物領域１３は、高い不純物濃度に構成されることにより、素子分離領域１２と半導体基板との界面における応力により半導体基板中に生じた結晶欠陥の画素１００への伸展を防止する。素子分離領域１２および高濃度不純物領域１３の構成の詳細については後述する。なお、画素１００は、特許請求の範囲に記載の半導体素子領域の一例である。
［画素アレイ部の構成］
図４は、本技術の第１の実施の形態に係る画素アレイ部の構成例を示す図である。同図は、画素アレイ部１０の構成例を表す模式断面図である。また、同図には、２つの画素１００、素子分離領域１２および２つの高濃度不純物領域１３を表した。これらの画素１００等は半導体基板１４に形成されたウェル領域１５中に形成される。半導体基板１４は、シリコン（Ｓｉ）等により形成された基板であり、比較的低い不純物濃度に構成される基板である。同図の半導体基板１４は、例えば、Ｎ型半導体に構成することができる。この半導体基板１４には、例えば、ドナーに該当する不純物がドープされたエピタキシャルウェハを使用することができる。半導体基板１４の不純物濃度は、例えば、１０１２／ｃｍ３にすることができる。ウェル領域１５は、半導体基板１４中に形成される半導体領域であり、画素１００の半導体素子が形成される領域である。また、ウェル領域１５は、半導体基板１４に不純物を導入することにより形成することができ、半導体基板１４より高い不純物濃度、例えば、１０１３／ｃｍ３に構成することができる。ウェル領域１５は、例えば、Ｐ型半導体に構成することができる。なお、半導体基板１４は、Ｓｉの他に窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）およびヒ化ガリウム（ＧａＡｓ）により構成することができる。
同図の画素１００は、光電変換部１１０と、電荷保持部１２１、電荷転送部１２０と、画像信号生成回路１３０とを備える。後述するように、光電変換部１１０は、フォトダイオードにより構成することができる。このフォトダイオードは、ウェル領域１５内に形成されたＮ型半導体領域１１１とＮ型半導体領域１１１の周囲のウェル領域１５とにより構成される。Ｎ型半導体領域１１１およびウェル領域１５の間のＰＮ接合において光電変換が行われる。光電変換により生成された電荷はＮ型半導体領域１１１に蓄積される。電荷保持部１２１は、ウェル領域１５に形成されたＮ型半導体領域であり、光電変換部１１０により生成されて蓄積された電荷を保持する領域である。この電荷保持部１２１は、比較的高い不純物濃度に構成され、Ｎ型半導体領域１１１より深いポテンシャルに構成される。この電荷保持部１２１は、フローティングディフュージョンと称される。
電荷転送部１２０は、光電変換部１１０により生成された電荷を電荷保持部１２１に転送するものである。この電荷転送部１２０は、Ｎ型半導体領域１１１をソース、電荷保持部１２１をドレインとし、ウェル領域１５をチャネル領域とするＭＯＳトランジスタである。また、電荷転送部１２０のチャンネル領域の表面には酸化膜１１を介してゲート１２２が配置される。ゲート１２２には、信号線１０１が接続され制御信号が印加される。また、電荷保持部１２１には画像信号生成回路１３０が接続される。この画像信号生成回路１３０は、電荷保持部１２１に保持された電荷に応じた画像信号を生成するものである。画像信号生成回路１３０により生成された画像信号は、信号線１０２に出力される。また、画像信号生成回路１３０は、電荷保持部１２１および光電変換部１１０のリセットをさらに行う。
素子分離領域１２は、画素１００の間のウェル領域１５の表面から所定の深さに形成される。同図に表したように、画素１００等の半導体素子は、ウェル領域１５の表面に形成される。素子分離領域１２をウェル領域１５表面近傍に形成することにより、画素１００同士を絶縁することができる。素子分離領域１２は、例えば、画素１００を構成する半導体素子が形成される領域より深い領域に形成することができる。同図の素子分離領域１２は、溝状のＳＴＩ（Shallow Trench Isolation）により構成された例を表したものである。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）により構成された素子分離領域１２を使用することもできる。
高濃度不純物領域１３は、素子分離領域１２の両側に隣接して配置され、ウェル領域１５の表面から底部に貫通して形成される。この高濃度不純物領域１３は、ウェル領域１５より高い不純物濃度、例えば、１０１４乃至１０１６／ｃｍ３の不純物濃度に構成することができる。この不純物濃度は、高濃度不純物領域１３の周囲の領域の不純物濃度に応じて変更することができる。また、不純物には、ホウ素（Ｂ）、リン（Ｐ）またはヒ素（Ａｓ）等の半導体基板１４に対するアクセプタまたはドナーに該当する不純物を使用することができる。また、酸素（Ｏ）、炭素（Ｃ）およびフッ素（Ｆ）等を不純物として使用することも可能である。
［高濃度不純物領域の構成］
図５は、本技術の第１の実施の形態に係る素子分離領域および高濃度不純物領域の構成例を示す図である。同図は、素子分離領域１２および高濃度不純物領域１３の構成を表す模式断面図である。素子分離領域１２は、半導体基板（ウェル領域１５）に埋め込まれた形状となる。また、素子分離領域１２およびウェル領域１５は異なる材料により構成され、熱膨張係数が異なる。このため、素子分離領域１２およびウェル領域１５の界面には応力が生じる。この応力によりウェル領域１５に歪みを生じ、転移等の結晶欠陥を生じる。特に、素子分離領域１２の底部断面における角の部分には、応力が集中するため、結晶欠陥を生じ易くなる。同図においては、これを結晶欠陥４０１および４０２により表した。このような結晶欠陥にはダングリングボンドによる欠陥準位が形成される。この欠陥準位に対する電荷の移動により漏洩電流を生じることとなる。このような結晶欠陥が画素１００の近傍に伸展すると、結晶欠陥に基づく漏洩電流が画素１００に流入して暗電流となり、画像信号に誤差を生じる。しかし、結晶欠陥が素子分離領域１２の近傍に留まる場合には、結晶欠陥に基づく漏洩電流の影響を軽減することができる。
そこで、高濃度不純物領域１３を画素１００および素子分離領域１２の間に配置するとともに、素子分離領域１２の近傍に配置する。前述のように、高濃度不純物領域１３は、ウェル領域１５より高い濃度に不純物が導入されている。この高濃度の不純物により結晶欠陥の伸展を抑制することができる。これは、例えば、不純物により結晶欠陥である転移が固着されるためである。転移の先端等に不純物が集積することにより不純物同士が結合し、転移の伸展を防ぐことができる。転移部分に容易に集積する不純物を選択して導入することにより、結晶欠陥の伸展の抑制効果を向上させることが可能となる。また、転移の伸展が不純物によりせき止められる場合にも結晶欠陥の伸展を抑制することができる。
また、同図に表したように、高濃度不純物領域１３は、素子分離領域１２の下部には配置されない形状に構成される。すなわち、高濃度不純物領域１３は、素子分離領域１２と半導体基板１４との間のウェル領域１５には配置されない。このため、高濃度不純物領域１３はウェル領域１５において素子分離領域１２の全体を囲む形状には構成されず、素子分離領域１２の下方はウェル領域１５に対して解放された構成となる。このため、素子分離領域１２から画素１００に向かう結晶欠陥４０１は、高濃度不純物領域１３により伸展が抑制される。一方、素子分離領域１２から下方に向かう結晶欠陥４０２は、妨げられることなく伸展する。これにより、応力より生じた結晶欠陥を素子分離領域１２の近傍に封じ込めることができ、伸展した結晶欠陥に基づく漏洩電流の影響を軽減することが可能となる。
また、高濃度不純物領域１３は、ウェル領域１５の表面から素子分離領域１２の底部より深い領域に形成することができる。これにより、素子分離領域１２から画素１００に向かう結晶欠陥を高濃度不純物領域１３により制止することができる。特に素子分離領域１２の底部近傍において生じた結晶欠陥の画素１００への伸展を防止することができる。
［高濃度不純物領域の製造方法］
図６および７は、本技術の第１の実施の形態に係る素子分離領域および高濃度不純物領域の製造方法の一例を示す図である。図６および７は、素子分離領域１２および高濃度不純物領域１３の製造工程を表した図である。まず、半導体基板１４にウェル領域１５を形成し、このウェル領域１５に画素１００の半導体素子を形成する（不図示）。次に、ウェル領域１５の表面に窒化シリコン（ＳｉＮ）膜３０１を形成する。このＳｉＮ膜３０１には、素子分離領域１２を形成する領域に開口部３０２が形成される。この開口部３０２は、ＳｉＮ膜３０１の表面にレジストを形成した後、フォトリソグラフィによりレジストをパターニングし、ドライエッチングを行うことにより形成することができる（図６におけるａ）。
次に、ウェル領域１５に開口部３０３を形成する。これは、ＳｉＮ膜３０１をハードマスクとしてドライエッチングを行うことにより形成することができる（図６におけるｂ）。次に、ＳｉＮ膜３０１を除去する（図６におけるｃ）。次に、ＳｉＯ２膜３０４を形成する。これは、例えば、ＣＶＤ（Chemical Vapor Deposition）により形成することができる（図６におけるｄ）。
次に、開口部３０３以外の領域に形成されたＳｉＯ２膜３０４を除去し、素子分離領域１２を形成する。これは、素子分離領域１２を形成する領域にレジストを形成し、エッチングを行うことにより形成することができる（図７におけるｅ）。次に、高濃度不純物領域１３を形成する領域に開口部を有するレジスト３０５を形成する（図７におけるｆ）。次に、レジスト３０５および素子分離領域１２をマスクとして使用し、不純物を導入する。これは、イオン打込みにより行うことができる。その後、レジスト３０５を除去する（図７におけるｇ）。これにより、高濃度不純物領域１３を素子分離領域１２に隣接して形成しながら素子分離領域１２の下部には形成されない工程にすることができる。
以上説明した工程により、素子分離領域１２および高濃度不純物領域１３を形成することができる。なお、ＳｉＮ膜３０１の代わりにレジストを使用することもできる。また、ＳｉＮ膜およびＳｉＯ２膜を積層した膜をＳｉＮ膜３０１の代わりに使用することもできる。また、開口部３０３以外の領域に形成されたＳｉＯ２膜３０４の除去は、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）により行うこともできる。
［変形例］
上述の高濃度不純物領域１３は、ウェル領域１５の表面から底部に貫通していたが、ウェル領域１５の表面から所定の深さに形成してもよい。
図８は、本技術の第１の実施の形態の変形例に係る素子分離領域および高濃度不純物領域の構成例を示す図である。同図は、素子分離領域および高濃度不純物領域の構成例を表す模式断面図である。同図においては、高濃度不純物領域１３がウェル領域１５の表面から所定の深さに形成される。この場合においても、高濃度不純物領域１３は、素子分離領域１２の底部より深い領域形成することにより、結晶欠陥の画素１００の近傍への伸展を防ぐことができる。ウェル領域１５を貫通しない深さに高濃度不純物領域１３を構成することにより、高濃度不純物領域１３を形成する際のイオン打込みのエネルギーを低減することができる。
以上説明したように、本技術の第１の実施の形態の半導体装置（撮像素子１）は、半導体素子領域（画素１００）と素子分離領域１２との間に高濃度不純物領域１３が配置されるとともに素子分離領域１２の下部には配置されない。これにより、素子分離領域１２近傍に生じた結晶欠陥の半導体素子領域近傍への伸展を防止することができ、結晶欠陥の半導体素子領域への影響を軽減することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態の撮像素子１は、平坦な底部を有する素子分離領域１２を使用していた。これに対し、本技術の第２の実施の形態の撮像素子１は、テーパ形状の底部を有する素子分離領域１２を使用する点で、第１の実施の形態と異なる。
［高濃度不純物領域の構成］
図９は、本技術の第２の実施の形態に係る素子分離領域および高濃度不純物領域の構成例を示す図である。同図は、素子分離領域１２および高濃度不純物領域１３の構成を表す模式断面図である。同図の素子分離領域１２は、ウェル領域１５の表面から深くなるに従って幅が狭くなるテーパ形状の底部を備える点で、図５において説明した素子分離領域１２と異なる。このテーパ形状の底部により、素子分離領域１２は底部に凸部を有する形状となる。このようなテーパ形状の頂部４０４には応力が集中するため、頂部４０４に比較的多くの結晶欠陥が発生する。同図の結晶欠陥４０３は、この様子を表したものである。このように、図５において説明した平坦な底部を有する素子分離領域１２と比較して、画素１００に向かう結晶欠陥の生成が抑制される。画素１００に流入する暗電流を低減することができる。
また、同図の素子分離領域１２は、テーパ形状の底部に移行する移行部４０５の断面に基づく角度がテーパ形状の頂部４０４の断面に基づく角度より大きくなるように底部が形成される。このため、移行部４０５より頂部４０４の方が応力の集中が大きくなる。移行部４０５における結晶欠陥の発生が減少し、画素１００に向かう結晶欠陥の生成がさらに抑制される。これにより、画素１００に流入する漏洩電流をさらに低減することができる。
［高濃度不純物領域の製造方法］
図１０は、本技術の第２の実施の形態に係る素子分離領域および高濃度不純物領域の製造方法の一例を示す図である。同図は、図６におけるｂおよびｃにおいて説明した開口部３０６形成工程の代わりに実行する素子分離領域１２の製造工程を表した図である。
まず、図６におけるｂにおいて説明した開口部３０３をドライエッチングにより形成する（同図におけるａ）。次に、エッチング条件を変更し、開口部３０３の底部に対するドライエッチングをさらに行う。この際のエッチング条件は、例えば、エッチングに使用するガスの流量やプラズマを生成する際の電力を変更し、エッチングにより生じたガスおよびウェル領域１５を構成するシリコンの化合部による開口部３０３の側壁への付着量を増加させることにより行うことができる（同図におけるｂ）。次に、ＳｉＮ膜３０１を除去する。これらの工程によりテーパ形状の底部を有する開口部３０６を形成することができる（同図におけるｃ）。また、同図におけるｂにおいて、アンモニア等のアルカリ薬液処理を行うことによりシリコン単結晶の１１１面を露出させ、テーパ形状の底部を形成することもできる。
その後、図６および７において説明した工程を実行することにより、テーパ形状の底部を有する素子分離領域１２を形成することができる。
［変形例］
上述の高濃度不純物領域１３は、テーパ形状の底部を有する多角形の形状の断面に構成されていたがＶ字形状の断面に構成されてもよい。
図１１は、本技術の第２の実施の形態の変形例に係る素子分離領域および高濃度不純物領域の構成例を示す図である。同図は、素子分離領域および高濃度不純物領域の構成例を表す模式断面図である。同図の素子分離領域１２は、断面がテーパ形状に構成される。すなわち、Ｖ字形状の断面を有する素子分離領域１２が形成される。画素１００に印加される電源電圧が低い場合には、素子分離領域１２の耐圧を低くすることができるため、比較的薄い断面の素子分離領域１２にすることができる。このようなＶ字形状の素子分離領域１２においては、Ｖ字形状の底部において応力が集中し、結晶欠陥が生成する。これにより、画素１００に向かう結晶欠陥の生成を抑制することができる。
これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第２の実施の形態の撮像素子１は、テーパ形状の底部を有する素子分離領域１２を配置することにより、画素１００に向かう結晶欠陥の発生を抑制することができる。これにより、結晶欠陥の半導体素子領域への影響をさらに軽減することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態の撮像素子１は、素子分離領域１２の両側に隣接して高濃度不純物領域１３を配置していた。これに対し、本技術の第３の実施の形態の撮像素子１は、何れか一方の高濃度不純物領域１３を省略する点で、第１の実施の形態と異なる。
［画素アレイ部の構成］
図１２は、本技術の第３の実施の形態に係る画素アレイ部の構成例を示す図である。同図は、図４と同様に、素子分離領域および高濃度不純物領域の構成を表す模式断面図である。同図は、半導体基板１４の端部に画素アレイ部１０が配置される例を表したものである。同図に表したように、画素１００等の半導体素子領域と半導体基板１４の端部との間に素子分離領域１２が配置される。これにより、半導体素子領域と半導体基板１４の端部との間が分離される。なお、素子分離領域１２および半導体基板１４の端部の間の領域は、画素１００が配置される領域（有効画素領域）の周囲に配置されて緩衝領域として使用されるダミー領域が該当する。
この際、高濃度不純物領域１３は、半導体素子領域（画素１００）と素子分離領域１２との間に配置され、結晶欠陥の伸展を防止する。一方、半導体基板１４の端部と素子分離領域１２との間の高濃度不純物領域１３は省略することができる。当該領域には半導体素子が配置されないため、結晶欠陥が伸展しても影響がないためである。このように、半導体素子領域が半導体基板１４の端部の近傍に形成される際には、半導体基板１４の端部と素子分離領域１２との間の高濃度不純物領域１３を省略することができる。
なお、素子分離領域１２が配置された半導体素子領域と他の半導体素子領域とが離隔して配置される場合においても、半導体素子領域の近傍に配置された素子分離領域１２と他の半導体素子領域との間の高濃度不純物領域１３を省略することができる。素子分離領域１２と他の半導体素子領域との間が離れているため、上述の撮像素子１と同様に、結晶欠陥の影響受けないためである。
これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第３の実施の形態の撮像素子１は、素子分離領域１２に隣接して配置される高濃度不純物領域１３のうちの１つを省略することにより、撮像素子１の構成を簡略化することができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態の撮像素子１は、ウェル領域１５に形成された画素１００の間に素子分離領域１２を配置していた。これに対し、本技術の第４の実施の形態の撮像素子１は、異なるウェル領域に形成された半導体素子領域の間に素子分離領域を配置する点で、第１の実施の形態と異なる。
［画素アレイ部の構成］
図１３は、本技術の第４の実施の形態に係る画素アレイ部の構成例を示す図である。同図は、撮像素子１のうち画素アレイ部１０および垂直駆動部２０が隣接して配置される領域の構成を表した図である。同図の素子分離領域１２および高濃度不純物領域１３は、半導体基板１４に形成される点で、図４において説明した素子分離領域１２および高濃度不純物領域１３と異なる。
図４において説明した撮像素子１と同様に、画素アレイ部１０は半導体基板１４のウェル領域１５に形成される。これに対し、垂直駆動部２０は、ウェル領域１６に形成される。このウェル領域１６は、例えばＰ型半導体に構成することができる。同図のＭＯＳトランジスタ２１は、垂直駆動部２０を構成するＭＯＳトランジスタであり、電荷転送部１２０と同様にソースおよびドレインを構成するＮ型半導体領域とゲートを備える。前述のように、画素アレイ部１０および垂直駆動部２０は、それぞれ性質が異なる半導体素子が使用される。このため、これらの半導体素子が形成されるウェル領域においても、不純物濃度等が異なるウェル領域に構成される。また、ウェル領域１６として、ウェル領域１５とは異なる導電型であるＮ型に構成されたウェル領域が使用される場合もある。
このように、異なるウェル領域１５および１６に形成された半導体素子領域を分離する際には、これらのウェル領域１５および１６の間の半導体基板１４に素子分離領域１２および高濃度不純物領域１３を配置する。高濃度不純物領域１３は、素子分離領域１２と画素１００との間および素子分離領域１２と垂直駆動部２０との間の半導体基板１４にそれぞれ配置される。また、高濃度不純物領域１３は、半導体基板１４より高い不純物濃度に構成される。これにより、素子分離領域１２近傍において生じた結晶欠陥の画素１００および垂直駆動部２０への伸展を防ぐことができる。
これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第４の実施の形態の撮像素子１には、異なるウェル領域の間の半導体基板１４に素子分離領域１２および高濃度不純物領域１３が形成される。これにより、異なるウェル領域にそれぞれ形成された半導体素子領域を分離するとともに伸展した結晶欠陥の影響を低減することができる。
＜５．撮像素子への応用例＞
本技術は、様々な半導体素子に応用することができる。例えば、上述した撮像素子に応用することができる。本技術を適用した撮像素子の詳細な構成について説明する。
［撮像素子の構成］
図１４は、本技術を適用し得る撮像素子の第１の構成例を示す断面図である。同図は、図４において説明した画素アレイ部１０の詳細な構成例を表した図である。同図の画素アレイ部１０は、絶縁層１４１、配線層１４２、平坦化膜１５４、遮光膜１５３、カラーフィルタ１５２およびオンチップレンズ１５１をさらに備える。
オンチップレンズ１５１は、画素１００に入射する光を集光して光電変換部１１０に入射させるレンズである。
カラーフィルタ１５２は、画素１００に入射する光のうち所定の波長の光を透過させる光学的なフィルタである。このカラーフィルタ１５２として、例えば、赤色光、緑色光および青色光をそれぞれ透過する３種のフィルタ１５２を使用することができる。
平坦化膜１５４は、絶縁層１４１の表面を平坦化するものである。この平坦化膜１５４は、カラーフィルタ１５２の膜厚を均一化するために配置される。遮光膜１５３は、画素１００の境界に配置され、隣接する画素１００のカラーフィルタ１５２を透過した光の侵入を防ぎ、混色の発生を防止するものである。
配線層１４２は、ウェル領域１５に形成された半導体素子等を電気的に接続するものである。同図においては、電荷転送部１２０のゲートおよびドレイン（電荷保持部１２１）に接続される配線層１４２を例として記載した。配線層１４２は、複数の配線を積層する多層配線にすることができる。この場合、異なる層の配線層１４２は、ビアプラグにより接続することができる。この配線層１４２は、例えば、金属により構成することができる。
絶縁層１４１は、配線層１４２を絶縁するものである。この絶縁層１４１には、透明な絶縁物、例えば、ＳｉＯ２を使用することができる。
同図の撮像素子１は、次の工程により製造することができる。まず、図６および７において説明した工程に基づいて素子分離領域１２および高濃度不純物領域１３等が形成された半導体基板１４の表面に絶縁層１４１および配線層１４２からなる配線領域を形成する。次に、配線領域の表面に遮光膜１５３、平坦化膜およびカラーフィルタ１５２を順に積層する。最後に、オンチップレンズ１５１をカラーフィルタ１５２の表面に形成する。これにより、撮像素子１を製造することができる。
同図の撮像素子１は、配線層１４２および絶縁層１４１が形成された側から光電変換部１１０に入射光が照射される表面照射型の撮像素子に該当する。このような撮像素子１において、素子分離領域１２および高濃度不純物領域１３により画素１００を分離することにより、結晶欠陥の画素１００への影響を軽減することができる。
図１５は、本技術を適用し得る撮像素子の第２の構成例を示す断面図である。同図の撮像素子１０は、配線層１４２および絶縁層１４１が形成された側とは異なる側から光電変換部１１０に入射光が照射される点で、図１４において説明した撮像素子１と異なる。このような構成の撮像素子１は、裏面照射型の撮像素子と称される。また、同図の撮像素子１は、絶縁層１４１に隣接して支持基板１７が配置される。この支持基板１７は、半導体基板等により構成され、製造工程において撮像素子１を支持する基板である。
図１６は、本技術を適用し得る撮像素子の第３の構成例を示す断面図である。同図の撮像素子１は、高濃度不純物領域１３の端部がウェル領域１５を貫通して配置される点で、図１５において説明した撮像素子１と異なる。
図１５および１６に表した撮像素子１は、次の工程により製造することができる。前述した表面照射型の撮像素子１において説明した配線領域に隣接して支持基板１７を接着し、表裏を反転させる。次に、支持基板１７により撮像素子１を支持しながら裏面を研削し、半導体基板１４を薄肉化する。次に、裏面が研削された半導体基板（ウェル領域１５）に絶縁層１５５を配置する。その後、遮光膜１５３、平坦化膜およびカラーフィルタ１５２を順に積層し、オンチップレンズ１５１を形成することにより、裏面照射型の撮像素子１を形成することができる。
これら裏面照射型の撮像素子１においても、上述の表面照射型の撮像素子１と同様に素子分離領域１２および高濃度不純物領域１３を配置することにより、結晶欠陥の画素１００への影響を軽減することができる。
＜６．カメラへの応用例＞
本技術は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
図１７は、本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。同図のカメラ１０００は、レンズ１００１と、撮像素子１００２と、撮像制御部１００３と、レンズ駆動部１００４と、画像処理部１００５と、操作入力部１００６と、フレームメモリ１００７と、表示部１００８と、記録部１００９とを備える。
レンズ１００１は、カメラ１０００の撮影レンズである。このレンズ１００１は、被写体からの光を集光し、後述する撮像素子１００２に入射させて被写体を結像させる。
撮像素子１００２は、レンズ１００１により集光された被写体からの光を撮像する半導体素子である。この撮像素子１００２は、照射された光に応じたアナログの画像信号を生成し、デジタルの画像信号に変換して出力する。
撮像制御部１００３は、撮像素子１００２における撮像を制御するものである。この撮像制御部１００３は、制御信号を生成して撮像素子１００２に対して出力することにより、撮像素子１００２の制御を行う。また、撮像制御部１００３は、撮像素子１００２から出力された画像信号に基づいてカメラ１０００におけるオートフォーカスを行うことができる。ここでオートフォーカスとは、レンズ１００１の焦点位置を検出して、自動的に調整するシステムである。このオートフォーカスとして、撮像素子１００２に配置された位相差画素により像面位相差を検出して焦点位置を検出する方式（像面位相差オートフォーカス）を使用することができる。また、画像のコントラストが最も高くなる位置を焦点位置として検出する方式（コントラストオートフォーカス）を適用することもできる。撮像制御部１００３は、検出した焦点位置に基づいてレンズ駆動部１００４を介してレンズ１００１の位置を調整し、オートフォーカスを行う。なお、撮像制御部１００３は、例えば、ファームウェアを搭載したＤＳＰ（Digital Signal Processor）により構成することができる。
レンズ駆動部１００４は、撮像制御部１００３の制御に基づいて、レンズ１００１を駆動するものである。このレンズ駆動部１００４は、内蔵するモータを使用してレンズ１００１の位置を変更することによりレンズ１００１を駆動することができる。
画像処理部１００５は、撮像素子１００２により生成された画像信号を処理するものである。この処理には、例えば、画素毎の赤色、緑色および青色に対応する画像信号のうち不足する色の画像信号を生成するデモザイク、画像信号のノイズを除去するノイズリダクションおよび画像信号の符号化等が該当する。画像処理部１００５は、例えば、ファームウェアを搭載したマイコンにより構成することができる。
操作入力部１００６は、カメラ１０００の使用者からの操作入力を受け付けるものである。この操作入力部１００６には、例えば、押しボタンやタッチパネルを使用することができる。操作入力部１００６により受け付けられた操作入力は、撮像制御部１００３や画像処理部１００５に伝達される。その後、操作入力に応じた処理、例えば、被写体の撮像等の処理が起動される。
フレームメモリ１００７は、１画面分の画像信号であるフレームを記憶するメモリである。このフレームメモリ１００７は、画像処理部１００５により制御され、画像処理の過程におけるフレームの保持を行う。
表示部１００８は、画像処理部１００５により処理された画像を表示するものである。この表示部１００８には、例えば、液晶パネルを使用することができる。
記録部１００９は、画像処理部１００５により処理された画像を記録するものである。この記録部１００９には、例えば、メモリカードやハードディスクを使用することができる。
以上、本発明が適用され得るカメラについて説明した。本技術は以上において説明した構成のうち、撮像素子１００２に適用され得る。具体的には、図１において説明した撮像装置１は、撮像素子１００２に適用することができる。撮像素子１００２に撮像装置１を適用することにより、半導体基板における結晶欠陥の影響を軽減することにより暗電流を低減し、カメラ１０００により生成される画像の画質の低下を防止することができる。
なお、ここでは、一例としてカメラについて説明したが、本発明に係る技術は、その他、例えば監視装置等に適用されてもよい。
＜７．内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図１８は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
１０では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図１９は、図１８に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、図１の撮像装置１は、撮像部１０４０２に適用することができる。撮像部１０４０２に本開示に係る技術を適用することにより、画質の低下を防止することができるため、術者が術部を確実に確認することが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜８．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２１は、撮像部１２０３１の設置位置の例を示す図である。
図２１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２、１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２、１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、図１の撮像装置１は、撮像部１２０３１および１２１０１乃至１２１０５に適用することができる。撮像部１２０３１等に本開示に係る技術を適用することにより、画質の低下を防止することができるため、ドライバの疲労を軽減することが可能になる。
最後に、上述した各実施の形態の説明は本技術の一例であり、本技術は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本技術に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
なお、本技術は以下のような構成もとることができる。
（１）半導体基板の表面に配置された半導体素子領域と、
前記半導体基板の表面から所定の深さに形成されて前記半導体素子領域を分離する素子分離領域と、
前記半導体基板より高い不純物濃度に構成されて前記半導体素子領域と前記素子分離領域との間に配置されるともに前記素子分離領域の下部には配置されない高濃度不純物領域と
を具備する半導体装置。
（２）前記素子分離領域は絶縁物により構成される前記（１）に記載の半導体装置。
（３）前記高濃度不純物領域は、前記半導体素子の表面から前記素子分離領域の底部より深い領域に形成される前記（１）または（２）に記載の半導体装置。
（４）前記素子分離領域は、断面が半導体基板の表面から深くなるに従って幅が狭くなるテーパ形状の底部を備える前記（１）から（３）のいずれかに記載の半導体装置。
（５）前記素子分離領域は、前記テーパ形状の底部に移行する部分の断面に基づく角度が前記テーパ形状の頂部の断面に基づく角度より大きい前記（４）に記載の半導体装置。
（６）半導体基板の表面に半導体素子領域を形成する工程と、
前記半導体素子領域を分離する素子分離領域を前記半導体基板の表面から所定の深さに形成する工程と、
前記半導体基板より高い不純物濃度の高濃度不純物領域を前記半導体素子領域と前記素子分離領域との間に形成しながら前記分離領域の下部には形成しない工程と
を具備する半導体装置の製造方法。
１、１００２ 撮像素子
１０ 画素アレイ部
１２ 素子分離領域
１３ 高濃度不純物領域
１４ 半導体基板
１５、１６ ウェル領域
２０ 垂直駆動部
３０ カラム信号処理部
４０ 制御部
１００ 画素
１０４０２、１２０３１、１２１０１〜１２１０５ 撮像部

Claims (6)

  1. 半導体基板の表面に配置された半導体素子領域と、
    前記半導体基板の表面から所定の深さに形成されて前記半導体素子領域を分離する素子分離領域と、
    前記半導体基板より高い不純物濃度に構成されて前記半導体素子領域と前記素子分離領域との間に配置されるともに前記素子分離領域の下部には配置されない高濃度不純物領域と
    を具備する半導体装置。
  2. 前記素子分離領域は絶縁物により構成される請求項１記載の半導体装置。
  3. 前記高濃度不純物領域は、前記半導体素子の表面から前記素子分離領域の底部より深い領域に形成される請求項１記載の半導体装置。
  4. 前記素子分離領域は、断面が半導体基板の表面から深くなるに従って幅が狭くなるテーパ形状の底部を備える請求項１記載の半導体装置。
  5. 前記素子分離領域は、前記テーパ形状の底部に移行する部分の断面に基づく角度が前記テーパ形状の頂部の断面に基づく角度より大きい請求項４記載の半導体装置。
  6. 半導体基板の表面に半導体素子領域を形成する工程と、
    前記半導体素子領域を分離する素子分離領域を前記半導体基板の表面から所定の深さに形成する工程と、
    前記半導体基板より高い不純物濃度の高濃度不純物領域を前記半導体素子領域と前記素子分離領域との間に形成しながら前記素子分離領域の下部には形成しない工程と
    を具備する半導体装置の製造方法。
JP2017227373A 2017-11-28 2017-11-28 半導体装置および半導体装置の製造方法 Pending JP2019096839A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017227373A JP2019096839A (ja) 2017-11-28 2017-11-28 半導体装置および半導体装置の製造方法
US16/765,306 US20200286936A1 (en) 2017-11-28 2018-10-15 Semiconductor device and manufacturing method of semiconductor device
PCT/JP2018/038287 WO2019106983A1 (ja) 2017-11-28 2018-10-15 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017227373A JP2019096839A (ja) 2017-11-28 2017-11-28 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019096839A true JP2019096839A (ja) 2019-06-20

Family

ID=66664396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017227373A Pending JP2019096839A (ja) 2017-11-28 2017-11-28 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20200286936A1 (ja)
JP (1) JP2019096839A (ja)
WO (1) WO2019106983A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021148640A (ja) * 2020-03-19 2021-09-27 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691250B2 (ja) * 1988-09-27 1994-11-14 株式会社東芝 半導体装置
JP3133425B2 (ja) * 1991-10-16 2001-02-05 山形日本電気株式会社 半導体装置及びその製造方法
JPH05291392A (ja) * 1992-04-16 1993-11-05 Hitachi Ltd 半導体集積回路装置
JPH07161808A (ja) * 1993-12-01 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
KR20040036087A (ko) * 2002-10-23 2004-04-30 주식회사 하이닉스반도체 광의 파장에 따라 포토다이오드의 깊이가 다른 씨모스이미지센서 및 그 제조 방법
KR100619396B1 (ko) * 2003-12-31 2006-09-11 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조방법
US7812381B2 (en) * 2005-01-24 2010-10-12 Samsung Electronics Co., Ltd. Image sensor with light receiving region having different potential energy according to wavelength of light and electronic product employing the same
JP4571108B2 (ja) * 2006-09-08 2010-10-27 株式会社日立製作所 誘電体分離型半導体装置及びその製造方法
US7910961B2 (en) * 2008-10-08 2011-03-22 Omnivision Technologies, Inc. Image sensor with low crosstalk and high red sensitivity
US9478607B2 (en) * 2014-09-11 2016-10-25 Semiconductor Components Industries, Llc Electronic device including an isolation structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021148640A (ja) * 2020-03-19 2021-09-27 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
JP7379230B2 (ja) 2020-03-19 2023-11-14 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車

Also Published As

Publication number Publication date
US20200286936A1 (en) 2020-09-10
WO2019106983A1 (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
WO2018174090A1 (ja) 撮像装置及び信号処理装置
CN110313067B (zh) 固态摄像装置和固态摄像装置的制造方法
WO2019092988A1 (ja) 撮像素子および撮像装置
JP2018195719A (ja) 撮像素子および撮像素子の製造方法
WO2020137203A1 (ja) 撮像素子および撮像装置
WO2019155782A1 (ja) 半導体装置および半導体装置の製造方法
WO2021124975A1 (ja) 固体撮像装置および電子機器
TW202036841A (zh) 固態攝像裝置及電子機器
US11769774B2 (en) Solid-state imaging device and electronic device
US20240088189A1 (en) Imaging device
US11502122B2 (en) Imaging element and electronic device
WO2019106983A1 (ja) 半導体装置および半導体装置の製造方法
WO2021045139A1 (ja) 撮像素子および撮像装置
US20220254823A1 (en) Imaging device
WO2019176302A1 (ja) 撮像素子および撮像素子の製造方法
WO2022209194A1 (ja) 受光素子、光検出装置、電子機器及び受光素子の製造方法
WO2024057805A1 (ja) 撮像素子および電子機器
WO2023042462A1 (ja) 光検出装置、光検出装置の製造方法、及び電子機器
US20230154948A1 (en) Imaging element and imaging device
JP7275125B2 (ja) 撮像素子、電子機器
WO2024057814A1 (ja) 光検出装置および電子機器
US20240038807A1 (en) Solid-state imaging device
WO2024084991A1 (en) Photodetector, electronic apparatus, and optical element
WO2022201839A1 (ja) 撮像素子及び撮像装置
US20230246042A1 (en) Light receiving element, solid-state imaging device, and electronic device