JP7275125B2 - 撮像素子、電子機器 - Google Patents

撮像素子、電子機器 Download PDF

Info

Publication number
JP7275125B2
JP7275125B2 JP2020523618A JP2020523618A JP7275125B2 JP 7275125 B2 JP7275125 B2 JP 7275125B2 JP 2020523618 A JP2020523618 A JP 2020523618A JP 2020523618 A JP2020523618 A JP 2020523618A JP 7275125 B2 JP7275125 B2 JP 7275125B2
Authority
JP
Japan
Prior art keywords
pixel
region
photoelectric conversion
conversion region
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020523618A
Other languages
English (en)
Other versions
JPWO2019235230A1 (ja
Inventor
信行 久保井
侯治 永廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019235230A1 publication Critical patent/JPWO2019235230A1/ja
Application granted granted Critical
Publication of JP7275125B2 publication Critical patent/JP7275125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Semiconductor Lasers (AREA)

Description

本技術は撮像素子、電子機器に関し、例えば、フォトダイオードの電荷蓄積容量を増大するようにした撮像素子、電子機器に関する。
デジタルビデオカメラ、デジタルスチルカメラ、携帯電話機、スマートフォン、ウェアラブルデバイスなどにおける撮像装置として、光電変換素子であるフォトダイオード（ＰＤ）のｐｎ接合容量に蓄積した光電荷を、ＭＯＳトランジスタを介して読み出すＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサがある。
近年、ＣＭＯＳイメージセンサでは、デバイスの微細化に伴って、ＰＤ自体の微細化が要求されている。しかしながら、単純にＰＤの受光面積を小さくしてしまうと、受光感度が低下してしまい、高精細な画質を実現することが難しくなる。そのため、ＣＭＯＳイメージセンサでは、ＰＤの微細化を行いつつ、受光感度の向上が求められている。
シリコン基板を用いたＣＭＯＳイメージセンサの受光感度を向上させる技術として、特許文献１，２では、不純物を注入（イオンインプランテーション）することによって、ＰＤの深さ方向に対して櫛状に複数のｐｎ接合領域を形成する方法が提案されている。特許文献３では、ＰＤ内に、横方向に、複数のｐｎ接合領域を、不純物の注入によって形成する方法が提案されている。
特開2008-16542号公報 特開2008-300826号公報 特開2016-111082号公報
特許文献１乃至３によると、いずれも不純物注入によるＰＤ内でのｐｎ接合領域の形成のため、所望とする濃度で均一なｐ型領域やｎ型領域を形成するのが困難であり、急峻なｐｎ接合を形成することが難しく、十分な感度向上の実現が困難である。また、不純物注入によりＰＤ内の深い位置にまでｐｎ接合領域を作成するには、高エネルギーの注入が必要となる。このため、不純物注入によりＰＤ内の深い位置にまでｐｎ接合領域を形成するのは困難であった。
特許文献1乃至３のように、ＰＤ内に櫛状にｐｎ接合領域を形成する場合、ＰＤの深い部分までｐｎ接合領域を形成するのは困難であり、また複数のｐｎ接合領域のｐ型領域やｎ型領域を均一な濃度で形成するのは困難である。よって、特許文献１乃至３によると、感度を向上させることは困難である。
また、不純物を注入するときに、基板にダメージが与えられ、欠陥が形成されてしまう可能性がある。そのような欠陥が形成されると、ＰＤ内の白点ないしは白傷が悪化する可能性がある。
ｐｎ接合領域の形成過程において基板へのダメージを抑制しつつ、急峻なｐｎ接合を形成し、ＰＤの感度を向上させることが望まれている。
本技術は、このような状況に鑑みてなされたものであり、ＰＤの感度を向上させることができるようにするものである。
本技術の一側面の撮像素子は、基板と、前記基板に設けられた第１の光電変換領域を含む第１の画素と、前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域を含む第２の画素と、前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられた第１の分離部と、前記第１の画素と前記第２の画素を少なくとも含む画素群と、隣の画素群を分離する第２の分離部とを備え、前記第１の光電変換領域と前記第２の光電変換領域の少なくとも一方の光電変換領域には、前記第１の分離部の凸部が少なくとも１つあり、前記凸部は、トレンチと、前記トレンチ内に充填された充填物と、前記充填物にｐ型不純物領域とｎ型不純物領域が積層されたｐｎ接合領域とを含む構成とされている。
本技術の一側面の電子機器は、基板と、前記基板に設けられた第１の光電変換領域を含む第１の画素と、前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域を含む第２の画素と、前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられた第１の分離部と、前記第１の画素と前記第２の画素を少なくとも含む画素群と、隣の画素群を分離する第２の分離部とを備え、前記第１の光電変換領域と前記第２の光電変換領域の少なくとも一方の光電変換領域には、前記第１の分離部の凸部が少なくとも１つあり、前記凸部は、トレンチと、前記トレンチ内に充填された充填物と、前記充填物にｐ型不純物領域とｎ型不純物領域が積層されたｐｎ接合領域とを含む構成とされている撮像素子を含む。
本技術の一側面の撮像素子においては、基板と、基板に設けられた第１の光電変換領域を含む第１の画素と、第１の光電変換領域の隣であって、基板に設けられた第２の光電変換領域を含む第２の画素と、第１の光電変換領域と第２の光電変換領域との間であって、基板に設けられた第１の分離部と、第１の画素と第２の画素を少なくとも含む画素群と、隣の画素群を分離する第２の分離部とが備えられている。また第１の光電変換領域と第２の光電変換領域の少なくとも一方の光電変換領域には、第１の分離部の凸部が少なくとも１つあり、凸部は、トレンチと、トレンチ内に充填された充填物と、充填物にｐ型不純物領域とｎ型不純物領域が積層されたｐｎ接合領域とを含む構成とされている。
本技術の一側面の電子機器においては、前記撮像素子が含まれる構成とされている。
本技術の一側面によれば、ＰＤの感度を向上させることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
撮像装置の構成例を示す図である。 撮像素子の構成例を示す図である。 画素の回路図である。 本技術が適用された画素の第１の構成例を示す表面側の平面図である。 本技術が適用された画素の第１の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第１の実施の形態の垂直方向の断面図である。 凸部について説明するための図である。 電荷蓄積容量が増大することについて説明するための図である。 凸部の形成について説明するための図である。 凸部の形成について説明するための図である。 本技術が適用された画素の第２の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第３の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第４の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第５の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第６の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第７の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第８の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第９の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第１０の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第１１の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第１２の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第１３の構成例を示す垂直方向の断面図である。 本技術が適用された画素の第１４の構成例を示す垂直方向の断面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
本技術は、撮像装置に適用できるため、ここでは、撮像装置に本技術を適用した場合を例に挙げて説明を行う。なおここでは、撮像装置を例に挙げて説明を続けるが、本技術は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置、携帯電話機などの撮像機能を有する携帯端末装置、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
図１は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図１に示すように、撮像装置１０は、レンズ群１１等を含む光学系、撮像素子１２、カメラ信号処理部であるＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８等を有している。
そして、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８がバスライン１９を介して相互に接続された構成となっている。ＣＰＵ２０は、撮像装置１０内の各部を制御する。
レンズ群１１は、被写体からの入射光（像光）を取り込んで撮像素子１２の撮像面上に結像する。撮像素子１２は、レンズ群１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１２として、以下に説明する画素を含む撮像素子（イメージセンサ）を用いることができる。
表示部１５は、液晶表示部や有機ＥＬ(electro luminescence)表示部等のパネル型表示部からなり、撮像素子１２で撮像された動画または静止画を表示する。記録部１６は、撮像素子１２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
操作系１７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１８は、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、及び、操作系１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
＜撮像素子の構成＞
図２は、撮像素子１２の構成例を示すブロック図である。撮像素子１２は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとすることができる。
撮像素子１２は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（例えば、図４の画素１０１）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
撮像素子１２はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、撮像素子１２とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも良いし、撮像素子１２と同じ基板上に搭載しても良い。
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行われる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行われる。
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ－デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
＜撮像素子の回路＞
図３は、撮像素子１２の回路図である。撮像素子１２には、複数のトランジスタが後述する配線層に形成されており、それらのトランジスタの接続関係を説明する。
撮像素子１２には、転送トランジスタ７２、ＦＤ(フローティングディフュージョン)７３、リセットトランジスタ７４、増幅トランジスタ７５、および選択トランジスタ７６が形成されている。
ＰＤ（フォトダイオード）７１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。ＰＤ７１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ７２を介して、ＦＤ７３に接続されている。
転送トランジスタ７２は、転送信号TRによりオンされたとき、ＰＤ７１で生成された電荷を読み出し、ＦＤ７３に転送する。
ＦＤ７３は、ＰＤ７１から読み出された電荷を保持する。リセットトランジスタ７４は、リセット信号RSTによりオンされたとき、ＦＤ７３に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、ＦＤ７３の電位をリセットする。
増幅トランジスタ７５は、ＦＤ７３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ７５は、垂直信号線４７を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、ＦＤ７３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ７５から選択トランジスタ７６と垂直信号線４７を介してカラム処理部４３（図２）に出力される。
選択トランジスタ７６は、選択信号SELにより画素３１が選択されたときオンされ、画素３１の画素信号を、垂直信号線４７を介してカラム処理部４３に出力する。転送信号TR、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図２の画素駆動線４６に対応する。
画素は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
＜第１の実施の形態における画素の構成＞
図４は、画素アレイ部４１に行列状に配置されている単位画素１０１の配置例を示す図である。第１の実施の形態における画素１０１を、画素１０１ａとして説明を続ける。
画素アレイ部４１には、行列状に、単位画素１０１ａが複数配置されている。図４では、画素アレイ部４１に配置されている２×２の４個の画素１０１ａを例示している。
以下の説明においては、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色光を出力する４個の画素が配列されているイメージセンサに、本技術を適用した場合を例に挙げて説明を続けるが、他の色配置であっても本技術を適用することはできる。例えば、白色を出力するＷ(白)画素が配置されている場合にも適用できる。Ｗ画素を含む色配置とした場合、Ｗ画素は、全整色性である分光感度の画素として機能し、Ｒ画素、Ｇ画素、Ｂ画素は、それぞれの色に特性のある分光感度の画素として機能する。
また、本技術は、Ｙ（イエロー）、Ｃ（シアン）、Ｍ（マゼンタ）等の補色系の色配置である場合にも適用できる。すなわち、分光感度がどうであるかは本技術を適用するうえでの制約とはならないが、ここでは一例として、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の色配置である場合を例に挙げて説明を行う。
Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色光を出力する４個の画素は、例えば、図４に示すように、表示領域にマトリクス状に配置される。図４において、各矩形は画素１０１ａを模式的に表す。また、各矩形の内部には、カラーフィルタの種類（各画素が出力する色光）を示す記号を示す。例えば、Ｇ画素には「Ｇ」を付し、Ｒ画素には「Ｒ」を付し、Ｂ画素には「Ｂ」を付す。以下の説明においても、同様に記載する。
図４に示した２×２の４画素１０１ａを、１画素群と記述する。１画素群は、２×２の４画素１０１ａを含み、図４で示した例では、左上に、Ｇ画素である画素１０１ａ－１が配置され、右上に、Ｒ画素である画素１０１ａ－２が配置され、左下に、Ｂ画素である画素１０１ａ－３が配置され、右下に、Ｇ画素である画素１０１ａ－４が配置されている。
なおここでは図示はしないが、１画素群に含まれる４画素で、リセットトランジスタ７４、増幅トランジスタ７５、選択トランジスタ７６を共有し、ＦＤ７３（いずれも図３）を共有した構成とした場合にも、本技術を適用できる。
なお、画素１０１ａ－１乃至１０１ａ－４を個々に区別する必要が無い場合、単に、画素１０１ａと記述する。他の部分も同様に記述する。
図４中、１つの四角形は、１画素１０１ａを表す。画素１０１ａは、フォトダイオード（ＰＤ）７１を含む構成とされている。１画素群を取り囲むように、画素群分離領域１０５が配置されている。画素群分離領域１０５は、隣接する画素群間に、Ｓｉ基板１０２（図５）を深さ方向に貫通または非貫通の形状で形成されている。
画素群分離領域１０５は、画素間を電気的に分離するために設けられた領域であり、不純物が注入されることで形成された領域であっても良いし、物理的な構造で形成されていても良い。物理的な構造としては、トレンチを設けたり、そのトレンチ内に、所定の材料、例えば、ＳｉＯ２やポリシリコンを充填したりすることで構成されている構造とすることができる。また、所定の材料としては、他の実施の形態として後述するように、タングステンなどの金属とすることができる。画素群分離領域１０５を金属で構成することで、隣接する画素からの光を遮光する遮光膜としても機能させることが可能となり、混色を低減できる構成とすることができる。
隣接する画素群は、画素群分離領域１０５で分離されている。画素群内の隣接する画素間は、画素分離領域１０３により分離されている。画素分離領域１０３は、例えば、トレンチにポリシリコンが充填されることで形成されている。画素分離領域１０３は、画素１０１ａ－１と画素１０１ａ－２の間、画素１０１ａ－１と画素１０１ａ－３の間、画素１０１ａ－２と画素１０１ａ－４の間、画素１０１ａ－３と画素１０１ａ－４の間にそれぞれ形成されている。
各画素１０１ａには、転送トランジスタ７２(図３)の転送ゲート１１１ａが形成されている。画素１０１ａ－１には、転送ゲート１１１ａ－１が形成され、画素１０１ａ－２には、転送ゲート１１１ａ－２が形成され、画素１０１ａ－３には、転送ゲート１１１ａ－３が形成され、画素１０１ａ－４には、転送ゲート１１１ａ－４が形成されている。
図５は、本技術が適用された画素１０１の第１の実施の形態における画素１０１ａの垂直方向の断面図であり、図４中の線分Ａ－Ｂの位置に対応するものである。
以下に説明する画素１０１は、裏面照射型である場合を例に挙げて説明を行うが、表面照射型に対しても本技術を適用することはできる。
図では、隣接する２画素として、Ｇ画素である画素１０１ａ－１とＲ画素である画素１０１ａ－２を図示している。画素１０１a－１と画素１０１a－２は、基本的な構成は同様のため、同様の部分に関しては、画素１０１a－１を例に挙げて説明を行う。
画素１０１ａ－１は、Ｓｉ基板１０２の内部に形成された各画素の光電変換素子であるＰＤ７１－１を有する。Ｓｉ基板１０２のＰＤ７１は、ｎ型不純物領域とされ、そのｎ型不純物領域内に、ｐｎ接合領域１０４が櫛形に形成されている。さらに、ｐｎ接合領域１０４は、櫛形に形成されている画素分離領域１０３の側面に形成されている。
画素分離領域１０３は、画素１０１ａ－１と画素１０１ａ－２の間に図中縦方向に形成されているとともに、横方向にも形成されている。画素分離領域１０３のうち縦方向に形成されている部分は、画素を分離する機能として機能する。画素分離領域１０３の横方向に形成されている部分は、側面にｐｎ接合領域１０４が形成され、電荷蓄積容量を増大させることができる構造とされている。画素分離領域１０３は、例えば、ポリシリコンを材料として形成されている。また、画素分離領域１０３は、ｐ型領域とされている。
ｐｎ接合領域１０４は、画素分離領域１０３側から、ＰＤ７１に向かって順にｐ型の固相拡散層とｎ型の固相拡散層が形成されている。固相拡散層とは、不純物ドーピングによるｐ型層とｎ型層の形成を、後述する製法によって形成した層を指す。
ｐｎ接合領域１０４は、ｐ型の固相拡散層とｎ型の固相拡散層から構成され、ｐｎ接合領域１０４は、強電界領域を成し、ＰＤ７１にて発生された電荷を保持するようにされている。なお、ｐｎ接合領域１０４は、ｐ型の固相拡散層とｎ型の固相拡散層が積層されている領域であるとして説明を続けるが、ｐ型の固相拡散層とｎ型の固相拡散層の間に空乏層が形成されていても良く、空乏層がある場合も含めて、以下の説明では、ｐｎ接合領域１０４との記載を行う。
画素１０１ａ－１と隣接する画素群の画素(不図示)との間には、画素群分離領域１０５が形成されている。同じく、画素１０１ａ－２と隣接する画素群の画素(不図示)との間には、画素群分離領域１０５が形成されている。
画素群分離領域１０５は、上記したように、例えば、トレンチ内にＳｉＯ２を側壁膜として形成し、その側壁膜の中に充填材としてポリシリコンが充填されているような構成とすることができる。また、側壁膜としてＳｉＯ２の代わりＳｉＮを採用してもよい。また、充填材としてポリシリコンの代わりにドーピングポリシリコンを用いてもよい。ドーピングポリシリコンを充填した場合、または、ポリシリコンを充填した後にｎ型不純物またはｐ型不純物をドーピングした場合には、そこに負バイアス、例えば、－２ｖ程度を印加する構成とすることで、Dark特性をさらに改善することができる。
Ｓｉ基板１０２の下層(図中、下側)には、絶縁層１０６が形成されている。絶縁層１０６には、遮光膜１０７が形成されている。遮光膜１０７は、隣接する画素への光の漏れ込みを防止するために設けられ、隣接するＰＤ７１の間に形成されている。また、遮光膜１０７は、絶縁層１０６内の画素分離領域１０３の下側の部分に形成されている。遮光膜１０７は、例えば、Ｗ（タングステン）等の金属材から成る。
絶縁層１０６上であり、Ｓｉ基板１０２の裏面側には、カラーフィルタ（ＣＦ１０８）が形成され、そのＣＦ１０８上に、入射光をＰＤ７１に集光させるＯＣＬ（オンチップレンズ）１０９が形成されている。ＯＣＬ１０９は、無機材料で形成することができ、例えば、ＳｉＮ、ＳｉＯ、ＳｉＯｘＮｙ（ただし、０＜ｘ≦１、０＜ｙ≦１である）を用いることができる。
図４では図示していないが、ＯＣＬ７６上にカバーガラスや、樹脂などの透明板が接着されている構成とすることもできる。また、ＣＦ１０８は、複数のカラーフィルタが画素毎に設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられているように構成することができる。図５に示した例では、Ｇ画素である画素１０１ａ－１には、Ｇ(緑)色のカラーフィルタが形成され、Ｒ画素である画素１０１ａ－２には、Ｒ(赤)色のカラーフィルタが形成されている。
ＰＤ７１の光入射側の逆側（図中、上側であり、表面側となる）であり、Ｓｉ基板１０２の表面側には、絶縁膜１１０が形成され、絶縁膜１１０上には、配線層(不図示)が形成されている。配線層には、複数のトランジスタが形成されている。図５では、転送トランジスタ７２の転送ゲート１１１が形成されている例を示した。転送ゲート１１１は、縦型トランジスタで形成されている。すなわち、転送ゲート１１１は、縦型トランジスタトレンチ１１２が開口され、そこにＰＤ７１から電荷を読み出すための転送ゲート１１１が形成されている。
さらに、図示していないが、Ｓｉ基板１０２の表面側にはリセットトランジスタ７４、増幅トランジスタ７５、選択トランジスタ７６等の画素トランジスタが形成されている。
画素１０１の大きさとしては、例えば、横幅１ｕｍ、深さ３ｕｍとすることができる。横幅は、例えば、図５において、画素分離領域１０３の中央と画素群分離領域１０５の中央の間の距離とすることができ、この距離を、一例として１ｕｍとすることができる。深さは、例えば、図５において、Ｓｉ基板１０２の厚さとすることができ、この厚さを、一例として３ｕｍとすることができる。
また、ＰＤ７１内に物理的に加工形成された櫛形構造の１櫛の厚さは、２００ｎｍ（０．２ｕｍ）とすることができる。１櫛の厚さは、ｐｎ接合領域１０４の下辺から上辺までの厚さ、換言すれば、画素分離領域１０３の横方向の突起部分の物理的に加工された厚さ、さらに換言すれば、その加工された部分に充填されているポリシリコンの厚さであり、この厚さを、一例として、２００ｎｍにすることができる。
また、図５では、櫛形構造の部分は、３櫛である、換言すれば、３個の突起がある場合を示したが、この突起の数は、３個に限らず、他の個数であってももちろん良い。後述するように、画素１０１の大きさ、換言すれば、Ｓｉ基板１０２の厚さに応じた個数とすることができる。すなわち、Ｓｉ基板１０２が薄い場合、櫛形構造の部分の突起の数は少なく、Ｓｉ基板１０２が厚い場合、櫛形構造の部分の突起の数は多く形成するようにすることができる。
図５に示したように、画素分離領域１０３は、縦方向の中心（画素間の中心）から、図中左右方向に、それぞれ突起を有する形状とされている。換言すれば、画素分離領域１０３は、画素１０１－１と画素１０１－２に、それぞれ突起を有する形状とされている。また、突起は、横方向において、直線形状となるように形成されている。
画素分離領域１０３の櫛形構造の部分の突起の表面には、ｐｎ接合領域１０４が形成されている。このｐｎ接合領域１０４は、不純物濃度が１０１７乃至１０１８／ｃｍ３程度の領域とされている。またｐｎ接合領域１０４は、固相拡散やプラズマドーピングで形成される。
なお不純物注入法（イオンインプラテーション）によってｐｎ接合領域１０４を形成することもできるが、不純物注入法で形成した場合、画素１０１の深さ方向に対して、濃度勾配を有する。例えば、図５に示した画素１０１ａにおいて、３個の突起を、図中上から順に第１の突起、第２の突起、第３の突起とした場合、第１の突起のｐｎ接合領域１０４の濃度、第２の突起のｐｎ接合領域１０４の濃度、第３の突起のｐｎ接合領域１０４の濃度が、それぞれ異なる可能性がある。
また、不純物注入法によりｐｎ接合領域１０４を形成した場合、第１の突起と第３の突起は、画素内での深さが異なるため、第１の突起のｐｎ接合領域１０４の濃度と第３の突起のｐｎ接合領域１０４の濃度との濃度差が大きくなる可能性がある。
また、深い側にある突起にあるｐｎ接合領域１０４を形成するときは、高エネルギーでの注入を行う必要があり、深い側にある突起にあるｐｎ接合領域１０４の形成は、浅い型にある突起のｐｎ接合領域１０４を形成するときに比べると形成が困難である。
これらのことから不純物注入法によりｐｎ接合領域１０４を形成した場合、所望とする濃度で均一なｐ型領域やｎ型領域を形成するのが困難であり、急峻なｐｎ接合を形成することが難しく、十分な感度向上の実現が困難である。
固相拡散やプラズマドーピングによりｐｎ接合領域１０４を形成した場合、画素の深さ方向に対して、濃度勾配をほぼ均一にすることができる。この場合、第１の突起のｐｎ接合領域１０４の濃度、第２の突起のｐｎ接合領域１０４の濃度、第３の突起のｐｎ接合領域１０４の濃度を、ほぼ均一に形成することができる。
よって、固相拡散やプラズマドーピングによりｐｎ接合領域１０４を形成することで、所望とする濃度で均一なｐ型領域やｎ型領域を形成することができ、急峻なｐｎ接合領域とすることができるため、十分な感度向上を実現することができる。
図５に示した画素１０１ａは、画素分離領域１０３がｐ型、そのｐ型の画素分離領域１０３の周りにｐｎ接合領域１０４が形成され、そのｐｎ接合領域１０４の周りは、ｎ型のＳｉ基板１０２とされている。画素分離領域１０３に負バイアス(例えば、－２Ｖ)を印加し、Ｓｉ基板１０２側をゼロバイアスに設定することで、ｐからｎへの急峻な電界勾配をつけることができ、電荷蓄積容量を向上させることができる。
ＰＤ７１で発生した電荷は、ｐ型領域からｎ型領域に運ばれ、縦型トランジスタ１１２、転送ゲート１１１を介して、フローティングディフュージョン(図５では不図示)領域に転送される。図５では、電子を“ｅ”で表し、その動きを矢印で示してある。
ここでは、電子が読み出される場合の構成を示したが、正孔(ホール)が読み出される構成であっても良い。図６に、正孔を読み出すときの画素１０１ａの構成を示す。正孔を読み出す画素１０１ａと、図５に示した電子を読み出す画素１０１ａの構成は同じであるが、画素分離領域１０３が、ｎ型の不純物領域で形成され、Ｓｉ基板１０２が、ｐ型の不純物領域で形成されている点が異なる。
また、正孔を読み出す画素１０１ａの場合、画素分離領域１０３には、正バイアス（例えば、＋２Ｖ）が印加される点が異なる。Ｓｉ基板１０２は、ゼロバイアスに印加されている。このような構成とすることで、ＰＤ７１で発生した正孔は、ｎ型領域からｐ型領域に運ばれ、縦型トランジスタ１１２、転送ゲート１１１を介して、フローティングディフュージョン(図６では不図示)領域に転送される。図６では、正孔(ホール)を“ｈ”で表し、その動きを矢印で示してある。
以下の説明では、図５に示した画素１０１ａのように、電子を読み出す構成を例に挙げて説明を続けるが、図６に示した画素１０１ａのように、正孔を読み出す構成に対しても、本技術を適用できる。
ここで、図７を参照して、画素分離領域１０３の突起の部分について説明を加える。以下の説明においては、画素分離領域１０３の突起部を、凸部１３１と記述する。
凸部１３１は、基準とする面、以下、基準面と記述する面を、どこにするかにより凸部になる場合と凹部になる場合がある。また凸部１３１には、ｐｎ接合領域１０４が形成されているため、ｐｎ接合領域１０４は、凹凸構造を有する領域であると換言できる。この凹凸構造は、Ｓｉ基板１０２内に形成されている。よって、基準面としては、Ｓｉ基板１０２の所定の面とすることができ、ここでは、Ｓｉ基板１０２の一部を基準面とした場合を例に挙げて説明を続ける。
図７は、凸部１３１の付近を拡大した図である。凸部１３１のうち、凸部１３１のｐｎ接合領域１０４と境界部分であり、画素分離領域１０３側に近い面を、右側面１３１－１とする。また、凸部１３１のうち、凸部１３１のｐｎ接合領域１０４と境界部分であり、Ｓｉ基板１０２に近い面を左側面１３１－２とする。
基準面Ａを、右側面１３１－１が形成されている位置の面であるとし、基準面Ｃを、左側面１３１－２が形成されている位置の面であるとする。また基準面Ｂを、基準面Ａと基準面Ｃの間の位置にある面であるとし、換言すれば右側面１３１－１と左側面１３１－２の間の位置にある面であるとする。
基準面Ａを基準とした場合、凸部１３１の形状は、基準面Ａに対して凸部がある形状となる。すなわち、基準面Ａを基準とした場合、その基準面Ａ（＝右側面１３１－１）に対して、左側に張り出した位置に左側面１３１－２が位置し、凸部１３１は、凸部が形成されている領域となる。
基準面Ｃを基準とした場合、凸部１３１の形状は、基準面Ｃに対して凹部がある形状となる。すなわち、基準面Ｃを基準とした場合、その基準面Ｃ（＝左側面１３１－２）に対して、右側に窪んだ位置に右側面１３１－１が位置し、凸部１３１は、凹部が形成されている領域となる。
基準面Ｂを基準とした場合、凸部１３１の形状は、基準面Ｂに対して凹部と凸部がある形状となる。すなわち、基準面Ｂを基準とした場合、その基準面Ｂ（＝右側面１３１－１と左側面１３１－２の中間の位置にある面）に対して、左側に張り出した位置に左側面１３１－２が位置し、凸部１３１は、凸部が形成されている領域と言える。
一方で、基準面Ｂを基準とした場合、その基準面Ｂに対して、右側に窪んだ位置に右側面１３１－１が位置し、凸部１３１は、凹部が形成されている領域とも言える。
このように、凸部１３１は、画素１０１の断面視において、基準面をどこに設定するかにより、凹部で形成されている領域、凸部で形成されている領域、または凹部と凸部で形成されている領域と表すことができる領域である。
以下の説明においては、凸部１３１は、基準面Ａ、すなわち、右側面１３１－１を基準面としたときを例に挙げて説明を行い、凸部が形成されている領域であるとして説明を続ける。
図７に示したように、画素分離領域１０３の凸部１３１の側面には、換言すれば、凸部１３１と接するＳｉ基板１０２には、ｐｎ接合領域１０４が形成されている。ＰＤ７１内には、複数の凸部１３１が形成されているため、ＰＤ７１内には、凸形状のｐｎ接合領域１０４が複数形成されていることになる。このように、ＰＤ７１内に、複数の凸形状のｐｎ接合領域１０４が形成されていることで、ＰＤ７１の電荷蓄積容量を増大させることができる。
ＰＤ７１の電荷蓄積容量が増大することについて、図８を参照して説明する。図８のＡは、仮に凸部１３１’（以下、本実施の形態を適用した凸部１３１と区別を付けるためにダッシュを付して記述する）全体がｐｎ接合領域１０４’であった場合のｐｎ接合領域１０４’の面積を表し、図８のＢは、本技術を適用し、凸部１３１の周りにｐｎ接合領域１０４を形成した場合のｐｎ接合領域１０４の面積を表す図である。
図８のＡに示したように、ｐｎ接合領域１０４’の横の長さが長さａ(単位はｎｍ、以下同様)、縦の長さが長さｂであった場合、ｐｎ接合領域１０４’の大きさ（面積）は、ａｂとなる。
一方、図８のＢに示したように、凸部１３１の周りにｐｎ接合領域１０４が形成される場合、ｐｎ接合領域１０４は、長さａの２辺と長さｂの１辺から構成されるため、ｐｎ接合領域１０４の面積は、２ａ＋ｂとなる。
例えば、ａ＝２、ｂ＝１である場合、ｐｎ接合領域１０４’の面積＝ａｂ＝２となり、ｐｎ接合領域１０４の面積＝２ａ＋ｂ＝５となる。また例えば、ａ＝４、ｂ＝２である場合、ｐｎ接合領域１０４’の面積＝ａｂ＝８となり、ｐｎ接合領域１０４の面積＝２ａ＋ｂ＝１０となる。
いずれの場合も、図８のＢに示した本技術を適用した場合のｐｎ接合領域１０４の面積の方が、図８のＡに示した本技術を適用していない場合のｐｎ接合領域１０４’の面積よりも大きくなる。ｐｎ接合領域１０４は、急峻な濃度変化のあるｐｎ接合であり、そのようなｐｎ接合領域１０４の面積を大きくすることができることで、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
＜画素の製造について＞
次に、画素１０１ａの製造、特に凸部１３１とｐｎ接合領域１０４の製造について、図９、図１０を参照して説明する。
工程Ｓ１１において、Ｓｉ基板１０２に、所定の大きさの縦方向の溝が形成される。Ｓｉ基板１０２としては、例えば、Ｓｉ(１１１)基板が用いられる。Ｓｉ基板１０２上に、形成したい溝の幅で開口されたレジスト（ＰＲ）マスク２０１が塗布され、ＣＦ系の混合ガスが用いられ、低ダメージでドライエッチングが行われる。溝の幅として、ＰＲマスク２０１に開口される幅は、例えば、２００ｎｍとすることができる。
工程Ｓ１２において、縦方向の溝が形成された後、ＰＲマスク２０１が除去される。ＰＲマスク２０１が除去された後、Ｓｉ基板１０２上に、ＳｉＯ２膜が、例えば、ＣＶＤ（Chemical Vapor Deposition）で成膜される。さらに、エッチバックされ、Ｓｉ面が露出される。この状態は、縦方向の溝内には、ＳｉＯ２膜が残っている状態である。
溝内のＳｉＯ２膜を所定の厚さにするために、ＰＲマスクを用いて、またＳｉＯ２のみをエッチングできるＣＦ系の混合ガスを用いて、ＳｉＯ２膜が所定の膜厚になるまでエッチングされる。例えば、図９の工程Ｓ１２のところに示したように、所定の膜厚のＳｉＯ２膜２０２が溝内の底部に成膜される。このＳｉＯ２膜２０２の膜厚は、例えば５００ｎｍとすることができる。
工程Ｓ１３において、Ｓｉ基板１０２上にＰＲマスクまたは有機膜が成膜される。成膜後、エッチバックされ、Ｓｉ基板１０２が露出される。この状態は、溝内には、ＰＲマスクまたは有機膜が残っている状態である。ここでは、有機膜が成膜されるとして説明を続ける。
溝内の有機膜を所定の厚さにするために、ＰＲマスクを用いて、また有機膜のみをエッチングできるガスを用いて、有機膜が所定の膜厚になるまでドライエッチングされる。例えば、図９の工程Ｓ１３のところに示したように、所定の膜厚の有機膜２０３が溝内のＳｉＯ２膜２０２上に成膜される。この有機膜２０３の膜厚は、例えば２００ｎｍとすることができる。
工程Ｓ１４において、ＳｉＯ２膜２０２と有機膜２０３が繰り返し形成されることで、溝内が埋められる。すなわち、工程Ｓ１２と工程Ｓ１３の工程が繰り返されることで、ＳｉＯ２膜２０２と有機膜２０３が繰り返し形成され、溝内に、ＳｉＯ２膜２０２と有機膜２０３が交互に積層される。
工程Ｓ１５において、ＳｉＯ２膜２０２と有機膜２０３が交互に積層された多層膜に、縦方向の溝が形成される。ＰＲマスクが用いられ、工程Ｓ１１において形成した縦方向の溝よりも細い幅、例えば、１５０ｎｍの幅の溝がドライエッチングで形成される。
工程Ｓ１６（図１０）において、アッシングを行うことで、有機膜２０３が除去される。図１０の工程Ｓ１６のところに示したように、有機膜２０３が除去されることで、溝の側壁には、ＳｉＯ２膜２０２のみが残っている状態となる。
工程Ｓ１７において、縦方向の溝の側壁に残っているＳｉＯ２膜２０２をマスクとしたエッチングが行われる。工程Ｓ１７においては、ＫＯＨ（水酸化カリウム）などのアルカリ水溶液を用いたウェットエッチングが行われる。このエッチングにより、Ｓｉ基板１０２が横方向に選択的にエッチングされる。
このようなエッチングが行われることで、凸部１３１となる横方向の溝が形成される。この横方向の溝は、例えば６００ｎｍ程度の大きさで形成することができる。
工程Ｓ１８において、縦方向の溝内の側壁にあるＳｉＯ２膜２０２が、例えば、フッ酸などの溶液が用いられて除去される。
工程Ｓ１９において、ボロンやリンを固相拡散することで、Ｓｉ基板１０２にｐｎ接合領域１０４が形成される。または、プラズマドーピングで、Ｓｉ基板１０２中にボロンやリンを拡散させることで、ｐｎ接合領域１０４が形成される。
固相拡散によりｐｎ接合領域１０４を形成する場合、開口された溝の内側にｎ型の不純物であるＰ（リン）を含むＳｉＯ２膜が成膜される。この成膜により、縦方向の溝と横方向の溝のそれぞれの側壁に、ＳｉＯ２膜が成膜される。ＳｉＯ２膜が成膜されてから熱処理、例えば、１０００℃のアニールを行い、ＳｉＯ２膜からＳｉ基板１０２側にＰ（リン）をドーピングさせる。
ドーピング後、成膜されていたＰを含むＳｉＯ２膜を除去してから、再び熱処理を行い、Ｐ（リン）をＳｉ基板７０の内部にまで拡散させることによって、現状の溝の形状、この場合、縦方向と横方向に形成されている溝にセルフアラインされたｎ型の固相拡散層が形成される。
次に、溝の内側にｐ型の不純物であるＢ（ボロン）を含むＳｉＯ２膜が成膜されてから熱処理が行われ、ＳｉＯ２膜からＳｉ基板７０側にＢ（ボロン）が固相拡散されることにより、溝の形状にセルフアラインされたｐ型の固相拡散層が形成される。
この後、溝の内壁に成膜されているＢ（ボロン）を含むＳｉＯ２膜が除去される。
以上の工程を経ることにより、ｎ型の固相拡散層とｐ型の固相拡散層とから成るｐｎ接合領域１０４を、溝の形状に沿って、この場合、画素分離領域１０３の形に沿って形成することができる。
工程Ｓ２０において、空洞となっている縦方向の溝と横方向の溝に、ポリシリコンなどの所定の充填剤が充填される。
以上のようにして、低ダメージで、１画素内に、複数のｐｎ接合領域１０４が形成される。
＜第２の実施の形態における画素の構造＞
図１１は、第２の実施の形態における画素１０１ｂの構成例を示す図である。図１１に示した画素１０１ｂの基本的な構成は、図５に示した画素１０１ａと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１１に示した画素１０１ｂのＰＤ７１ｂの大きさが、図５に示した画素１０１ａのＰＤ７１ａ（以下、画素１０１ａのＰＤ７１は、ＰＤ７１ａと記述する）よりも大きく構成されている点が異なる。
再度図５に示した画素１０１ａを参照するに、画素１０１ａのＰＤ７１ａの深さ（図中、縦方向の長さ）は、例えば、３ｕｍ程度であり、画素分離領域１０３の櫛形構造の櫛の数、すなわち凸部１３１の数が３個である場合を例示した。これに対して、図１１に示した画素１０１ｂは、ＰＤ７１ｂの深さ（図中、縦方向の長さ）は、例えば、１０ｕｍ程度に構成されている。
ＰＤ７１ｂが深く構成されることで、画素分離領域１０３の櫛形構造の櫛の数、すなわち凸部１３１の数も増やすことができ、図１１に示したように、例えば５個形成することができる。凸部１３１が増えることで、凸部１３１の側面に形成されているｐｎ接合領域１０４も増えるため、電荷蓄積容量をより増大させることができる。
また、ＰＤ７１ｂが深く構成されることで、縦型トランジスタ１１２ｂも、より深く形成される。例えば、ＰＤ７１ｂが１０ｕｍ程度に構成される場合、縦型トランジスタ１１２ｂは、９．５ｕｍ程度に構成される。なお、入射光側の表層に発生した電子を漏れなく抜き取れる構成であれば、縦型トランジスタ１２ｂの深さは、ここに例示した値で無くても良い。
このように、深いＰＤ７１ｂは、例えば、赤外線などの波長が長い光を受光する撮像素子に適用して好適である。図１１では、ＣＦ１０８は、Ｇ（緑）とＲ（赤）である場合を例示にしたが、受光したい色に適したカラーフィルタとされる。
第２の実施の形態における画素１０１ｂにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
＜第３の実施の形態における画素の構造＞
図１２は、第３の実施の形態における画素１０１ｃの構成例を示す図である。図１２に示した画素１０１ｃの基本的な構成は、図５に示した画素１０１ａと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１２に示した画素１０１ｃのＰＤ７１ｃの大きさが、図５に示した画素１０１ａのＰＤ７１ａよりも小さく構成されている点が異なる。
図１２に示した画素１０１ｃは、ＰＤ７１ｃの深さ（図中、縦方向の長さ）が浅く形成されているため、画素分離領域１０３の櫛形構造の櫛の数、すなわち凸部１３１の数が少なく形成されている。図１２では１個の凸部１３１が形成されている例を示した。また、ＰＤ７１ｃが浅く構成されることで、縦型トランジスタ１１２を形成しなくても良い構造とすることができる。図１２に示した画素１０１ｃは、転送トランジスタは、転送ゲート１１１ｃから構成され、縦型トランジスタ１１１がない構成とされている。
このように、ＰＤ７１ｃを浅く形成することで、画素１０１ｃを低背化することができる。ＰＤ７１ｃを浅く形成すると、画素分離領域１０３の櫛形構造の櫛の数（凸部１３１の数）が少なくなる可能性があるが、図８を参照して説明したように、ｐｎ接合領域１０４の面積は、本技術を適用していないＰＤ７１の場合より大きくすることができる。
よって、第３の実施の形態における画素１０１ｃにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
＜第４の実施の形態における画素の構造＞
図１３は、第４の実施の形態における画素１０１ｄの構成例を示す図である。図１３に示した画素１０１ｄの基本的な構成は、図５に示した画素１０１ａと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１３に示した画素１０１ｄの画素分離領域１０３は、隣接する画素から漏れる光をより確実に遮光するための遮光壁３０１が追加された構成とされている点が、図５に示した画素１０１ａと異なる。
画素１０１ｄの画素分離領域１０３の縦方向の溝には、ポリシリコンと、遮光性を有する、例えばタングステン（Ｗ）といった金属またはＳｉＯ２などの酸化膜が充填されている。この遮光性を有する材料が充填されている部分は、隣接する画素からの迷光を遮光する遮光壁３０１として機能する。
遮光壁３０１は、Ｓｉ基板１０２と同程度または少し短い長さとされ、例えば、Ｓｉ基板１０２が３ｕｍ程度の深さで形成されている場合、遮光壁３０１は、３ｕｍ以下の長さ、例えば、２．７ｕｍ程度の長さで形成されているようにすることができる。なお、混色を効果的に防ぐことができれば、遮光壁３０１の長さは、ここで一例として挙げた数値以外であってももちろん良い。
このように、遮光壁３０１を設けることで、画素間の混色をより抑制することができる。また、第４の実施の形態における画素１０１ｄにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
なお、ここでは、第１の実施の形態における画素１０１ａに遮光壁３０１を設けた場合を例に挙げて説明したが、第２の実施の形態における画素１０１ｂに遮光壁３０１を設けた構成とすることもできるし、第３の実施の形態における画素１０１ｃに遮光壁３０１を設けた構成とすることもできる。
＜第５の実施の形態における画素の構造＞
図１４は、第５の実施の形態における画素１０１ｅの構成例を示す図である。図１４に示した画素１０１ｅの基本的な構成は、図１３に示した画素１０１ｄと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１４に示した画素１０１ｅの画素分離領域１０３は、図１３に示した実施の形態における画素１０１ｄの画素群分離領域１０５に、遮光壁３１１を追加した点が異なり、他の部分は同様である。
画素１０１ｅの画素群分離領域１０５ｅには、例えばタングステン（Ｗ）といった金属またはＳｉＯ２などの酸化膜が充填されている。この遮光性を有する材料が充填されている部分は、隣接する画素群の画素からの迷光を遮光する遮光壁３１１として機能する。
画素群分離領域１０５ｅが、例えば、不純物を注入することで形成された領域である場合、そのような不純物領域を残し、その不純物領域内に、遮光壁３１１を形成しても良い。または、第６の実施の形態として後述する画素１０１ｆのように、画素群分離領域１０５は遮光壁３１１（図１５では遮光壁３２１）で形成されているようにしても良い。
遮光壁３１１は、Ｓｉ基板１０２よりも少し短い長さ、例えば、Ｓｉ基板１０２が３ｕｍ程度の深さで形成されている場合、遮光壁３１１は、例えば、２．７ｕｍ程度の長さで形成することができる。なお、混色を効果的に防ぐことができれば、遮光壁３１１の長さは、ここで一例として挙げた数値以外であってももちろん良い。
このように、遮光壁３１１を設けることで、画素間（画素群）の混色をより抑制することができる。また、第５の実施の形態における画素１０１ｅにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
なお、ここでは、第４の実施の形態における画素１０１ｄに遮光壁３１１を設けた場合を例に挙げて説明したが、第１乃至第３の実施の形態における画素１０１ａ乃至１０１ｃのいずれかに遮光壁３１１を設けた構成とすることもできる。すなわち、画素分離領域１０３には、遮光壁３１１を設けられてない画素１０１に対して、画素群分離領域１０５に遮光壁３１１を設けた構成とすることも可能である。
＜第６の実施の形態における画素の構造＞
図１５は、第６の実施の形態における画素１０１ｆの構成例を示す図である。図１５に示した画素１０１ｆの基本的な構成は、図１４に示した画素１０１ｅと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１５に示した画素１０１ｆの画素群分離領域１０５は、遮光壁３２１のみで形成されている点が、図１４に示した画素１０１ｄと異なる。画素１０１ｆにおいては、画素群分離領域１０５は、例えばタングステン（Ｗ）といった金属またはＳｉＯ２などの酸化膜で形成されている。この遮光性を有する材料が充填されているため、隣接する画素からの迷光を遮光する遮光壁３２１として機能する。
また、図１５に示した画素１０１ｆの画素分離領域１０３の縦方向には、画素１０１ｅ（図１４）と同じく、遮光壁３０１が形成されている。さらに、画素１０１ｆの画素分離領域１０３の櫛形構造の光入射面側から一番深い側（光入射面側とは逆面であり配線層側）に形成されている櫛（凸部）の部分には、遮光層３２２が形成されている。この遮光層３２２も、遮光壁３０１と同じく、例えばタングステン（Ｗ）といった金属またはＳｉＯ２などの酸化膜で形成され、遮光する機能を有し、配線層側に漏れ出す光を遮光する。
画素１０１ｆのＰＤ７１は、図１５に示したように、断面視において、光入射面側以外の３辺には、遮光壁３０１、遮光壁３２１、遮光層３２２がそれぞれ形成されている。よって、隣接する画素からの迷光を遮光することができ、混色による影響を低減させることができる。
また、図１５に矢印で示したように、遮光壁により光が反射されることで、遮光壁が無い場合に隣接する画素や配線層側に漏れる光を、ＰＤ７１内に入射させることができ、ＰＤ７１に入射される入射光量を増大させることができる。
図１５を参照するに、例えば、画素１０１ｆ－２に斜め方向から入射してきた入射光は、画素１０１ｆ－１に漏れることなく、遮光壁３０１により遮光されるとともに、遮光壁３０１により反射され、画素１０１ｆ－２内に反射される。遮光壁３０１で反射された反射光は、さらに、遮光層３２２により、配線層側に漏れることなく、画素１０１ｆ－２内に反射される。
このような遮光壁（遮光層）により、入射光が反射されることで、その反射光も、ＰＤ７１内（ｐｎ接合領域１０４）に取り込むことが可能となる。よって、斜入射特性を向上させるとともに、入射光の光路長を稼ぐことができ、検出感度も向上させることができ、受光量を増大させることが可能となる。
また、第６の実施の形態における画素１０１ｆにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
＜第７の実施の形態における画素の構造＞
図１６は、第７の実施の形態における画素１０１ｇの構成例を示す図である。図１６に示した画素１０１ｇの基本的な構成は、図５に示した画素１０１ａと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１６に示した画素１０１ｇの画素分離領域４０１には、透明な材料（光が透過する材料）が充填されている点で、図５に示した画素１０１ａと異なる。画素分離領域４０１に充填されている透明な材料としては、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）等を用いることができる。
図５に示した画素１０１ａを再度参照するに、画素１０１ａの画素分離領域１０３は、材料として例えばポリシリコンが充填されている。ＯＣＬ１０９側から入射してきた光の一部はポリシリコンで吸収され、凸部１３１に形成されたｐｎ接合領域１０４に到達する光量が低減してしまう可能性がある。
図１６に示した画素１０１ｇによれば、画素１０１ａの画素分離領域４０１には、透明な材料が充填されているため、ＯＣＬ１０９側から入射してきた光は、画素分離領域４０１を透過し、凸部１３１に形成されたｐｎ接合領域１０４に到達することができる。よって、ｐｎ接合領域１０４に到達する光量を増やすことができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
第７の実施の形態の画素１０１ｇに、第２の実施の形態の画素１０１ｂ（図１１）を適用し、凸部１３１の数を増やしても良い。また、第７の実施の形態の画素１０１ｇに、第３の実施の形態の画素１０１ｃ（図１２）を適用し、凸部１３１の数を少なくし、縦型トランジスタ１１２を形成しない構成としても良い。
＜第８の実施の形態における画素の構造＞
図１７は、第８の実施の形態における画素１０１ｈの構成例を示す図である。図１７に示した画素１０１ｈの基本的な構成は、図１６に示した画素１０１ｇと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１７に示した画素１０１ｈの画素分離領域４０１は、隣接する画素から漏れる光を確実に遮光するための遮光壁４１１が追加された構成とされている点が、図１６に示した画素１０１ｇと異なる。
画素１０１ｈの画素分離領域４０１の縦方向の溝には、透明な材料（以下、ＩＴＯを例に挙げて説明を続ける）と、遮光性を有する、例えばタングステン（Ｗ）といった金属またはＳｉＯ２などの酸化膜が充填されている。この遮光性を有する材料が充填されている部分は、隣接する画素からの迷光を遮光する遮光壁４１１として機能する。
遮光壁４１１は、Ｓｉ基板１０２と同程度または少し短い長さ、例えば、Ｓｉ基板１０２が３ｕｍ程度の深さで形成されている場合、遮光壁４１１も、３ｕｍ以下の長さ、例えば、２．７ｕｍ程度の長さで形成することができる。なお、混色を効果的に防ぐことができれば、遮光壁４１１の長さは、ここで一例として挙げた数値以外であってももちろん良い。
このように画素分離領域４０１を、透明な材料を用いて構成した場合、隣接する画素への光の漏れ込みが増す可能性があるが、遮光壁４１１を設けることで、画素間の混色を抑制することができ、画素内では、電荷蓄積容量を増やすことができる。
また、第８の実施の形態における画素１０１ｈにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
＜第９の実施の形態における画素の構造＞
図１８は、第９の実施の形態における画素１０１ｉの構成例を示す図である。図１８に示した画素１０１ｉの基本的な構成は、図１７に示した画素１０１ｈと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１８に示した画素１０１ｉの画素分離領域１０３は、図１７に示した実施の形態における画素１０１ｈの画素群分離領域１０５に、遮光壁４２１を追加した点が異なり、他の部分は同様である。
画素１０１ｉの画素群分離領域１０５ｉには、例えばタングステン（Ｗ）といった金属またはＳｉＯ２などの酸化膜が充填されている。この遮光性を有する材料が充填されている部分は、隣接する画素からの迷光を遮光する遮光壁４２１として機能する。
画素群分離領域１０５ｉが、例えば、不純物を注入することで形成された領域である場合、そのような不純物領域を残し、その不純物領域内に、遮光壁４２１を形成しても良い。
遮光壁４２１は、Ｓｉ基板１０２よりも少し短い長さ、例えば、Ｓｉ基板１０２が３ｕｍ程度の深さで形成されている場合、遮光壁４２１は、例えば、２．７ｕｍ程度の長さで形成することができる。なお、混色を効果的に防ぐことができれば、遮光壁４２１の長さは、ここで一例として挙げた数値以外であってももちろん良い。
このように、遮光壁４１１と遮光壁４２１を設けることで、画素間と画素群間の混色を抑制することができる。また、画素分離領域４０１をＩＯＴなどの透明な材料で形成することで、入射光をより受光させることができる。
また、第９の実施の形態における画素１０１ｉにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
＜第１０の実施の形態における画素の構造＞
図１９は、第１０の実施の形態における画素１０１ｊの構成例を示す図である。図１９に示した画素１０１ｊの基本的な構成は、図１８に示した画素１０１ｉと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図１９に示した画素１０１ｊの画素群分離領域１０５は、遮光壁４３１のみで形成されている点が、図１８に示した画素１０１ｈと異なる。画素１０１ｊにおいては、画素群分離領域１０５は、例えばタングステン（Ｗ）といった金属またはＳｉＯ２などの酸化膜で形成されている。この遮光性を有する材料が充填されているため、隣接する画素群の画素からの迷光を遮光する遮光壁４３１として機能する。
また、図１９に示した画素１０１ｊの画素分離領域４０１の縦方向には、画素１０１ｉ（図１８）と同じく、遮光壁４１１が形成されている。さらに、画素１０１ｊの画素分離領域４０１の櫛形構造の光入射面側から一番深い側（光入射面側とは逆面であり配線層側）に形成されている櫛（凸部）の部分には、遮光層４３２が形成されている。この遮光層４３２も、遮光壁４１１と同じく、例えばタングステン（Ｗ）といった金属またはＳｉＯ２などの酸化膜で形成され、遮光する機能を有し、配線層側に漏れ出す光を遮光する。
画素１０１ｊのＰＤ７１は、図１９に示したように、断面視において、光入射面側以外の３辺には、遮光壁４１１、遮光壁４３１、遮光層４３２がそれぞれ形成されている。よって、画素分離領域４０１を透明な材料で構成しても、隣接する画素からの迷光を遮光することができ、混色による影響を低減させることができる。
また、図１５に示した画素１０１ｆと同じく、遮光壁や遮光層により光が反射されることで、遮光壁や遮光層が無い場合に隣接する画素や配線層側に漏れる光を、ＰＤ７１内に入射させることができ、ＰＤ７１に入射される入射光量を増大させることができる。
例えば、画素１０１ｊ－２に斜め方向から入射してきた入射光は、画素１０１ｊ－１に漏れることなく、遮光壁４１１により遮光されるとともに、遮光壁４１１により反射され、画素１０１ｊ－２内に反射される。遮光壁４１１で反射された反射光は、さらに、遮光層４３２により、配線層側に漏れることなく、画素１０１ｊ－２内に反射される。
このような遮光壁や遮光層により、入射光が反射されることで、その反射光も、ＰＤ７１内（ｐｎ接合領域１０４）に取り込むことが可能となる。よって、斜入射特性を向上させるとともに、入射光の光路長を稼ぐことができ、検出感度も向上させることができ、受光量を増大させることが可能となる。
また、第１０の実施の形態における画素１０１ｊにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
＜第１１の実施の形態における画素の構造＞
図２０は、第１１の実施の形態における画素１０１ｋの構成例を示す図である。図２０に示した画素１０１ｋの基本的な構成は、図１９に示した画素１０１ｊと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図２０に示した画素１０１ｋは、カラーフィルタ１０８とＯＣＬ１０９の代わりにプラズモンフィルタ５０１を備えた構成とされている点が、図１９に示した画素１０１ｊと異なり、他の点は同様である。
プラズモンフィルタ５０１は、所定の狭い波長帯域（狭帯域）の狭帯域光を透過する光学フィルタである。またプラズモンフィルタ５０１は、例えば、アルミニウム等の金属製の薄膜を用いた金属薄膜フィルタの一種であり、表面プラズモンを利用した狭帯域フィルタである。
図２０では、グレーティング構造のプラズモンフィルタ５０１の断面視を図示してある。グレーティング構造のプラズモンフィルタ５０１は、金属の薄膜であり、グレーティング構造（数１０乃至１００ｎｍ程度）のものを用いることができる。グレーティング構造のプラズモンフィルタ５０１は、グレーティング構造のサイズにより、選択される（透過される）波長が設定される。
グレーティング構造のプラズモンフィルタ５０１は、表面に入射光の定在波が発生し、発生した定在波が、貫通している孔から、フォトダイオード７１側に通過するような構成とされている。プラズモンフィルタ５０１に形成されている孔は、例えば、径が１００ｎｍ程度とすることができる。
例えば、図１９に示した画素１０１ｊのように、カラーフィルタ１０８とＯＣＬ１０９を備える場合、カラーフィルタ１０８とＯＣＬ１０９の厚みは、１乃至２ｕｍ程度の膜厚となるが、プラズモンフィルタ５０１は、１乃至２ｕｍ以下の膜厚で形成することができるため、画素を低背化することができる。
また、低背化により、さらに混色を抑制することができる。また、孔の位置をｐｎ接合領域１０４が形成されている領域に設けることで、効率的に、入射光をｐｎ接合領域１０４に導くことができ、感度をより向上させることができる。
ここでは、グレーティング構造のプラズモンフィルタ５０１を例に挙げて説明したが、プラズモンフィルタ５０１として、ホールアレイ構造、ドットアレイ構造、ブルズアイ（Bull’s eye）と称される形状の構造を適用することもできる。
また、ここでは、第１０の実施の形態の画素１０１ｊに対して、プラズモンフィルタ５０１を適用した場合を例に挙げて説明したが、第１乃至第９の実施の形態における画素１０１ａ乃至ｉに対して、プラズモンフィルタ５０１を適用した構成とすることもできる。
第１１の実施の形態における画素１０１ｋにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
＜第１２の実施の形態における画素の構造＞
図２１は、第１２の実施の形態における画素１０１ｍの構成例を示す図である。図２１に示した画素１０１ｍの基本的な構成は、図５に示した画素１０１ａと同様なため、同様の部分には同様の符号を付し、説明は省略する。
図２１に示した画素１０１ｍは、受光領域６０１とメモリ領域６０２を有する点が、図５に示した画素１０１ａと異なる。受光領域６０１は、ＯＣＬ１０９側から入射された光を受光し、電荷を蓄積する領域である。メモリ領域６０２は、受光領域６０１に蓄積された電荷を一時的に保持する。このような受光領域６０１とメモリ領域６０２を設けることで、グローバルシャッタ機能を付加させることが可能となる。
グローバルシャッタ機能によれば、メモリ領域６０２に全画素同時読み出しを行った後、順次読み出しが可能となるため、露光タイミングを各画素共通にすることができ、画像のゆがみを抑制することができる。
画素１０１ｍは、受光領域６０１とメモリ領域６０２を１画素内に有する構成とされ、１画素を受光領域６０１とメモリ領域６０２を分離するために、受光領域６０１とメモリ領域６０２との間に遮光層６０３が設けられている。
遮光層６０３は、画素１０１ｍを上下方向で分離する位置に形成されている。図２１に示した画素１０１ｍは、凸部１３１－１乃至１３１－３を有し、凸部１３１－２の位置に、遮光層６０３が形成されている。
遮光層６０３は、画素分離領域１０３の凸部１３１－２の部分に、タングステン（Ｗ）や酸化膜が充填されることで形成される。遮光層６０３は、光を遮光する機能を有するとともに、受光領域６０１からメモリ領域６０２に電荷が漏れることがないように防ぐ機能を有する。そのような機能を実現できる材料であれば、遮光層６０３の材料として用いることができる。
画素１０１ｍは、受光領域６０１に蓄積された電荷を、メモリ領域６０２に転送するための縦型トランジスタ１１１ｍを有する。また、縦型トランジスタ１１１ｍにより読み出された電荷は、書き込みゲート６１１によりメモリ領域６０２に書き込まれる。メモリ領域６０２に書き込まれた電荷（蓄積された電荷）は、読み出しゲート６１２により読み出され、増幅トランジスタ７５（図３）に転送される。
画素１０１ｍのメモリ領域６０２には、ｐｎ接合領域６２１が書き込みゲート６１１と読み出しゲート６１２が形成されている領域付近に形成され、メモリ領域６０２の電荷保持能力を維持、向上させることができるように構成されている。
ここでは、第１の実施の形態の画素１０１ａに対して、第１２の実施の形態を組み合わせ、１画素に受光領域６０１とメモリ領域６０２を備える構成を例に挙げて説明したが、第１２の実施の形態と第２乃至第１１の実施の形態のいずれかと組み合わせ、画素１０１ｂ乃至ｋを、受光領域６０１とメモリ領域６０２を備える構成とすることもできる。
第１２の実施の形態における画素１０１ｍにおいても、第１の実施の形態における画素１０１ａと同じく、急峻な濃度変化のあるｐｎ接合領域１０４の面積を大きくすることができ、受光領域６０１の電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。また、受光領域６０１とメモリ領域６０２を備えることで、グローバルシャッタ機能を実現でき、ゆがみが抑制された画像を撮影することが可能となる。
＜第１３の実施の形態における画素の構造＞
図２２は、第１３の実施の形態における画素１０１ｎの構成例を示す図である。
第１３の実施の形態における画素１０１ｎは、上記した櫛形構造のＰＤ（以下、櫛形ＰＤと記述）と櫛形構造を適用していないＰＤ（以下、非櫛形ＰＤと記述）があり、この異なる形状の２画素で１画素群が形成されている。
図２２では、図中左側に示した画素１０１ｎ－１が、非櫛形ＰＤ７１ｎ－１で形成され、図中右側に示した画素１０１ｎ－２が、櫛形ＰＤ７１ｎ－２で形成されている。非櫛形ＰＤ７１ｎ－１と櫛形ＰＤ７１ｎ－２の間は、画素分離領域１０３ｎ－１が形成されている。画素分離領域１０３ｎ－１は、遮光膜１０７と連続した構造とされ、例えば、タングステンや酸化膜で形成されている。
画素分離領域１０３ｎ－１は、非櫛形ＰＤ７１ｎ－１と櫛形ＰＤ７１ｎ－２との間で、電荷が漏れるようなことがないように、また、迷光を防ぐために設けられている。非櫛形ＰＤ７１ｎ－１と櫛形ＰＤ７１ｎ－２との間には、画素分離領域１０３ｎ－２も形成されている。この画素分離領域１０３ｎ－２は、第１の実施の形態における画素１０１ａの画素分離領域１０３と同じく、凸部１３１を有し、ポリシリコンなどの材料が充填された領域として構成されている。
このように、１画素群を、非櫛形ＰＤ７１ｎと櫛形ＰＤ７１ｎで構成することで、１画素群を構成する画素（この場合、２画素）を、異なる電荷蓄積容量の画素とすることができる。櫛形ＰＤ７１ｎは、非櫛形ＰＤ７１ｎと比較して、電荷蓄積容量が大きい。
このような電荷蓄積容量の違いを用いて、例えば、飽和しやすい色を受光する画素には、電荷蓄積容量が大きい櫛形ＰＤ７１ｎを用い、飽和しづらい色を受光する画素とし、非櫛形ＰＤ７１ｎを用いるような構成とすることができる。例えば、Ｒ（Red）画素、Ｇ（Green）画素、Ｂ（Blue）画素をベイヤ配列で配置した場合、Ｒ画素は、Ｇ画素やＢ画素と比べて飽和しやすいため、櫛形ＰＤ７１ｎで形成し、Ｇ画素とＢ画素は、非櫛形ＰＤ７１ｎで構成するようにすることができる。
ここでは、第１の実施の形態の画素１０１ａに対して、第１３の実施の形態を組み合わせ、非櫛形ＰＤ７１ｎと櫛形ＰＤ７１ｎで１画素群が構成されている例を挙げて説明したが、第１３の実施の形態と第２乃至第１２の実施の形態のいずれかと組み合わせ、画素１０１ｂ乃至ｎを、非櫛形ＰＤ７１ｎと櫛形ＰＤ７１ｎを備える構成とすることもできる。
＜第１４の実施の形態における画素の構造＞
図２３は、第１４の実施の形態における画素１０１ｐの構成例を示す図である。
上記した第１乃至第１２の実施の形態における画素１０１は、２画素で１画素群を構成し、その２画素が櫛型のｐｎ接合領域１０４を有する構成である場合を例に挙げて説明した。図２３に示すように、櫛型のｐｎ接合領域１０４を１画素１０１ｐで有する構成とすることも可能である。
図２３に示した画素１０１ｐのＰＤ７１ｐは、１画素内に、中心軸と、中心軸を中心として左右にそれぞれ凸部１３１ｐを有する櫛型形状のｐｎ接合領域１０４ｐを有する。このように、１画素１０１ｐ内に、櫛形形状のｐｎ接合領域１０４ｐを有することで、急峻な濃度変化のあるｐｎ接合領域１０４ｐの面積を大きくすることができ、電荷蓄積容量を増大させることができる。また、ダイナミックレンジを拡大することも可能となる。
図２４に示した画素１０１ｐは、第６の実施の形態における画素１０１ｆ（図１５）と同じく、配線層側（図中上側）に、遮光層３２２ｐが形成されている。また、上記した実施の形態では、画素群分離領域１０５に該当する部分には、画素間分離領域７０１が形成されている。この画素間分離領域７０１は、隣接する画素１０１ｐを分離するために形成され、タングステンや酸化膜などを材料として形成されている。このような構成により、斜入射特性を向上させることができ、入射光の光路長を稼ぐことができ、検出感度を向上させることができる。
第１乃至第１３の実施の形態における画素１０１ａ乃至１０１ｎを、第１４の実施の形態における画素１０１ｐのように、１画素として構成することも可能である。例えば、図２３に示した画素１０１ｐの画素分離領域１０３ｐの材料として、透明な材料、例えばＩＯＴが充填されるようにしても良い。
本技術によれば、急峻なｐｎ接合領域を、画素の深さ方向に複数形成できる。また、画素の深さ方向に、急峻なｐｎ接合領域が複数形成されていることで、電荷蓄積容量を増大させることができる。これらのことから、微細画素においても、感度を大幅に向上させることができる。また、ダイナミックレンジを拡大させることができる。
また、画素の深さ方向に、急峻なｐｎ接合領域が複数形成するとき、不純物注入で形成しないため、画素の深い位置でも、ｐｎ接合領域を容易に形成することができる。また、形成される複数のｐｎ接合領域のｐ型不純物やｎ型不純物の濃度を、均一に形成することができる。また、不純物注入で形成しないことで、不純物の注入時に発生する可能性がある基板へのダメージを軽減できるため、白点や白傷などの発生を抑制することができ、画質が劣化するようなことを防ぐことができる。
＜内視鏡手術システムへの応用例＞
また、例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
図２４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２４では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２５は、図２４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜移動体への応用例＞
また、例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２７は、撮像部１２０３１の設置位置の例を示す図である。
図２７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
本技術は以下のような構成も取ることができる。
（１）
基板と、
前記基板に設けられた第１の光電変換領域を含む第１の画素と、
前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域を含む第２の画素と、
前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられた第１の分離部と、
前記第１の画素と前記第２の画素を少なくとも含む画素群と、隣の画素群を分離する第２の分離部と
を備え、
前記第１の光電変換領域と前記第２の光電変換領域の少なくとも一方の光電変換領域には、前記第１の分離部の凸部が少なくとも１つあり、
前記凸部の側面には、ｐ型不純物領域とｎ型不純物領域が積層されている
撮像素子。
（２）
前記第１の分離部は、前記第１の光電変換領域側と前記第２の光電変換領域側に、それぞれ前記凸部を備える
前記（１）に記載の撮像素子。
（３）
前記第１の光電変換領域側の前記凸部と前記第２の光電変換領域側の前記凸部は、直線形状に形成されている
前記（２）に記載の撮像素子。
（４）
前記第１の分離部は、タングステンの層または酸化膜を含む
前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
前記第１の分離部は、光を透過する材料で形成されている
前記（１）乃至（４）のいずれかに記載の撮像素子。
（６）
前記第１の分離部を形成する第１の材料と前記第２の分離部を形成する第２の材料は、異なる材料とされている
前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
前記第２の分離部は、タングステンの層または酸化膜を含む
前記（１）乃至（６）のいずれかに記載の撮像素子。
（８）
光入射面側と逆側に、金属層をさらに備える
前記（１）乃至（７）のいずれかに記載の撮像素子。
（９）
光入射面側に、プラズモンフィルタを備える
前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
前記第１の画素は、前記第１の光電変換領域と、前記第１の光電変換領域に蓄積された電荷を保持するメモリ領域とを備え、
前記第１の光電変換領域と前記メモリ領域は、前記凸部により分離されている
前記（１）乃至（９）のいずれかに記載の撮像素子。
（１１）
前記第１の光電変換領域に蓄積された電荷を、前記メモリ領域に転送する転送部と、
前記メモリ領域に転送された電荷を読み出す読み出し部をさらに備える
前記（１０）に記載の撮像素子。
（１２）
基板と、
前記基板に設けられた第１の光電変換領域を含む第１の画素と、
前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域を含む第２の画素と、
前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられた第１の分離部と、
前記第１の画素と前記第２の画素を少なくとも含む画素群と、隣の画素群を分離する第２の分離部と
を備え、
前記第１の光電変換領域と前記第２の光電変換領域の少なくとも一方の光電変換領域には、前記第１の分離部の凸部が少なくとも１つあり、
前記凸部の側面には、ｐ型不純物領域とｎ型不純物領域が積層されている
撮像素子を含む
電子機器。
１０ 撮像装置， １１ レンズ群， １２ 撮像素子， １２ｂ 縦型トランジスタ， １３ ＤＳＰ回路， １４ フレームメモリ， １５ 表示部， １６ 記録部， １７ 操作系， １８ 電源系， １９ バスライン， ２０ ＣＰＵ， ３１ 画素， ４１ 画素アレイ部， ４２ 垂直駆動部， ４３ カラム処理部， ４４ 水平駆動部， ４５ システム制御部， ４６ 画素駆動線， ４７ 垂直信号線， ４８ 信号処理部， ４９ データ格納部， ７０ Ｓｉ基板， ７１ フォトダイオード， ７２ 転送トランジスタ， ７４ リセットトランジスタ， ７５ 増幅トランジスタ， ７６ 選択トランジスタ， ８０ 転送トランジスタ， ９２ リセットトランジスタ， ９３ 増幅トランジスタ， ９４ 選択トランジスタ， １０１ 画素， １０２ Ｓｉ基板， １０３ 画素分離領域， １０４ ｐｎ接合領域， １０５ 画素群分離領域， １０６ 絶縁層， １０７ 遮光膜， １０８ カラーフィルタ， １１０ 絶縁膜， １３１ 凸部， ２０２ ＳｉＯ２膜， ２０３ 有機膜， ３０１ 遮光壁， ３１１ 遮光壁， ３２１ 遮光壁， ３２２ 遮光層， ４０１ 画素分離領域， ４１１ 遮光壁， ４２１ 遮光壁， ４３１ 遮光壁， ４３２ 遮光層， ５０１ プラズモンフィルタ， ６０１ 受光領域， ６０２ メモリ領域， ６０３ 遮光層， ６１１ 書き込みゲート， ６１２ 読み出しゲート， ６２１ ｐｎ接合領域， ７０１ 画素間分離領域

Claims (12)

  1. 基板と、
    前記基板に設けられた第１の光電変換領域を含む第１の画素と、
    前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域を含む第２の画素と、
    前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられた第１の分離部と、
    前記第１の画素と前記第２の画素を少なくとも含む画素群と、隣の画素群を分離する第２の分離部と
    を備え、
    前記第１の光電変換領域と前記第２の光電変換領域の少なくとも一方の光電変換領域には、前記第１の分離部の凸部が少なくとも１つあり、
    前記凸部は、トレンチと、前記トレンチ内に充填された充填物と、前記充填物にｐ型不純物領域とｎ型不純物領域が積層されたｐｎ接合領域とを含む構成とされている
    撮像素子。
  2. 前記第１の分離部は、前記第１の光電変換領域側と前記第２の光電変換領域側に、それぞれ前記凸部を備える
    請求項１に記載の撮像素子。
  3. 前記第１の光電変換領域側の前記凸部と前記第２の光電変換領域側の前記凸部は、直線形状に形成されている
    請求項２に記載の撮像素子。
  4. 前記第１の分離部は、タングステンの層または酸化膜を含む
    請求項１に記載の撮像素子。
  5. 前記第１の分離部は、光を透過する材料で形成されている
    請求項１に記載の撮像素子。
  6. 前記第１の分離部を形成する第１の材料と前記第２の分離部を形成する第２の材料は、異なる材料とされている
    請求項１に記載の撮像素子。
  7. 前記第２の分離部は、タングステンの層または酸化膜を含む
    請求項１に記載の撮像素子。
  8. 光入射面側と逆側に、金属層をさらに備える
    請求項１に記載の撮像素子。
  9. 光入射面側に、プラズモンフィルタを備える
    請求項１に記載の撮像素子。
  10. 前記第１の画素は、前記第１の光電変換領域と、前記第１の光電変換領域に蓄積された電荷を保持するメモリ領域とを備え、
    前記第１の光電変換領域と前記メモリ領域は、前記凸部により分離されている
    請求項１に記載の撮像素子。
  11. 前記第１の光電変換領域に蓄積された電荷を、前記メモリ領域に転送する転送部と、
    前記メモリ領域に転送された電荷を読み出す読み出し部をさらに備える
    請求項１０に記載の撮像素子。
  12. 基板と、
    前記基板に設けられた第１の光電変換領域を含む第１の画素と、
    前記第１の光電変換領域の隣であって、前記基板に設けられた第２の光電変換領域を含む第２の画素と、
    前記第１の光電変換領域と前記第２の光電変換領域との間であって、前記基板に設けられた第１の分離部と、
    前記第１の画素と前記第２の画素を少なくとも含む画素群と、隣の画素群を分離する第２の分離部と
    を備え、
    前記第１の光電変換領域と前記第２の光電変換領域の少なくとも一方の光電変換領域には、前記第１の分離部の凸部が少なくとも１つあり、
    前記凸部は、トレンチと、前記トレンチ内に充填された充填物と、前記充填物にｐ型不純物領域とｎ型不純物領域が積層されたｐｎ接合領域とを含む構成とされている
    撮像素子を含む
    電子機器。
JP2020523618A 2018-06-06 2019-05-23 撮像素子、電子機器 Active JP7275125B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018108605 2018-06-06
JP2018108605 2018-06-06
PCT/JP2019/020381 WO2019235230A1 (ja) 2018-06-06 2019-05-23 撮像素子、電子機器

Publications (2)

Publication Number Publication Date
JPWO2019235230A1 JPWO2019235230A1 (ja) 2021-06-17
JP7275125B2 true JP7275125B2 (ja) 2023-05-17

Family

ID=68770211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020523618A Active JP7275125B2 (ja) 2018-06-06 2019-05-23 撮像素子、電子機器

Country Status (6)

Country Link
US (1) US20230197752A2 (ja)
JP (1) JP7275125B2 (ja)
KR (1) KR20210018238A (ja)
CN (1) CN112204744A (ja)
DE (1) DE112019002840T5 (ja)
WO (1) WO2019235230A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4282009A1 (en) * 2021-01-19 2023-11-29 Swir Vision Systems Inc. Colloidal quantum dot photodetectors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120057055A1 (en) 2010-09-08 2012-03-08 Sony Corproration Imaging device and imaging apparatus
US20140264694A1 (en) 2013-03-18 2014-09-18 Sony Corporation Solid state imaging device and manufacturing method, and electronic apparatus
US20150002712A1 (en) 2013-06-27 2015-01-01 Kabushiki Kaisha Toshiba Solid-state image pickup device, method of fabricating the same, and camera module
JP2015153772A (ja) 2014-02-10 2015-08-24 株式会社東芝 固体撮像装置
WO2016072281A1 (ja) 2014-11-05 2016-05-12 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US20170104020A1 (en) 2015-10-12 2017-04-13 Samsung Electronics Co., Ltd. Image sensors using different photoconversion region isolation structures for different types of pixel regions
JP2017220879A (ja) 2016-06-10 2017-12-14 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、信号処理方法、及び、撮像装置
WO2018008614A1 (ja) 2016-07-06 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016542A (ja) 2006-07-04 2008-01-24 Nikon Corp 固体撮像装置
KR101146590B1 (ko) 2007-05-29 2012-05-16 삼성전자주식회사 다중우물 시모스 이미지센서 및 그 제조방법
JP2015056417A (ja) * 2013-09-10 2015-03-23 ソニー株式会社 撮像装置、製造装置、製造方法、並びに電子機器
JP6396775B2 (ja) 2014-12-03 2018-09-26 ルネサスエレクトロニクス株式会社 撮像装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120057055A1 (en) 2010-09-08 2012-03-08 Sony Corproration Imaging device and imaging apparatus
JP2012059865A (ja) 2010-09-08 2012-03-22 Sony Corp 撮像素子および撮像装置
US20140264694A1 (en) 2013-03-18 2014-09-18 Sony Corporation Solid state imaging device and manufacturing method, and electronic apparatus
JP2014183064A (ja) 2013-03-18 2014-09-29 Sony Corp 固体撮像素子および製造方法、並びに電子機器
US20150002712A1 (en) 2013-06-27 2015-01-01 Kabushiki Kaisha Toshiba Solid-state image pickup device, method of fabricating the same, and camera module
JP2015012074A (ja) 2013-06-27 2015-01-19 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2015153772A (ja) 2014-02-10 2015-08-24 株式会社東芝 固体撮像装置
WO2016072281A1 (ja) 2014-11-05 2016-05-12 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US20170243912A1 (en) 2014-11-05 2017-08-24 Sony Semiconductor Solutions Corporation Solid-state image sensor, method of manufacturing the same, and electronic device
US20170104020A1 (en) 2015-10-12 2017-04-13 Samsung Electronics Co., Ltd. Image sensors using different photoconversion region isolation structures for different types of pixel regions
JP2017220879A (ja) 2016-06-10 2017-12-14 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、信号処理方法、及び、撮像装置
WO2018008614A1 (ja) 2016-07-06 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器
US20190157330A1 (en) 2016-07-06 2019-05-23 Sony Semiconductor Solutions Corporation Imaging device, method for manufacturing imaging device, and electronic device

Also Published As

Publication number Publication date
WO2019235230A1 (ja) 2019-12-12
DE112019002840T5 (de) 2021-02-25
KR20210018238A (ko) 2021-02-17
JPWO2019235230A1 (ja) 2021-06-17
US20210375963A1 (en) 2021-12-02
US20230197752A2 (en) 2023-06-22
CN112204744A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
US20230033933A1 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
KR102664630B1 (ko) 촬상 소자, 전자 기기
US11769774B2 (en) Solid-state imaging device and electronic device
WO2020137370A1 (ja) 固体撮像装置および電子機器
US12027538B2 (en) Imaging element and electronic apparatus
KR102664496B1 (ko) 촬상 소자, 전자 기기
JP7275125B2 (ja) 撮像素子、電子機器
WO2022270039A1 (ja) 固体撮像装置
US12034019B2 (en) Light receiving element, solid-state imaging device, and electronic device
WO2023021740A1 (ja) 撮像素子、撮像装置、製造方法
WO2023112465A1 (ja) 固体撮像素子及び電子機器
US20220344390A1 (en) Organic cis image sensor
WO2024057805A1 (ja) 撮像素子および電子機器
WO2024014326A1 (ja) 光検出装置
WO2024057806A1 (ja) 撮像装置および電子機器
WO2023037624A1 (ja) 撮像装置および電子機器
JP2023088634A (ja) 固体撮像装置及び電子機器
CN117203769A (zh) 半导体装置、半导体装置的制造方法和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230502

R150 Certificate of patent or registration of utility model

Ref document number: 7275125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150