JP6396775B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6396775B2
JP6396775B2 JP2014244944A JP2014244944A JP6396775B2 JP 6396775 B2 JP6396775 B2 JP 6396775B2 JP 2014244944 A JP2014244944 A JP 2014244944A JP 2014244944 A JP2014244944 A JP 2014244944A JP 6396775 B2 JP6396775 B2 JP 6396775B2
Authority
JP
Japan
Prior art keywords
region
impurity region
impurity
type
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014244944A
Other languages
English (en)
Other versions
JP2016111082A (ja
Inventor
酒井　敦
敦 酒井
克己 永久
克己 永久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014244944A priority Critical patent/JP6396775B2/ja
Priority to US14/948,190 priority patent/US9755094B2/en
Publication of JP2016111082A publication Critical patent/JP2016111082A/ja
Application granted granted Critical
Publication of JP6396775B2 publication Critical patent/JP6396775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、撮像装置に関し、たとえば、フォトダイオードを備えた撮像装置に好適に利用できるものである。
デジタルカメラ等には、たとえば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを備えた撮像装置が適用されている。この撮像装置は、ＣＩＳ（CMOS Image Sensor）とも称されている。撮像装置では、入射する光を電荷に変換するためにフォトダイオードが形成されている。
フォトダイオードにおいて発生した電荷は、転送トランジスタによって浮遊拡散領域へ転送される。転送された電荷は、増幅用トランジスタによって電気信号に変換されて画像信号として出力されることになる。なお、このような撮像装置を開示した特許文献の例として、特許文献１および特許文献２がある。
特開２０００−３１４５１号公報 特開２００５−３３２９２５号公報
撮像装置においては、明暗を明確にはっきりと撮影することが求められる。明るいところにおいて明暗を明確に撮影するには、発生した光電子がオーバフローしないように、フォトダイオードには容量が求められる。すなわち、フォトダイオードには、飽和電子数を大きくすることが求められる。一方、暗いところにおいて明暗を明確に撮影するには、少ない光でも発生した光電子を効率よく収集することができるように、フォトダイオードには感度（光電子の収集効率）が求められる。
一般に、フォトダイオードにおいて、この容量（飽和電子数）と感度（光電子の収集効率）とは、トレードオフの関係になっている。このため、容量を上げようとすると、感度が落ち、感度を上げようとすると容量が低下するという傾向があり、容量と感度との双方を上げることが困難な状況にあった。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る撮像装置は、第１導電型の素子形成領域と、電極部によって区切られた素子形成領域の第１領域に形成された光電変換部とを有している。光電変換部は、第１導電型の第１不純物領域と、第２導電型の第２不純物領域と、第１導電型の第３不純物領域と、第２導電型の第４不純物領域とを備えている。第１導電型の第１不純物領域は、素子形成領域の表面から第１深さにわたり形成されている。第２導電型の第２不純物領域は、第１不純物領域に接するように、第１深さから第１深さよりも深い第２深さにわたり形成されている。第１導電型の第３不純物領域は、第１方向に延在するとともに、第２不純物領域に接する態様で第２深さから第２深さよりも深い位置にわたり形成されている。第２導電型の第４不純物領域は、第１方向に延在するとともに、第２不純物領域に接する
態様で第２深さから第２深さよりも深い位置にわたり形成されている。第３不純物領域と第４不純物領域とは、互いに接する態様で第１方向と交差する第２方向に沿って交互に複数配置されている。第１導電型はｐ型である。第２導電型はｎ型である。第３不純物領域は、第１幅をもって第１方向に延在している。第４不純物領域は、第２幅をもって第１方向に延在している。第１幅をＸ Ｐ 、第２幅をＸ Ｎ 、シリコンの誘電率をε Ｓｉ 、素電荷量をｑ、第３不純物領域の不純物濃度をＮ Ａ 、第４不純物領域の不純物濃度をＮ Ｄ 、第３不純物領域および第４不純物領域を空乏化させる空乏化電位をＶ ｄｅｐ２ とすると、第２幅は、
Figure 0006396775
 に基づいて設定される。第１幅は、
Figure 0006396775
 に基づいて設定される。
他の実施の形態に係る撮像装置は、第１不純物濃度を有する第１導電型の素子形成領域と、電極部によって区切られた素子形成領域の第１領域に形成された光電変換部とを有している。光電変換部は、第１導電型の第１不純物領域と、第１導電型の第２不純物領域と、第２導電型の第３不純物領域とを備えている。第１導電型の第１不純物領域は、素子形成領域の表面から第１深さにわたり形成されている。第１導電型の第２不純物領域は、第１方向と交差する第２方向に延在するとともに、第１不純物領域に接する態様で第１深さから第１深さよりも深い位置にわたり形成されている。第２導電型の第３不純物領域は、第２方向に延在するとともに、第１不純物領域に接する態様で第１深さから第１深さよりも深い位置にわたり形成されている。第２不純物領域と第３不純物領域とは、互いに接する態様で第１方向に沿って交互に複数配置されている。第３不純物領域では、電極部が位置する側において互いに繋がっている。
一実施の形態に係る撮像装置によれば、光電変換部における容量と感度との双方を上げることができる。
他の実施の形態に係る撮像装置によれば、光電変換部における容量と感度との双方を上げることができる。
各実施の形態に係る撮像装置のブロック図である。 各実施の形態に係る撮像装置における画素の等価回路図である。 実施の形態１に係る撮像装置において、フォトダイオードが形成された領域とその近傍の領域を示す平面図である。 同実施の形態において、図３に示す断面線ＩＶ−ＩＶにおける断面図である。 同実施の形態において、図３に示す断面線Ｖ−Ｖにおける断面図である。 同実施の形態において、図３に示す断面線ＶＩ−ＶＩにおける断面図である。 同実施の形態において、撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す、図８に示される断面線ＩＸ−ＩＸに対応する断面線における断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す、図１２に示される断面線ＸＩＩＩ−ＸＩＩＩに対応する断面線における断面図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図１４に示す工程の後に行われる工程を示す、図１４に示される断面線ＸＶ−ＸＶに対応する断面線における断面図である。 同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。 比較例に係る撮像装置において、フォトダイオードが形成された領域とその近傍の領域を示す平面図である。 図１８に示す断面線ＸＩＸ−ＸＩＸにおける断面図である。 図１８に示す断面線ＸＸ−ＸＸにおける断面図である。 比較例に係る撮像装置において、フォトダイオードが空乏化した状態を示す第１の断面図である。 比較例に係る撮像装置において、フォトダイオードが空乏化した状態を示す第２の断面図である。 同実施の形態において、フォトダイオードが空乏化した状態を示す第１の断面図である。 同実施の形態において、フォトダイオードが空乏化した状態を示す第２の断面図である。 同実施の形態において、フォトダイオードが空乏化した状態を示す第３の断面図である。 実施の形態２に係る撮像装置において、フォトダイオードが形成された領域とその近傍の領域を示す平面図である。 同実施の形態において、図２６に示す断面線ＸＸＶＩＩ−ＸＸＶＩＩにおける断面図である。 同実施の形態において、図２６に示す断面線ＸＸＶＩＩＩ−ＸＸＶＩＩＩにおける断面図である。 同実施の形態において、図２６に示す断面線ＸＸＩＸ−ＸＸＩＸにおける断面図である。 同実施の形態において、撮像装置の製造方法の一工程を示す平面図である。 同実施の形態において、図３０に示す工程の後に行われる工程を示す、図３０に示される断面線ＸＸＸＩ−ＸＸＸＩに対応する断面線における断面図である。 同実施の形態において、図３１に示す工程の、図３０に示される断面線ＸＸＸＩＩ−ＸＸＸＩＩに対応する断面線における断面図である。 同実施の形態において、図３１および図３２に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図３３に示す工程の後に行われる工程を示す、図３３に示される断面線ＸＸＸＩＶ−ＸＸＸＩＶに対応する断面線における断面図である。 同実施の形態において、図３４に示す工程の、図３３に示される断面線ＸＸＸＶ−ＸＸＸＶに対応する断面線における断面図である。 同実施の形態において、図３４および図３５に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図３６に示す工程の後に行われる工程を示す、図３６に示される断面線ＸＸＸＶＩＩ−ＸＸＸＶＩＩに対応する断面線における断面図である。 同実施の形態において、図３７に示す工程の、図３６に示される断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩに対応する断面線における断面図である。 同実施の形態において、図３７に示す工程の、図３６に示される断面線ＸＸＸＩＸ−ＸＸＸＩＸに対応する断面線における断面図である。 同実施の形態において、フォトダイオードが空乏化した状態を示す第１の断面図である。 同実施の形態において、フォトダイオードが空乏化した状態を示す第２の断面図である。 同実施の形態において、フォトダイオードが空乏化した状態を示す第３の断面図である。 実施の形態３に係る撮像装置において、フォトダイオードが形成された領域とその近傍の領域を示す平面図である。 同実施の形態において、図４３に示す断面線ＸＬＩＶ−ＸＬＩＶにおける断面図である。 同実施の形態において、図４３に示す断面線ＸＬＶ−ＸＬＶにおける断面図である。 同実施の形態において、撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図４６に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図４７に示す工程の後に行われる工程を示す、図４７に示される断面線ＸＬＶＩＩＩ−ＸＬＶＩＩＩに対応する断面線における断面図である。 同実施の形態において、図４８に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図４９に示す工程の後に行われる工程を示す、図４９に示される断面線Ｌ−Ｌに対応する断面線における断面図である。 同実施の形態において、図５０に示す工程の後に行われる工程を示す平面図である。 同実施の形態において、図５１に示す工程の後に行われる工程を示す、図５１に示される断面線ＬＩＩ−ＬＩＩに対応する断面線における断面図である。 同実施の形態において、フォトダイオードが空乏化した状態を示す第１の断面図である。 同実施の形態において、フォトダイオードが空乏化した状態を示す第２の断面図である。
はじめに、撮像装置の全体構成（回路）について説明する。撮像装置は、マトリクス状に配置された複数の画素によって構成される。図１に示すように、画素ＰＥには、列選択回路ＣＳおよび行選択・読み出し回路ＲＳが接続されている。なお、図１では、図面の簡略化のために、複数の画素のうちの一の画素ＰＥを示す。その画素では、図２に示すように、フォトダイオードＰＤ、転送トランジスタＴＴ、増幅用トランジスタＡＴ、選択用トランジスタＳＴおよびリセット用トランジスタＲＴが設けられている。
フォトダイオードＰＤでは、被写体からの光が電荷として蓄積される。転送トランジスタＴＴは、電荷を浮遊拡散領域（図示せず）へ転送する。リセット用トランジスタＲＴは、電荷が浮遊拡散領域へ転送される前に、浮遊拡散領域の電荷をリセットする。浮遊拡散領域に転送された電荷は、増幅用トランジスタＡＴのゲート電極に入力されて、電圧（Ｖｄｄ）に変換されて増幅される。画素の特定の行を選択する信号が選択用トランジスタＳＴのゲート電極に入力されると、電圧に変換された信号が画像信号（Ｖｓｉｇ）として読み出される。
以下、各実施の形態では、撮像装置におけるフォトダイオードの構造について、具体的に説明する。
実施の形態１
実施の形態１に係る撮像装置のフォトダイオード等について説明する。
図３、図４、図５および図６に示すように、撮像装置ＩＳでは、半導体基板ＳＵＢにおける所定の領域にトレンチ分離絶縁膜ＳＴＩおよび分離用Ｐ型領域ＰＩＲを形成することによって、素子形成領域としてのＰ型ウェルＰＷ（不純物濃度：約５×１０１６／ｃｍ３程度）が規定されている。Ｐ型ウェルＰＷを横切るように、Ｙ方向に延在する転送トランジスタＴＴのゲート電極ＴＧＥが形成されている。ゲート電極ＴＧＥは、Ｐ型ウェルＰＷの上にゲート絶縁膜ＧＺＦを介在させて形成されている。
Ｐ型ウェルＰＷのうち、ゲート電極ＴＧＥを挟んで一方の側（Ｘ方向負側）に位置するＰ型ウェルＰＷの領域（領域Ａ）には、フォトダイオードＰＤが形成されている。ゲート電極ＴＧＥを挟んで他方の側（Ｘ方向正側）に位置するＰ型ウェルＰＷの領域（領域Ｂ）には、転送トランジスタＴＴの浮遊拡散領域ＦＤが形成されている。
領域Ａでは、半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面から所定の深さにわたり、Ｐ型不純物領域ＰＳＲ（不純物濃度：約１×１０１8／ｃｍ３程度以上）が形成されている。そのＰ型不純物領域ＰＳＲに接するように、Ｐ型不純物領域ＰＳＲの下部からさらに深い位置にわたり、Ｎ型不純物領域ＰＤ１Ｎ（不純物濃度：約３×１０１7／ｃｍ３程度）が形成されている。
Ｎ型不純物領域ＰＤ１Ｎに接するように、Ｎ型不純物領域ＰＤ１Ｎの下部からさらに深い位置にわたり、Ｎ型不純物領域ＰＤ２Ｎ（不純物濃度：約２×１０１7／ｃｍ３程度）が形成されている。また、Ｎ型不純物領域ＰＤ１Ｎに接するように、Ｎ型不純物領域ＰＤ１Ｎの下部からさらに深い位置にわたり、Ｐ型不純物領域ＰＤ２Ｐ（不純物濃度：約４×１０１7／ｃｍ３程度）が形成されている。
Ｎ型不純物領域ＰＤ２Ｎは幅（約０．１μｍ程度）をもってＹ方向に延在し、Ｐ型不純物領域ＰＤ２Ｐは幅（約０．０５μｍ程度）をもってＹ方向に延在している。そのＮ型不純物領域ＰＤ２ＮとＰ型不純物領域ＰＤ２Ｐとは、互いに接する態様（接合面を有する態様）でＸ方向に沿って交互に複数配置されている。接合面は、半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面に対して、ほぼ直交するように位置する。
なお、ここでは、Ｐ型不純物領域ＰＤ２Ｐの不純物濃度が、Ｐ型ウェルＰＷの不純物濃度よりも高く、Ｎ型不純物領域ＰＤ２Ｎの不純物濃度が、Ｎ型不純物領域ＰＤ１Ｎの不純物濃度よりも低い場合を例に挙げたが、これは一例であって、不純物濃度の大小関係が逆転する場合も想定される。
一方、領域Ｂでは、半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面から所定の深さにわたり、Ｎ型の浮遊拡散領域ＦＤが形成されている。フォトダイオードＰＤにおいて発生した電荷は、転送トランジスタＴＴによって浮遊拡散領域ＦＤへ転送されることになる。
フォトダイオードＰＤおよび転送トランジスタＴＴ等を覆うように、たとえば、シリコン酸化膜等からなる層間絶縁膜ＩＬ１が形成されている。その層間絶縁膜ＩＬ１を貫通するコンタクトホールＣＨにプラグＰＧが形成されている。層間絶縁膜ＩＬ１の表面に配線ＷＨが形成されている。配線ＷＨは、プラグＰＧを介して浮遊拡散領域ＦＤに電気的に接続されている。
配線ＷＨを覆うように、たとえば、シリコン酸化膜等からなる層間絶縁膜ＩＬ２がさらに形成されている。その層間絶縁膜ＩＬ２の上にカラーフィルタＣＦが形成されている。そのカラーフィルタＣＦの上にマイクロレンズＭＬが形成されている。マイクロレンズＭＬは、フォトダイオードＰＤの直上に対応する位置に配置されている。実施の形態１に係る撮像装置ＩＳは、上記のように構成される。
次に、上述した撮像装置ＩＳの製造方法の一例について説明する。まず、一般的な方法によって、半導体基板ＳＵＢにトレンチ分離絶縁膜ＳＴＩおよび分離用Ｐ型領域ＰＩＲを形成することによって素子形成領域が規定され、その素子形成領域にＰ型の不純物を導入することによって、Ｐ型ウェルＰＷが形成される。
次に、熱酸化処理を行うことによって、Ｐ型ウェルＰＷの表面に、ゲート絶縁膜となる熱酸化膜（図示せず）が形成される。その熱酸化膜を覆うように、たとえば、ポリシリコン膜等の導電性膜が形成される。次に、所定の写真製版処理およびエッチング処理を行うことにより、図７に示すように、転送トランジスタＴＴのゲート電極ＴＧＥが形成される。このとき、転送トランジスタ以外の所定のトランジスタのゲート電極（図示せず）も同時に形成されることになる。
次に、図８に示すように、所定の写真製版処理を行うことにより、フォトダイオードが形成されるＰ型ウェルＰＷの領域を露出し、他の領域を覆うフォトレジストパターンＰＲ１が形成される。次に、図９に示すように、そのフォトレジストパターンＰＲ１を注入マスクとして、Ｎ型の不純物を半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面に対してほぼ垂直に注入することにより、Ｎ型不純物領域ＮＲが形成される。
次に、図１０に示すように、フォトレジストパターンＰＲ１を注入マスクとして、Ｎ型の不純物が半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面に対して斜めに注入される。これにより、Ｎ型不純物領域がゲート電極ＴＧＥの側壁部の直下の領域にまで達するＮ型不純物領域ＰＤ１Ｎが形成される。次に、図１１に示すように、フォトレジストパターンＰＲ１を注入マスクとして、Ｐ型の不純物を注入することにより、Ｐ型不純物領域ＰＳＲが形成される。その後、フォトレジストパターンＰＲ１が除去される。
次に、図１２に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ２が形成される。フォトレジストパターンＰＲ２では、Ｘ方向に幅を有しＹ方向に延在する開口パターンが形成されている。次に、図１３に示すように、そのフォトレジストパターンＰＲ２を注入マスクとして、比較的高い注入エネルギーもってＮ型の不純物を注入することにより、Ｎ型不純物領域ＰＤ２Ｎが形成される。その後、フォトレジストパターンＰＲ２が除去される。
次に、図１４に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ３が形成される。フォトレジストパターンＰＲ３では、Ｘ方向に幅を有しＹ方向に延在する開口パターンが形成されている。次に、図１５に示すように、そのフォトレジストパターンＰＲ３を注入マスクとして、比較的高い注入エネルギーをもってＰ型の不純物を注入することにより、Ｐ型不純物領域ＰＤ２Ｐが形成される。その後、フォトレジストパターンＰＲ３が除去される。以上の工程により、Ｐ型ウェルＰＷにフォトダイオードＰＤが形成される。
次に、図１６に示すように、所定の写真製版処理を行うことにより、浮遊拡散領域が形成されるＰ型ウェルＰＷの領域を露出し、他の領域を覆うフォトレジストパターンＰＲ４が形成される。次に、そのフォトレジストパターンＰＲ４を注入マスクとして、Ｎ型の不純物を注入することにより、露出したＰ型ウェルＰＷの領域に浮遊拡散領域ＦＤが形成される。その後、フォトレジストパターンＰＲ４が除去される。
次に、図１７に示すように、ゲート電極ＴＧＥ等を覆うように、たとえば、ＣＶＤ（Chemical Vapor Deposition）法によって、シリコン酸化膜等の層間絶縁膜ＩＬ１が形成される。次に、その層間絶縁膜ＩＬ１を貫通して浮遊拡散領域ＦＤを露出するコンタクトホールＣＨが形成される。次に、そのコンタクトホールＣＨ内にプラグＰＧが形成される。次に、そのプラグＰＧに電気的に接続される配線ＷＨが形成される。次に、配線ＷＨを覆うように、シリコン酸化膜等の層間絶縁膜ＩＬ２が形成される。
その後、それぞれ所定の色に着色したカラーフィルタＣＦを形成し、さらに、そのカラーフィルタＣＦの上にマイクロレンズＭＬ（図４参照）を形成することによって、図４等に示す撮像装置ＩＳの主要部分が完成する。
上述した撮像装置では、Ｎ型不純物領域ＰＤ１Ｎに接する態様で、Ｎ型不純物領域ＰＤ１Ｎの下部からさらに深い位置にわたり、複数のＮ型不純物領域ＰＤ２Ｎと複数のＰ型不純物領域ＰＤ２Ｐとが形成されている。これにより、フォトダイオードの容量と感度との双方を上げることが可能になる。このことについて、比較例に係る撮像装置と対比して説明する。
図１８、図１９および図２０に示すように、比較例に係る撮像装置ＣＩＳの半導体基板ＳＵＢでは、トレンチ分離絶縁膜ＣＳＴＩおよび分離用Ｐ型領域ＣＰＩＲによって、素子形成領域としてＰ型ウェルＣＰＷが規定されている。Ｐ型ウェルＣＰＷを横切るようにＹ方向に延在する転送トランジスタＣＴＴのゲート電極ＣＴＧＥが、Ｐ型ウェルＣＰＷの上にゲート絶縁膜ＣＧＺＦを介在させて形成されている。
ゲート電極ＣＴＧＥを挟んで一方の側（Ｘ方向負側）に位置するＰ型ウェルＰＷの領域（領域Ａ）には、フォトダイオードＣＰＤが形成され、他方の側（Ｘ方向正側）に位置するＰ型ウェルＰＷの領域（領域Ｂ）には、浮遊拡散領域ＣＦＤが形成されている。
領域Ａでは、Ｐ型ウェルＣＰＷの表面から所定の深さにわたり、Ｐ型不純物領域ＣＰＳＲが形成されている。そのＰ型不純物領域ＣＰＳＲに接するように、Ｐ型不純物領域ＣＰＳＲの下部からさらに深い位置にわたり、Ｎ型不純物領域ＣＰＤＮが形成されている。
フォトダイオードＣＰＤ等を覆うように層間絶縁膜ＣＩＬ１が形成され、その層間絶縁膜ＣＩＬ１を貫通するコンタクトホールＣＣＨにプラグＣＰＧが形成されている。層間絶縁膜ＣＩＬ１の表面に配線ＣＷＨが形成され、その配線ＣＷＨを覆うように、層間絶縁膜ＣＩＬ２がさらに形成されている。その層間絶縁膜ＣＩＬ２の上にカラーフィルタＣＣＦおよびマイクロレンズＣＭＬが形成されている。比較例に係る撮像装置ＣＩＳは、上記のように構成される。
すでに説明したように、明暗を明確に撮影するために、撮像装置のフォトダイオードには、容量（飽和電子数）と感度（光電子の収集効率）とが求められる。一般に、撮像装置では、フォトダイオードに光が入射することによって発生した電子を電荷として蓄積するステップと、蓄積された電荷を浮遊拡散領域へ転送するステップとが交互に繰り返される。フォトダイオードの電荷が転送されると、フォトダイオードは空乏化される。
比較例に係る撮像装置ＣＩＳのフォトダイオードＣＰＤにおいて、容量を確保するには、Ｎ型不純物領域ＣＰＤＮとＰ型ウェルＣＰＷとの不純物濃度（ＰＮ接合濃度）を高く設定する必要がある。一方、感度を上げるには、電荷が転送された後に、フォトダイオードＣＰＤが完全に空乏化した際の空乏層をできるだけ、半導体基板ＳＵＢの深い位置にまで延ばす必要がある。
フォトダイオードＣＰＤが空乏化される際には、Ｎ型不純物領域ＣＰＤＮとＰ型ウェルＰＷとの接合面から、Ｐ型ウェルＣＰＷ側へ向かって空乏層端（空乏層端Ａ）が延びるとともに、Ｎ型不純物領域ＣＰＤＮへ向かって空乏層端（空乏層端Ｂ）が延びることになる。フォトダイオードＣＰＤが完全に空乏化すると、空乏層端Ｂはなくなり、空乏層端Ａだけが残る。図２１および図２２は、その空乏層端Ａとしての空乏層端ＣＤＰ１を示す。
ところが、ＰＮ接合濃度が高い場合には、空乏層端ＣＤＰ１は、Ｐ型ウェルＣＰＷの深い領域にまで延びることができず、空乏層の幅（深さ方向の長さ）は、比較的短いものとなってしまう。このため、比較例に係る撮像装置ＣＩＳでは、フォトダイオードが形成されている領域の比較的深い位置において発生した電子を収集させにくくなり、感度を上げることが難しくなってしまう。
反対に、フォトダイオードＣＰＤの感度を上げようとすると、Ｎ型不純物領域ＣＰＤＮを深い領域にまで形成する必要があるが、そのＮ型不純物領域ＣＰＤＮを空乏化させるためには、不純物濃度を低く設定する必要がある。このため、容量（飽和電子数）を大きくすることができなくなってしまう。
比較例に係る撮像装置ＣＩＳに対して、上述した撮像装置ＩＳのフォトダイオードＰＤが形成されている領域には、Ｎ型不純物領域ＰＤ１Ｎに接する態様で、Ｎ型不純物領域ＰＤ１Ｎの下部からさらに深い位置にわたり、複数のＮ型不純物領域ＰＤ２Ｎと複数のＰ型不純物領域ＰＤ２Ｐとが形成されている。複数のＮ型不純物領域ＰＤ２Ｎと複数のＰ型不純物領域ＰＤ２Ｐは、それぞれ所定の幅をもってＹ方向に延在し、互いに接する態様でＸ方向に沿って交互に配置されている（図３〜図６参照）。
ここで、シリコンの誘電率をεＳｉ、素電荷量をｑ、Ｐ型不純物領域ＰＤ２Ｐの不純物濃度（アクセプタ濃度）をＮＡ、Ｎ型不純物領域ＰＤ２Ｎの不純物濃度（ドナー濃度）をＮＤ、空乏化電位をＶｄｅｐ２とすると、Ｎ型不純物領域ＰＤ２ＮおよびＰ型不純物領域ＰＤ２Ｐを完全に空乏化させるために、Ｎ型不純物領域ＰＤ２Ｎの幅ＸＮは、以下の式１に基づいて設定され、Ｐ型不純物領域ＰＤ２Ｐの幅ＸＰは、以下の式２に条件に基づいて設定されている。
Figure 0006396775
Figure 0006396775
なお、フォトダイオードＰＤにおいて発生した電荷を浮遊拡散領域ＦＤへ転送させる際に、Ｎ型拡散領域ＰＤ１Ｎが、Ｎ型拡散領域ＰＤ２ＮおよびＰ型拡散領域ＰＤ２Ｐよりも先に空乏化すると、Ｎ型拡散領域における電気抵抗が大きくなりすぎてしまう。そうすると、Ｎ型拡散領域ＰＤ２ＮおよびＰ型拡散領域ＰＤ２Ｐにおいて発生した電荷を転送させることができなくなる。
このため、Ｎ型拡散領域ＰＤ２ＮおよびＰ型拡散領域ＰＤ２Ｐが、Ｎ型拡散領域ＰＤ１Ｎよりも先に空乏化されるように、Ｎ型拡散領域ＰＤ１Ｎの空乏化電位（Ｖｄｅｐ１）が、Ｎ型拡散領域ＰＤ２ＮおよびＰ型拡散領域ＰＤ２Ｐの空乏化電位（Ｖｄｅｐ２）よりも高くなるように設定されている。すなわち、Ｖｄｅｐ１＞Ｖｄｅｐ２となるように、Ｐ型ウェルＰＷ、Ｎ型拡散領域ＰＤ１Ｎ、Ｎ型不純物領域ＰＤ２ＮおよびＰ型不純物領域ＰＤ２Ｐのそれぞれの不純物濃度が調整されている。
このように、上述した半導体装置では、まず、Ｎ型不純物領域ＰＤ１Ｎに加えて、複数のＮ型不純物領域ＰＤ２Ｎと複数のＰ型不純物領域ＰＤ２Ｐとが形成されている。しかも、そのＮ型不純物領域ＰＤ２ＮおよびＰ型不純物領域ＰＤ２Ｐのそれぞれの不純物濃度は、Ｐ型ウェルＰＷの不純物濃度よりも高く設定されている。その結果、Ｎ型不純物領域ＣＰＤＮだけが形成された比較例に係る撮像装置ＣＩＳと比べて、フォトダイオードＰＤの容量（飽和電子数）を上げることができる。
また、その複数のＮ型不純物領域ＰＤ２Ｎのそれぞれは所定の幅（ＸＮ）をもって形成され、また、複数のＰ型不純物領域ＰＤ２Ｐのそれぞれも所定の幅（ＸＰ）をもって形成されている。これにより、フォトダイオードＰＤが空乏化される際に、複数のＮ型不純物領域ＰＤ２Ｎのそれぞれにおいては、一方の接合面から延びる空乏層端と他方の接合面から延びる空乏層端とが繋がって空乏化される。また、複数のＰ型不純物領域ＰＤ２Ｐのそれぞれにおいても、一方の接合面から延びる空乏層端と他方の接合面から延びる空乏層端とが繋がって空乏化される。
しかも、Ｎ型不純物領域ＰＤ２ＮとＰ型不純物領域ＰＤ２Ｐとの接合面のそれぞれは、深さ方向（縦方向）に位置し、より具体的には、Ｐ型ウェルＰＷの表面に対してほぼ直交するように位置している。これにより、接合面のそれぞれから空乏層が横方向（Ｘ方向正側と負側）に延びて、Ｎ型不純物領域ＰＤ１Ｎを含め、複数のＮ型不純物領域ＰＤ２Ｎと複数のＰ型不純物領域ＰＤ２Ｐが空乏化された状態において、図２３、図２４および図２５に示すように、空乏層端ＤＰ１をより深い位置に配置させることができる。
その結果、Ｎ型不純物領域ＣＰＤＮだけが形成された比較例に係る撮像装置ＣＩＳに比べて、空乏層の幅（深さ方向の長さ）が長くなり、フォトダイオードＰＤが形成されている領域の比較的深い位置において発生した電子を効率的に収集させることができ、撮像装置としての感度を上げることが可能になる。
こうして、上述した撮像装置ＩＳでは、Ｎ型不純物領域ＰＤ２ＮとＰ型不純物領域ＰＤ２Ｐとが、深さ方向に接合面を有する態様で形成されていることで、容量（飽和電子数）と感度（光電子の収集効率）との双方を上げることができる。
なお、上述した不純物濃度の値および幅の値は一例であって、これらの値に限定されるものではない。
実施の形態２
実施の形態１では、それぞれ所定の幅を有するＮ型不純物領域ＰＤ２ＮとＰ型不純物領域ＰＤ２Ｐが、Ｙ方向に延在する場合について説明した。ここでは、Ｎ型不純物領域ＰＤ２ＮとＰ型不純物領域ＰＤ２Ｐが、Ｘ方向に延在する場合について説明する。
図２６、図２７、図２８および図２９に示すように、撮像装置ＩＳでは、Ｐ型ウェルＰＷにおけるフォトダイオードＰＤが形成されている領域に、半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面から所定の深さにわたり、Ｐ型不純物領域ＰＳＲ（不純物濃度：約１×１０１8／ｃｍ３程度以上）が形成されている。
そのＰ型不純物領域ＰＳＲに接するように、Ｐ型不純物領域ＰＳＲの下部からさらに深い位置にわたり、Ｎ型不純物領域ＰＤＮ（不純物濃度：約２×１０１7／ｃｍ３程度）が形成されている。また、Ｐ型不純物領域ＰＳＲに接するように、Ｐ型不純物領域ＰＳＲの下部からさらに深い位置にわたり、Ｐ型不純物領域ＰＤＰ（不純物濃度：約４×１０１7／ｃｍ３程度）が形成されている。なお、ここで挙げられている各不純物濃度は一例であって、この不純物濃度の大小関係が逆転する場合も想定される。
Ｎ型不純物領域ＰＤＮは、幅（約０．１μｍ程度）をもってＸ方向に延在し、Ｐ型不純物領域ＰＤＰは、幅（約０．０５μｍ程度）をもってＸ方向に延在している。そのＮ型不純物領域ＰＤ２ＮとＰ型不純物領域ＰＤ２Ｐとは、互いに接する態様でＹ方向に沿って交互に複数配置されている。すなわち、Ｎ型不純物領域ＰＤＮとＰ型不純物領域ＰＤＰとの接合面が、半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面に対してほぼ直交するように位置（深さ方向）するとともに、ゲート長方向（Ｘ方向）に位置する。なお、これ以外の構成については、図３等に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除き、その説明を繰り返さないこととする。
次に、上述した撮像装置ＩＳの製造方法の一例について説明する。前述した図７に示す工程の後、図３０に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ５が形成される。フォトレジストパターンＰＲ５では、Ｙ方向に幅を有しＸ方向に延在する開口パターンが形成されている。次に、図３１および図３２に示すように、そのフォトレジストパターンＰＲ５を注入マスクとして、比較的高い注入エネルギーもってＮ型の不純物を注入することにより、Ｎ型不純物領域ＰＤＮが形成される。また、Ｎ型の不純物を、半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面に対して斜めに注入することにより、Ｎ型不純物領域ＰＤＮが、ゲート電極ＴＧＥの側壁部の直下の領域にまで形成される。その後、フォトレジストパターンＰＲ５が除去される。
次に、図３３に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ６が形成される。フォトレジストパターンＰＲ６では、Ｙ方向に幅を有しＸ方向に延在する開口パターンが形成されている。次に、図３４および図３５に示すように、そのフォトレジストパターンＰＲ６を注入マスクとして、比較的高い注入エネルギーもってＰ型の不純物を注入することにより、Ｐ型不純物領域ＰＤＰが形成される。その後、フォトレジストパターンＰＲ６が除去される。
次に、図３６に示すように、所定の写真製版処理を行うことにより、フォトダイオードが形成されるＰ型ウェルＰＷの領域を露出し、他の領域を覆うフォトレジストパターンＰＲ７が形成される。次に、図３７、図３８および図３９に示すように、フォトレジストパターンＰＲ７を注入マスクとして、Ｐ型の不純物を注入することにより、Ｐ型不純物領域ＰＳＲが形成される。Ｐ型不純物領域ＰＳＲが形成された後、フォトレジストパターンＰＲ７が除去される。その後、図１６に示す工程および図１７に示す工程と同様の工程を経て、図２７および図２８等に示す撮像装置ＩＳの主要部分が完成する。
上述した半導体装置では、Ｐ型不純物領域ＰＳＲの下部からさらに深い位置にわたり、複数のＮ型不純物領域ＰＤＮと複数のＰ型不純物領域ＰＤＰとが形成されている。しかも、そのＮ型不純物領域ＰＤＮおよびＰ型不純物領域ＰＤＰのそれぞれの不純物濃度は、Ｐ型ウェルＰＷの不純物濃度よりも高く設定されている。その結果、比較例に係る撮像装置ＣＩＳ（図１８および図１９参照）と比べて、フォトダイオードＰＤの容量（飽和電子数）を上げることができる。
また、その複数のＮ型不純物領域ＰＤＮのそれぞれは所定の幅（たとえば、ＸＮ）をもって形成され、また、複数のＰ型不純物領域ＰＤＰのそれぞれも所定の幅（たとえば、ＸＰ）をもって形成されている。これにより、フォトダイオードＰＤが空乏化される際に、複数のＮ型不純物領域ＰＤＮのそれぞれにおいては、一方の接合面から延びる空乏層端と他方の接合面から延びる空乏層端とが繋がって空乏化される。また、複数のＰ型不純物領域ＰＤＰのそれぞれにおいても、一方の接合面から延びる空乏層端と他方の接合面から延びる空乏層端とが繋がって空乏化される。
しかも、Ｎ型不純物領域ＰＤＮとＰ型不純物領域ＰＤＰとの接合面のそれぞれは、深さ方向（縦方向）に位置し、より具体的には、Ｐ型ウェルＰＷの表面に対してほぼ直交するように位置している。これにより、接合面のそれぞれから空乏層が横方向（Ｙ方向正側と負側）に延びて、複数のＮ型不純物領域ＰＤＮと複数のＰ型不純物領域ＰＤＰが空乏化された状態において、図４０、図４１および図４２に示すように、空乏層端ＤＰ２をより深い位置に配置させることができる。
その結果、比較例に係る撮像装置ＣＩＳ（図１８および図１９参照）と比べて、空乏層の幅（深さ方向の長さ）が長くなり、フォトダイオードＰＤが形成されている領域の比較的深い位置において発生した電子を効率的に収集させることができ、撮像装置としての感度を上げることが可能になる。
こうして、上述した撮像装置ＩＳでは、Ｎ型不純物領域ＰＤＮとＰ型不純物領域ＰＤＰとが、深さ方向に接合面を有する態様で形成されていることで、容量（飽和電子数）と感度（光電子の収集効率）との双方を上げることができる。
さらに、上述した撮像装置ＩＳでは、Ｎ型不純物領域ＰＤＮとＰ型不純物領域ＰＤＰとの接合面をゲート長方向に配置させることで、複数のＮ型不純物領域ＰＤＮおよび複数のＰ型不純物領域ＰＤＰのそれぞれを、ゲート電極ＴＧＥの側部直下の領域にまで配置させることができる。これにより、Ｎ型不純物領域ＰＤ１Ｎ（図４等参照）を形成することなく、フォトダイオードＰＤにおいて発生した電荷を浮遊拡散領域ＦＤへ転送させることができる。
このため、Ｎ型不純物領域ＰＤ１Ｎ（図４等参照）を備えた撮像装置ＩＳと比べると、Ｎ型拡散領域ＰＤ１Ｎの空乏化電位（Ｖｄｅｐ１）との関係で、Ｎ型不純物領域ＰＤＮおよびＰ型不純物領域ＰＤＰの空乏化電位が制約を受けることがなくなる。その結果、Ｎ型不純物領域ＰＤＮおよびＰ型不純物領域ＰＤＰのそれぞれの幅と不純物濃度の自由度が上がり、製造プロセスのマージンを大きくすることができる。
なお、上述した不純物濃度の値および幅の値は一例であって、これらの値に限定されるものではない。
実施の形態３
ここでは、分離用Ｐ型領域に沿ってＮ型不純物領域が形成された撮像装置について説明する。
図４３、図４４および図４５に示すように、撮像装置ＩＳでは、Ｐ型ウェルＰＷにおけるフォトダイオードＰＤが形成されている領域に、半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面から所定の深さにわたり、Ｐ型不純物領域ＰＳＲ（不純物濃度：約１×１０１8／ｃｍ３程度以上）が形成されている。そのＰ型不純物領域ＰＳＲに接するように、Ｐ型不純物領域ＰＳＲの下部からさらに深い位置にわたり、Ｎ型不純物領域ＰＤ１Ｎ（不純物濃度：約３×１０１7／ｃｍ３程度）が形成されている。
そのＮ型不純物領域ＰＤ１Ｎに接するように、Ｎ型不純物領域ＰＤ１Ｎの下部から分離用Ｐ型領域ＰＩＲ（不純物濃度：約１×１０１7〜１８／ｃｍ３程度）に沿ってさらに深い位置にわたり、Ｎ型不純物領域ＰＤ２Ｎ（不純物濃度：約２×１０１7／ｃｍ３程度）が形成されている。Ｎ型不純物領域ＰＤ２Ｎは、所定の幅をもってＸ方向（ゲート長方向）に延在するように形成されている。
なお、Ｎ型不純物領域ＰＤ２Ｎは、Ｙ方向（ゲート幅方向）に沿っては形成されていない。また、ここで挙げられている各不純物濃度は一例であって、この不純物濃度の大小関係が逆転する場合も想定される。これ以外の構成については、図３等に示す撮像装置ＩＳと同様なので、同一部材には同一符号を付し、必要である場合を除き、その説明を繰り返さないこととする。
次に、上述した撮像装置ＩＳの製造方法の一例について説明する。まず、図４６に示すように、所定の写真製版処理を行うことにより、フォトダイオードが形成される領域を覆い、分離領域を露出するフォトレジストパターンＰＲ８が形成される。次に、そのフォトレジストパターンＰＲ８を注入マスクとして、Ｐ型の不純物を注入することにより、半導体基板ＳＵＢ（Ｐ型ウェルＰＷ）の表面から所定の深さにわたり、分離用Ｐ型領域ＰＩＲが形成される。次に、フォトレジストパターンＰＲ８が除去された後、図７に示す工程と同様の工程を経て、ゲート電極ＴＧＥ（図４５参照）が形成される。
次に、図４７に示すように、所定の写真製版処理を行うことにより、フォトダイオードが形成されるＰ型ウェルＰＷの領域を露出し、他の領域を覆うフォトレジストパターンＰＲ９が形成される。次に、図４８に示すように、そのフォトレジストパターンＰＲ９を注入マスクとして、Ｎ型の不純物を注入することにより、Ｎ型不純物領域ＰＤ１Ｎが形成される。その後、フォトレジストパターンＰＲ９が除去される。
次に、図４９に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ１０が形成される。フォトレジストパターンＰＲ１０では、所定の幅をもって、分離用Ｐ型領域ＰＩＲに沿ってＸ方向に延在する開口パターンが形成されている。次に、図５０に示すように、そのフォトレジストパターンＰＲ１０を注入マスクとして、Ｎ型の不純物を注入することにより、Ｎ型不純物領域ＰＤ２Ｎが形成される。その後、フォトレジストパターンＰＲ１０が除去される。
次に、図５１に示すように、所定の写真製版処理を行うことにより、フォトダイオードが形成される領域を露出し、他の領域を覆うフォトレジストパターンＰＲ１１が形成される。次に、図５２に示すように、そのフォトレジストパターンＰＲ１１を注入マスクとして、Ｐ型の不純物を注入することにより、Ｐ型不純物領域ＰＳＲが形成される。Ｐ型不純物領域ＰＳＲが形成された後、フォトレジストパターンＰＲ１１が除去される。その後、図１６に示す工程および図１７に示す工程と同様の工程を経て、図４４および図４５等に示す撮像装置ＩＳの主要部分が完成する。
上述した半導体装置では、Ｎ型不純物領域ＰＤ１Ｎに接するように、Ｎ型不純物領域ＰＤ１Ｎの下部から分離用Ｐ型領域ＰＩＲに沿ってさらに深い位置にわたり、Ｎ型不純物領域ＰＤ２Ｎが形成されている。しかも、そのＮ型不純物領域ＰＤ１ＮおよびＮ型不純物領域ＰＤ２Ｎのそれぞれの不純物濃度は、Ｐ型ウェルＰＷの不純物濃度よりも高く設定されている。また、Ｎ型不純物領域ＰＤ２Ｎが接している分離用Ｐ型領域ＰＩＲの不純物濃度も、Ｐ型ウェルＰＷの不純物濃度よりも高く設定されている。その結果、比較例に係る撮像装置ＣＩＳ（図１８および図１９参照）と比べて、フォトダイオードＰＤの容量（飽和電子数）を上げることができる。
また、Ｎ型不純物領域ＰＤ２Ｎは、所定の幅をもって形成されている。これにより、フォトダイオードＰＤが空乏化される際に、Ｎ型不純物領域ＰＤ２Ｎにおいては、分離用Ｐ型領域ＰＩＲとの接合面（接合面Ａ）と、Ｐ型ウェルＰＷとの接合面（接合面Ｂ）から延びる空乏層端が繋がって空乏化される。
しかも、接合面Ａと接合面Ｂとは、深さ方向（縦方向）に位置し、より具体的には、Ｐ型ウェルＰＷの表面に対してほぼ直交するように位置している。これにより、接合面Ａと接合面Ｂとから空乏層が横方向（Ｙ方向正側と負側）に延びて、Ｎ型不純物領域ＰＤ１Ｎを含め、Ｎ型不純物領域ＰＤ２Ｎが空乏化された状態において、図５３および図５４に示すように、空乏層端ＤＰ３をより深い位置に配置させることができる。
その結果、比較例に係る撮像装置ＣＩＳ（図１８および図１９参照）と比べて、空乏層の幅（深さ方向の長さ）が長くなり、フォトダイオードＰＤが形成されている領域の比較的深い位置において発生した電子を効率的に収集させることができ、撮像装置としての感度を上げることが可能になる。
こうして、上述した撮像装置ＩＳでは、Ｎ型不純物領域ＰＤ２Ｎが深さ方向に接合面を有する態様で形成されていることで、容量（飽和電子数）と感度（光電子の収集効率）との双方を上げることができる。
また、上述した撮像装置ＩＳでは、Ｐ型不純物領域ＰＤ２Ｐ、ＰＤＰを形成する必要がなくなり、Ｐ型不純物領域ＰＤ２Ｐ、ＰＤＰを形成するためのフォトマスクを削減することができる。
なお、上述した不純物濃度の値および幅の値は一例であって、これらの値に限定されるものではない。また、各実施の形態において説明した撮像装置ＩＳについては、必要に応じて種々組み合わせることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＩＳ 撮像装置、ＳＵＢ 半導体基板、ＰＷ Ｐ型ウェル、ＳＴＩ トレンチ分離絶縁膜、ＰＩＲ 分離用Ｐ型領域、ＰＤ フォトダイオード、ＰＤ１Ｎ Ｎ型不純物領域、ＰＤ２Ｎ Ｎ型不純物領域、ＰＤ２Ｐ Ｐ型不純物領域、ＰＳＲ Ｐ型不純物領域、ＸＮ 幅、ＸＰ 幅、ＴＴ 転送トランジスタ、ＴＧＥ ゲート電極、ＧＺＦ ゲート絶縁膜、ＦＤ 浮遊拡散領域、ＩＬ１、ＩＬ２ 層間絶縁膜、ＰＧ プラグ、ＷＨ 配線層、ＣＦ カラーフィルタ、ＭＬ マイクロレンズ、ＤＰ１、ＤＰ２、ＤＰ３ 空乏層端、ＮＲ Ｎ型不純物領域、ＣＨ コンタクトホール、ＰＤＮ Ｎ型不純物領域、ＰＤＰ Ｐ型不純物領域、ＰＳＲ Ｐ型不純物領域、ＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４、ＰＲ５、ＰＲ６、ＰＲ７、ＰＲ８、ＰＲ９、ＰＲ１０、ＰＲ１１ フォトレジストパターン。

Claims (7)

  1. 主表面を有する半導体基板と、
    前記半導体基板に形成された素子分離領域によって規定された第１導電型の素子形成領域と、
    前記素子形成領域を第１領域と第２領域とに区切る態様で前記素子形成領域を横切るように第１方向に延在する電極部と、
    前記第１領域に形成された光電変換部と
    を有し、
    前記光電変換部は、
    前記素子形成領域の表面から第１深さにわたり形成された第１導電型の第１不純物領域と、
    前記第１不純物領域に接するように、前記第１深さから前記第１深さよりも深い第２深さにわたり形成された第２導電型の第２不純物領域と、
    前記第１方向に延在するとともに、前記第２不純物領域に接する態様で前記第２深さから前記第２深さよりも深い位置にわたり形成された第１導電型の第３不純物領域と、
    前記第１方向に延在するとともに、前記第２不純物領域に接する態様で前記第２深さから前記第２深さよりも深い位置にわたり形成された第２導電型の第４不純物領域と
    を備え、
    前記第３不純物領域と前記第４不純物領域とは、互いに接する態様で前記第１方向と交差する第２方向に沿って交互に複数配置され、
    前記第１導電型はｐ型であり、
    前記第２導電型はｎ型であり、
    前記第３不純物領域は、第１幅をもって前記第１方向に延在し、
    前記第４不純物領域は、第２幅をもって前記第１方向に延在し、
    前記第１幅をＸＰ、前記第２幅をＸＮ、シリコンの誘電率をεＳｉ、素電荷量をｑ、前記第３不純物領域の不純物濃度をＮＡ、前記第４不純物領域の不純物濃度をＮＤ、前記第３不純物領域および前記第４不純物領域を空乏化させる空乏化電位をＶｄｅｐ２とすると、
    前記第２幅は、
    Figure 0006396775
     に基づいて設定され、
    前記第１幅は、
    Figure 0006396775
     に基づいて設定された、撮像装置。
  2. 前記第２不純物領域を空乏化させる空乏化電位をＶｄｅｐ１とすると、
    Ｖｄｅｐ１＞Ｖｄｅｐ２となるように、前記素子形成領域の不純物濃度、前記第１不純物領域の不純物濃度、前記第２不純物領域の不純物濃度、前記第３不純物領域の不純物濃度および前記第４不純物領域の不純物濃度が調整された、請求項１記載の撮像装置。
  3. 前記第３不純物領域の不純物濃度は、前記素子形成領域の不純物濃度よりも高く設定され、
    前記第４不純物領域の不純物濃度は、前記第２不純物領域の不純物濃度よりも低く設定された、請求項１または２に記載の撮像装置。
  4. 主表面を有する半導体基板と、
    前記半導体基板に形成された素子分離領域によって規定された第１導電型の素子形成領域と、
    前記素子形成領域を第１領域と第２領域とに区切る態様で前記素子形成領域を横切るように第１方向に延在する電極部と、
    前記第１領域に形成された光電変換部と
    を有し、
    前記光電変換部は、
    前記素子形成領域の表面から第１深さにわたり形成された第１導電型の第１不純物領域と、
    前記第１方向と交差する第２方向に延在するとともに、前記第１不純物領域に接する態様で前記第１深さから前記第１深さよりも深い位置にわたり形成された第１導電型の第２不純物領域と、
    前記第２方向に延在するとともに、前記第１不純物領域に接する態様で前記第１深さから前記第１深さよりも深い位置にわたり形成された第２導電型の第３不純物領域と
    を備え、
    前記第２不純物領域と前記第３不純物領域とは、互いに接する態様で前記第１方向に沿って交互に複数配置され、
    前記第３不純物領域では、前記電極部が位置する側において互いに繋がっている、撮像装置。
  5. 前記第２不純物領域は、第１幅をもって前記第２方向に延在し、
    前記第３不純物領域は、第２幅をもって前記第２方向に延在する、請求項４記載の撮像装置。
  6. 前記第１導電型はｐ型であり、
    前記第２導電型はｎ型である、請求項４または５に記載の撮像装置。
  7. 前記第２不純物領域の不純物濃度は、前記素子形成領域の不純物濃度よりも高く設定された、請求項４〜６のいずれかに記載の撮像装置。
JP2014244944A 2014-12-03 2014-12-03 撮像装置 Expired - Fee Related JP6396775B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014244944A JP6396775B2 (ja) 2014-12-03 2014-12-03 撮像装置
US14/948,190 US9755094B2 (en) 2014-12-03 2015-11-20 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014244944A JP6396775B2 (ja) 2014-12-03 2014-12-03 撮像装置

Publications (2)

Publication Number Publication Date
JP2016111082A JP2016111082A (ja) 2016-06-20
JP6396775B2 true JP6396775B2 (ja) 2018-09-26

Family

ID=56095085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014244944A Expired - Fee Related JP6396775B2 (ja) 2014-12-03 2014-12-03 撮像装置

Country Status (2)

Country Link
US (1) US9755094B2 (ja)
JP (1) JP6396775B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054966A (ja) * 2015-09-10 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN107924929B (zh) * 2015-09-17 2022-10-18 索尼半导体解决方案公司 固体摄像器件、电子设备以及固体摄像器件的制造方法
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP6552479B2 (ja) * 2016-12-28 2019-07-31 キヤノン株式会社 固体撮像装置及び撮像システム
JP6946379B2 (ja) * 2016-12-28 2021-10-06 キヤノン株式会社 固体撮像装置及び撮像システム
JP7121468B2 (ja) * 2017-02-24 2022-08-18 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2018186129A (ja) 2017-04-24 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6949563B2 (ja) * 2017-06-02 2021-10-13 キヤノン株式会社 固体撮像装置、撮像システム及び移動体
EP3477710B1 (en) * 2017-10-26 2023-03-29 STMicroelectronics (Research & Development) Limited Avalanche photodiode and method of manufacturing the avalanche photodiode
DE112019002840T5 (de) 2018-06-06 2021-02-25 Sony Semiconductor Solutions Corporation Bildgebungselement und elektronische vorrichtung
JP2020013907A (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JP2020053450A (ja) 2018-09-25 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
CN113169204A (zh) * 2020-06-30 2021-07-23 深圳市大疆创新科技有限公司 图像传感器及其制作方法、搭载图像传感器的成像装置
CN112259565A (zh) * 2020-08-26 2021-01-22 天津大学 一种基于大尺寸像素的电荷快速转移方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031451A (ja) * 1998-07-13 2000-01-28 Toshiba Corp 固体撮像装置およびその製造方法
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
JP2002026274A (ja) * 2000-05-01 2002-01-25 Mitsubishi Electric Corp 半導体装置の製造方法
FI20055057A (fi) * 2004-05-11 2005-11-12 Artto Aurola Puolijohdelaite
JP4752193B2 (ja) * 2004-05-19 2011-08-17 ソニー株式会社 固体撮像素子
KR20080016259A (ko) * 2006-08-18 2008-02-21 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP5967944B2 (ja) * 2012-01-18 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP2014165286A (ja) * 2013-02-23 2014-09-08 Nikon Corp フォトダイオード、固体撮像素子及び撮像装置

Also Published As

Publication number Publication date
JP2016111082A (ja) 2016-06-20
US20160163897A1 (en) 2016-06-09
US9755094B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
JP6396775B2 (ja) 撮像装置
US7402450B2 (en) Solid-state image pickup device
US10026763B2 (en) Solid-state image pickup device
JP6406585B2 (ja) 撮像装置
JP3702854B2 (ja) 固体撮像素子
JP3584196B2 (ja) 受光素子及びそれを有する光電変換装置
US9711558B2 (en) Imaging device with photoelectric converter
JP2017027982A (ja) 撮像装置およびその製造方法
TWI755976B (zh) 感光畫素、影像感測器以及其製造方法
JP2005310826A (ja) 固体撮像装置
CN104347658B (zh) 成像装置、电子设备以及制造成像装置的方法
CN105359274B (zh) 成像元件
JP5243983B2 (ja) 電子増倍機能内蔵型の固体撮像素子
CN105390514B (zh) 固态成像装置及其制造方法
JP3621273B2 (ja) 固体撮像装置およびその製造方法
US8607424B1 (en) Reverse MIM capacitor
KR20030002877A (ko) 이미지센서 및 그 제조방법
KR100736524B1 (ko) 이미지센서
KR20240031244A (ko) 수광 장치 및 x선 촬상 장치, 그리고 전자 기기
JPS6233454A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180830

R150 Certificate of patent or registration of utility model

Ref document number: 6396775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees