JP2020053450A - 撮像素子、電子機器 - Google Patents

撮像素子、電子機器 Download PDF

Info

Publication number
JP2020053450A
JP2020053450A JP2018178414A JP2018178414A JP2020053450A JP 2020053450 A JP2020053450 A JP 2020053450A JP 2018178414 A JP2018178414 A JP 2018178414A JP 2018178414 A JP2018178414 A JP 2018178414A JP 2020053450 A JP2020053450 A JP 2020053450A
Authority
JP
Japan
Prior art keywords
pixel
type impurity
region
impurity region
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018178414A
Other languages
English (en)
Inventor
博亮 村上
Hirosuke Murakami
博亮 村上
博 馬
Bo Ma
博 馬
裕介 菊地
Yusuke Kikuchi
裕介 菊地
豊 束野
Yutaka TSUKANO
豊 束野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018178414A priority Critical patent/JP2020053450A/ja
Priority to PCT/JP2019/035817 priority patent/WO2020066640A1/ja
Priority to US17/276,281 priority patent/US20220037383A1/en
Publication of JP2020053450A publication Critical patent/JP2020053450A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Abstract

【課題】飽和信号電荷量を拡大させる。【解決手段】半導体基板の配線層が積層されている面側から深さ方向に順に、第１のＰ型不純物領域と、第２のＰ型不純物領域と第１のＮ型不純物領域とからＰＮ接合面を形成する容量拡大部と、第１のＮ型不純物領域とを備える。深さ方向と垂直に交わる容量拡大部の平面において、第２のＰ型不純物領域は、ストライプ状に形成されている。深さ方向と垂直に交わる容量拡大部の平面において、蓄積された電荷を読み出す電極が形成されている辺に対して垂直となる方向にストライプ状に形成されている。本技術は、撮像素子に適用できる。【選択図】図６

Description

本技術は、撮像素子、電子機器に関する。詳しくは、飽和信号電荷量を向上させることができる撮像素子、電子機器に関する。
デジタルビデオカメラ、デジタルスチルカメラ、携帯電話機、スマートフォン、ウェアラブルデバイスなどにおける撮像装置として、光電変換素子であるフォトダイオード（ＰＤ）のｐｎ接合容量に蓄積した光電荷を、ＭＯＳトランジスタを介して読み出すＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサがある。
近年、ＣＭＯＳイメージセンサでは、デバイスの微細化に伴って、ＰＤ自体の微細化が要求されている。しかしながら、単純にＰＤの受光面積を小さくしてしまうと、受光感度が低下してしまい、高精細な画質を実現することが難しくなる。そのため、ＣＭＯＳイメージセンサでは、ＰＤの微細化を行いつつ、受光感度の向上が求められている。
シリコン基板を用いたＣＭＯＳイメージセンサの受光感度を向上させる技術として、特許文献１，２では、不純物を注入（イオンインプランテーション）することによって、ＰＤの深さ方向に対して櫛状に複数のｐｎ接合領域を形成する方法が提案されている。
特開2008-16542号公報 特開2008-300826号公報
光電変換素子に蓄積できる信号電荷量の最大値は、飽和信号電荷量（Ｑｓ）と称される。そして、高い飽和信号電荷量を有するイメージセンサは、ダイナミックレンジやＳＮ比が向上したものとなる。
したがって、イメージセンサの特性向上にとって、飽和信号電荷量の増加は非常に重要な要素となり、飽和信号電荷量を増加させることが望まれている。
本技術は、このような状況に鑑みてなされたものであり、飽和信号電荷量を増加させることができるようにするものである。
本技術の一側面の撮像素子は、半導体基板の配線層が積層されている面側から深さ方向に順に、第１のＰ型不純物領域と、第２のＰ型不純物領域と第１のＮ型不純物領域とからＰＮ接合面を形成する容量拡大部と、前記第１のＮ型不純物領域とを備える。
本技術の一側面の電子機器は、半導体基板の配線層が積層されている面側から深さ方向に順に、第１のＰ型不純物領域と、第２のＰ型不純物領域と第１のＮ型不純物領域とからＰＮ接合面を形成する容量拡大部と、前記第１のＮ型不純物領域とを備える撮像素子と、前記撮像素子からのデータを処理する処理部とを備える。
本技術の一側面の撮像素子においては、半導体基板の配線層が積層されている面側から深さ方向に順に、第１のＰ型不純物領域、第２のＰ型不純物領域と第１のＮ型不純物領域とからＰＮ接合面を形成する容量拡大部、および第１のＮ型不純物領域が積層されている。
本技術の一側面の電子機器において、前記撮像素子が備えられている。
なお、電子機器は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
撮像装置の構成を示す図である。 撮像素子の構成を示す図である。 撮像素子の構成を示す回路図である。 画素の構成を示す平面図である。 画素の構成を示す断面図である。 第１の実施の形態における画素の構成を示す平面図である。 第１の実施の形態における画素の構成を示す断面図である。 電荷の流れについて説明するための図である。 電荷の流れについて説明するための図である。 Ｐ型不純物の濃度について説明するための図である。 第２の実施の形態における画素の構成を示す断面図である。 第３の実施の形態における画素の構成を示す平面図である。 第４の実施の形態における画素の構成を示す平面図である。 第５の実施の形態における画素の構成を示す平面図である。 第６の実施の形態における画素の構成を示す平面図である。 第７の実施の形態における画素の構成を示す平面図である。 第８の実施の形態における画素の構成を示す平面図である。 第８の実施の形態における画素の構成を示す断面図である。 第９の実施の形態における画素の構成を示す断面図である。 第１０の実施の形態における画素の構成を示す平面図である。 第１０の実施の形態における画素の構成を示す断面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
本技術は、撮像装置に適用できるため、ここでは、撮像装置に本技術を適用した場合を例に挙げて説明を行う。なおここでは、撮像装置を例に挙げて説明を続けるが、本技術は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置、携帯電話機などの撮像機能を有する携帯端末装置、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
図１は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図１に示すように、撮像装置１０は、レンズ群１１等を含む光学系、撮像素子１２、カメラ信号処理部であるＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８等を有している。
そして、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８がバスライン１９を介して相互に接続された構成となっている。ＣＰＵ２０は、撮像装置１０内の各部を制御する。
レンズ群１１は、被写体からの入射光（像光）を取り込んで撮像素子１２の撮像面上に結像する。撮像素子１２は、レンズ群１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１２として、以下に説明する画素を含む撮像素子（イメージセンサ）を用いることができる。
表示部１５は、液晶表示部や有機ＥＬ（electro luminescence)表示部等のパネル型表示部からなり、撮像素子１２で撮像された動画または静止画を表示する。記録部１６は、撮像素子１２で撮像された動画または静止画を、ビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。
操作系１７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１８は、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、および操作系１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
＜撮像素子の構成＞
図２は、撮像素子１２の構成例を示すブロック図である。撮像素子１２は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとすることができる。
撮像素子１２は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（例えば、図４の画素１０１）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
撮像素子１２はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、撮像素子１２とは別の基板に設けられる外部信号処理部、例えばＤＳＰ（Digital Signal Processor）やソフトウェアによる処理でも良いし、撮像素子１２と同じ基板上に搭載しても良い。
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行われる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行われる。
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
＜画素の回路＞
図３は、画素アレイ部４１に配置されている画素の回路図である。以下の説明においては、図４を参照して後述するように、２画素共有である場合を例に挙げて説明するため、図３に示した回路図も、２画素共有の構成における回路図を示す。
２画素共有の場合、２画素で、ＦＤ（フローティングディフュージョン）７３、リセットトランジスタ７４、増幅トランジスタ７５、および選択トランジスタ７６が共有される。
ＰＤ（フォトダイオード）７１−１、ＰＤ７１−２は、それぞれ受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。なお、以下の説明において、ＰＤ７１−１とＰＤ７１−２を、個々に区別する必要がない場合、単にＰＤ７１と記述する。また、他の部分も同様に記載する。
ＰＤ７１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ７２を介して、ＦＤ７３に接続されている。
転送トランジスタ７２−１は、転送信号TRによりオンされたとき、ＰＤ７１−１で生成された電荷を読み出し、ＦＤ７３に転送する。同じく、転送トランジスタ７２−２は、転送信号TRによりオンされたとき、ＰＤ７１−２で生成された電荷を読み出し、ＦＤ７３に転送する。
ＦＤ７３は、ＰＤ７１から読み出された電荷を保持する。リセットトランジスタ７４は、リセット信号RSTによりオンされたとき、ＦＤ７３に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、ＦＤ７３の電位をリセットする。
増幅トランジスタ７５は、ＦＤ７３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ７５は、垂直信号線４７を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、ＦＤ７３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ７５から選択トランジスタ７６と垂直信号線４７を介してカラム処理部４３（図２）に出力される。
選択トランジスタ７６は、選択信号SELにより選択されたときオンされ、画素信号を、垂直信号線４７を介してカラム処理部４３に出力する。転送信号TR、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図２の画素駆動線４６に対応する。
画素は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
＜画素の構成＞
以下に説明する本技術を適用することで、撮像素子（ＰＤ７１）に蓄積できる信号電荷量の最大値である飽和信号電荷量（Ｑｓ）を増加させることができる。このような効果を得られる本技術を適用した撮像素子について説明するために、まず比較のため、図４、図５を参照し、従来の撮像素子（画素）について簡便に説明を加える。
図４は、画素アレイ部４１に行列状に配置されている画素１０１の配置例を示す平面図であり、図５は、図４に示した平面図に示した線分Ａ−Ａ’における断面図である。
図４を参照するに、画素１０１−１と画素１０１−２は、図中縦方向に配置され、この２画素で、ＦＤ７３などを共有した構成とされている。
画素１０１の中央部分には、ＰＤ７１が配置され、ＰＤ７１の周りにはＰ＋領域１２４が形成されている。ＰＤ７１−１の図中下側には、転送トランジスタ７２−１（転送トランジスタ７２−１を構成する転送ゲート７２−１）が形成されている。
また、ＰＤ７１−２の図中上側には、転送トランジスタ７２−２（転送トランジスタ７２−２を構成する転送ゲート７２−２）が形成されている。転送ゲート７２−１と転送ゲート７２−２の間には、ＦＤ７３が形成されている。転送ゲート７２は、蓄積された電荷を読み出す読み出し電極として機能する。
図５を参照するに、画素１０１は、シリコン基板１１１と配線層１１２が積層された構成とされている。シリコン基板１１１と配線層１１２との間には、層間絶縁膜１１３が形成されている。
シリコン基板１１１には、ＰＤ７１が形成されており、シリコン基板１１１の図中下側から光が入射される。換言すれば、シリコン基板１１１の配線層１１２が積層されている面と逆側の面が、光入射面となる。ここでは、このような裏面照射型の撮像素子を例に挙げて説明を続けるが、表面照射型の撮像素子に対しても、本技術を適用することはできる。
シリコン基板１１１の配線層１１２が積層されている面から深さ方向に順に、Ｐ＋領域１２１、Ｎ＋領域１２２、Ｎ−領域１２３、Ｐ＋領域１２４の各不純物領域が形成された構造となっており、側面も、Ｐ＋領域１２４が形成された構造となっている。
Ｐ＋領域、Ｐ−領域といった表記の＋および−は、不純物濃度が他の領域と比較して濃いことと薄いことを表している。また、Ｐ型の領域とＮ型の領域が接する部分には、空乏層が存在するが、空乏層については図示を省略する。
このような構造を有する画素１０１に、光が入射されると、電子・正孔対が発生し、信号電荷（電子）は、Ｐ型領域とＮ型領域の接合部に蓄積される。蓄積された電荷を読み出すための転送トランジスタ７２により読み出され、ＦＤ７３に転送される。また、転送トランジスタ７２（転送ゲート）は、配線層１１２に形成されている。
図４、図５に示したような構造を有する画素１０１よりも、飽和信号電荷量（Ｑｓ）を増加させるための構造について以下に説明する。
＜第１の実施の形態＞
図６は、本技術を適用した画素の一実施の形態（第１の実施の形態）の構成を示す平面図であり、図７は、図６に示した平面図に示した線分Ａ−Ａ’における断面図である。以下の説明において、図４、図５に示した画素１０１と同様の構成を有する部分には、同一の符号を付し、その説明は省略する。
以下の説明においては、２画素共有である場合を例に挙げて説明を行うが、本技術は、共有構造ではない画素に対しても適用できるし、２画素以外の、例えば４画素共有（図２０を参照して後述）である画素に対しても適用できる。
図６、図７に示した画素１０１ａは、図４、図５に示した画素１０１と比較して、追加Ｐ型領域２０１が形成されている点が異なる。追加Ｐ型領域２０１は、図６に示した画素１０１ａの平面図において、ＰＤ７１上に、転送ゲート７２が形成されているＰＤ７１の辺に対して垂直方向となる方向に、ストライプ状で形成されている。図６に示した例では、４本の線上の追加Ｐ型領域２０１が形成されている。
追加Ｐ型領域２０１は、ＰＤ７１を囲むように形成されているＰ＋領域１２４内に達する位置まで形成されていても良いし、ＰＤ７１とＰ＋領域１２４の境界部分まで形成されていても良い。
また、追加Ｐ型領域２０１は、図７に示した画素１０１ａの断面図において、Ｎ＋領域１２２ａ内に形成され、Ｐ＋領域１２１ａからみた場合、Ｐ＋領域１２１ａの凸部となる形状で形成されている。図７に示した例では、４個の凸部の追加Ｐ型領域２０１が形成されている。
なお、追加Ｐ型領域２０１は、Ｐ＋領域１２１ａから凸部として形成されている部分のみ、または凸部とその凸部に連続して形成されＰ＋領域１２１ａ内に形成されている部分も含めた部分である。図７では、後者である場合を示し、追加Ｐ型領域２０１に斜線を付して示してある。
追加Ｐ型領域２０１は、その一部（Ｐ＋領域１２１ａの凸部となっている部分）が、Ｎ＋領域１２２ａの中央の位置よりも長く形成され、最大でＮ＋領域１２２ａとＮ−領域１２３の境界部分まで形成されている。
図７中、点線で囲った部分、すなわちＰ＋領域１２１ａの凸部となっている追加Ｐ型領域２０１の部分に注目すると、追加Ｐ型領域２０１とＮ＋領域１２２ａが交互に形成された領域となっている。この領域（点線で囲った部分）を、ＰＮ接合容量拡大部２１１と記述する。
このＰＮ接合容量拡大部２１１は、Ｎ型不純物が高濃度のＮ＋領域１２２ａと、Ｐ型不純物が高濃度の追加Ｐ型領域２０１が交互に形成されている層となる。このＰＮ接合容量拡大部２１１は、Ｐ型不純物領域とＮ型不純物領域との接合面（ＰＮ接合面）を拡大することで、画素１０１ａの信号電荷蓄積部を拡大するために設けられた部分である。
シリコン基板１１１の深さ方向と垂直に交わる平面において、すなわち図６に示した平面図において、ＰＮ接合容量拡大部２１１は、上記したように、Ｎ＋領域１２２ａと、追加Ｐ型領域２０１が交互に配置されている領域である。この平面において、追加Ｐ型領域２０１をみたとき、追加Ｐ型領域２０１は、複数の線状、すなわちストライプ状に形成されている。
ＰＮ接合容量拡大部２１１のピッチ間隔、換言すれば、Ｎ＋領域１２２ａと追加Ｐ型領域２０１の繰り返し間隔は、例えば、1.0um以下で構成されているようにすることができる。例えば、Ｎ＋領域１２２ａと隣り合う追加Ｐ型領域２０１を合わせた幅は、1.0um以下で構成される。このピッチ間隔を小さく微細化することで、間に打つＮ型不純物濃度が増加し、より飽和信号電荷量（Ｑｓ）を増加させることができる。
なお、後述するように、ＰＮ接合容量拡大部２１１のピッチ間隔は、図６（図７）に示した画素１０１のように均一でも良いが、不均一であっても良い。またここでは、Ｎ＋領域１２２ａと追加Ｐ型領域２０１の繰り返し間隔は、例えば、1.0um以下であるとして説明を続けるが、本技術の適用範囲を限定する記載ではなく、他の間隔であっても本技術を適用できる。例えば、1.0um以上であっても、本技術を適用できる。
ＰＮ接合容量拡大部２１１を備えることで、Ｐ型の領域とＮ型の領域が接している面積が増えるため、画素１０１の飽和信号電荷量を拡大することができる。また、ＰＮ接合容量拡大部２１１を、ストライプ状に形成することで、電荷の転送が悪化するようなことを防ぐことができる。このことについて、図８、図９を参照して説明する。
図８は、転送が悪化してしまう場合について説明するための図である。図８の上図は、図６に示した画素１０１ａと同様に、画素１０１ａの平面図であるが、転送ゲート７２の位置を変更し、図中右側に転送ゲート７２’を備えた構成を示している。図８の下図は、図７に示した画素１０１ａと同様に、画素１０１ａの断面図であるが、図８の上図の線分Ａ−Ａ’の部分の断面図を示すため、図中右上部に転送ゲート７２’が備えられた構成を示している。
図８中、ｅは電子を表す。ここでは、電子が読み出される場合の構成を示したが、正孔(ホール)が読み出される構成であっても良い。図８に示したように、ＰＤ７１で発生した電子ｅが、転送ゲート７２’を介して、ＦＤ７３’に転送されるとき、電子ｅが、追加Ｐ型領域２０１を横切って転送ゲート７２’に行くような道筋だと、追加Ｐ型領域２０１により、転送が阻害され、転送効率が悪化する可能性がある。
図９に示すように、追加Ｐ型領域２０１をストライプ状に形成し、転送ゲート７２を、追加Ｐ型領域２０１が形成されている方向（図中縦方向）に配置することで、転送効率が悪化するようなことを防ぐことができる。
図９の上図は、図６に示した画素１０１ａと同様であり、電子ｅの流れを図示した図である。図９の下図は、図７に示した画素１０１ａと同様であり、電子ｅの流れを図示した図である。
図９に示したように、電子ｅは、追加Ｐ型領域２０１の間を流れ、電子ｅが流れる方向に、追加Ｐ型領域２０１は形成されていないため、その流れが阻害されるようなことはなく、転送効率が低下してしまうようなことを防ぐことができる。
このように、本技術を適用した画素１０１ａによれば、飽和信号電荷量を拡大することができる。また、転送効率が悪化するようなことを防ぐこともできる。
また配線層１１２が積層される前の工程で、配線層１１２が積層される側のシリコン基板１１１の面にレジストが塗布され、イオンインプラなどの方法でＰ型不純物が注入されることで追加Ｐ型領域２０１は形成される。この工程において、追加Ｐ型領域２０１は、シリコン基板１１１の浅い側に形成されるため、レジストは薄くて良い。よって、レジストのばらつきにより影響が小さくなる。
またレジストが薄くても追加Ｐ型領域２０１を形成できるため、ウェル（Well）近接効果の影響を抑えることもできる。よって、追加Ｐ型領域２０１を所望の領域に、所望の深さで、所望の濃度で形成することが容易となる。
またハードマスクプロセスを使用しなくても追加Ｐ型領域２０１を形成できるようになるため、製造時のプロセスにおける種々の課題が少なくなり、プロセスの実現性や形状安定性を高めることができる。
画素１０１ａの構成につてさらに説明を加える。図１０を参照し、Ｐ＋領域１２１ａ、Ｐ＋領域１２４、および追加Ｐ型領域２０１のＰ型不純物の濃度について説明を加える。Ｐ＋領域１２１ａと追加Ｐ型領域２０１が重なる部分の濃度を濃度ａとする。追加Ｐ型領域２０１のうち、Ｎ＋領域１２２内に形成されている部分（凸部）の濃度を濃度ｂとする。
Ｐ＋領域１２１ａの濃度（Ｐ＋領域１２１ａのうち、追加Ｐ型領域２０１と重なっていない部分の濃度）を濃度ｃとする。Ｐ＋領域１２４の濃度を濃度ｄとする。
このように設定した場合、Ｐ型不純物の濃度が濃い順に並べると、濃度ａ＞濃度ｃ＞濃度ｂ＞濃度ｄとなる。濃度ａと濃度ｂは、製造過程により濃度ａ＝濃度ｂとなる場合もある。この場合、濃度ａ＝濃度ｂ＝濃度ｃ＞濃度ｄとなる。
例えば、Ｐ＋領域を、イオンインプラにより形成する場合、Ｐ＋領域１２１ａを形成した後、追加Ｐ型領域２０１を形成する製造工程の場合、Ｐ＋領域１２１ａと追加Ｐ型領域２０１が重なる部分は、２度イオンインプラが行われるため、その部分の濃度ａは濃くなる。また例えば、追加Ｐ型領域２０１を形成した後、追加Ｐ型領域２０１の部分をマスクして、Ｐ＋領域１２１ａを形成する製造工程の場合、イオンインプラを調整することで、濃度ａ＝濃度ｂで形成することもできる。
また、第２の実施の形態として、図１１を参照して説明するように、濃度ａ＜濃度ｂとなるように追加Ｐ型領域２０１を形成しても良い。
＜第２の実施の形態＞
図１１は、第２の実施の形態における画素１０１ｂの構成例を示す断面図である。第２の実施の形態における画素１０１ｂは、平面においては第１の実施の形態における画素１０１ａと同様の構成であり、図６に示したようになるため、その説明は省略する。図１１に示した画素１０１ｂは、図６に示した画素１０１ａの線分Ａ−Ａ’における断面図である。
画素１０１ｂの追加Ｐ型領域２０１ｂは、Ｐ型不純物が異なる濃度で形成されている。図１０を合わせて参照するに、Ｐ＋領域１２１と追加Ｐ型領域２０１ｂが重なる部分の濃度ａは、Ｐ型不純物が高濃度（Ｐ＋領域）であり、Ｎ＋領域１２２内に形成されている追加Ｐ型領域２０１の濃度ｂは、Ｐ型不純物が低濃度（Ｐ−領域）である。
追加Ｐ型領域２０１ｂは、Ｐ型不純物の濃度が高濃度の追加Ｐ型領域２０１ｂ−１とＰ型不純物の濃度が低濃度の追加Ｐ型領域２０１ｂ−２から形成されている。Ｐ＋領域１２１に、Ｐ−領域の凸部が追加Ｐ型領域２０１ｂ−２として形成されているような形状となる。
ＰＮ接合容量拡大部２１１ｂは、Ｎ型不純物が高濃度のＮ＋領域１２２とＰ型不純物が低濃度の追加Ｐ型領域２０１ｂ−２から形成されている。この場合、図７に示した画素１０１ａのＰＮ接合容量拡大部２１１よりは、飽和信号電荷量の容量を拡大する効果が低減してしまう可能性はあるが、転送効率は向上させることができる。
図８を参照して説明したように、追加Ｐ型領域２０１が電子ｅの流れを妨げる可能性があると、転送効率が悪化する可能性がある。電子ｅの流れを妨げる可能性がある部分の追加Ｐ型領域２０１は、第２の実施の形態における画素１０１ｂにおいては、Ｐ型不純物が低濃度の追加Ｐ型領域２０１ｂ−２で形成されているため、仮に、電子ｅの流れを妨げる位置に、追加Ｐ型領域２０１ｂ−２が形成されていたとしても、その影響は小さくすることができる。
追加Ｐ型領域２０１ｂを形成するとき、シリコン基板１１１の表面側に形成される追加Ｐ型領域２０１ｂ−１は、ドーズ量を濃くし、シリコン基板１１１の表面から深い側に形成される追加Ｐ型領域２０１ｂ−２は、ドーズ量を薄くすることで形成されるようにすることができる。
このように形成することで、シリコン基板１１１の界面部分において、正電荷（ホール）蓄積領域が形成され、暗電流が発生するようなことを抑制することをより強化することができ、製造時のイオンインプラによるダメージ緩和をはかることができる。
図１１に示した画素１０１ｂでは、２つの異なる濃度の領域を有する追加Ｐ型領域２０１ｂを例に挙げて説明したが、２以上の異なる濃度を有する追加Ｐ型領域２０１ｂとしても良い。すなわち、追加Ｐ型領域２０１ｂは、複数の異なる濃度を有する領域として構成することができる。
＜第３の実施の形態＞
図１２は、第３の実施の形態における画素１０１ｃの構成例を示す平面図である。図１２に示した画素１０１ｃにおいて、線分Ａ−Ａ’における断面は、第１の実施の形態における画素１０１ａと同様の構成となり、図７に示したようになるため、その説明は省略する。
図１２に示した画素１０１ｃの追加Ｐ型領域２０１ｃと、図６に示した追加Ｐ型領域２０１ａ（以下、第１の実施の形態における追加Ｐ型領域２０１を追加Ｐ型領域２０１ａと記述する）を比較する。追加Ｐ型領域２０１ｃが、ストライプ状に形成されている点は同様であるが、そのストライプ状に形成されている追加Ｐ型領域２０１ｃのうち、転送トランジスタ７２（転送ゲート７２）の付近に形成されている追加Ｐ型領域２０１ｃは、他の追加Ｐ型領域２０１ｃよりも短く形成されている点が異なる。
第３の実施の形態における画素１０１ｃの追加Ｐ型領域２０１ｃは、蓄積された電荷を読み出す電極である転送ゲート７２の直下や近傍には形成されていない。このように、転送ゲート７２（読み出し電極）の付近に、追加Ｐ型領域２０１ｃが形成されていないことで、転送効率が悪化するようなことを防ぐことが可能となる。
第２の実施の形態の画素１０１ｂと同じく、第３の実施の形態における画素１０１ｃにおいては、電子ｅの流れを妨げる可能性がある部分の追加Ｐ型領域２０１ｃが形成されていないため、追加Ｐ型領域２０１ｃによる影響を低減させることができ、転送効率が悪化するようなことを防ぐことが可能となる。
第３の実施の形態における画素１０１ｃにおいても、第１の実施の形態における画素１０１ａと同じく、ＰＮ接合容量拡大部２１１（図７）が形成されているため、画素１０１ｃの飽和信号電荷量を拡大できる。
なお、第３の実施の形態と第２の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｃを、複数の異なる濃度を有するＰ型不純物の領域として形成しても良い。
＜第４の実施の形態＞
図１３は、第４の実施の形態における画素１０１ｄの構成例を示す平面図である。図１３に示した画素１０１ｄにおいて、線分Ａ−Ａ’における断面は、第１の実施の形態における画素１０１ａと同様の構成となり、図７に示したようになるため、その説明は省略する。
図１３に示した画素１０１ｄの追加Ｐ型領域２０１ｄと、図６に示した追加Ｐ型領域２０１ａを比較するに、追加Ｐ型領域２０１が、ストライプ状に形成されている点は同様であるが、そのストライプ状に形成されている追加Ｐ型領域２０１の形状が、転送ゲート７１に近い側で幅が狭く、遠い側で幅が広くなるような形状で形成されている点が異なる。
第４の実施の形態における画素１０１ｄの追加Ｐ型領域２０１ｄは、蓄積された電荷を読み出す電極である転送ゲート７２の方に傾斜があるような形状で形成されている。転送経路が、転送ゲート７２が配置されている中央に寄るような形状で追加Ｐ型領域２０１ｄが形成されている。転送経路とは、所定の追加Ｐ型領域２０１ｄと隣接する追加Ｐ型領域２０１ｄの間の領域であるとする。
追加Ｐ型領域２０１ｄが、転送ゲート７２に電荷が流れやすいように、隣接する追加Ｐ型領域２０１ｄの間に位置する転送経路が、転送ゲート７２の方に向かうように形成されている。このように形成された転送経路により、発生した電子ｅが、転送ゲート７２に向かいやすくなり、転送効率を向上させることができる。
第４の実施の形態における画素１０１ｄにおいても、第１の実施の形態における画素１０１ａと同じく、ＰＮ接合容量拡大部２１１（図７）が形成されているため、画素１０１ｄの飽和信号電荷量を拡大できる。
なお、第４の実施の形態と第２の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｄを、複数の異なる濃度を有するＰ型不純物の領域として形成しても良い。
また、第４の実施の形態と第３の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｄを、転送ゲート７２の付近には形成しない形状としても良い。
＜第５の実施の形態＞
図１４は、第５の実施の形態における画素１０１ｅの構成例を示す平面図である。図１４に示した画素１０１ｅにおいて、線分Ａ−Ａ’における断面は、第１の実施の形態における画素１０１ａと同様の構成となり、図７に示したようになるため、その説明は省略する。
図１４に示した画素１０１ｅの追加Ｐ型領域２０１ｅと、図６に示した追加Ｐ型領域２０１ａを比較するに、追加Ｐ型領域２０１の一部がストライプ状に形成されている点は同様であるが、ストライプ状に形成されていた追加Ｐ型領域２０１の一部が四角形状の追加Ｐ型領域２０１として形成されている点が異なる。
第５の実施の形態における画素１０１ｅの追加Ｐ型領域２０１ｅのうち、転送ゲート７２に近い側は、ストライプ状に形成され、転送ゲート７２に遠い側は、四角形状で形成されている。またストライプ状に形成されている複数本（図１４では４本）の追加Ｐ型領域２０１ｅは、１つの四角形状で形成されている追加Ｐ型領域２０１ｅと接続された形状とされている。
四角形状の追加Ｐ型領域２０１ｅは、転送ゲート７２と逆側に形成され、ＰＤ７１の（１／３）乃至（１／２）程度を覆う領域で形成されている。
画素１０１ｅは、転送ゲート７２側（転送方向）に、ストライプ形状の追加Ｐ型領域２０１ｅが形成され、転送ゲート７２が配置されている側の逆側には、イオンインプラの面積が拡大された追加Ｐ型領域２０１ｅが形成されている。このような追加Ｐ型領域２０１ｅが形成されることで、転送方向の電界が発生するため、転送効率を向上させることができる。
第５の実施の形態における画素１０１ｅにおいても、第１の実施の形態における画素１０１ａと同じく、ＰＮ接合容量拡大部２１１（図７）が形成されているため、画素１０１ｅの飽和信号電荷量を拡大できる。
なお、第５の実施の形態と第２の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｅを、複数の異なる濃度を有するＰ型不純物の領域として形成しても良い。
また、第５の実施の形態と第３の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｅを、転送ゲート７２の付近には形成しない形状としても良い。
また、第５の実施の形態と第４の実施の形態を組み合わせて適用することも可能であり、ストライプ状に形成されている追加Ｐ型領域２０１ｅを、転送ゲート７２側に転送経路が向くように傾斜をつけて形成しても良い。
＜第６の実施の形態＞
図１５は、第６の実施の形態における画素１０１ｆの構成例を示す平面図である。図１５に示した画素１０１ｆにおいて、線分Ａ−Ａ’における断面は、第１の実施の形態における画素１０１ａと同様の構成となり、図７に示したようになるため、その説明は省略する。
図１５に示した画素１０１ｆの追加Ｐ型領域２０１ｆは、ドット形状で形成されている。第６の実施の形態における追加Ｐ型領域２０１ｅは、ドット形状であり、複数の四角形状のＰ型領域が形成されている。ここでは、四角形状である場合を例示したが、四角以外の多角形形状や円形状などであっても良い。
追加Ｐ型領域２０１ｅを、ドット形状とすることで、電子ｅの流れを妨げる可能性がある部分には形成しないようにすることができる。よって、追加Ｐ型領域２０１ｅによる転送に対する悪影響を低減させることができ、転送効率が悪化するようなことを防ぐことが可能となる。
第６の実施の形態における画素１０１ｆにおいても、第１の実施の形態における画素１０１ａと同じく、ＰＮ接合容量拡大部２１１（図７）が形成されているため、画素１０１ｆの飽和信号電荷量を拡大できる。
なお、第６の実施の形態と第２の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｆを、複数の異なる濃度を有するＰ型不純物の領域として形成しても良い。
また、第６の実施の形態と第３の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｆを、転送ゲート７２の付近には形成しない形状としても良い。
また、第６の実施の形態と第４の実施の形態を組み合わせて適用することも可能であり、複数の四角形状で形成されているＰ型領域を、転送ゲート７２側に転送経路が向くように傾斜をつけて配置して形成しても良い。
図１５に示した追加Ｐ型領域２０１ｅを構成する各Ｐ型領域（各ドット）の配置間隔は、均一であっても良いし、不均一であっても良い。また不均一に配置する場合には、上記したように、転送ゲート７２側に転送経路が向くように間隔が設定されて配置されるようにすることができる。
また、第６の実施の形態と第５の実施の形態を組み合わせて適用することも可能であり、複数の四角形状で形成されているＰ型領域と、大きな四角形状で形成されているＰ型領域が混在するように形成しても良い。
図１５に示した追加Ｐ型領域２０１ｅを構成する各Ｐ型領域（各ドット）の大きさは、均一であっても良いし、不均一であっても良い。また不均一の大きさにする場合には、上記したように、大きな四角形状のＰ型領域と小さな四角形状のＰ型領域が混在するように形成することもできる。
＜第７の実施の形態＞
図１６は、第７の実施の形態における画素１０１ｇの構成例を示す平面図である。図１６に示した画素１０１ｇにおいて、線分Ａ−Ａ’における断面は、第１の実施の形態における画素１０１ａと同様の構成となり、図７に示したようになるため、その説明は省略する。
図１６に示した画素１０１ｇの追加Ｐ型領域２０１ｇは、格子状に形成されている。第７の実施の形態における追加Ｐ型領域２０１ｅは、格子状であり、縦方向と横方向に、それぞれ線状のＰ型領域が形成されている。
図１６に示した画素１０１ｇの追加Ｐ型領域２０１ｇと、図６に示した追加Ｐ型領域２０１ａを比較するに、縦方向（図中上下方向）に追加Ｐ型領域２０１ｇがストライプ状に形成されている点は同様であるが、さらに横方向（図中左右方向）にも追加Ｐ型領域２０１ｇがストライプ状に形成されている点が異なる。
第７の実施の形態における画素１０１ｇにおいても、第１の実施の形態における画素１０１ａと同じく、ＰＮ接合容量拡大部２１１（図７）が形成されているため、画素１０１ｇの飽和信号電荷量を拡大できる。
第７の実施の形態における追加Ｐ型領域２０１ｇは、第１の実施の形態における追加Ｐ型領域２０１ａよりも、Ｐ型領域とＮ＋領域が接する面積が大きくなるため、より飽和信号電荷量を拡大できる。
一方で、第７の実施の形態における追加Ｐ型領域２０１ｇは、横方向にも、追加Ｐ型領域２０１ｇが形成されているため、図８を参照して説明したように、追加Ｐ型領域２０１ｇが電子ｅの流れを妨げる可能性があり、転送効率が悪化する可能性がある。
飽和信号電荷量の拡大を優先する場合、第７の実施の形態における追加Ｐ型領域２０１ｇを適用した画素１０１ｇを用い、転送効率を優先する場合、第１乃至第６の実施の形態における追加Ｐ型領域２０１を適用した画素１０１を用いるように、適宜製品により使い分けることができる。
また第７の実施の形態と第２の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｇを、複数の異なる濃度を有するＰ型不純物のＰ領域として形成しても良い。
例えば、横方向に形成されている追加Ｐ型領域２０１ｅは、複数の異なる濃度を有する領域として構成し、Ｎ＋領域１２２内に形成されているＰ型領域は薄い濃度で構成されるようにしても良い。このように形成することで、転送効率の悪化を抑制することができる。
また、第７の実施の形態と第３の実施の形態を組み合わせて適用することも可能であり、追加Ｐ型領域２０１ｇを、転送ゲート７２の付近には形成しない形状としても良い。このように形成することで、転送効率の悪化を抑制することができる。
また、第７の実施の形態と第４の実施の形態を組み合わせて適用することも可能であり、縦方向にストライプ状で形成されている追加Ｐ型領域２０１ｇを、転送ゲート７２側に転送経路が向くように傾斜をつけて形成しても良い。このように形成することで、転送効率の悪化を抑制することができる。
また、第７の実施の形態と第５の実施の形態を組み合わせて適用することも可能であり、縦方向と横方向にそれぞれストライプ状に形成されているＰ型領域と、大きな四角形状で形成されているＰ型領域が混在するように形成しても良い。このように形成することで、転送ゲート７２側に向かう電界を発生させることができ、転送効率の悪化を抑制することができる。
また、第７の実施の形態と第６の実施の形態を組み合わせて適用することも可能であり、縦方向と横方向にそれぞれストライプ状に形成されているＰ型領域と、小さな四角形状（ドット形状）で形成されているＰ型領域が混在するように形成しても良い。
例えば転送ゲート７２付近の追加Ｐ型領域２０１ｇは、ドット形状で形成され、転送ゲート７２から離れてた位置の追加Ｐ型領域２０１ｇは、格子形状で形成するようにしても良い。このように形成することで、転送効率の悪化を抑制することができる。
＜第８の実施の形態＞
図１７は、第８の実施の形態における画素１０１ｈの構成例を示す平面図であり、図１８は、図１７に示した平面図に示した線分Ｂ−Ｂ’における断面図である。
第８の実施の形態における画素１０１ｈは、転送トランジスタ７２が、縦型トランジスタで形成されている点が、第１乃至第７の実施の形態における画素１０１と異なり、他の構成は同様である。
第８の実施の形態は、第１乃至第７の実施の形態のいずれとも組み合わせることが可能であり、図１７、図１８では、図６、図７に示した第１の実施の形態と組み合わせた場合の画素１０１ｈを例示している。図６、図７に示した第１の実施の形態と同様の部分には、同様の符号を付し、その説明は省略する。
図１７に示した画素１０１ｈは、平面においては、図６に示した画素１０１ａと同様の構成を有する。ただし、画素１０１ｈの転送トランジスタ（転送ゲート）７２ｈは、縦型トランジスタで形成されている。
図１８は、図１７に示した平面図に示した線分Ｂ−Ｂ’における断面図である。線分Ｂ−Ｂ’は、画素１０１ｈ−２を図中縦方向の分断する線分であり、転送ゲート７２ｈ−２を含み、ＦＤ７３までの線分である。線分Ｂ−Ｂ’における画素１０１ｈは、追加Ｐ型領域２０１ａが形成されていない領域のため、図１８に示した断面図においては、追加Ｐ型領域２０１ａは、図示されていない。
転送トランジスタ７２ｈ−２を構成する転送ゲート７２ｈ−２は、ＰＤ７１−２の内部、図１７に示した例では、Ｎ−領域１２３に達する位置まで構成されている。すなわち、ＰＤ７１−２から電荷を読み出す転送ゲート７２ｈ−２は、ＰＤ７１−２に対して垂直方向に形成された電極と水平方向に形成された電極で構成され、垂直方向に形成されている電極は、ＰＤ７１−２に接するように形成されている。
このような縦型トランジスタを用いることで、変調力を向上させることができ、ポテンシャルを深化させることができる。よって、読み出し能力を向上させ、ＰＤ７１−２から、ＦＤ７３への電荷の転送効率を向上させることができる。
このような縦型トランジスタは、第１乃至第７の実施の形態のいずれの実施の形態に対しても適用でき、適用することで、飽和信号電荷量が拡大された画素１０１において、読み出し能力を向上させ、転送効率を向上させることができる。
＜第９の実施の形態＞
図１９は、第９の実施の形態における画素１０１ｉの構成例を示す断面図である。第９の実施の形態における画素１０１ｉは、平面においては第１の実施の形態における画素１０１ａと同様の構成であり、図６に示したようになるため、その説明は省略する。図１９に示した画素１０１ｉは、図６に示した画素１０１ａの線分Ａ−Ａ’における断面図である。
第８の実施の形態における画素１０１ｉは、トレンチ３０１が形成されている点が、第１乃至第７の実施の形態における画素１０１と異なり、他の構成は同様である。
トレンチ３０１は、隣接する画素１０１ｉ間に、シリコン基板１１１ｉの光入射面側（図中下側）から所定の深さまで形成され、画素を分離する機能を有する。また、トレンチ３０１は、隣接する画素１０１ｉに不要な光が漏れないように、画素間の遮光壁としても機能する。トレンチ３０１は、隣接する画素１０１ｉ間に形成さているため、平面でみたとき、ＰＤ７１を囲むように形成されている。
図１９に示したトレンチ３０１は、シリコン基板１１１ｉの途中まで形成され、光入射面側から掘り込まれたトレンチを例示しているが、光入射面の逆側の面、すなわち配線層１１２が積層されている側の面から掘り込まれ、シリコン基板１１１ｉの途中まで形成されたトレンチ３０１であっても良い。また、トレンチ３０１は、シリコン基板１１１ｉを貫通して形成されたトレンチであっても良い。
トレンチ３０１の内壁は、例えば、ＳｉＯ２やＳｉＮから成る側壁膜が形成され、その内側にはポリシリコンから成る充填材が埋め込まれている構成としても良い。また、充填材としては、ドーピングポリシリコンでも良い。ドーピングポリシリコンを充填した場合、または、ポリシリコンを充填した後にＮ型不純物またはＰ型不純物をドーピングした場合には、そこに負バイアスを印加することで、トレンチ３０１の側壁を強化することができ、ダーク特性を改善することができる。
このようなトレンチ３０１は、第１乃至第８の実施の形態のいずれの実施の形態に対しても適用でき、適用することで、画素間分離をより確実なものとし、隣接画素からの迷光の影響を低減することが可能となる。
＜第１０の実施の形態＞
上記した実施の形態は、２画素共有の場合を例に挙げて説明したが、本技術は、２画素共有の場合に適用が限定されるわけではく、共有方式に限定されず適用できる。例えば図２０、図２１を参照して説明するように、４画素共有に対しても本技術を適用することができる。
図２０は、第１の実施の形態における画素１０１ａを、４画素共有に適用した場合の構成を示す平面図であり、図２１は、図２０に示した平面図に示した線分Ｃ−Ｃ’における断面図である。
２×２の４画素で、１つのＦＤ７３ｊを共有する構成とされている。画素１０１ｊ−１乃至１０１ｊ−４の４画素で１つのＦＤ７３ｊを共有するため、図２０に示したように、４画素の中央部分にＦＤ７３ｊが配置されている。
このＦＤ７３ｊを囲むように、画素１０１ｊ−１の転送ゲート７２ｊ−１、画素１０１ｊ−２の転送ゲート７２ｊ−２、画素１０１ｊ−３の転送ゲート７２ｊ−３、画素１０１ｊ−４の転送ゲート７２ｊ−４が配置されている。
このように、隣接する４画素で、１つのＦＤ７３ｊを共有した構成とすることもできる。
図２１の断面図に示したように、隣接する画素１０１ｊ−１と画素１０１ｊ−２は、Ｐ＋領域１２４で分離されている。さらに、図１９を参照して説明したように、トレンチ３０１を画素間に形成した構成としても良い。
また、図２０、図２１に示した画素１０１ｊは、第１の実施の形態における画素１０１ａを適用した場合を例示したが、第２乃至第８の実施の形態における画素１０１を適用し、４画素共有構造とすることも可能である。
本技術によれば、画素（撮像素子）における飽和信号電荷量を、転送効率を低下させることなく向上させることができる。また、飽和信号電荷量を向上させる構成とした場合においても、従来の撮像素子よりも大きくなるといったこともなく、同等のサイズまたはそれ以下のサイズに収めることが可能である。
＜内視鏡手術システムへの応用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２２では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２３は、図２２に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜移動体への応用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２５は、撮像部１２０３１の設置位置の例を示す図である。
図２５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１）
半導体基板の配線層が積層されている面側から深さ方向に順に、
第１のＰ型不純物領域と、
第２のＰ型不純物領域と第１のＮ型不純物領域とからＰＮ接合面を形成する容量拡大部と、
前記第１のＮ型不純物領域と
を備える撮像素子。
（２）
前記深さ方向と垂直に交わる前記容量拡大部の平面において、第２のＰ型不純物領域は、ストライプ状に形成されている
前記（１）に記載の撮像素子。
（３）
前記深さ方向と垂直に交わる前記容量拡大部の平面において、蓄積された電荷を読み出す電極が形成されている辺に対して垂直となる方向にストライプ状に形成されている
前記（１）または（２）に記載の撮像素子。
（４）
前記第２のＰ型不純物領域は、前記第１のＰ型不純物領域よりも、Ｐ型不純物の濃度が薄い領域である
前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
前記容量拡大部は、蓄積された電荷を読み出す電極の付近には形成されていない
前記（１）乃至（４）のいずれかに記載の撮像素子。
（６）
前記容量拡大部は、蓄積された電荷を読み出す電極が位置する方向に、前記電荷の転送経路が向いているストライプ状に形成されている
前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
蓄積された電荷を読み出す電極側の前記容量拡大部は、ストライプ状に形成され、電極側と離れた位置前記容量拡大部は、四角形状に形成されている
前記（１）乃至（６）のいずれかに記載の撮像素子。
（８）
前記深さ方向と垂直に交わる前記容量拡大部の平面において、第２のＰ型不純物領域は、ドット状に形成されている
前記（１）乃至（７）のいずれかに記載の撮像素子。
（９）
前記深さ方向と垂直に交わる前記容量拡大部の平面において、第２のＰ型不純物領域は、格子状に形成されている
前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
蓄積された電荷を読み出す電極であり、少なくとも前記第１のＮ型不純物領域に達する電極をさらに備える
前記（１）乃至（９）のいずれかに記載の撮像素子。
（１１）
隣接する画素間に、トレンチをさらに備える
前記（１）乃至（１０）のいずれかに記載の撮像素子。
（１２）
複数の撮像素子でフローティングディフュージョンを共有し、
前記フローティングディフュージョンの近傍に、読み出し電極が配置されている
前記（１）乃至（１１）のいずれかに記載の撮像素子。
（１３）
半導体基板の配線層が積層されている面側から深さ方向に順に、
第１のＰ型不純物領域と、
第２のＰ型不純物領域と第１のＮ型不純物領域とからＰＮ接合面を形成する容量拡大部と、
前記第１のＮ型不純物領域と
を備える撮像素子と、
前記撮像素子からのデータを処理する処理部と
を備える電子機器。
１０ 撮像装置， １１ レンズ群， １２ 撮像素子， １３ ＤＳＰ回路， １４ フレームメモリ， １５ 表示部， １６ 記録部， １７ 操作系， １８ 電源系， １９ バスライン， ２０ ＣＰＵ， ４１ 画素アレイ部， ４２ 垂直駆動部， ４３ カラム処理部， ４４ 水平駆動部， ４５ システム制御部， ４６ 画素駆動線， ４７ 垂直信号線， ４８ 信号処理部， ４９ データ格納部， ７１ フォトダイオード, ７２ 転送トランジスタ， ７３ フローティングディフュージョン, ７４ リセットトランジスタ， ７５ 増幅トランジスタ， ７６ 選択トランジスタ， １０１ 画素， １１１ シリコン基板， １１２ 配線層， １１３ 層間絶縁膜， １２１ 領域， １２２ 領域， １２３ 領域， １２４ 領域， ２０１ 追加Ｐ型領域， ３０１ トレンチ

Claims (13)

  1. 半導体基板の配線層が積層されている面側から深さ方向に順に、
    第１のＰ型不純物領域と、
    第２のＰ型不純物領域と第１のＮ型不純物領域とからＰＮ接合面を形成する容量拡大部と、
    前記第１のＮ型不純物領域と
    を備える撮像素子。
  2. 前記深さ方向と垂直に交わる前記容量拡大部の平面において、第２のＰ型不純物領域は、ストライプ状に形成されている
    請求項１に記載の撮像素子。
  3. 前記深さ方向と垂直に交わる前記容量拡大部の平面において、蓄積された電荷を読み出す電極が形成されている辺に対して垂直となる方向にストライプ状に形成されている
    請求項１に記載の撮像素子。
  4. 前記第２のＰ型不純物領域は、前記第１のＰ型不純物領域よりも、Ｐ型不純物の濃度が薄い領域である
    請求項１に記載の撮像素子。
  5. 前記容量拡大部は、蓄積された電荷を読み出す電極の付近には形成されていない
    請求項１に記載の撮像素子。
  6. 前記容量拡大部は、蓄積された電荷を読み出す電極が位置する方向に、前記電荷の転送経路が向いているストライプ状に形成されている
    請求項１に記載の撮像素子。
  7. 蓄積された電荷を読み出す電極側の前記容量拡大部は、ストライプ状に形成され、電極側と離れた位置前記容量拡大部は、四角形状に形成されている
    請求項１に記載の撮像素子。
  8. 前記深さ方向と垂直に交わる前記容量拡大部の平面において、第２のＰ型不純物領域は、ドット状に形成されている
    請求項１に記載の撮像素子。
  9. 前記深さ方向と垂直に交わる前記容量拡大部の平面において、第２のＰ型不純物領域は、格子状に形成されている
    請求項１に記載の撮像素子。
  10. 蓄積された電荷を読み出す電極であり、少なくとも前記第１のＮ型不純物領域に達する電極をさらに備える
    請求項１に記載の撮像素子。
  11. 隣接する画素間に、トレンチをさらに備える
    請求項１に記載の撮像素子。
  12. 複数の撮像素子でフローティングディフュージョンを共有し、
    前記フローティングディフュージョンの近傍に、読み出し電極が配置されている
    請求項１に記載の撮像素子。
  13. 半導体基板の配線層が積層されている面側から深さ方向に順に、
    第１のＰ型不純物領域と、
    第２のＰ型不純物領域と第１のＮ型不純物領域とからＰＮ接合面を形成する容量拡大部と、
    前記第１のＮ型不純物領域と
    を備える撮像素子と、
    前記撮像素子からのデータを処理する処理部と
    を備える電子機器。
JP2018178414A 2018-09-25 2018-09-25 撮像素子、電子機器 Pending JP2020053450A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018178414A JP2020053450A (ja) 2018-09-25 2018-09-25 撮像素子、電子機器
PCT/JP2019/035817 WO2020066640A1 (ja) 2018-09-25 2019-09-12 撮像素子、電子機器
US17/276,281 US20220037383A1 (en) 2018-09-25 2019-09-12 Imaging element and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018178414A JP2020053450A (ja) 2018-09-25 2018-09-25 撮像素子、電子機器

Publications (1)

Publication Number Publication Date
JP2020053450A true JP2020053450A (ja) 2020-04-02

Family

ID=69952593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018178414A Pending JP2020053450A (ja) 2018-09-25 2018-09-25 撮像素子、電子機器

Country Status (3)

Country Link
US (1) US20220037383A1 (ja)
JP (1) JP2020053450A (ja)
WO (1) WO2020066640A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022128663A1 (en) * 2020-12-18 2022-06-23 Ams International Ag Photo sensor cell, photo sensor and method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022112252A (ja) * 2021-01-21 2022-08-02 ソニーセミコンダクタソリューションズ株式会社 光検出素子および電子機器
JP2023157511A (ja) * 2022-04-15 2023-10-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP2015012074A (ja) * 2013-06-27 2015-01-19 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP6396775B2 (ja) * 2014-12-03 2018-09-26 ルネサスエレクトロニクス株式会社 撮像装置
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
KR102153147B1 (ko) * 2015-12-10 2020-09-08 주식회사 디비하이텍 이미지 센서 및 그 제조 방법
DE102018122628B4 (de) * 2017-09-29 2023-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS Bildsensor mit gezackter Fotodiodenstruktur

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022128663A1 (en) * 2020-12-18 2022-06-23 Ams International Ag Photo sensor cell, photo sensor and method

Also Published As

Publication number Publication date
WO2020066640A1 (ja) 2020-04-02
US20220037383A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US20230033933A1 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
EP3796386B1 (en) Imaging element and electronic device
JPWO2020175195A1 (ja) 固体撮像装置および電子機器
WO2021015009A1 (en) Solid-state imaging device and electronic apparatus
JP2020021987A (ja) 撮像装置、電子機器
WO2020066640A1 (ja) 撮像素子、電子機器
US20230353894A1 (en) Imaging device and electronic device
US11502122B2 (en) Imaging element and electronic device
JP7275125B2 (ja) 撮像素子、電子機器
KR102664630B1 (ko) 촬상 소자, 전자 기기
TWI834644B (zh) 攝像元件及電子機器
WO2024057805A1 (ja) 撮像素子および電子機器
KR102664496B1 (ko) 촬상 소자, 전자 기기
WO2023112769A1 (ja) 固体撮像装置及び電子機器
US20240113145A1 (en) Solid-state imaging device and electronic device
WO2024034411A1 (ja) 半導体装置およびその製造方法
WO2023017650A1 (ja) 撮像装置及び電子機器
TW202345371A (zh) 光檢測裝置
JP2023027455A (ja) 撮像素子、撮像装置、製造方法
CN117203769A (zh) 半导体装置、半导体装置的制造方法和电子设备