JP5150050B2 - Ｃｍｏｓイメージセンサ及びその製造方法 - Google Patents
Ｃｍｏｓイメージセンサ及びその製造方法 Download PDFInfo
- Publication number
- JP5150050B2 JP5150050B2 JP2005367846A JP2005367846A JP5150050B2 JP 5150050 B2 JP5150050 B2 JP 5150050B2 JP 2005367846 A JP2005367846 A JP 2005367846A JP 2005367846 A JP2005367846 A JP 2005367846A JP 5150050 B2 JP5150050 B2 JP 5150050B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photodiode
- trench
- transfer gate
- channel stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims description 59
- 238000009792 diffusion process Methods 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000012535 impurity Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 18
- 238000002955 isolation Methods 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
本発明は、イメージセンサに関し、より詳細には、ＣＭＯＳイメージセンサ及びその製造方法に関する。
現在、ＣＭＯＳイメージセンサは、携帯電話、ＰＣ用カメラ、及び電子機器等に幅広く使用されているデバイスである。ＣＭＯＳイメージセンサは、従来のイメージセンサとして用いられるＣＣＤに比べて駆動方式が簡便であり、信号処理回路を１つのチップに集積することができる。このように、ＣＭＯＳイメージセンサは、システムオンチップ（ＳＯＣ）を実現することができ、モジュールを小型化することができる。
また、ＣＭＯＳイメージセンサは、従来の互換性のあるＣＭＯＳ技術を用いることができるため、製造単価を減少させることができるなど多くの利点を有している。
図１は、従来技術に係るＣＭＯＳイメージセンサの単位画素の一部を示す断面図である。
図１に示すように、従来技術に係るＣＭＯＳイメージセンサの単位画素には、高濃度のＰ型であるＰ＋＋型基板１０と低濃度のＰ−型であるＰ−型エピタキシャル層（Ｐ−ｅｐｉ、図示せず）とが積層された下部構造（以下、半導体層と記す）の内部に、素子分離膜１２が局部的に形成されており、ゲート絶縁膜１４とゲート導電膜１６との積層構造を有するゲート電極１８、及びゲート電極１８の両側壁に形成されたスペーサ１９を含む構造で、トランスファゲート２０が半導体層の上部表面に形成されている。
また、トランスファゲート２０の一側に整合した半導体層の表面下には、それぞれＰ０型不純物層及びチャネルストップ層の役割を果たすＰ＋型不純物拡散領域２４及び２５と、低濃度のＮ型の不純物拡散領域（以下、Ｎ−型フォトダイオード２１と記す）とがイオン注入及び熱拡散処理により形成されている。一方、トランスファゲート２０の他側に整合した半導体層の表面下には、高濃度のＮ型であるＮ＋型フローティング拡散領域２２が形成されている。
この時、素子分離膜１２は、隣接する画素間の電子の移動を防止、即ちクロストークを防止するためのものであり、最近では、このようなクロストークを確実に防止するために、トレンチの深さを深くして素子分離膜１２を形成している。しかしながら、このように、トレンチを数マイクロメートルの深さに形成すると、半導体層の深部で発生する電子の隣接する画素への移動を防止することはできるが、深いトレンチ（以下、ディープトレンチと記す）の側壁の全てを、イオン注入によりドーピングすることができないという問題がある。従って、フォトダイオードの空乏層がディープトレンチの側壁に拡張し、暗電流（ｄａｒｋ ｃｕｒｒｅｎｔ）が増大するという問題がある。
本発明は、上記従来技術の問題を解決するためになされたものであり、その目的は、クロストークを防止し、暗電流を抑制することができるＣＭＯＳイメージセンサ及びその製造方法を提供することにある。
上記目的を達成するために、本発明の第１の態様は、トレンチが形成された第１導電型の基板と、前記トレンチの壁面に沿って、エピタキシャル成長によって形成された第１導電型のチャネルストップ層と、前記チャネルストップ層の表面に形成されて前記トレンチを埋め込む素子分離膜と、前記基板の表面下に形成され、前記チャネルストップ層の一側に隣接する第２導電型のフォトダイオードと、前記フォトダイオードに隣接する前記基板の上部表面に形成されて、前記フォトダイオードによって生成される光電荷を伝送するためのトランスファゲートとを備えることを特徴とするＣＭＯＳイメージセンサを提供する。
ここで、前記フォトダイオードが形成される前記基板の領域の上に、前記第１導電型の不純物拡散領域をさらに備えることもできる。
ここで、前記素子分離膜が前記トレンチの底部から所定の高さまで形成され、前記トランスファゲートの導電物質が前記トレンチ内に埋め込まれて残留していないこともできる。
ここで、前記フォトダイオードと対向し、前記トランスファゲートに隣接する前記基板の表面下に形成され、前記トランスファゲートによって前記光電荷を受け取るフローティング拡散領域をさらに備えることもできる。
また、上記目的を達成するために、本発明の第２の態様は、トレンチが形成された第１導電型の基板と、エピタキシャル成長によって形成されて前記トレンチを埋め込む第１導電型のチャネルストップ層と、前記基板の表面下に形成され、前記チャネルストップ層の一側に隣接する第２導電型のフォトダイオードと、前記フォトダイオードに隣接する前記基板の上部表面に形成されて、前記フォトダイオードによって生成される光電荷を伝送するためのトランスファゲートとを備えることを特徴とするＣＭＯＳイメージセンサを提供する。
ここで、前記チャネルストップ層が、前記トレンチ外の、前記フォトダイオードが形成される前記基板の領域の上にも形成されることもできる。
ここで、前記フォトダイオードと対向し、前記トランスファゲートに隣接する前記基板の表面下に形成され、前記トランスファゲートによって前記光電荷を受け取るフローティング拡散領域をさらに備えることもできる。
また、上記目的を達成するために、本発明の第３の態様は、トレンチが形成された第１導電型の基板を提供するステップと、エピタキシャル成長を実施して、前記トレンチの壁面に沿って、第１導電型のチャネルストップ層を形成するステップと、前記チャネルストップ層の表面に素子分離膜を形成して前記トレンチを埋め込むステップと、前記チャネルストップ層の一側の前記基板の表面上に、両側面にスペーサを備えるトランスファゲートを形成するステップと、イオン注入を実施して、前記トレンチと前記トランスファゲートとの間の前記基板表面下に第２導電型のフォトダイオードを形成するステップとを含むことを特徴とするＣＭＯＳイメージセンサの製造方法を提供する。
ここで、前記チャネルストップ層を形成する前記ステップが、前記トレンチ外の、前記フォトダイオードが形成される前記基板の領域の上にも前記チャネルストップ層を形成することもできる。
ここで、前記素子分離膜を形成して前記トレンチを埋め込む前記ステップが、前記トランスファゲートの導電物質が前記トレンチ内に残留することを防止するために、前記トレンチの底部から所定の高さまで前記素子分離膜を形成するステップであることもできる。
ここで、前記フォトダイオードを形成するステップの後に、イオン注入を実施して、前記フォトダイオードと対向し、前記トランスファゲートに隣接する前記基板の表面下に、前記トランスファゲートによって前記光電荷を受け取るフローティング拡散領域を形成するステップをさらに含むこともできる。
また、上記目的を達成するために、本発明の第４の態様は、トレンチが形成された第１導電型の基板を提供するステップと、エピタキシャル成長を実施して、前記第１導電型のチャネルストップ層を形成して前記トレンチを埋め込むステップと、前記チャネルストップ層の一側の前記基板の表面上に、両側面にスペーサを備えるトランスファゲートを形成するステップと、イオン注入を実施して、前記トレンチと前記トランスファゲートとの間の前記基板の表面下に第２導電型のフォトダイオードを形成するステップとを含むことを特徴とするＣＭＯＳイメージセンサの製造方法を提供する。
ここで、前記チャネルストップ層を形成する前記ステップが、前記トレンチ外の、前記フォトダイオードが形成される前記基板の領域の上にも前記チャネルストップ層を形成するステップであることもできる。
ここで、前記フォトダイオードを形成する前記ステップの後に、イオン注入を実施して、前記フォトダイオードと対向し、前記トランスファゲートに隣接する前記基板の表面下に、前記トランスファゲートによって前記光電荷を受け取るフローティング拡散領域を形成するステップをさらに含むこともできる。
本発明によると、ＣＭＯＳイメージセンサにおいて、線幅が狭く深さが深いトレンチの壁に均一なチャネルストップ層を形成することができる。また、クロストークを防止するだけではなく、暗電流を抑制することができ、ＣＭＯＳイメージセンサの性能を大きく向上させることができる。
以下、本発明の好ましい実施の形態を添付の図面を参照して詳細に説明する。尚、以下の説明及び図面において、同じ符号は同じ又は類似の構成要素を示すこととし、よって、同じ又は類似の構成要素に関する説明を省略する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの単位画素の一部を示す断面図である。
図２は、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの単位画素の一部を示す断面図である。
図２に示すように、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの単位画素は、ディープトレンチ（図示せず）が形成された高濃度のＰ型であるＰ＋＋型基板１１０と、ディープトレンチの壁面に沿って、Ｐ型であるＰ＋型エピタキシャル層で形成されたチャネルストップ層１１５と、チャネルストップ層１１５の表面に形成されてディープトレンチを埋め込む素子分離膜１３０と、基板１１０の表面下の、チャネルストップ層１１５の一側に隣接するように形成された低濃度のＮ型不純物拡散領域（以下、Ｎ−型フォトダイオードと記す）１２４と、Ｎ−型フォトダイオード１２４に隣接する基板１１０の上部表面に形成されて、Ｎ−型フォトダイオード１２４によって生成された光電荷を伝送するためのトランスファトランジスタのゲート（以下、トランスファゲートと記す）１２３とを備えている。さらに、本ＣＭＯＳイメージセンサの単位画素は、Ｎ−型フォトダイオード１２４と対向し、トランスファゲート１２３に隣接する基板１１０の表面下に形成された、トランスファゲートによって光電荷を受け取るフローティング拡散領域１２６を備えていることができる。
この時、トランスファゲート１２３は、ゲート絶縁膜１１７とゲート導電膜１１９との積層構造を有するゲート電極１２０、及びゲート電極１２０の両側壁に形成されたスペーサ１２２を備える。特に、ゲート導電膜１１９は、ポリシリコン、タングステンシリサイド等が単独で、又は積層されて形成され、スペーサ１２２は、窒化膜、酸化膜、又は酸窒化膜等を用いて形成される。
ここで、高濃度のＰ型であるＰ＋＋型基板１１０の上には、低濃度のＰ−型であるＰ−型エピタキシャル層（Ｐ−ｅｐｉ、図示せず）が積層されている。この時、基板１１０は、単結晶シリコン膜である。
即ち、本発明の第１の実施の形態によると、ディープトレンチの壁面に沿って、Ｎ−型フォトダイオード１２４と反対の導電型の不純物がドーピングされてエピタキシャル成長したチャネルストップ層１１５を形成する。それにより、線幅が狭く深さが深いトレンチにもかかわらず、均一なチャネルストップ層１１５を形成することができる。従って、ＣＭＯＳイメージセンサのクロストークを防止するだけではなく、暗電流を抑制することができる。
図３Ａ〜図３Ｃは、図２に示す本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造方法を示す各工程における断面図である。
まず、図３Ａに示すように、高濃度のＰ型であるＰ＋＋型基板１１０の上部表面にパッド酸化膜１１１及びパッド窒化膜１１２を蒸着によって形成する。この時、基板１１０の上部には、Ｐ−型エピタキシャル層（図示せず）が形成されている。
次いで、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により、基板１１０内に深いトレンチ、即ちディープトレンチ１１３を形成する。例えば、マスクの形成及びマスクのエッチングを実施し、パッド窒化膜１１２の上部表面に所定のマスクパターン（図示せず）を形成する。次いで、マスクパターンを用いたエッチングを実施し、パッド窒化膜１１２、パッド酸化膜１１１、及び基板１１０の所定箇所をエッチングする。これにより、基板１１０にディープトレンチ１１３を形成する。次いで、ストリップ処理により、エッチングに用いたマスクパターンを除去する。
この時、単位画素部位を除く部分に対し、通常のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により素子分離を行う。
次いで、図３Ｂに示すように、インシチュ（ｉｎ−ｓｉｔｕ）でエピタキシャル成長を行い、ディープトレンチ１１３（図３Ａ参照）の壁面に沿って、高濃度のＰ型にドーピングされたＰ＋型不純物拡散領域、即ちチャネルストップ層１１５を形成する。この時、Ｐ＋型不純物拡散領域を、フォトダイオードＰＤ（図３Ｃ）が形成される領域（以下、フォトダイオード形成領域と記す）の基板１１０の上部表面に形成してもよい。例えば、フォトダイオード形成領域のパッド窒化膜１１２及びパッド酸化膜１１１をエッチングした後、エピタキシャル成長を行い、フォトダイオード形成領域の基板１１０の上部表面にもＰ＋型不純物拡散領域を形成する。
次いで、図３Ｃに示すように、ウェットエッチングを行い、パッド窒化膜１１２（図３Ｂ参照）及びパッド酸化膜１１１（図３Ｂ参照）を除去する。
次いで、チャネルストップ層１１５の表面にＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜を蒸着によって形成し、ディープトレンチ１１３（図３Ａ参照）を埋め込む。その後、ＨＤＰ酸化膜を平坦化することにより素子分離膜１３０を形成する。この時、素子分離膜１３０をディープトレンチ１１３の底部から所定の高さまで形成し、後続の工程により蒸着されるゲート導電膜１１９がトレンチ１１３内に埋め込まれて残留することを防止する。
次いで、素子分離膜１３０を含む基板１１０の全表面に、ゲート絶縁膜１１７を形成した後、ゲート絶縁膜１１７の上部表面にゲート導電膜１１９を蒸着によって形成する。好ましくは、酸化処理により酸化膜を形成した後、ポリシリコン等の導電性物質をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により蒸着する。
次いで、ゲート導電膜１１９及びゲート絶縁膜１１７の所定箇所をエッチングし、基板１１０の上部表面にゲート電極１２０を形成する。その後、ゲート電極１２０の両側壁に、絶縁膜を用いたスペーサ１２２を形成して、トランスファゲート１２３を形成する。
次いで、所定のマスクパターンを用いて不純物のイオン注入を実施し、チャネルストップ層１１５とトランスファゲート１２３との間の基板１１０の表面下にＮ−型フォトダイオード１２４を形成する。例えば、リン（Ｐ）、ヒ素（Ａｓ）等のＮ型不純物イオンを注入して、低濃度のＮ−型フォトダイオード１２４を形成する。
次いで、Ｎ−型フォトダイオード１２４と対向し、トランスファゲート１２３に隣接する基板１１０内にイオン注入を実施して、フローティング拡散領域１２６を形成する。好ましくは、高濃度のＮ型不純物イオンを注入して、Ｎ＋型フローティング拡散領域１２６を形成する。
（第２の実施の形態）
図４は、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素の一部を示す断面図である。
図４は、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素の一部を示す断面図である。
図４に示すように、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの単位画素は、ディープトレンチ（図示せず）が形成された高濃度のＰ型であるＰ＋＋型基板２１０と、Ｐ型であるＰ＋型エピタキシャル層で形成されてディープトレンチを埋め込むチャネルストップ層２１５と、基板２１０の表面下の、チャネルストップ層２１５の一側に隣接するように形成された低濃度のＮ型であるＮ−型フォトダイオード２２４と、Ｎ−型フォトダイオード２２４に隣接する基板２１０の上部表面に形成されて、Ｎ−型フォトダイオード２２４によって生成された光電荷を伝送するためのトランスファゲート２２３とを備える。さらに、本ＣＭＯＳイメージセンサの単位画素は、Ｎ−型フォトダイオード２２４と対向し、トランスファゲート２２３に隣接する基板２１０の表面下に形成された、トランスファゲートによって光電荷を受け取るフローティング拡散領域２２６を備えていることができる。
即ち、チャネルストップ層１１５をトレンチの内壁に沿って形成する本発明の第１の実施の形態と比較すると、本発明の第２の実施の形態においては、チャネルストップ層２１５をトレンチ全体を埋め込むように形成する。このように、本発明の第２の実施の形態においては、素子分離膜の形成工程を別途必要としないため、第１の実施の形態に比べてＣＭＯＳイメージセンサの製造工程を単純化することができる。
図５Ａ及び図５Ｂは、図４に示す本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造方法を示す各工程における断面図である。
まず、図５Ａに示すように、本発明の第１の実施の形態と同じ方法で、ディープトレンチ（図示せず）を高濃度のＰ型基板２１０に形成する。例えば、基板２１０の上部表面に形成したパッド酸化膜２１１及びパッド窒化膜２１２の所定箇所をエッチングし、基板２１０にディープトレンチ（図示せず）を形成する。この時、単位画素部位を除く部分に対し、通常のＳＴＩ法により素子分離を行う。
次いで、インシチュでエピタキシャル成長を行い、高濃度のＰ型にドーピングされたＰ＋型不純物拡散領域、即ちチャネルストップ層２１５を形成して、ディープトレンチ（図示せず）全体を埋め込む。この時、不純物拡散領域を、フォトダイオード形成領域の基板２１０の上部表面に形成してもよい。
次いで、図５Ｂに示すように、ウェットエッチングを行い、パッド窒化膜２１２及びパッド酸化膜２１１を除去する。
次いで、本発明の第１の実施の形態と同じ方法で、トランスファゲート２２３を形成した後、不純物のイオン注入を実施し、トランスファゲート２２３とチャネルストップ層２１５との間の基板２１０の表面下にＮ−型フォトダイオード２２４を形成する。好ましくは、Ｎ型不純物イオンを注入して、低濃度のＮ−型フォトダイオード２２４を形成する。ここで、トランスファゲート２２３は、ゲート絶縁膜２１７及びゲート導電膜２１９の積層構造を有するゲート電極２２０と、ゲート電極２２０の両側壁に形成されたスペーサ２２２とを含む。
次いで、Ｎ−型フォトダイオード２２４と対向し、トランスファゲート２２３に隣接する基板２１０内にイオン注入を実施して、フローティング拡散領域２２６を形成する。好ましくは、高濃度にＮ型不純物イオンを注入して、Ｎ＋型フローティング拡散領域２２６を形成する。
尚、本発明は、上記した本実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更が可能であり、それらも本発明の技術的範囲に属する。
１１０、２１０ 基板
１１１、２１１ パッド酸化膜
１１２、２１２ パッド窒化膜
１１３ ディープトレンチ
１１５、２１５ チャネルストップ層
１１７、２１７ ゲート絶縁膜
１１９、２１９ ゲート導電膜
１２０、２２０ ゲート電極
１２２、２２２ スペーサ
１２３、２２３ トランスファゲート
１２４、２２４ Ｎ−型フォトダイオード
１２６、２２６ フローティング拡散領域
１３０ 素子分離膜
１１１、２１１ パッド酸化膜
１１２、２１２ パッド窒化膜
１１３ ディープトレンチ
１１５、２１５ チャネルストップ層
１１７、２１７ ゲート絶縁膜
１１９、２１９ ゲート導電膜
１２０、２２０ ゲート電極
１２２、２２２ スペーサ
１２３、２２３ トランスファゲート
１２４、２２４ Ｎ−型フォトダイオード
１２６、２２６ フローティング拡散領域
１３０ 素子分離膜
Claims (2)
- トレンチが形成された第１導電型の基板と、
エピタキシャル成長によって形成されて前記トレンチを埋め込む第１導電型のチャネルストップ層と、
前記基板の表面下に形成され、前記チャネルストップ層の一側に隣接する第２導電型のフォトダイオードと、
前記フォトダイオードに隣接する前記基板の上部表面に形成されて、前記フォトダイオードによって生成される光電荷を伝送するためのトランスファゲートと、
前記フォトダイオードと対向し、前記トランスファゲートに隣接する前記基板の表面下に形成され、前記トランスファゲートによって前記光電荷を受け取るフローティング拡散領域と
を備えてなり、
前記チャネルストップ層の底部は、前記基板の前記表面から、前記フォトダイオードの底部よりも深い位置にあることを特徴とするＣＭＯＳイメージセンサ。 - トレンチが形成された第１導電型の基板を提供するステップと、
エピタキシャル成長を実施して、前記第１導電型のチャネルストップ層を形成して前記トレンチを埋め込むステップと、
前記チャネルストップ層の一側の前記基板の表面上に、両側面にスペーサを備えるトランスファゲートを形成するステップと、
イオン注入を実施して、前記トレンチと前記トランスファゲートとの間の前記基板の表面下に第２導電型のフォトダイオードを形成するステップと、
前記フォトダイオードを形成する前記ステップの後に、イオン注入を実施して、前記フォトダイオードと対向し、前記トランスファゲートに隣接する前記基板の表面下に、前記トランスファゲートによって光電荷を受け取るフローティング拡散領域を形成するステップと
を含んでなり、
前記チャネルストップ層の底部は、前記基板の前記表面から、前記フォトダイオードの底部よりも深い位置にあることを特徴とするＣＭＯＳイメージセンサの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050085676A KR100748342B1 (ko) | 2005-09-14 | 2005-09-14 | 씨모스 이미지 센서의 제조방법 |
| KR10-2005-0085676 | 2005-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007081358A JP2007081358A (ja) | 2007-03-29 |
| JP5150050B2 true JP5150050B2 (ja) | 2013-02-20 |
Family
ID=37854124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005367846A Active JP5150050B2 (ja) | 2005-09-14 | 2005-12-21 | Ｃｍｏｓイメージセンサ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US7608872B2 (ja) |
| JP (1) | JP5150050B2 (ja) |
| KR (1) | KR100748342B1 (ja) |
| CN (1) | CN100485947C (ja) |
| TW (1) | TWI288476B (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100721661B1 (ko) * | 2005-08-26 | 2007-05-23 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조 방법 |
| KR100748342B1 (ko) | 2005-09-14 | 2007-08-09 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조방법 |
| KR100810423B1 (ko) * | 2006-12-27 | 2008-03-04 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이미지 센서의 제조 방법 |
| JP5095287B2 (ja) * | 2007-07-18 | 2012-12-12 | パナソニック株式会社 | 固体撮像素子及びその製造方法 |
| US7858914B2 (en) | 2007-11-20 | 2010-12-28 | Aptina Imaging Corporation | Method and apparatus for reducing dark current and hot pixels in CMOS image sensors |
| KR100974618B1 (ko) * | 2008-02-29 | 2010-08-06 | 인제대학교 산학협력단 | 광감도가 개선된 이미지 센서 |
| JP2009277722A (ja) * | 2008-05-12 | 2009-11-26 | Panasonic Corp | 固体撮像装置及びその製造方法 |
| US8487351B2 (en) * | 2008-11-28 | 2013-07-16 | Samsung Electronics Co., Ltd. | Image sensor and image sensing system including the same |
| US8772891B2 (en) * | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| KR101550434B1 (ko) | 2008-12-26 | 2015-09-04 | 삼성전자주식회사 | 이미지 센서의 형성방법 |
| CN102005414B (zh) * | 2009-08-28 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器像素、制造方法及图像捕获设备 |
| FR2955700B1 (fr) * | 2010-01-28 | 2012-08-17 | St Microelectronics Crolles 2 | Photodiode de capteur d'image |
| US8875139B2 (en) * | 2010-07-30 | 2014-10-28 | Mavro Imaging, Llc | Method and process for tracking documents by monitoring each document's electronic processing status and physical location |
| JP5682174B2 (ja) * | 2010-08-09 | 2015-03-11 | ソニー株式会社 | 固体撮像装置とその製造方法、並びに電子機器 |
| US8507962B2 (en) | 2010-10-04 | 2013-08-13 | International Business Machines Corporation | Isolation structures for global shutter imager pixel, methods of manufacture and design structures |
| JP2013012574A (ja) * | 2011-06-29 | 2013-01-17 | Toshiba Corp | 固体撮像装置および固体撮像装置の製造方法 |
| JP5716591B2 (ja) * | 2011-07-26 | 2015-05-13 | 三菱電機株式会社 | 半導体装置 |
| KR101931658B1 (ko) | 2012-02-27 | 2018-12-21 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서 |
| KR102114344B1 (ko) * | 2013-06-05 | 2020-05-22 | 삼성전자주식회사 | 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템 |
| KR102209097B1 (ko) | 2014-02-27 | 2021-01-28 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR102212138B1 (ko) | 2014-08-19 | 2021-02-04 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이 |
| JP6877872B2 (ja) | 2015-12-08 | 2021-05-26 | キヤノン株式会社 | 光電変換装置およびその製造方法 |
| US10672934B2 (en) | 2017-10-31 | 2020-06-02 | Taiwan Semiconductor Manufacturing Company Ltd. | SPAD image sensor and associated fabricating method |
| US10672810B2 (en) * | 2017-10-31 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS image sensor with shallow trench edge doping |
| US10475828B2 (en) | 2017-11-21 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device structure with doping layer in light-sensing region |
| CN110931578B (zh) * | 2018-09-20 | 2024-05-28 | 台湾积体电路制造股份有限公司 | 光电探测器及其形成方法 |
| US10790326B2 (en) | 2018-09-26 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pixel device on deep trench isolation (DTI) structure for image sensor |
| CN109817654A (zh) * | 2019-02-14 | 2019-05-28 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| JP7350583B2 (ja) * | 2019-09-12 | 2023-09-26 | キオクシア株式会社 | 半導体記憶装置 |
| US11367745B2 (en) * | 2020-08-20 | 2022-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and methods for sensing long wavelength light |
| JP2022075275A (ja) | 2020-11-06 | 2022-05-18 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3925120A (en) | 1969-10-27 | 1975-12-09 | Hitachi Ltd | A method for manufacturing a semiconductor device having a buried epitaxial layer |
| JPS63114438A (ja) | 1986-10-31 | 1988-05-19 | Nec Corp | 階層化通信制御装置 |
| JPS63248254A (ja) | 1987-04-02 | 1988-10-14 | Nec Corp | 通信制御装置 |
| JPS63257244A (ja) * | 1987-04-14 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US4866291A (en) | 1987-06-30 | 1989-09-12 | Canon Kabushiki Kaisha | Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film |
| JP3104274B2 (ja) * | 1991-04-02 | 2000-10-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5612242A (en) | 1996-03-11 | 1997-03-18 | United Microelectronics Corp. | Trench isolation method for CMOS transistor |
| JPH10144784A (ja) | 1996-11-11 | 1998-05-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP3876496B2 (ja) * | 1997-09-13 | 2007-01-31 | 株式会社ニコン | 固体撮像装置 |
| US6032197A (en) | 1997-09-25 | 2000-02-29 | Microsoft Corporation | Data packet header compression for unidirectional transmission |
| JPH11233610A (ja) | 1998-02-17 | 1999-08-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6358818B1 (en) * | 1998-03-04 | 2002-03-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming trench isolation regions |
| JPH11274454A (ja) * | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
| US6707819B1 (en) | 1998-12-18 | 2004-03-16 | At&T Corp. | Method and apparatus for the encapsulation of control information in a real-time data stream |
| FI107000B (fi) | 1999-02-17 | 2001-05-15 | Nokia Mobile Phones Ltd | Otsikon pakkaaminen reaaliaikaisissa palveluissa |
| US6198735B1 (en) | 1999-05-20 | 2001-03-06 | Motorola, Inc. | Method for retransmitting a data packet in a packet network |
| JP3464414B2 (ja) * | 1999-06-15 | 2003-11-10 | 富士通株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2001015591A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法・半導体装置 |
| KR20010009810A (ko) * | 1999-07-14 | 2001-02-05 | 윤종용 | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 |
| US6680955B1 (en) | 1999-08-20 | 2004-01-20 | Nokia Networks Oy | Technique for compressing a header field in a data packet |
| JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
| US6711164B1 (en) | 1999-11-05 | 2004-03-23 | Nokia Corporation | Method and apparatus for performing IP-ID regeneration to improve header compression efficiency |
| US6542931B1 (en) | 1999-11-05 | 2003-04-01 | Nokia Corporation | Using sparse feedback to increase bandwidth efficiency in high delay, low bandwidth environment |
| US6319783B1 (en) | 1999-11-19 | 2001-11-20 | Chartered Semiconductor Manufatcuring Ltd. | Process to fabricate a novel source-drain extension |
| FI110831B (fi) | 1999-12-31 | 2003-03-31 | Nokia Corp | Menetelmä tiedonsiirron tehostamiseksi ja tiedonsiirtoprotokolla |
| DE10008148A1 (de) | 2000-02-22 | 2001-08-23 | Bosch Gmbh Robert | Verfahren zum Betreiben eines Mobilfunknetzes |
| GB0004178D0 (en) | 2000-02-22 | 2000-04-12 | Nokia Networks Oy | Integrity check in a communication system |
| EP1146713B1 (en) | 2000-03-03 | 2005-04-27 | NTT DoCoMo, Inc. | Method and apparatus for packet transmission with header compression |
| JP2001320422A (ja) | 2000-03-03 | 2001-11-16 | Ntt Docomo Inc | ヘッダ圧縮を伴うパケット伝送のための方法および装置 |
| JP3730835B2 (ja) | 2000-03-03 | 2006-01-05 | 株式会社エヌ・ティ・ティ・ドコモ | パケット伝送方法、中継装置およびデータ端末 |
| TW466780B (en) * | 2000-03-17 | 2001-12-01 | Taiwan Semiconductor Mfg | Method to accurately control the manufacturing of high performance photodiode |
| BR0017311B1 (pt) | 2000-08-14 | 2014-11-11 | Nokia Siemens Networks Oy | Método a ser realizado em um sistema de comunicação, sistema de comunicação, e, elemento de rede |
| FI113323B (fi) | 2000-08-21 | 2004-03-31 | Nokia Corp | Datapakettinumeroiden synkronointi pakettivälitteisessä tiedonsiirrossa |
| US6967964B1 (en) | 2000-10-03 | 2005-11-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Context identification using header compression key at link layer |
| US20020064164A1 (en) | 2000-10-06 | 2002-05-30 | Barany Peter A. | Protocol header construction and/or removal for messages in wireless communications |
| US7069495B2 (en) | 2000-10-30 | 2006-06-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Bit error resilience for an internet protocol stack |
| KR20020055120A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 포토다이오드 면적을 증가시킬 수 있는 이미지 센서 및 그제조 방법 |
| KR20020096136A (ko) | 2001-06-18 | 2002-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 격리막 제조방법 |
| KR20030000134A (ko) * | 2001-06-22 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리절연막 형성방법 |
| US6874113B2 (en) | 2001-09-17 | 2005-03-29 | Interdigital Technology Corporation | Radio resource control-service data unit reception |
| JP2003142674A (ja) * | 2001-11-07 | 2003-05-16 | Toshiba Corp | Ｍｏｓ型固体撮像装置 |
| DE60312432T2 (de) | 2002-05-10 | 2008-01-17 | Innovative Sonic Ltd. | Verfahren zur bestimmten Auslösung einer PDCP-Sequenznummern-Synchronisierungsprozedur |
| KR100493018B1 (ko) | 2002-06-12 | 2005-06-07 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| KR100893054B1 (ko) | 2002-07-05 | 2009-04-15 | 매그나칩 반도체 유한회사 | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 |
| KR20040008912A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 이미지센서의 하이브리드 소자분리 방법 |
| JP2004088015A (ja) | 2002-08-29 | 2004-03-18 | Nec Corp | 半導体装置およびその製造方法。 |
| KR100464935B1 (ko) | 2002-09-17 | 2005-01-05 | 주식회사 하이닉스반도체 | 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법 |
| DE60322233D1 (de) | 2002-09-19 | 2008-08-28 | Quantum Semiconductor Llc | Licht-detektierende vorrichtung |
| US7286536B2 (en) | 2002-10-28 | 2007-10-23 | Nokia Corporation | Method and system for early header compression |
| US6888214B2 (en) * | 2002-11-12 | 2005-05-03 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
| KR100461975B1 (ko) * | 2002-12-27 | 2004-12-17 | 매그나칩 반도체 유한회사 | 이미지센서의 트렌치 소자분리막 형성방법 |
| KR20040058754A (ko) | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 시모스 이미지센서 및 그 제조방법 |
| KR20040059429A (ko) * | 2002-12-30 | 2004-07-05 | 주식회사 하이닉스반도체 | 시모스 이미지센서의 제조방법 |
| KR100907884B1 (ko) * | 2002-12-31 | 2009-07-15 | 동부일렉트로닉스 주식회사 | 반도체 포토 다이오드 및 이의 제조 방법 |
| KR100477791B1 (ko) * | 2003-01-13 | 2005-03-22 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서의 제조방법 |
| JP2004247647A (ja) * | 2003-02-17 | 2004-09-02 | Trecenti Technologies Inc | フォトダイオードおよびイメージセンサ |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| KR100477790B1 (ko) * | 2003-03-13 | 2005-03-22 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서의 제조방법 |
| KR100621546B1 (ko) | 2003-05-14 | 2006-09-13 | 삼성전자주식회사 | 엘리베이티드 소오스/드레인 구조의 모스트랜지스터 및 그제조방법 |
| JP4363136B2 (ja) * | 2003-09-12 | 2009-11-11 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP4075797B2 (ja) * | 2003-12-25 | 2008-04-16 | ソニー株式会社 | 固体撮像素子 |
| KR100619396B1 (ko) * | 2003-12-31 | 2006-09-11 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| KR100578644B1 (ko) | 2004-05-06 | 2006-05-11 | 매그나칩 반도체 유한회사 | 프리즘을 구비한 시모스 이미지센서 및 그 제조방법 |
| JP2005327858A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| KR100659382B1 (ko) * | 2004-08-06 | 2006-12-19 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR100672666B1 (ko) * | 2004-12-29 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100672701B1 (ko) | 2004-12-29 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 |
| JP2006287117A (ja) * | 2005-04-04 | 2006-10-19 | Canon Inc | 半導体装置およびその製造方法 |
| JP2006344809A (ja) | 2005-06-09 | 2006-12-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7800146B2 (en) * | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| KR100721661B1 (ko) | 2005-08-26 | 2007-05-23 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조 방법 |
| KR100748342B1 (ko) * | 2005-09-14 | 2007-08-09 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조방법 |
-
2005
- 2005-09-14 KR KR1020050085676A patent/KR100748342B1/ko active IP Right Grant
- 2005-12-09 TW TW094143506A patent/TWI288476B/zh active
- 2005-12-13 US US11/303,059 patent/US7608872B2/en active Active
- 2005-12-21 JP JP2005367846A patent/JP5150050B2/ja active Active
- 2005-12-28 CN CNB2005100974391A patent/CN100485947C/zh active Active
-
2009
- 2009-10-27 US US12/606,813 patent/US8084284B2/en active Active
- 2009-10-27 US US12/606,845 patent/US8120062B2/en active Active
-
2011
- 2011-12-12 US US13/323,363 patent/US8815628B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR100748342B1 (ko) | 2007-08-09 |
| CN100485947C (zh) | 2009-05-06 |
| US20100044764A1 (en) | 2010-02-25 |
| TWI288476B (en) | 2007-10-11 |
| US7608872B2 (en) | 2009-10-27 |
| US8815628B2 (en) | 2014-08-26 |
| CN1933167A (zh) | 2007-03-21 |
| US20100047950A1 (en) | 2010-02-25 |
| JP2007081358A (ja) | 2007-03-29 |
| US20070057147A1 (en) | 2007-03-15 |
| US20120083066A1 (en) | 2012-04-05 |
| US8084284B2 (en) | 2011-12-27 |
| KR20070031046A (ko) | 2007-03-19 |
| US8120062B2 (en) | 2012-02-21 |
| TW200713571A (en) | 2007-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5150050B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4051059B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP5389317B2 (ja) | イメージセンサ及びその製造方法 | |
| JP2007027730A (ja) | イメージセンサ及びその製造方法 | |
| KR101069103B1 (ko) | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 | |
| KR20060108017A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| JP2008091702A (ja) | 固体撮像装置およびその製造方法、電子情報機器 | |
| KR102009931B1 (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| KR100790287B1 (ko) | 이미지센서 제조 방법 | |
| KR20070071018A (ko) | 이미지 센서 및 그 제조방법 | |
| US20090166691A1 (en) | Image Sensor and Method of Manufacturing the Same | |
| KR100619408B1 (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR101038789B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100870823B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 | |
| KR100873292B1 (ko) | 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| KR20060095535A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20080014484A (ko) | 이미지 센서 및 그 형성 방법 | |
| KR20040007971A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR20070096555A (ko) | 소자 분리 영역 형성 방법 및 이를 이용한 이미지 소자형성 방법 | |
| JP2008205021A (ja) | 固体撮像装置およびその製造方法 | |
| KR20070071017A (ko) | 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090630 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5150050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |