KR101038789B1 - 이미지센서 및 그 제조방법 - Google Patents
이미지센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR101038789B1 KR101038789B1 KR1020080092596A KR20080092596A KR101038789B1 KR 101038789 B1 KR101038789 B1 KR 101038789B1 KR 1020080092596 A KR1020080092596 A KR 1020080092596A KR 20080092596 A KR20080092596 A KR 20080092596A KR 101038789 B1 KR101038789 B1 KR 101038789B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor substrate
- isolation trench
- doped region
- pixel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title description 11
- 238000002955 isolation Methods 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지센서는, 액티브 영역을 정의하기 위하여 로직영역에 해당하는 반도체 기판에 형성된 소자분리 트랜치 및 픽셀영역에 해당하는 반도체 기판에 형성되고 상기 로직영역의 소자분리 트랜치보다 얕은 깊이를 가지도록 형성된 픽셀분리 트랜치; 상기 픽셀분리 트랜치 하부에 형성된 배리어 영역; 상기 픽셀분리 트랜치의 내부에 형성된 픽셀분리막; 상기 반도체 기판 상에 형성된 게이트; 상기 게이트 일측에 해당하는 반도체 기판의 깊은 영역에 형성된 제1 도핑영역; 상기 제1 도핑영역과 상기 배리어 영역 사이에 형성된 추가 도핑영역; 및 상기 제1 도핑영역과 접하도록 상기 반도체 기판의 얕은 영역에 형성된 제2 도핑영역을 포함한다.
이미지센서, 포토다이오드, 액티브영역
Description
실시예는 이미지센서에 관한 것이다.
이미지센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지센서(CIS)를 포함한다.
씨모스 이미지센서는 단위 화소 내에 포토다이오드와 모스트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. 씨모스 이미지센서는 포토다이오드를 포함하는 반도체 기판 상에 금속배선층, 패시베이션층, 컬러필터 어레이, 평탄화층 및 마이크로렌즈가 형성될 수 있다. 이러한 이미지 센서는 소자의 소형화, 고집적화에 따라 단위화소의 사이즈가 비례적으로 감소하게 되고 광응답 영역(Photo response region)인 포토다이오드도 상대적으로 감소하게 될 수 있다.
하지만, 이미지센서에서 세츄레이션 일렉트론 캐퍼시티(Saturation electron capacity)과 비례관계인 픽셀 사이즈(pixel size)를 줄이는 데는 한계가 있다.
실시예에서는 STI 영역의 하부에 추가 도핑영역을 형성함으로써 픽셀 사이즈의 증가없이 세츄레이션 일렉트론 캐퍼시티(Saturation electron capacity)를 증가시킬 수 있는 이미지센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지센서는, 액티브 영역을 정의하기 위하여 로직영역에 해당하는 반도체 기판에 형성된 소자분리 트랜치 및 픽셀영역에 해당하는 반도체 기판에 형성되고 상기 로직영역의 소자분리 트랜치보다 얕은 깊이를 가지도록 형성된 픽셀분리 트랜치; 상기 픽셀분리 트랜치 하부에 형성된 배리어 영역; 상기 픽셀분리 트랜치의 내부에 형성된 픽셀분리막; 상기 반도체 기판 상에 형성된 게이트; 상기 게이트 일측에 해당하는 반도체 기판의 깊은 영역에 형성된 제1 도핑영역; 상기 제1 도핑영역과 상기 배리어 영역 사이에 형성된 추가 도핑영역; 및 상기 제1 도핑영역과 접하도록 상기 반도체 기판의 얕은 영역에 형성된 제2 도핑영역을 포함한다.
실시예에 따른 이미지센서의 제조방법은, 픽셀영역 및 로직영역을 포함하는 반도체 기판을 준비하는 단계; 액티브 영역을 정의하기 위하여 상기 로직영역에는 소자분리 트랜치를 형성하고, 상기 픽셀영역에는 상기 로직영역의 트랜치보다 얕은 깊이를 가지는 픽셀분리 트랜치를 형성하는 단계; 상기 픽셀분리 트랜치 하부에 배리어 영역을 형성하는 단계; 상기 픽셀분리 트랜치의 픽셀분리막을 형성하는 단계; 상기 반도체 기판 상게 게이트를 형성하는 단계; 상기 게이트 일측에 해당하는 반도체 기판의 깊은 영역에 제1 도핑영역을 형성하는 단계; 상기 제1 도핑영역과 상기 배리어 영역 사이에 추가 도핑영역을 형성하는 단계; 및 상기 제1 도핑영역과 접하도록 상기 반도체 기판의 얕은 영역에 제2 도핑영역을 형성하는 단계를 포함한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면, 단위픽셀의 픽셀사이즈를 증가시키지 않고도 포토다이오드의 면적이 확장되어 광전하 발생률을 향상시킬 수 있다.
실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
<제1 실시예>
도 8은 제1 실시예에 따른 이미지센서를 나타내는 단면도이다.
실시예에 따른 이미지센서는, 액티브 영역을 정의하기 위하여 로직영역에 해당하는 반도체 기판(10)에 형성된 소자분리 트랜치(T) 및 픽셀영역에 해당하는 반도체 기판(10)에 형성되고 상기 로직영역의 소자분리 트랜치(T)보다 얕은 깊이를 가지도록 형성된 픽셀분리 트랜치(70); 상기 픽셀분리 트랜치(70) 하부에 형성된 제1 배리어 영역(80); 상기 픽셀분리 트랜치(70)의 내부에 형성된 픽셀분리막(90); 상기 반도체 기판(10)의 액티브 영역(A) 상에 형성된 게이트(100); 상기 게이트(100) 일측에 해당하는 반도체 기판(10)의 깊은 영역에 형성된 제1 도핑영역(110); 상기 제1 도핑영역(110)과 상기 제1 배리어 영역(80) 사이에 형성된 제1 추가 도핑영역(130); 및 상기 제1 도핑영역(110)과 접하도록 상기 반도체 기판(10)의 얕은 영역에 형성된 제2 도핑영역(120)을 포함한다.
상기 픽셀분리 트랜치(70)는 상기 소자분리 트랜치(50)보다 얕은 깊이로 형성되고, 상기 픽셀분리 트랜치(70)의 하부에는 제1 배리어 영역(80)이 형성되어 상기 반도체 기판(10)의 액티브 영역을 확장시킬 수 있다.
상기 확장된 액티브 영역에 해당하는 상기 반도체 기판(10)에 추가 도핑영역(130)이 형성되어 단위픽셀의 포토다이오드의 면적이 확장될 수 있다. 따라서, 추가 도핑영역(130)만큼 포토다이오드의 공핍영역이 확장되어 광전하의 생성이 증가되므로 세츄레이션 일렉트론 캐퍼시티(Saturation electron capacity)가 증가될 수 있다.
도 8의 도면 부호 중 미설명 도면부호는 이하 제조방법에서 설명하기로 한다.
도 1 내지 도 8을 참조하여, 제1 실시예에 따른 이미지 센서의 제조공정을 설명한다.
도 1을 참조하여, 반도체 기판(10) 상에 제1 패드마스크(15) 및 트랜치(50)가 형성된다.
상기 반도체 기판(10)은 고농도의 p형 기판(p++)일 수 있고, 상기 반도체 기판(10) 상에는 에피택셜(epitaxial) 공정을 실시하여 저농도의 p형 에피층(p-epi)이 형성될 수 있다.
상기 반도체 기판(10)에 액티브 영역 및 필드영역을 정의하기 위하여 제1 패드마스크층(미도시)을 형성한다. 상기 제1 패드마스크층은 패드 산화막(20), 패드 질화막(30) 및 패드 테오스막(40)을 포함한다. 그리고, 상기 패드 테오스막(40) 상에 감광막(미도시)을 도포하고 노광 및 현상하여 필드영역으로 예정된 영역 상의 감광막을 선택적으로 제거하여 감광막 패턴(미도시)을 형성한다. 이어서, 상기 감광막 패턴을 마스크로 사용하여 노출된 상기 패드 테오스막(40), 패드 질화막(30) 및 패드 산화막(20)을 선택적으로 식각하여 상기 반도체 기판(10)의 표면을 선택적으로 노출시키는 트랜치(50) 및 제1 패드마스크(15)를 형성한다.
상기 트랜치(50)에 의하여 노출된 상기 반도체 기판(10)은 픽셀분리막 예정영역이 될 수 있다. 특히, 상기 트랜치(50)에 의하여 노출된 상기 반도체 기판(10)은 픽셀영역의 필드영역으로 정의할 수 있다.
다음으로, 상기 제1 패드마스크(15) 및 트랜치(50)를 포함하는 반도체 기판(10) 상에 제2 패드마스크층(60)이 형성된다. 예를 들어, 상기 제2 패드마스크 층(60)은 300~350Å 두께의 TEOS로 형성될 수 있다. 상기 제2 패드마스크층(60)은 얇은 두께로 형성되어 상기 제1 패드마스크(15) 및 트랜치(50)의 표면을 따라 형성될 수 있다. 즉, 상기 제2 패드마스크층(60)은 상기 트랜치(50)의 측벽 및 바닥면을 따라 형성될 수 있다.
도 2를 참조하여, 상기 트랜치(50) 상부에만 제1 포토레지스트 패턴(210)이 형성된다. 상기 제1 포토레지스트 패턴(210)은 상기 트랜치(50) 내부를 갭필하면서 상기 트랜치(50) 상부에만 형성되어 상기 트랜치(50) 내부의 제2 패드마스크층(60)을 가리도록 형성된다. 즉, 상기 제1 포토레지스트 패턴(210)은 상기 트랜치(50)를 제외한 나머지 영역의 제2 패드마스크층(60)은 노출시킬 수 있다.
도 3을 참조하여, 상기 트랜치(50) 내부에 제2 패드마스크(65)가 형성된다. 상기 제2 패드마스크(65)는 상기 제1 포토레지스트 패턴(210)을 식각마스크로 사용한 식각공정에 의하여 상기 트랜치(50) 내부를 제외한 나머지 영역의 상기 제2 패드마스크층(60)을 제거하여 형성될 수 있다. 따라서, 상기 트랜치(50) 내부에는 제2 패드마스크(65)가 형성되고 상기 트랜치(50)를 제외한 나머지 영역인 상기 제1 패드마스크(15)의 표면은 노출될 수 있다.
도 4를 참조하여, 상기 반도체 기판(10)에 액티브 영역을 정의하는 픽셀분리 트랜치(70)가 형성된다. 상기 픽셀분리 트랜치(70)는 제1 패드마스크(15) 및 제2 패드마스크(65)를 식각마스크로 사용하여 상기 반도체 기판(10)에 대한 반응성 이온식각공정을 진행함으로써 형성될 수 있다. 상기 픽셀분리 트랜치(70)를 형성할 때 상기 트랜치의 내부에는 TEOS로 형성된 제2 패드마스크(65)가 형성되어 있으므 로 상기 픽셀분리 트랜치(70)는 얕은 트랜치(very shallow trench) 형태로 형성될 수 있다. 한편 도시되지는 않았지만, 로직영역에 해당하는 소자분리 트랜치(T)는 픽셀영역에 해당하는 상기 픽셀분리 트랜치(70)보다 깊은 형태로 형성될 수 있다.
즉, 상기 픽셀분리 트랜치(70)는 픽셀영역의 액티브 영역의 정의하기 위한 것으로 상기 제2 패드마스크(65)를 식각마스크로 사용하는 반응성 이온 식각(Reactive Ion Etch) 공정에 의하여 형성되므로 로직 영역의 트랜치(T)보다 얕은 깊이로 형성될 수 있다. 예를 들어, 픽셀영역의 상기 픽셀분리 트랜치(70)의 깊이는 1500~2500Å의 깊이로 형성될 수 있다. 그리고, 로직영역의 트랜치(T)는 3000~4000Å의 깊이로 형성될 수 있다.
픽셀영역에 해당하는 상기 픽셀분리 트랜치(70)의 깊이가 얕게 형성되므로 상기 픽셀분리 트랜치(70)의 하부에 해당하는 상기 반도체 기판(10)의 하부 영역을 액티브 영역으로 확장시킬 수 있다.
도 5를 참조하여, 상기 픽셀분리 트랜치(70)의 주변에 제1 배리어 영역(80)이 형성된다. 상기 제1 배리어 영역(80)은 상기 픽셀분리 트랜치(70)에 대한 이온주입공정을 실시하여 형성될 수 있다. 상기 이온주입공정은 씨에스티(CST) 공정으로서 p형 불순물을 이온주입함으로써 식각공정에 의하여 손상된 상기 픽셀분리 트랜치(70)의 표면을 복구시키기 위한 것이다. 예를 들어, 상기 제1 배리어 영역(80)은 BF 이온을 이온주입하여 형성될 수 있다.
상기 제1 배리어 영역(80)은 상기 제1 패드마스크(15)를 이온주입 마스크로 사용하여 상기 픽셀분리 트랜치(70) 내부로 p형 불순물을 이온주입하여 형성될 수 있다. 상기 픽셀분리 트랜치(70)는 얕은 깊이로 형성되어서 상기 픽셀분리 트랜치(70)의 바닥면으로 주입되는 이온은 상기 반도체 기판(10)의 내부로 깊숙히 주입될 수 있다. 예를 들어, 상기 제1 배리어 영역(80)의 깊이는 로직영역의 트랜치(T)의 깊이와 동일하거나 더 깊게 형성될 수 있다.
또한, 상기 제1 배리어 영역(80)은 상기 픽셀분리 트랜치(70)의 측면보다 바닥으로 더 깊이 이온주입되므로 상기 제1 배리어 영역(80)은 역삼각형 형태로 형성될 수 있다. 이후 열처리 공정을 진행하여 상기 픽셀분리 트랜치(70)로 주입된 이온을 확산시키면 제1 배리어 영역(80)이 형성된다.
이후, 상기 제1 패드마스크(15)는 습식 또는 건식식각 공정에 의하여 제거될 수 있다.
도 6을 참조하여, 상기 픽셀분리 트랜치(70)에 절연막을 증착하여 픽셀분리막(90)을 형성한다. 상기 픽셀분리막(90)은 산화막 또는 질화막과 같은 절연막을 증착한 후 상기 반도체 기판(10)에 대한 CMP 공정을 진행하여 형성될 수 있다.
도 6 및 도 7을 참조하여, 상기 픽셀분리막(90)은 상기 반도체 기판(10)의 내부에 얕은 트랜치 형태로 형성되어 상기 반도체 기판(10)에 액티브 영역을 정의할 수 있다.
또한, 픽셀 영역에 해당하는 픽셀분리막(90)의 주변에 상기 제1 배리어 영역(80)이 픽셀분리 트랜치(70)를 감싸면서 반도체 기판(10)의 내부로 깊게 형성되므로 단위픽셀을 각각 분리시킬 수 있다.
또한, 상기 제1 배리어 영역(80)은 역삼각형 형태로 형성되어 그 모서리 영 역이 좁게 형성되므로 단위픽셀의 액티브 영역을 확장시킬 수 있다. 즉, 상기 픽셀분리막(90) 및 제1 배리어 영역(80)의 형태에 의하여 단위픽셀의 픽셀 사이즈를 증가시키지 않고도 단위픽셀의 액티브 영역이 확장될 수 있다.
도 8을 참조하여, 상기 반도체 기판(10) 상에 단위픽셀의 게이트(100) 및 포토다이오드가 형성된다.
상기 게이트(100)는 트랜스퍼 트랜지스터의 게이트일 수 있다. 상기 게이트(100)는 게이트 절연막 및 게이트 전도막을 증착한 다음 패터닝하여 형성될 수 있다.
다음으로 상기 게이트(100)의 일측에 포토다이오드가 형성된다. 상기 포토다이오드는 제1 도핑영역(110), 제2 도핑영역(120) 및 제1 추가도핑영역(130)을 포함할 수 있다.
상기 포토다이오드를 형성하기 위해서는 상기 게이트(100)를 이온주입마스크로 사용하여 상기 반도체 기판(10)의 깊은 영역에 n형 불순물을 이온주입하여 제1 도핑영역(110)을 형성한다. 예를 들어, 상기 제1 도핑영역(110)의 이온주입공정은 상기 반도체 기판(10)의 표면에 대하여 수직이 되도록 틸트각도롤 조절하여 형성될 수 있다. 상기 제1 도핑영역(110) 형성 후 상기 이온주입공정의 틸트각도를 2~6°정도로 조절하고 n형 불순물을 이온주입하여 상기 제1 배리어 영역(80)과 상기 제1 도핑영역(110)의 사이에 제1 추가도핑영역(130)을 형성할 수 있다. 이후, 상기 제1 도핑영역(110)과 접하도록 상기 반도체 기판(10)의 얕은 영역에 p형 불순물을 이온주입하여 제2 도핑영역(120)을 형성할 수 있다.
따라서, 상기 제1 도핑영역(110)과 제1 추가도핑영역(130)이 n형 불순물로 형성되고 제2 도핑영역(120)이 p형 불순물로 형성되어 pnp 접합을 가지므로 포토다이오드로 사용될 수 있다.
또한, 상기 제1 도핑영역(110)의 일측에 제1 추가도핑영역(130)이 형성되어 n형 불순물 영역이 확장될 수 있다. 따라서, 상기 포토다이오드의 공핍영역이 확장되어 광전하 발생률을 증가시킬 수 있다. 이는 얕은 트랜치 형태로 형성된 픽셀분리막(90)의 주변에 p형 불순물로 형성된 제1 배리어 영역(80)이 형성되어 있고 상기 제1 배리어 영역(80)의 역삼각형 형태에 의하여 단위픽셀의 액티브 영역이 확장되어 있기 때문에 상기 제1 추가도핑영역(130)을 형성함으로써 단위픽셀의 포토다이오드의 면적을 증가시킬 수 있다.
이후 도시되지는 않았지만, 상기 게이트의 타측에 플로팅 디퓨전 영역을 형성한 후, 금속배선층, 컬러필터 및 마이크로 렌즈가 형성될 수 있다.
상기와 같이, 실시예에서는 단위픽셀의 픽셀 사이즈를 증가시키지 않고도 포토다이오드 면적을 확장시킴으로써 세츄레이젼 일렉트론 캐퍼시티(Sauration electron capscity)를 증가시킬 수 있다.
또한, 상기 픽셀분리막의 표면적이 감소되어 다크커런트 특성을 향상시킬 수 있다.
<제 2 실시예>
도 9 내지 도 11을 참조하여 제2 실시예에 따른 이미지센서의 제조공정을 설명한다. 제2 실시예의 설명에 있어서 제1 실시예와 동일한 구조 및 구성에 대해서 는 동일한 도면부호를 사용하도록 한다. 특히, 제2 실시예는 CST 공정이 적용되지 않은 것을 예로 한다.
도 9를 참조하여, 상기 반도체 기판(10) 상에 픽셀분리 트랜치(70) 및 제1 패드마스크(15)가 형성된다. 상기 픽셀분리 트랜치(70)는 로직영역의 트랜치(T)보다 얕은 깊이로 형성될 수 있다. 상기 픽셀분리 트랜치(70)를 형성하는 방법은 제1 실시예와 동일하므로 이에 대한 설명은 생략한다.
도 10을 참조하여, 상기 픽셀분리 트랜치(70)의 바닥면에 대응하는 상기 반도체 기판(10)의 깊은 영역에 제2 배리어 영역(180)이 형성된다. 상기 제2 배리어 영역(180)은 p형 불순물로 형성될 수 있다.
상기 제2 배리어 영역(180)은 상기 픽셀분리 트랜치(70)가 노출되도록 상기 제1 패드마스크(15)의 상부에 제2 포토레지스트 패턴(220)을 형성한 후 이온주입공정을 진행한다. 예를 들어, 상기 제2 배리어 영역(180)은 BF 이온으로 형성될 수 있다. 상기 제2 배리어 영역(180)은 상기 픽셀분리 트랜치(70)의 바닥면에 대응되는 너비로 상기 반도체 기판(10)의 깊은 영역에 이온주입되어 형성될 수 있다.
상기와 같이 제2 배리어 영역(180)이 상기 픽셀분리 트랜치(70)의 바닥면에 대응되는 너비를 가지고 깊은 영역에 형성되어 픽셀영역의 단위픽셀을 각각 분리시킬 수 있다.
또한, 상기 제2 배리어 영역(180)이 상기 픽셀분리 트랜치(70)의 하부로 좁고 긴 형태로 형성되어 단위픽셀의 액티브 영역을 확장시킬 수 있다.
이후, 상기 픽셀분리 트랜치(70)의 내부에 절연막을 증착하여 픽셀분리 막(190)을 형성한다.
도 11을 참조하여, 상기 반도체 기판(10) 상에 단위픽셀의 게이트(100) 및 포토다이오드가 형성된다.
상기 게이트(100)는 트랜스퍼 트랜지스터의 게이트일 수 있다. 상기 게이트(100)는 게이트 절연막 및 게이트 전도막을 증착한 다음 패터닝하여 형성될 수 있다.
다음으로 상기 게이트(100)의 일측에 포토다이오드가 형성된다. 상기 포토다이오드는 제1 도핑영역(110), 제2 도핑영역(120) 및 제2 추가도핑영역(140)을 포함할 수 있다.
상기 포토다이오드를 형성하기 위해서는 상기 게이트(100)를 이온주입마스크로 사용하여 상기 반도체 기판(10)의 깊은 영역에 n형 불순물을 이온주입하여 제1 도핑영역(110)을 형성한다. 예를 들어, 상기 제1 도핑영역(110)의 이온주입공정은 상기 반도체 기판(10)의 표면에 대하여 수직이 되도록 틸트각도롤 조절하여 형성될 수 있다. 상기 제1 도핑영역(110) 형성 후 상기 이온주입공정의 틸트각도를 2~6°정도로 조절하고 n형 불순물을 이온주입하여 상기 제2 배리어 영역(180)과 상기 제1 도핑영역(110)의 사이에 제2 추가도핑영역(140)을 형성할 수 있다. 이후, 상기 제1 도핑영역(110)과 접하도록 상기 반도체 기판(10)의 얕은 영역에 p형 불순물을 이온주입하여 제2 도핑영역(120)을 형성할 수 있다.
따라서, 상기 제1 도핑영역(110)과 제2 추가도핑영역(140)이 n형 불순물로 형성되고 제2 도핑영역(120)이 p형 불순물로 형성되어 pnp 접합을 가지므로 포토다 이오드로 사용될 수 있다.
또한, 상기 제1 도핑영역(110)의 일측에 제2 추가도핑영역(140)이 형성되어 n형 불순물 영역이 확장될 수 있다. 따라서, 상기 포토다이오드의 공핍영역이 확장되어 광전하 발생률을 증가시킬 수 있다. 이는 얕은 트랜치 형태로 형성된 픽셀분리막(90)의 하부에 제2 배리어 영역(180)이 형성되어 있고 상기 제2 배리어 영역(180)이 픽셀분리막의 하부로 좁고 긴 직사각형 형태에 의하여 단위픽셀의 액티브 영역이 확장되어 있기 때문에 상기 제2 추가도핑영역(140)을 형성함으로써 단위픽셀의 포토다이오드의 면적을 증가시킬 수 있다.
이상과 같이 실시예 따른 이미지 센서 및 그 제조방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사항 범위 내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
도 1 내지도 8은 제1 실시예에 따른 이미지센서의 제조공정을 나타내는 도면이다.
도 9 내지 도 11은 제2 실시예에 따른 이미지센서의 제조공정을 나타내는 도면이다.
Claims (13)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 픽셀영역 및 로직영역을 포함하는 반도체 기판을 준비하는 단계;액티브 영역을 정의하기 위하여 상기 로직영역에는 소자분리 트랜치를 형성하고, 상기 픽셀영역에는 상기 로직영역의 트랜치보다 얕은 깊이를 가지는 픽셀분리 트랜치를 형성하는 단계;상기 픽셀분리 트랜치 하부에 배리어 영역을 형성하는 단계;상기 픽셀분리 트랜치에 픽셀분리막을 형성하는 단계;상기 반도체 기판 상에 게이트를 형성하는 단계;상기 게이트 일측에 해당하는 반도체 기판의 깊은 영역에 제1 도핑영역을 형성하는 단계;상기 제1 도핑영역과 상기 배리어 영역 사이에 추가 도핑영역을 형성하는 단계; 및상기 제1 도핑영역과 접하도록 상기 반도체 기판의 얕은 영역에 제2 도핑영역을 형성하는 단계를 포함하고,상기 픽셀분리 트랜치를 형성하는 단계는,상기 반도체 기판이 선택적으로 노출되도록 트랜치를 가지는 제1 패드마스크를 형성하는 단계;상기 트랜치의 내부면에 제2 패드마스크를 형성하는 단계; 및상기 제1 패드마스크 및 제2 패드마스크를 식각마스크로 사용하여 상기 트랜치에 대응하는 상기 반도체 기판을 선택적으로 식각하여 픽셀분리 트랜치를 형성하는 단계를 포함하는 이미지센서의 제조방법.
- 삭제
- 제7항에 있어서,상기 배리어 영역은 상기 반도체 기판의 픽셀분리 트랜치에 대하여 P형 불순물을 이온주입하여 형성되는 것을 포함하고,상기 배리어 영역은 상기 픽셀분리 트랜치를 감싸면서 하부로 갈수록 좁은 면적을 가지도록 역삼각형 형태로 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
- 제7항에 있어서,상기 배리어 영역을 형성하는 단계는,상기 반도체 기판 상에 상기 픽셀분리 트랜치를 노출시키는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 이온주입 마스크로 사용하여 상기 픽셀분리 트랜치의 바닥면에 대응하는 반도체 기판 내부로 P형 불순물을 이온주입하는 단계를 포함하고,상기 배리어 영역은 상기 픽셀분리 트랜치의 바닥면에 대응하는 면적을 가지면서 좁고 긴 형태의 직사각형 형태로 형성된 것을 특징으로 하는 이미지센서의 제조방법.
- 제7항에 있어서,상기 제1 도핑영역 및 추가 도핑영역은 N형 불순물을 이온주입하여 형성되고, 제2 도핑영역은 P형 불순물을 이온주입하여 형성되며,상기 제1 도핑영역에 대한 이온주입공정 후 틸트각도만 조절하여 연속적으로 상기 추가도핑영역이 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
- 제7항에 있어서,상기 추가 도핑영역은 상기 배리어 영역과 접하도록 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
- 제7항에 있어서,상기 추가 도핑영역은 상기 배리어 영역의 내부까지 확장되어 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080092596A KR101038789B1 (ko) | 2008-09-22 | 2008-09-22 | 이미지센서 및 그 제조방법 |
| US12/564,219 US8178937B2 (en) | 2008-09-22 | 2009-09-22 | Image sensor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080092596A KR101038789B1 (ko) | 2008-09-22 | 2008-09-22 | 이미지센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100033635A KR20100033635A (ko) | 2010-03-31 |
| KR101038789B1 true KR101038789B1 (ko) | 2011-06-03 |
Family
ID=42036766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080092596A KR101038789B1 (ko) | 2008-09-22 | 2008-09-22 | 이미지센서 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8178937B2 (ko) |
| KR (1) | KR101038789B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6118053B2 (ja) * | 2012-09-06 | 2017-04-19 | キヤノン株式会社 | 固体撮像装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057709A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조 방법 |
| KR100461973B1 (ko) * | 2003-01-13 | 2004-12-18 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
| KR100699849B1 (ko) | 2005-06-21 | 2007-03-27 | 삼성전자주식회사 | 국부적인 불순물 영역을 갖는 ｃｍｏｓ 이미지 소자 및 그제조방법 |
| KR20080008719A (ko) * | 2006-07-21 | 2008-01-24 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090022512A (ko) * | 2007-08-30 | 2009-03-04 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| US8618458B2 (en) * | 2008-11-07 | 2013-12-31 | Omnivision Technologies, Inc. | Back-illuminated CMOS image sensors |
-
2008
- 2008-09-22 KR KR1020080092596A patent/KR101038789B1/ko active IP Right Grant
-
2009
- 2009-09-22 US US12/564,219 patent/US8178937B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057709A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조 방법 |
| KR100461973B1 (ko) * | 2003-01-13 | 2004-12-18 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
| KR100699849B1 (ko) | 2005-06-21 | 2007-03-27 | 삼성전자주식회사 | 국부적인 불순물 영역을 갖는 ｃｍｏｓ 이미지 소자 및 그제조방법 |
| KR20080008719A (ko) * | 2006-07-21 | 2008-01-24 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100072567A1 (en) | 2010-03-25 |
| US8178937B2 (en) | 2012-05-15 |
| KR20100033635A (ko) | 2010-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102674895B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR101485653B1 (ko) | Ｃｍｏｓ 이미지 센서 및 이의 형성 방법 | |
| KR100748342B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP6076299B2 (ja) | 裏面照射センサーの共注入システム | |
| US8124438B2 (en) | Method of fabricating CMOS image sensor | |
| US20050253214A1 (en) | Solid-state imaging device | |
| JP2009071308A (ja) | イメージセンサの製造方法 | |
| JPWO2011030413A1 (ja) | 固体撮像装置およびその製造方法 | |
| KR101038789B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101016552B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| CN100470761C (zh) | Cmos图像传感器的制造方法 | |
| KR102009931B1 (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| KR100935269B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100850859B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100949237B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100924045B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100990522B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| CN112563299A (zh) | Cmos图像传感器及其制备方法 | |
| KR20090044607A (ko) | 이미지센서 및 그 제조방법 | |
| KR20090068080A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20110072516A (ko) | 이미지 센서의 제조 방법 | |
| KR20110024469A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20110078880A (ko) | 이미지 센서의 제조 방법 | |
| KR20100138325A (ko) | 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140415 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160407 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170410 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190404 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200312 Year of fee payment: 10 |