KR20030057709A - 이미지센서 및 그 제조 방법 - Google Patents

Abstract

본 발명은 단위화소에 비해 좁은 면적을 갖는 포토다이오드로 인한 광감도 저하를 억제하도록 한 이미지센서 및 그 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 이미지센서는 제1도전형 반도체층, 상기 반도체층 내부에 제2도전형 불순물이 서로 다른 에너지를 갖고 이온 주입되어 적층되고 상기 반도체층 표면 근처에 형성된 제1층보다 상기 반도체층의 깊은 부분에 형성된 제2층의 면적이 더 넓은 제1확산층, 상기 반도체층 표면 근처의 상기 제1층내에 형성된 제1도전형 제2확산층, 상기 제1층의 일측 에지에 일측 에지가 정렬되면서 상기 반도체층상에 형성된 게이트전극, 상기 게이트전극의 타측 에지에 정렬되면서 상기 제2층과 수직으로 소정 간격을 두고 상기 반도체층 표면내에 형성된 제2도전형 제3확산층, 및 상기 제1확산층을 관통하여 상기 제1확산층을 전기적으로 격리시키는 상기 반도체층내의 제4확산층을 포함하며, 상기 제1확산층에서 완전공핍이 이루어진다.

Description

이미지센서 및 그 제조 방법{Image sensor and method for fabricating the same}

본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 CMOS 이미지센서의 제조 방법에 관한 것이다.

일반적으로, 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체장치로서, 전하결합소자(Charge Coupled Device; CCD)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.

통상적인 CMOS 이미지센서의 단위화소(Unit Pixel)는 하나의 포토다이오드(Photodiode; PD)와 네 개의 NMOS(Tx,Rx,Sx,Dx)로 구성되며, 네 개의 NMOS(Tx,Rx,Sx,Dx)는 포토다이오드(PD)에서 집속된 광전하(Photo-generated charge)를 플로팅디퓨젼영역(Floating Diffusion; FD)으로 운송하기 위한 트랜스퍼트랜지스터(Transfer transistor; Tx), 원하는 값으로 노드의 전위를 세팅하고 전하(C_pd)를 배출하여 플로팅디퓨젼영역(FD)을 리셋(Reset)시키기 위한 리셋트랜지스터(Reset transistor; Rx), 소오스팔로워-버퍼증폭기(Source Follower Buffer Amplif ier) 역할을 하는 드라이브트랜지스터(Drive transistor; Dx), 스위칭으로어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Select transistor; Sx)로 구성된다.

여기서 트랜스퍼트랜지스터(Tx) 및 리셋트랜지스터(Rx)는 네이티브트랜지스터(Native NMOS)를 이용하고 드라이브트랜지스터(Dx) 및 셀렉트트랜지스터(Sx)는 일반적인 트랜지스터(Normal NMOS)를 이용하며, 리셋트랜지스터(Rx)는 CDS(Correlated Double Sampling)를 위한 트랜지스터이다.

상기와 같은 CMOS 이미지센서의 단위화소(Unit Pixel)는 네이티브트랜지스터(Native Transistor)를 사용하여 포토다이오드영역(PD)에서 가시광선파장대역의 광을 감지한 후 감지된 광전하(Photogenerated charge)를 플로우팅디퓨전영역(FD)으로, 즉 드라이브트랜지스터(Dx)의 게이트로 전달한 양을 출력단(Vout)에서 전기적신호로 출력한다.

도 1은 종래기술에 따른 CMOS 이미지센서를 도시한 단면도로서, 포토다이오드, 트랜스퍼트랜지스터 및 플로팅디퓨젼영역만을 도시하고 있다.

도 1을 참조하면, p⁺기판(11)에 에피택셜 성장된 p-에피층(12)이 형성되고, p-에피층(12)에 소자간 격리를 위한 STI(Shallow Trench Isolation) 구조의 필드산화막(13)이 형성되며, 필드산화막(13) 하부에는 n-채널필드스톱(n-channel field stop layer)을 위한 필드스톱층(14)이 형성된다.

여기서, 필드스톱층(14)은 필드산화막(13)이 형성될 p-에피층(12)에 틸트없이 이온을 주입하기 때문에 필드산화막(13) 아래에만 위치한다. 따라서, 포토다이오드를 이루는 n^--확산층(16)은 필드산화막(13)의 에지와 경계를 이룰뿐 필드스톱층(14)은 n^--확산층(16)의 면적에 영향을 미치지 않는다.

그리고, p-에피층(12)상에 스페이서(17)가 양측벽에 형성된 트랜스퍼트랜지스터의 게이트전극(Tx, 15)이 형성되며, 게이트전극(15)의 일측 에지에 정렬되면서 p-에피층(12) 내부에 깊은 n^_-확산층(16)이 형성되고, 깊은 n^_-확산층(16) 상부와 p-에피층(12) 표면 하부에 게이트전극의 일측에 형성된 스페이서(17)에 정렬되면서 얕은 p^o-확산층(18)이 형성된다.

결국, 깊은 n^_-확산층(16)과 얕은 p^o-확산층(18)으로 이루어진 포토다이오드(PD)가 형성되고, 게이트전극(15)의 타측에 형성된 스페이서(17)에 정렬되면서 p-에피층(12) 내에 플로팅디퓨젼영역(FD, 19)이 형성된다.

상기와 같은 종래기술은 입사광이 입사될 때, 공핍층인 n^--확산층(16)에서 전자-홀 쌍(Electron Hole Pair; EHP)이 발생하는데 이중 홀(H)은 p⁺기판(11)으로 빠져나가게 되고 전자(e)가 축적되어 있다가 트랜스퍼트랜지스터(Tx)를 통하여 플로팅디퓨전영역(19)으로 이동하여 이미지 데이터화된다.

그러나, 상술한 종래기술은 국한된 영역에만 포토다이오드(FD)를 형성하기 때문에 단위화소의 면적에 비해 포토다이오드(FD) 면적이 너무 좁아 전자의 생성률및 저장 면적이 작아 높은 광감도를 갖지 못하는 단점이 있다.

즉, n^_-확산층(16)이 포토다이오드가 형성될 영역에만 형성되기 때문에 포토다이오드로 입사되는 광(L₁)은 이미지데이터화할 수 있으나, 포토다이오드를 벗어난 단위화소의 다른 지역으로 입사되는 광(L₂,L₃)에 대해서는, 그 광들을 이미지데이터화할 수 있는 n^_-확산층이 없어 광감도가 낮을 수 밖에 없다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 단위화소에 비해 좁은 면적을 갖는 포토다이오드로 인한 광감도 저하를 억제하는데 적합한 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.

도 1은 종래기술에 따른 CMOS 이미지센서의 소자 단면도,

도 2는 본 발명의 실시예에 따른 CMOS 이미지센서의 소자 단면도,

도 3a 내지 도 3g는 도 2에 도시된 CMOS 이미지센서의 제조 공정 단면도.

*도면의 주요 부분에 대한 부호의 설명

31 : p⁺-기판 32 : p-에피층

33 : 제1 n^--확산층 37a : 제1필드스톱층

37b : 제2필드스톱층 38a : 제1필드산화막

38b : 제2필드산화막 39 : 게이트전극

41 : 제2 n^--확산층 42 : 스페이서

43 : p^o-확산층 45 : n⁺-플로팅디퓨젼영역

상기의 목적을 달성하기 위한 본 발명의 이미지센서는 제1도전형 반도체층, 상기 반도체층 내부에 제2도전형 불순물이 서로 다른 에너지를 갖고 이온 주입되어 적층되고 상기 반도체층 표면 근처에 형성된 제1층보다 상기 반도체층의 깊은 부분에 형성된 제2층의 면적이 더 넓은 제1확산층, 상기 반도체층 표면 근처의 상기 제1층내에 형성된 제1도전형 제2확산층, 상기 제1층의 일측 에지에 일측 에지가 정렬되면서 상기 반도체층상에 형성된 게이트전극, 상기 게이트전극의 타측 에지에 정렬되면서 상기 제2층과 수직으로 소정 간격을 두고 상기 반도체층 표면내에 형성된 제2도전형 제3확산층, 및 상기 제1확산층을 관통하여 상기 제1확산층을 전기적으로 격리시키는 상기 반도체층내의 제4확산층을 포함하며, 상기 제1확산층에서 완전공핍이 이루어짐을 특징으로 한다.

그리고, 본 발명의 이미지센서의 제조 방법은 제1도전형 반도체층의 내부에 제2도전형 제1확산층을 형성하는 단계, 상기 제1확산층보다 얕은 깊이의 상기 반도체층의 소정 표면내에 필드산화막을 매립시키는 단계, 상기 필드산화막 하측의 상기 반도체층내에 상기 제1확산층을 전기적으로 격리시키는 제1도전형 제2확산층을 형성하는 단계, 상기 반도체층상에 게이트전극을 형성하는 단계, 상기 제1확산층의 상부와 상기 반도체층 표면 사이에 상기 게이트전극의 일측 에지에 정렬되는 제2도전형 제3확산층을 형성하는 단계, 상기 게이트전극의 양측벽에 접하는 스페이서를 형성하는 단계, 상기 제3확산층내에 상기 스페이서의 폭만큼 이격되어 상기 게이트전극의 일측 에지에 정렬되는 제1도전형 제4확산층을 형성하는 단계, 및 상기 반도체층내에 상기 게이트전극의 타측 에지에 정렬되는 제2도전형 제5확산층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 이미지센서의 소자 단면도이다.

도 2를 참조하면, 고농도 p형 불순물이 도핑된 p⁺기판(31)상에 에피택셜 성장된 저농도 p-에피층(32), p-에피층(32) 내부에 n형 불순물이 서로 다른 에너지를갖고 이온 주입되어 적층 형성된 n^--확산층(33,41)이 구비된다.

여기서, 포토다이오드를 이루는 n^--확산층은, p-에피층(32) 표면 근처에 형성된 제2 n^--확산층(41)과 제2 n^--확산층(41)보다 면적이 더 넓으면서 p-에피층(32)의 깊은 부분에 형성된 제1 n^_-확산층(33)으로 이루어지고, 특히 제1 n^--확산층(33)은 포토다이오드는 물론 단위화소의 전영역에 걸쳐 p-에피층(32)이 깊은 곳에 형성된다.

그리고, 제1 n^_-확산층(33) 상부와 p-에피층(32) 표면 사이에 형성되며 그 면적이 제2 n^_-확산층(41)보다 더 좁은 p^o-확산층(43)을 구비한다.

상술한 도 2에 의하면, 제1 n^--확산층(33)은 단위화소의 전영역에 걸쳐 형성되는 반면, 제2 n^--확산층(41)은 포토다이오드(PD) 영역내에만 형성된다.

그리고, 포토다이오드(PD) 영역을 제외한 p-에피층(22)상에 스페이서(42)를 구비한 트랜스퍼트랜지스터(Tx)의 게이트전극(39)이 형성되고, 포토다이오드(PD)를 정렬시키는 게이트전극(39)의 일측과 반대로 게이트전극(39)의 타측에 정렬되어 n⁺불순물이 도핑된 n⁺-플로팅디퓨젼영역(45)이 형성된다.

한편, 깊은 제1 n^_-확산층(33)은 이웃한 단위화소의 n^--확산층과 격리되도록제1,2필드스톱층(37a,37b)이 관통하고, 제1필드스톱층(37a)는 제1필드산화막 아래에 형성된다.

그리고, 제2필드스톱층(37b)은 제1필드스톱층(37a)과 동일한 깊이로 제1 n^--확산층(33)을 격리시키고 있으나, 제1필드산화막(38a)보다 면적이 넓은 제2필드산화막(38b)보다 폭이 작다. 즉, 제1필드산화막(38a)과 제1필드스톱층(37a)은 폭이 동일하나, 제2필드산화막(38b)과 제2필드스톱층(37b)은 폭이 서로 다르다.

이처럼, 제2필드스톱층을 제2필드산화막보다 작은 폭으로 하면, n⁺-플로팅디퓨젼영역(45)에 인접한 제2필드산화막(38b) 아래까지 제1 n^--확산층(33)이 확장되어 전 단위화소영역내에서 입사광의 감도를 개선시킨다.

도 2에 따른 포토다이오드의 동작을 설명하면, 먼저 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)가 턴온되면 깊은 제1 n^_-확산층(33)과 얕은 제2 n^_-확산층(41)에 전원전압(VDD)으로부터의 전압이 인가되어 공핍이 일어나기 시작하며, 제1 n^_-확산층(33)과 얕은 제2 n^_-확산층(41)이 완전공핍(C₂) 상태가 되면, 공핍층 깊이가 깊어지고 공핍층의 폭이 넓어진다.

반면에 종래기술의 도 1을 참조하면, 단일의 깊은 n^_-확산층(16)만이 존재하므로, n^_-확산층(16)이 완전공핍(C₁) 상태가 되었을 때 공핍층의 면적이 작아 전하저장능력이 낮다.

결국, 두꺼운 두께로 2층의 n^_-확산층을 구성하기 위하여 서로 다른 에너지를 갖는 다수 번의 이온주입으로 2층의 n^_-확산층을 형성하므로써 포토다이오드 동작시 공핍층 깊이 및 폭을 증가시키며, 아울러 공핍층의 면적을 증가시킨다.

이와 같이 포토다이오드의 공핍층의 깊이 및 폭(면적)을 증가시키면, 이미지데이터화할 수 있는 전자의 생성 및 저장 면적이 증가되어 입사광에 대한 광감도를 개선시킨다.

다시 말하면, 포토다이오드(PD)로 입사되는 광(L₁)은 물론 포토다이오드(PD)를 벗어난 단위화소의 다른 지역으로 입사되는 광(L₂,L₃)에 대해서도 그 광들을 이미지데이터화할 수 있는 공핍층인 제1 n^_-확산층(33)이 존재하기 때문에, 광감도를 증가시킨다.

한편, 제1 n^_-확산층(33)이 완전공핍될 때 n⁺-플로팅디퓨젼영역(45)과 제1 n^_-확산층(33)이 숏트되지 않도록 제1 n^_-확산층(33)의 이온주입에너지 및 깊이를 조절한다.

도 3a 내지 도 3g는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도이다.

도 3a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p⁺기판(31)상에저농도 p형 불순물이 도핑된 p-에피층(32)을 성장시킨다. 여기서, p-에피층(32)을 성장시키는 이유는, 저농도 p-에피층(32)이 존재하므로 포토다이오드의 공핍층 깊이를 증가시킬 수 있어 우수한 광감도특성을 얻을 수 있고, 포토다이오드의 공핍층이 도달하지 않는 p⁺기판(31) 깊은 곳에서 발생될 수 있는 광전하들의 불규칙한 이동에 의한 단위화소간 크로스토크 현상을 고농도의 p⁺기판(31)의 존재로 광전하들을 재결합시키므로써 방지할 수 있기 때문이다.

다음으로, p-에피층(32)의 전면에 고에너지로 저농도 n형 불순물(1st n^_)을 이온주입하여 깊은 깊이 및 넓은 면적을 갖는 제1 n^_-확산층(33)을 형성한다.

이때, 제1 n^--확산층(33)은 p-에피층(32)의 바닥에 근접하는 위치에 형성되고, 이미지센서의 단위화소가 형성될 p-에피층(32)의 전영역에 걸쳐 형성된다.

한편, 제1 n^--확산층(33) 형성을 위한 이온주입시 p-에피층(32) 표면이 손상되는 것을 방지하기 위해 스크린산화막(screen oxide)을 먼저 형성한 후 이온주입을 진행할 수 있다.

도 3b에 도시된 바와 같이, p-에피층(32)상에 소자분리마스크(34)를 형성한 후, 소자분리마스크(34)에 의해 노출된 p-에피층(32)을 소정 깊이로 식각하여 트렌치(35a, 35b)를 형성한다.

이때, 트렌치(35a,35b) 중 일측 트렌치(35a)는 포토다이오드에 접하는 제1필드산화막이 형성될 부분이고, 타측 트렌치(35b)는 플로팅디퓨젼영역에 접하는 제2필드산화막이 형성될 부분으로서, 타측 트렌치(35b)가 일측 트렌치(35a)보다 폭이 크다.

도 3c에 도시된 바와 같이, 소자분리마스크(34)를 제거한 후, p-에피층()상에 필드스톱층을 형성하기 위한 제1마스크(36)를 형성한다. 이때, 제1마스크(36)는 일측 트렌치(35a)를 모두 노출시키고, 타측 트렌치(35b)의 소정 부분을 노출시킨다.

다음으로, 제1마스크(36)에 의해 노출된 트렌치들(35a,35b)의 p-에피층에 고농도 p형 불순물(p⁺)을 이온주입하여 일측 트렌치(34a)와 폭이 동일한 제1필드스톱층(37a)을 형성함과 동시에 타측 트렌치(34b)보다 폭이 작은 제2필드스톱층(37b)을 형성한다.

도 3d에 도시된 바와 같이, 제1마스크(36)를 제거한 후, 트렌치(35a,35b)내에 매립되는 STI 구조의 제1,2필드산화막(38a,38b)을 동시에 형성한다.

다음으로, 단위화소의 4개의 트랜지스터의 게이트를 형성하기 위해 도전막을 증착하고, 도전막을 선택적으로 식각하여 트랜스퍼트랜지스터의 게이트전극(39)을 형성한다.

이 때, 트랜스퍼트랜지스터의 게이트전극(39)의 일측면에서의 포토다이오드의 도핑 프로파일이 전하운송효율을 결정하게 되므로 게이트전극의 두께를 충분히 두껍게 하여 포토다이오드를 형성하기 위한 고에너지 n형 불순물 이온주입과 저에너지 p형 불순물 이온주입을 트랜스퍼트랜지스터(Tx)의 일측면에서 정렬할 수 있도록 한다.

도 3e에 도시된 바와 같이, 게이트전극(39)을 포함한 전면에 감광막을 도포한 후, 감광막을 선택적으로 패터닝하여 고에너지 n형 불순물을 이온주입하기 위한 제2마스크(40)를 형성한다.

이 때, 제2마스크(40)의 일측면은 게이트전극(39)의 중앙에 정렬되고 타측면은 활성영역 내부로 들어오는 부분없이 제1,2필드산화막(38a, 38b)상의 소정 부분에 정렬된다.

결국, 제1필드산화막(38a)과 게이트전극(39)의 일측 사이의 p-에피층(32)을 노출시키는데, 노출되는 부분은 포토다이오드(PD)가 형성될 부분이다.

다음으로, 제2마스크(40)로 고에너지의 저농도 n형 불순물(2nd n^_)을 이온주입하여 제1 n^_-확산층(33) 중 게이트전극(39)의 일측면(포토다이오드측)에만 제2 n^_-확산층(41)을 형성한다.

이 때, 제2 n^_-확산층(41)은 제1 n^_-확산층(33)보다 더 낮은 이온주입 에너지에 의해 형성되고, 제1 n^_-확산층(33)은 제2 n^_-확산층(41)보다 깊이(두께)가 깊으고 p-에피층(32)에서 차지하는 면적이 훨씬 넓다.

상술한 제1 n^_-확산층(33) 및 제2 n^_-확산층(41)을 형성하는 이온주입공정을 통해 저농도의 p-에피층(32)에 첫번째 깊은(deep) pn 접합(junction)을 형성시킬수 있다.

도 3f에 도시된 바와 같이, 제2마스크(40)를 제거한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 게이트전극(39)의 양측벽에 접하는 스페이서(42)를 형성한다.

계속해서, 블랭킷(blanket) 이온주입법으로 저에너지의 p형 불순물(p^o)을 이온주입하여 제2 n^_-확산층(41)과 게이트전극(39)의 타측면에 노출된 p-에피층(32)에 동시에 p^o-확산층(43)을 형성한다. 이 때, 제2 n^_-확산층(41)내에 형성되는 p^o-확산층(43)은 스페이서(42)의 두께만큼 격리된다.

한편, 게이트전극(39)의 타측면에 노출된 p-에피층(32)에도 p^o-확산층이 형성될 수 있으나, n형 불순보다 낮은 에너지로 이온주입되기 때문에 그 깊이가 얕아 제1 n^_-확산층(33)에 접하지 않고 p-에피층(32)과 동일한 p형 불순물로 형성되기 때문에 별도의 작용을 하지 않는다.

상술한 p 형 불순물의 이온주입을 통해 p^o-확산층(43)과 제1 및 제2 n^_-확산층(33,41)으로 이루어지는 두 번째 얕은(shallow) pn 접합을 형성하고, p-에피층(32)/제1 및 제2 n^_-확산층(33,41)/p^o-확산층(43)으로 이루어지는 pnp형 포토다이오드를 형성한다.

도 3g에 도시된 바와 같이, 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 소스/드레인 영역을 형성하기 위한 제3마스크(44)를 형성한 다음, 제3마스크(44)를 이온주입마스크로 고농도 n형 불순물(n⁺)을 이온주입하여 n⁺-플로팅디퓨젼영역(45)을 형성한다.

이 때, 제3마스크(44)는 게이트전극(39)의 타측면 및 이 타측면에 인접하는 p-에피층(32)을 노출시키되, 게이트전극(39)의 중앙에 정렬된다. 즉, 포토다이오드가 형성된 영역에는 고농도 n형 불순물이 이온주입되지 않도록 한다.

도면에 도시되지 않았지만, 제3마스크(44)를 제거한 다음, 이온주입된 불순물들을 활성화시키기 위한 열처리 공정을 진행한다.

상술한 바와 같은 실시예는 단위화소의 전면적에 걸쳐 포토다이오드를 이루는 제1 n^_-확산층(33)을 깊고 넓게 형성하므로써 포토다이오드의 면적을 크게 확대한다.

결국, 그 면적이 확대된 포토다이오드는, 종래 포토다이오드에 입사되는 입사광은 물론 단위화소의 전면적에 걸쳐 입사되는 입사광에서도 이미지 데이터화를 이룰수 있는 전자를 발생시킨다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상술한 바와 같은 본 발명은 포토다이오드의 공핍층 깊이 및 이미지데이터화할 수 있는 포토다이오드 영역을 크게 증대시키므로써 입사광에 대한 광 감도를 개선시킬 수 있는 효과가 있다.

Claims (7)

1. 제1도전형 반도체층;

   상기 반도체층 내부에 제2도전형 불순물이 서로 다른 에너지를 갖고 이온 주입되어 적층되고 상기 반도체층 표면 근처에 형성된 제1층보다 상기 반도체층의 깊은 부분에 형성된 제2층의 면적이 더 넓은 제1확산층;

   상기 반도체층 표면 근처의 상기 제1층내에 형성된 제1도전형 제2확산층;

   상기 제1층의 일측 에지에 일측 에지가 정렬되면서 상기 반도체층상에 형성된 게이트전극;

   상기 게이트전극의 타측 에지에 정렬되면서 상기 제2층과 수직으로 소정 간격을 두고 상기 반도체층 표면내에 형성된 제2도전형 제3확산층; 및

   상기 제1확산층을 관통하여 상기 제1확산층을 전기적으로 격리시키는 상기 반도체층내의 제4확산층을 포함하며,

   상기 제1확산층에서 완전공핍이 이루어짐을 특징으로 하는 이미지센서.
2. 제1항에 있어서,

   상기 제1확산층의 상기 제1층과 상기 제2층은 동일한 농도를 갖는 것을 특징으로 하는 이미지센서.
3. 제1항에 있어서,

   상기 상기 제1확산층의 상기 제2층은 상기 게이트전극과 상기 제3확산층으로 입사되는 광을 이미지데이터화하는 면적을 갖는 것을 특징으로 하는 이미지센서.
4. 제1항에 있어서,

   상기 제1확산층의 일측과 상기 제2확산층의 일측에 접하는 상기 반도체층내에 매립된 제1필드산화막; 및

   상기 제3확산층의 일측에 접하는 상기 반도체층내에 제2필드산화막이 매립된제4확산층을 포함하는 것을 특징으로 하는 이미지센서.
5. 제1도전형 반도체층의 내부에 제2도전형 제1확산층을 형성하는 단계;

   상기 제1확산층보다 얕은 깊이의 상기 반도체층의 소정 표면내에 필드산화막을 매립시키는 단계;

   상기 필드산화막 하측의 상기 반도체층내에 상기 제1확산층을 전기적으로 격리시키는 제1도전형 제2확산층을 형성하는 단계;

   상기 반도체층상에 게이트전극을 형성하는 단계;

   상기 제1확산층의 상부와 상기 반도체층 표면 사이에 상기 게이트전극의 일측 에지에 정렬되는 제2도전형 제3확산층을 형성하는 단계;

   상기 게이트전극의 양측벽에 접하는 스페이서를 형성하는 단계;

   상기 제3확산층내에 상기 스페이서의 폭만큼 이격되어 상기 게이트전극의 일측 에지에 정렬되는 제1도전형 제4확산층을 형성하는 단계; 및

   상기 반도체층내에 상기 게이트전극의 타측 에지에 정렬되는 제2도전형 제5확산층을 형성하는 단계

   를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
6. 제5항에 있어서,

   상기 제1확산층을 형성하기 위한 이온주입에너지는 상기 제3확산층을 형성하기 위한 이온주입에너지보다 더 큰 것을 특징으로 하는 이미지센서의 제조 방법.
7. 제5항에 있어서,

   상기 제1확산층은 상기 제1확산층과 상기 제5확산층은 상기 제1확산층이 공핍될 때 숏트를 방지하는 거리를 유지하는 깊이로 상기 반도체층내에 형성되는 것을 특징으로 하는 이미지센서의 제조 방법.