KR100868646B1 - 이미지 센서 및 그 제조방법 - Google Patents
이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100868646B1 KR100868646B1 KR1020070085998A KR20070085998A KR100868646B1 KR 100868646 B1 KR100868646 B1 KR 100868646B1 KR 1020070085998 A KR1020070085998 A KR 1020070085998A KR 20070085998 A KR20070085998 A KR 20070085998A KR 100868646 B1 KR100868646 B1 KR 100868646B1
- Authority
- KR
- South Korea
- Prior art keywords
- pdp
- semiconductor substrate
- type impurity
- region
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 22
- 150000002500 ions Chemical class 0.000 description 14
- 238000009826 distribution Methods 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시에에 따른 이미지 센서는 트랜스퍼 게이트를 포함하는 반도체 기판; 상기 트랜스퍼 게이트 일측의 상기 반도체 기판에 배치된 N형 불순물 영역; 상기 트랜스퍼 게이트 일측의 상기 반도체 기판의 표면에 배치되고 적어도 두개의 층 이상으로 형성되며 서로 다른 불순물 농도를 가지는 P형 불순물 영역; 및 상기 트랜스퍼 게이트 타측의 상기 반도체 기판에 배치된 플로팅 디퓨젼 영역을 포함한다.
이미지 센서, 포토다이오드
Description
실시예는 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 영역과 감지된 빛을 전기적 신호로 처리하여 데이터화 하는 로직회로 부분을 포함한다.
특히, 씨모스(Complementary Metal Oxide Semiconductor) 이미지 센서는 화소수 만큼 모스 트랜지스터를 만들고 이것을 이용하여 차례로 출력을 검출하는 스위칭 방식을 채용한다. 씨모스 이미지 센서의 고집적화에 따라 단위 화소의 사이즈가 비례적으로 감소되고 광응답 영역(Photo response region)인 포토다이오드도 상대적으로 감소하게 된다.
포토다이오드의 면적 감소는 이미지 센서의 동작시 다이나믹 레인지(dynamic range)를 감소시키며, 이는 새츄레이션 및 래그 특성의 열화를 가져온다.
따라서, 이미지 센서의 포토다이오드의 구조를 변화시켜 전하 운송 효율(Charge thransfer efficiency)을 개선할 필요가 있다.
실시예에서는 전하운송 효율을 향상시킬 수 있는 이미지 센서 및 그 제조방법을 제공한다.
실시에에 따른 이미지 센서는 트랜스퍼 게이트를 포함하는 반도체 기판; 상기 트랜스퍼 게이트 일측의 상기 반도체 기판에 배치된 N형 불순물 영역; 상기 트랜스퍼 게이트 일측의 상기 반도체 기판의 표면에 배치되고 적어도 두개의 층 이상으로 형성되며 서로 다른 불순물 농도를 가지는 P형 불순물 영역; 및 상기 트랜스퍼 게이트 타측의 상기 반도체 기판에 배치된 플로팅 디퓨젼 영역을 포함한다.
실시예에 따른 이미지 센서의 제조방법은 반도체 기판 상에 트랜스퍼 게이트를 형성하는 단계; 상기 트랜스퍼 게이트 일측의 상기 반도체 기판에 N형 불순물 영역을 형성하는 단계; 상기 트랜스퍼 게이트 일측의 상기 반도체 기판의 표면에 형성되고 적어도 두개의 층 이상으로 형성되며 서로 다른 불순물 농도를 가지는 P형 불순물 영역을 형성하는 단계; 및 상기 트랜스퍼 게이트 타측의 상기 반도체 기판에 플로팅 디퓨젼 영역을 형성하는 단계를 포함한다.
실시예에 따른 이미지 센서 및 그 제조방법에 의하면, 포토다이오드의 P형 불순물 영역의 농도 분배에 따라 전위장벽이 계단식 구조로 형성되어 전하운송 효율을 향상시켜 이미지 센서의 성능을 향상시킬 수 있다.
실시예에 따른 이미지 센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하도록 한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 7은 실시예에 따른 이미지 센서를 도시한 단면도이다.
도 7을 참조하여, 반도체 기판(10) 상에는 트랜스퍼 트랜지스터의 게이트(30)가 배치되어 있다. 상기 게이트(30)의 하부인 반도체 기판(10)에는 채널영역(20)이 배치되어 있다.
예를 들어, 상기 반도체 기판(10)은 고농도의 p형 기판(p++)일 수 있고, 상기 반도체 기판(10) 상에는 에피택셜(epitaxial) 공정을 실시하여 저농도의 p형 에피층(13)(p-Epi)이 배치될 수 있다
상기 게이트(30)의 일측에는 포토다이오드(Potodiode:PD)가 배치되고, 상기 게이트(30)의 타측에는 플로팅 디퓨전 영역(70)이 배치되어 있다.
상기 포토다이오드(PD)는 N형 불순물 영역(40) 및 P형 불순물 영역(50)을 포함한다.
상기 N형 불순물 영역(40)은 제1 N형 불순물 영역(41)(이하, 제1 PDN라고 한다) 및 제2 N형 불순물 영역(42)(제2 PDN라고 한다)을 포함한다.
상기 제1 PDN(41)은 반도체 기판(10)의 깊숙한 영역에 형성되고 상기 제2 PDN(42)은 상기 제1 PDN(41)의 상부와 반도체 기판(10)의 표면에 걸쳐 배치될 수 있다. 따라서, 상기 N형 불순물 영역(40)은 반도체 기판(10)의 깊숙한 영역까지 형성될 수 있다.
상기 P형 불순물 영역(50)은 상기 반도체 기판(10)의 표면영역에 적어도 두개의 층 이상으로 배치될 수 있다.
상기 P형 불순물 영역(50)은 제1 p형 불순물 영역(51)(이하, 제1 PDP라고 한다.), 제2 p형 불순물 영역(52)(이하, 제2 PDP라고 한다.), 제3 p형 불순물 영역(53)(이하, 제3 PDP라고 한다.), 제4 p형 불순물 영역(54)(이하, 제4 PDP라고 한다.)을 포함한다.
상기 제1 PDP(51) 형성 후 제2 내지 제4 PDP(54)가 순차적으로 형성되어 상기 반도체 기판(10)의 표면 영역으로 갈수록 높은 불순물 농도를 가질 수 있다.
또한, 상기 제1 내지 제4 PDP(51,52,53,54) 형성시 이온주입 각도를 조절하여 상기 제1 내지 제4 PDP(51,52,53,54)는 하부로 갈수록 좁은 폭을 가지도록 배치된다. 따라서, 상기 제1 내지 제4 PDP(51,52,53,54)는 계단식 구조로 배치될 수 있다.
상기 게이트(30)의 타측에 플로팅 디퓨전 영역(70)이 배치된다.
상기 포토다이오드(PD)의 N형 이온주입 영역과 P형 이온주입 영역에 의하여 공핍영역이 형성되는데, 실시예에서는 상기 P형 불순물 영역(50)의 농도가 높게 형성되어 상기 N형 불순물 영역(40)의 공핍영역을 확장되어 이미지 센서의 세츄레이션 특성을 향상시킬 수 있다.
또한, 상기 P형 불순물 영역(50)인 제1 내지 제4 PDP(51,52,53,54)가 계단식 구조로 형성되고 상기 반도체 기판(10)의 표면으로 갈수록 불순물 농도가 높게 분배되어 있다.
따라서, 상기 제1 내지 제4 PDP(51,52,53,54)의 불순물 농도의 분배에 의하여 전위(Pontential)는 반도체 기판의 표면으로 갈수록 높아진다. 즉, 상기 제1 내지 제4 PDP(51,52,53,54)의 전위장벽은 계단식 구조를 가지게 되므로 공핍영역에서 발생된 전자 운송 능력을 향상시킬 수 있다.
도 1 내지 도 8을 참조하여 실시예의 이미지 센서의 제조방법을 설명한다.
도 1을 참조하여, 상기 반도체 기판(10) 상에 게이트(30)가 형성된다.
상기 반도체 기판(10)은 고농도의 p형 기판(p++)일 수 있고, 상기 반도체 기판(10) 상에는 에피택셜(epitaxial) 공정을 실시하여 저농도의 p형 에피층(13)(p-Epi)이 형성될 수 있다.
상기 고농도의 p형 반도체 기판(10) 상에 저농도의 p형 에피층(13)을 사용하는 이유는 첫째, 저농도의 p형 에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력을 증가시킬 수 있다. 둘째, p형 에피층 하부에 고농도의 p+ 기판을 갖게 되면 이웃하는 단위화소로 전하가 확산되기 전에 이 전하가 빨리 재결합되기 때문에 광전하의 불규칙 확산(random diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있다.
상기 에피층(13)의 일정영역에 액티브 영역과 필드 영역을 정의하는 복수개의 소자분리막(15)이 형성된다.
상기 에피층(13) 표면에 문턱 전압을 조절하고 전하를 이동시키기 위하여 p0 이온을 주입하여 채널영역(20)이 형성된다.
상기 반도체 기판(10) 상에 트랜스퍼 트랜지스터의 게이트(30)가 형성된다. 상기 게이트(30)는 게이트 절연막과 게이트 전도막을 증착한 다음 패터닝하여 형성될 수 있다. 예를 들어, 상기 게이트 전도막은 폴리실리콘, 텅스텐과 같은 금속, 금속 실리사이드가 단층 또는 복층으로 형성될 수 있다.
도 2를 참조하여, 상기 게이트(30)의 일측에 정렬되도록 포토다이오드용 N형 불순물 영역(40)이 형성된다.
상기 N형 불순물 영역(40)은 상기 게이트(30)의 타측은 가리고 일측을 노출시키는 포토레지스트 패턴(100)에 의하여 형성된다. 상기 N형 불순물 영역(40)은 제1 n형 불순물 영역(41)(이하 제1 PDN이라고 한다) 및 제2 n형 불순물 영역(42)(이하 제2 PDN이라고 한다)을 포함한다.
상기 제1 PDN(41)은 상기 포토레지스트 패턴(100)을 이온주입 마스크로 저농도의 n형 불순물 이온을 틸트이온 주입하여 형성될 수 있다. 예를 들어, 상기 제1 PDN(41)은 비소(As) 이온을 5~7°의 틸트 각도에 의하여 180~220KeV 에너지로 2.6×1012~3.0×1012 dose/㎠ 주입하여 형성될 수 있다.
상기 제2 PDN(42)은 상기 제1 PDN(41)의 상부에 형성될 수 있다. 상기 제2 PDN(42) 은 상기 포토레지스트 패턴(100)을 이온주입 마스크로 저농도의 n형 불순물 이온을 틸트이온 주입하여 형성될 수 있다. 예를 들어, 상기 제2 PDN(42)은 2~3°의 틸트 각도로 180~250KeV 에너지로 4.0×1011~5.0×1011 dose/㎠ 주입하여 형성될 수 있다.
이때, 상기 제2 PDN(42)은 상기 게이트(30)의 일측에 정렬되어 상기 채널영역(20)과 접하도록 형성될 수 있다.
상기 제1 PDN(41) 형성시 상기 제2 PDN(42)보다 높은 에너지로 이온주입하여 상기 p형 에피층(13)의 깊숙한 영역에 형성될 수 있다.
실시예에서는 상기 제1 PDN(41) 및 제2 PDN(42)이 순차적으로 형성되었지만 순서는 달리하여 형성할 수도 있다.
상기 제1 PDN(41) 및 제2 PDN(42)이 이중으로 p형 에피층(13) 내부에 형성되어, 상기 p형 에피층(13)의 깊은 영역까지 균일한 분포로 포토다이오드용 N형 불순물 영역(40)이 형성될 수 있다. 상기 N형 불순물 영역(40)이 상기 에피층(13) 깊숙히 형성되면 포토다이오드(PD)의 용량이 증가될 수 있다. 이와 같이, 상기 포토다이오드(PD)가 깊게 형성될 수록 포토다이오드(PD)에서 생성되는 광전하의 양이 증가하기 때문에 이미지 센서의 세추레이션(Saturation) 특성이 향상될 수 있다.
도 3을 참조하여, 상기 게이트(30)의 일측의 반도체 기판(10) 표면에 제1 p형 불순물 영역(이하, 제1 PDP라고 한다.)(51)이 형성된다.
상기 제1 PDP(51)는 상기 게이트(30)의 타측은 가리고 일측을 노출시키는 포 토레지스트 패턴(100)에 의하여 형성된다. 상기 포토레지스트 패턴(100)은 상기 N형 불순물 영역(40)을 형성할 때 사용했던 포토레지스트 패턴(100)일 수 있다.
상기 제1 PDP(51)는 상기 포토레지스트 패턴(100)을 이온주입 마스크로 p형 불순물 이온을 이온주입하여 형성될 수 있다. 예를 들어, 상기 제1 PDP(51)는 보론(B) 이온을 0°의 틸트 각도로 5~10KeV 에너지로 3.5×1011~4.5×1011 dose/㎠ 주입하여 형성될 수 있다.
상기 제1 PDP(51)는 비교적 낮은 에너지에 의하여 이온주입되어 상기 반도체 기판(10)의 표면 영역에 형성될 수 있다. 또한, 상기 제1 PDP(51)는 상기 채널영역(20)과 접하도록 형성될 수 있다.
도 4를 참조하여, 상기 제1 PDP(51)의 하부로 제2 p형 불순물 영역(이하, 제2 PDP)(52)이 형성된다.
상기 제2 PDP(52)는 상기 제1 PDP(51) 보다 깊게 형성되고 상기 제1 PDP보다 좁은 영역에 형성될 수 있다. 상기 제2 PDP(52)는 상기 포토레지스트 패턴(100)을 이온주입 마스크로 p형 불순물 이온을 틸트 이온 주입하여 형성될 수 있다. 예를 들어, 상기 제2 PDP는 보론(B) 이온을 1~10°의 틸트 각도에 의하여 6~16KeV 에너지로 1.5×1011~2.5×1011 dose/㎠ 주입하여 형성될 수 있다.
상기 제2 PDP(52)는 제1 PDP(51) 보다 높은 에너지로 틸트 이온 주입되어 상기 게이트(30) 및 채널영역(20)과 이격되도록 형성될 수 있다. 상기 제2 PDP(52)는 상기 제1 PDP(51)의 일부를 포함한 영역에 이온주입되므로 상기 제1 PDP(51)는 제2 PDP(52) 보다 높은 농도를 가지게 된다.
도 5를 참조하여, 상기 제2 PDP(52)의 하부로 제3 p형 불순물 영역(이하, 제3 PDP라고 한다.)(53)이 형성된다.
상기 제3 PDP(53)는 상기 제2 PDP(52) 보다 깊게 형성되고 상기 제2 PDP(52) 보다 좁은 영역에 형성될 수 있다. 상기 제3 PDP(53)는 상기 포토레지스트 패턴(100)을 이온주입 마스크로 p형 불순물 이온을 틸트 이온 주입하여 형성될 수 있다. 예를 들어, 상기 제3 PDP(53)는 보론(B) 이온을 10~25°의 틸트 각도에 의하여 15~25KeV 에너지로 1.5×1012~2.5×1012dose/㎠ 주입하여 형성될 수 있다.
상기 제3 PDP(53)는 상기 제2 PDP(52) 보다 높은 에너지와 큰 틸트 각도로 이온주입되어 상기 제2 PDP(52) 보다 상기 게이트(30) 및 채널영역(20)과 더 이격되도록 형성될 수 있다. 상기 제3 PDP(53)는 상기 제1 PDP(51) 및 제2 PDP(52)의 일부를 포함한 영역에 이온주입되므로 상기 제1 PDP(51), 제2 PDP(52) 및 제3 PDP(53) 순으로 이온주입농도가 분배될 수 있다.
도 6을 참조하여, 상기 제3 PDP(53)의 하부로 제4 p형 불순물 영역(이하, 제4 PDP라고 한다)(54)이 형성된다.
상기 제4 PDP(54)는 상기 제3 PDP(53) 보다 깊게 형성되고 상기 제3 PDP(53) 보다 좁은 영역에 형성될 수 있다. 상기 제4 PDP(54)는 상기 포토레지스트 패턴(100)을 이온주입 마스크로 p형 불순물 이온을 틸트 이온 주입하여 형성될 수 있다. 예를 들어, 상기 제4 PDP(54)는 보론(B) 이온을 11~20°의 틸트각도에 의하여 16~26KeV 에너지로 3.0×1011~3.5×1011 dose/㎠ 주입하여 형성될 수 있다.
상기 제4 PDP(54)는 상기 제3 PDP(53) 보다 높은 에너지와 큰 틸트각도로 이온주입되어 상기 제3 PDP(53) 보다 상기 게이트(30) 및 채널영역(20)과 더 이격되도록 형성될 수 있다. 상기 제4 PDP(54)는 상기 제1 내지 제3 PDP(53)의 일부를 포함한 영역에 이온주입되므로 상기 제1 PDP(51), 제2 PDP(52), 제3 PDP(53) 및 제4 PDP(54) 순으로 이온주입농도가 분배될 수 있다.
또한, 상기 제1 내지 제4 PDP(51,52,53,54)는 각각 다른 이온주입 조건에 의하여 계단식으로 상호 단차를 가진 구조로 형성될 수 있다.
또한, 상기 제1, 제2, 제3, 제4 PDP(51,52,53,54)는 연속적으로 형성되어, 상기 제1 PDP(51)의 이온주입 농도가 가장 높고 제2, 제3, 제4 PDP((52,53,54) 순으로 이온주입 농도가 높게 형성될 수 있다. 즉, 상기 반도체 기판(10)의 표면으로 갈수록 p형 불순물의 농도가 높아질 수 있다.
상기 제1 내지 제4 PDP(51,52,53,54)의 농도 분포가 영역별로 차이를 가지므로 상기 P형 불순물 영역(50)의 전위(Potential)는 반도체 기판(10)의 표면으로 갈수록 높아지게 된다. 따라서, 상기 P형 불순물 영역(50)의 전위분포에 의하여 전위 장벽이 계단식 구조를 가지게 되므로 전하운송 효율이 높아질 수 있다
실시예에서는 상기 P형 불순물 영역(50)이 제1 내지 제4 PDP(51,52,53,54)으로 형성되지만 상기 P형 불순물 영역(50)은 적어도 2층 이상으로 형성될 수 있다.
이후, 상기 포토레지스트 패턴(100)은 일반적인 애싱공정 등에 의하여 제거된다.
도 7을 참조하여, 상기 게이트(30)의 측벽에 스페이서를 형성한 후 상기 게이트(30)의 타측에 포토다이오드(PD)에서 생성된 광 전자를 전달받는 플로팅 디퓨전 영역(70)이 형성된다. 상기 플로팅 디퓨전 영역(70)은 n+ 불순물을 이온주입하여 형성될 수 있다.
상기와 같이 형성된 이미지 센서의 단위화소에서 포토다이오드용 N형 불순물 영역(40)과 P영역(포토다이오드용 P형 불순물 영역 및 p형 에피층) 간에 역바이어스가 걸리면, 상기 N형 불순물 영역(40)이 완전공핍(Fully Depletion)되면서 에피층(13)과 P형 불순물 영역(50)으로 공핍영역이 확장된다. 이때, 상기 P형 불순물 영역(50)의 농도가 높기 때문에 상기 N형 불순물 영역(40)의 공핍영역이 확장 될 수 있다. 따라서, 상기 포토다이오드(PD)의 공핍영역의 확장에 의하여 광 전자의 발생을 높아져 이미지 센서의 세츄레이션 특성을 향상시킬 수 있다.
상기 포토다이오드(PD)의 N형 불순물 영역(40)으로부터 플로팅 디퓨전 영역(70)으로 전하 이동에 의하여 이미지 센서의 광 특성이 결정될 수 있다. 실시예에서는 포토다이오드(PD)와 플로팅 디퓨전 영역(70) 간의 전자 운송 효율을 향상시켜 광 감도 및 포화특성을 개선할 수 있다.
즉, 상기 P형 불순물 영역(50)인 제1 내지 제4 PDP(51,52,53,54)가 계단식 구조로 형성되고 상기 반도체 기판(10)의 표면에 형성된 제1 PDP(51)의 불순물 농도가 가장 높고 제2, 제3 및 제4 PDP(52,53,54) 순으로 불순물 농도가 분배되어 있다. 따라서 도 8에 도시된 바와 같이, 상기 제1 내지 제4 PDP(51,52,53,54)의 불순물 농도의 분배에 의하여 전위(Pontential)는 계단식 구조를 가지게 된다.
도 8를 참조하여, 상기 P형 불순물 영역(50)의 전위 장벽이 계단식 구조를 가지므로 N형 불순물 영역(40)에서 생성된 전자의 이동성이 향상될 수 있다.
즉, 상기 포토다이오드(PD)의 깊은 N형 불순물 영역(40)에서 발생된 전자는 P형 불순물 영역(50)과의 전하운송 통로를 통해 채널영역(20)으로 이동하는데, 실시예에서는 상기 P형 불순물 영역(50)이 계단식 구조로 전위가 분포되어서 상기 포토다이오드(PD)의 깊은 N형 불순물 영역(40)에서 발생된 전자가 계단식 구조로 형성된 P형 불순물 영역(50)의 전위장벽을 따라 채널영역(20)을 통과하여 플로팅 디퓨전 영역(70)으로 이동할 수 있게 된다.
이와 같이 상기 P형 불순물 영역(50)의 계단식 전위분배에 의하여 상기 포토다이오드(PD)와 플로팅 디퓨전 영역(70) 사이의 전하운송 효율이 극대화 될 수 있다.
또한, 상기 N형 불순물 영역(40)의 제1 PDN(41)이 상기 채널영역(20)과 직접 연결되어 있으므로 상기 포토다이오드(PD)의 얕은 N형 불순물 영역(40)에서 발생된 전자는 직접 채널영역(20)으로 이동할 수도 있다.
또한, 상기 반도체 기판(10)의 표면으로 갈수록 P형 불순물 농도가 높게 형성되어 있으므로 기판 표면에서 발생한 전자들이 포토다이오드(PD)로 유입되는 것을 차단하여 암전류를 감소시킬 수 있다.
즉, 상기 반도체 기판(10)의 표면에 고농도의 제1 PDP(41)이 형성되어 있으므로, 기판 표면에 존재하는 각종 결함들이나 댕글링 본드에서 유발되는 암전류를 억제하여 저조도 환경(low illumunation)에서 이미지 센서의 광특성을 향상시킬 수 있다.
이상에서 설명한 실시예는 전술한 실시에 및 도면에 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
도 1 내지 도 8은 실시에에 따른 이미지 센서의 공정 순서를 나타내는 단면도이다.
도 9는 실시예에 따른 이미지 센서에서 전위 분배에 따라 포토다이오드에서 발생된 전자의 이동경로를 개략적으로 나타내는 도면이다.
Claims (9)
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체 기판 상에 트랜스퍼 게이트를 형성하는 단계;상기 트랜스퍼 게이트 일측의 상기 반도체 기판이 노출되도록 상기 반도체 기판 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 이온주입마스크로 사용하여 상기 트랜스퍼 게이트 일측의 상기 반도체 기판의 깊은 영역에 N형 불순물 영역을 형성하는 단계;상기 포토레지스트 패턴을 이온주입마스크로 사용하여 상기 N형 불순물 영역과 접하도록 상기 반도체 기판의 얕은 영역에 P형 불순물 영역을 형성하는 단계; 및상기 포토레지스트 패턴을 제거한 후 상기 트랜스퍼 게이트 타측의 상기 반도체 기판에 플로팅 디퓨젼 영역을 형성하는 단계를 포함하고,상기 P형 불순물 영역은 적어도 두개의 층이 계단식 구조로 형성되며 상기 포토레지스트 패턴을 이온주입마스크로 사용하여 이온주입할 때 각층마다 서로 다른 틸트각도로 이온주입되는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제5항에 있어서,상기 N형 불순물 영역을 형성하는 단계는,상기 반도체 기판 상에 형성된 포토레지스트 패턴을 이온주입 마스크로 상기 반도체 기판의 깊은 영역에 제1 PDN을 형성하는 단계; 및상기 포토레지스트 패턴을 이온주입 마스크로 상기 제1 PDN과 접하도록 상기 제1 PDN 상부에 제2 PDN을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
- 제5항에 있어서,상기 P형 불순물 영역을 형성하는 단계는,상기 반도체 기판 상에 형성된 상기 포토레지스트 패턴을 이온주입 마스크로 상기 반도체 기판의 표면에 제1 PDP를 형성하는 단계;상기 포토레지스트 패턴을 이온주입 마스크로 상기 제1 PDP 보다 너비는 좁고 깊은 깊이를 가지는 제2 PDP를 형성하는 단계;상기 포토레지스트 패턴을 이온주입 마스크로 상기 제2 PDP 보다 너비는 좁고 깊은 깊이를 가지는 제3 PDP를 형성하는 단계; 및상기 포토레지스트 패턴을 이온주입 마스크로 상기 제3 PDP 보다 너비는 좁고 깊은 깊이를 가지는 제4 PDP를 형성하는 단계를 포함하는 이미지 센서의 제조방법.
- 제5항에 있어서,상기 P형 불순물 영역은 반도체 기판의 표면으로 갈수록 높은 농도로 형성되 는 이미지 센서의 제조방법.
- 제5항에 있어서,상기 플로팅 확산영역을 형성하는 단계는,상기 포토레지스트 패턴을 제거한 후 상기 트랜스퍼 트랜지스터의 타측 측벽에 스페이서를 형성하는 단계; 및상기 트랜스퍼 트랜지스터의 타측에 해당하는 상기 반도체 기판내부에 불순물을 이온주입하는 단계를 포함하는 이미지 센서의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070085998A KR100868646B1 (ko) | 2007-08-27 | 2007-08-27 | 이미지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070085998A KR100868646B1 (ko) | 2007-08-27 | 2007-08-27 | 이미지 센서 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100868646B1 true KR100868646B1 (ko) | 2008-11-12 |
Family
ID=40284205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070085998A KR100868646B1 (ko) | 2007-08-27 | 2007-08-27 | 이미지 센서 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100868646B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101174053B1 (ko) | 2009-03-17 | 2012-08-13 | 샤프 가부시키가이샤 | 고체 촬상 소자 및 전자 정보 기기 |
KR20150017651A (ko) * | 2013-08-07 | 2015-02-17 | 가부시끼가이샤 도시바 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020022931A (ko) * | 2000-09-21 | 2002-03-28 | 박종섭 | 씨모스 이미지 센서의 포토다이오드 및 그의 제조방법 |
KR20060010888A (ko) * | 2004-07-29 | 2006-02-03 | 매그나칩 반도체 유한회사 | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 |
KR20060010886A (ko) * | 2004-07-29 | 2006-02-03 | 매그나칩 반도체 유한회사 | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 |
-
2007
- 2007-08-27 KR KR1020070085998A patent/KR100868646B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020022931A (ko) * | 2000-09-21 | 2002-03-28 | 박종섭 | 씨모스 이미지 센서의 포토다이오드 및 그의 제조방법 |
KR20060010888A (ko) * | 2004-07-29 | 2006-02-03 | 매그나칩 반도체 유한회사 | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 |
KR20060010886A (ko) * | 2004-07-29 | 2006-02-03 | 매그나칩 반도체 유한회사 | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101174053B1 (ko) | 2009-03-17 | 2012-08-13 | 샤프 가부시키가이샤 | 고체 촬상 소자 및 전자 정보 기기 |
KR20150017651A (ko) * | 2013-08-07 | 2015-02-17 | 가부시끼가이샤 도시바 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 |
KR101583904B1 (ko) | 2013-08-07 | 2016-01-08 | 가부시끼가이샤 도시바 | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 |
US9331122B2 (en) | 2013-08-07 | 2016-05-03 | Kabushiki Kaisha Toshiba | Solid-state imaging device with varied impurity concentration, method for manufacturing a solid-state imaging device, and camera module including a solid-state imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100997326B1 (ko) | 이미지 센서 및 그 제조방법 | |
US7205627B2 (en) | Image sensor cells | |
KR100846005B1 (ko) | 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법 | |
US7141836B1 (en) | Pixel sensor having doped isolation structure sidewall | |
KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
US20060145203A1 (en) | Method and apparatus for controlling charge transfer in CMOS sensors with an implant by the transfer gate | |
US6566722B1 (en) | Photo sensor in a photo diode on a semiconductor wafer | |
US20080157145A1 (en) | Method of fabricating image sensor | |
KR100868646B1 (ko) | 이미지 센서 및 그 제조방법 | |
US20070051990A1 (en) | CMOS image sensor and method for fabricating the same | |
KR100853793B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
KR100873288B1 (ko) | 이미지센서 및 그 제조방법 | |
KR100677044B1 (ko) | 이미지센서 제조 방법 | |
KR100619408B1 (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
KR100919998B1 (ko) | 이미지 센서의 포토 다이오드 제조 방법 | |
US7884001B2 (en) | Image sensor and method for manufacturing the same | |
KR100871798B1 (ko) | 이미지 센서 및 그 제조방법 | |
KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
KR20040058689A (ko) | 시모스 이미지센서의 제조방법 | |
KR100790286B1 (ko) | 이미지센서 제조 방법 | |
KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
JPH09186310A (ja) | 固体撮像装置 | |
KR20080097711A (ko) | 이미지 센서 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |