KR20150017651A - 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 Download PDF

Info

Publication number
KR20150017651A
KR20150017651A KR1020140016396A KR20140016396A KR20150017651A KR 20150017651 A KR20150017651 A KR 20150017651A KR 1020140016396 A KR1020140016396 A KR 1020140016396A KR 20140016396 A KR20140016396 A KR 20140016396A KR 20150017651 A KR20150017651 A KR 20150017651A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
conductivity type
conversion element
region
semiconductor region
Prior art date
Application number
KR1020140016396A
Other languages
English (en)
Other versions
KR101583904B1 (ko
Inventor
모토히로 마에다
나가타카 다나카
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20150017651A publication Critical patent/KR20150017651A/ko
Application granted granted Critical
Publication of KR101583904B1 publication Critical patent/KR101583904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

플로팅 디퓨전에 전송되지 않고 광전 변환 소자 내에 남는 신호 전하를 저감할 수 있는 고체 촬상 장치 및 고체 촬상 장치의 제조 방법을 제공하는 것이다. 본 발명의 하나의 실시 형태에 따르면, 고체 촬상 장치가 제공된다. 고체 촬상 장치는 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역을 구비한다. 제1 도전형의 반도체 영역은, 촬상 화상의 화소마다 형성된다. 제2 도전형의 반도체 영역은, 제1 도전형의 반도체 영역과의 PN 접합에 의해 광전 변환 소자를 구성하고, 광전 변환 소자의 중앙으로부터 신호 전하 전송용 전송 게이트측을 향하여 제2 도전형의 불순물 농도가 낮아진다.

Description

고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈{SOLID-STATE IMAGING DEVICE, METHOD FOR MANUFACTURING SOLID-STATE IMAGING DEVICE, AND CAMERA MODULE}
본 발명의 실시 형태는 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈에 관한 것이다.
종래, 디지털 카메라나 카메라 기능을 구비한 휴대 단말기 등의 전자 기기는 고체 촬상 장치를 갖는 카메라 모듈을 구비한다. 고체 촬상 장치는 촬상 화상의 각 화소에 대응하여 2차원으로 배열된 복수의 광전 변환 소자를 구비한다. 각 광전 변환 소자는 입사광을 수광량에 따른 양의 전하로 광전 변환하여, 각 화소의 휘도를 나타내는 신호 전하로서 축적한다.
고체 촬상 장치에서는, 각 광전 변환 소자에 축적한 신호 전하를 플로팅 디퓨전이라고 불리는 전하 유지부로 전송하여 전압으로 변환하고, 변환한 전압을 증폭하여 화상 신호로서 출력한다.
이러한 고체 촬상 장치에서는 광전 변환 소자로부터 플로팅 디퓨전으로 신호 전하의 전송을 행하는 경우에, 일부 신호 전하가 전송되지 않고 광전 변환 소자 내에 남는 경우가 있다. 전송되지 않고 광전 변환 소자 내에 남은 신호 전하는, 촬상 화상 중에 잔상이 되어 나타나는 경우가 있어, 화질 열화의 원인이 된다.
본 발명이 해결하고자 하는 과제는, 플로팅 디퓨전에 전송되지 않고 광전 변환 소자 내에 남는 신호 전하를 저감하는 것이 가능한 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈을 제공하는 것이다.
일 실시 형태의 고체 촬상 장치는, 촬상 화상의 화소마다 형성되는 제1 도전형의 반도체 영역과, 상기 제1 도전형의 반도체 영역과의 PN 접합에 의해 광전 변환 소자를 구성하고, 상기 광전 변환 소자의 중앙으로부터 신호 전하 전송용 전송 게이트측을 향하여 제2 도전형의 불순물 농도가 낮아지는 제2 도전형의 반도체 영역을 구비한다.
다른 실시 형태의 고체 촬상 장치의 제조 방법은, 촬상 화상의 화소마다 형성되는 제1 도전형의 반도체 영역을 형성하고, 상기 제1 도전형의 반도체 영역과의 PN 접합에 의해 광전 변환 소자를 구성하고, 상기 광전 변환 소자의 중앙으로부터 신호 전하 전송용 전송 게이트측을 향하여 제2 도전형의 불순물 농도가 낮아지는 제2 도전형의 반도체 영역을 형성하는 것을 포함한다.
또 다른 실시 형태의 카메라 모듈은, 피사체로부터의 광을 도입하고, 피사체상을 결상시키는 촬상 광학계와, 상기 촬상 광학계에 의해 결상되는 상기 피사체상을 촬상하는 고체 촬상 장치를 구비하며,
상기 고체 촬상 장치는, 촬상 화상의 화소마다 형성되는 제1 도전형의 반도체 영역과, 상기 제1 도전형의 반도체 영역과의 PN 접합에 의해 광전 변환 소자를 구성하고, 상기 광전 변환 소자의 중앙으로부터 신호 전하 전송용 전송 게이트측을 향하여 제2 도전형의 불순물 농도가 낮아지는 제2 도전형의 반도체 영역을 구비한다.
상기 구성의 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈에 따르면, 플로팅 디퓨전에 전송되지 않고 광전 변환 소자 내에 남는 신호 전하를 저감하는 것이 가능하다.
도 1은 제1 실시 형태에 관한 고체 촬상 장치를 구비하는 디지털 카메라의 개략 구성을 도시하는 블록도.
도 2는 제1 실시 형태에 관한 고체 촬상 장치의 개략 구성을 도시하는 블록도.
도 3은 제1 실시 형태에 관한 화소 어레이의 회로 구성의 일례를 도시하는 설명도.
도 4는 제1 실시 형태에 관한 광전 변환 소자를 수광면측으로부터 본 설명도.
도 5는 도 4에 도시하는 A-A'선에 의한 단면도.
도 6은 제1 실시 형태에 관한 광전 변환 소자의 제2 도전형의 반도체 영역에서의 불순물 농도 분포를 나타내는 설명도.
도 7은 제1 실시 형태에 관한 광전 변환 소자 및 일반적인 광전 변환 소자의 포텐셜 장벽의 분포를 나타내는 설명도.
도 8은 일반적인 광전 변환 소자에서의 신호 전하 전송 중의 포텐셜 장벽의 분포를 나타내는 설명도.
도 9는 제1 실시 형태에 관한 광전 변환 소자의 신호 전하 전송 중에서의 포텐셜 장벽의 분포를 나타내는 설명도.
도 10은 제1 실시 형태에 관한 광전 변환 소자의 형성 공정을 도시하는 설명도.
도 11은 제2 실시 형태에 관한 광전 변환 소자 및 전송 게이트의 단면을 도시하는 설명도.
도 12는 제3 실시 형태에 관한 광전 변환 소자를 수광면측으로부터 본 설명도.
도 13은 도 12에 도시하는 B-B'선에 의한 단면도.
도 14는 제3 실시 형태에 관한 광전 변환 소자의 포텐셜 장벽의 분포를 나타내는 설명도.
이하에 첨부 도면을 참조하여, 실시 형태에 관한 고체 촬상 장치, 카메라 모듈 및 고체 촬상 장치의 제조 방법을 상세하게 설명한다. 또한, 이 실시 형태에 의해 본 발명이 한정되는 것은 아니다.
(제1 실시 형태)
도 1은 제1 실시 형태에 관한 고체 촬상 장치(14)를 구비하는 디지털 카메라(1)의 개략 구성을 도시하는 블록도이다. 도 1에 도시한 바와 같이, 디지털 카메라(1)는 카메라 모듈(11)과 후단 처리부(12)를 구비한다.
카메라 모듈(11)은 촬상 광학계(13)와 고체 촬상 장치(14)를 구비한다. 촬상 광학계(13)는 피사체로부터의 광을 도입하여 피사체상을 결상시킨다. 고체 촬상 장치(14)는 촬상 광학계(13)에 의해 결상되는 피사체상을 촬상하고, 촬상에 의해 얻어진 화상 신호를 후단 처리부(12)에 출력한다. 이러한 카메라 모듈(11)은 디지털 카메라(1) 외에, 예를 들어 카메라 내장 휴대 단말기 등의 전자 기기에 적용된다.
후단 처리부(12)는 ISP(Image Signal Processor)(15), 기억부(16) 및 표시부(17)를 구비한다. ISP(15)는 고체 촬상 장치(14)로부터 입력되는 화상 신호의 신호 처리를 행한다. 이러한 ISP(15)는, 예를 들어 노이즈 제거 처리, 결함 화소 보정 처리, 해상도 변환 처리 등의 고화질화 처리를 행한다.
그리고, ISP(15)는 신호 처리 후의 화상 신호를 기억부(16), 표시부(17) 및 카메라 모듈(11) 내의 고체 촬상 장치(14)가 구비하는 후술하는 신호 처리 회로(21)(도 2 참조)에 출력한다. ISP(15)로부터 카메라 모듈(11)에 피드백되는 화상 신호는, 고체 촬상 장치(14)의 조정이나 제어에 사용된다.
기억부(16)는 ISP(15)로부터 입력되는 화상 신호를 화상으로서 기억한다. 또한, 기억부(16)는 기억한 화상의 화상 신호를 유저의 조작 등에 따라 표시부(17)에 출력한다. 표시부(17)는 ISP(15) 혹은 기억부(16)로부터 입력되는 화상 신호에 따라 화상을 표시한다. 이러한 표시부(17)는 예를 들어 액정 디스플레이이다.
이어서, 도 2를 참조하여 카메라 모듈(11)이 구비하는 고체 촬상 장치(14)에 대하여 설명한다. 도 2는 제1 실시 형태에 관한 고체 촬상 장치(14)의 개략 구성을 도시하는 블록도이다. 도 2에 도시한 바와 같이, 고체 촬상 장치(14)는 이미지 센서(20)와 신호 처리 회로(21)를 구비한다.
여기에서는 이미지 센서(20)가, 입사광을 광전 변환하는 광전 변환 소자의 입사광이 입사하는 면측에 배선층이 형성되는 소위 표면 조사형 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서인 경우에 대하여 설명한다.
또한, 본 실시 형태에 관한 이미지 센서(20)는 표면 조사형 CMOS 이미지 센서에 한정되는 것이 아니며, 이면 조사형 CMOS 이미지 센서나, CCD(Charge Coupled Device) 이미지 센서 등과 같은 임의의 이미지 센서이어도 된다.
이미지 센서(20)는 주변 회로(22)와 화소 어레이(23)를 구비한다. 또한, 주변 회로(22)는 수직 시프트 레지스터(24), 타이밍 제어부(25), CDS(상관 이중 샘플링부)(26), ADC(아날로그/디지털 변환부)(27) 및 라인 메모리(28)를 구비한다.
화소 어레이(23)는 이미지 센서(20)의 촬상 영역에 설치된다. 이러한 화소 어레이(23)에는 촬상 화상의 각 화소에 대응하는 복수의 광전 변환 소자가 수평 방향(행방향) 및 수직 방향(열방향)으로 2차원 어레이 형상(매트릭스 형상)으로 배치되어 있다. 그리고, 화소 어레이(23)는, 각 화소에 대응하는 각 광전 변환 소자가 입사광량에 따른 신호 전하(예를 들어, 전자)를 발생시켜 축적한다.
타이밍 제어부(25)는, 수직 시프트 레지스터(24)에 대하여 동작 타이밍의 기준이 되는 펄스 신호를 출력하는 처리부이다. 수직 시프트 레지스터(24)는, 어레이(행렬) 형상으로 배치된 복수의 광전 변환 소자 중에서 신호 전하를 판독하는 광전 변환 소자를 행 단위로 순차적으로 선택하기 위한 선택 신호를 화소 어레이(23)에 출력하는 처리부이다.
화소 어레이(23)는, 수직 시프트 레지스터(24)로부터 입력되는 선택 신호에 의해 행 단위로 선택되는 각 광전 변환 소자에 축적된 신호 전하를, 각 화소의 휘도를 나타내는 화소 신호로서 광전 변환 소자로부터 CDS(26)에 출력한다.
CDS(26)는, 화소 어레이(23)로부터 입력되는 화소 신호로부터 상관 이중 샘플링에 의해 노이즈를 제거하여 ADC(27)에 출력하는 처리부이다. ADC(27)는, CDS(26)로부터 입력되는 아날로그의 화소 신호를 디지털의 화소 신호로 변환하여 라인 메모리(28)에 출력하는 처리부이다. 라인 메모리(28)는 ADC(27)로부터 입력되는 화소 신호를 일시적으로 유지하고, 화소 어레이(23)에서의 광전 변환 소자의 행마다 신호 처리 회로(21)에 출력하는 처리부이다.
신호 처리 회로(21)는, 라인 메모리(28)로부터 입력되는 화소 신호에 대하여 소정의 신호 처리를 행하여 후단 처리부(12)에 출력하는 처리부이다. 신호 처리 회로(21)는, 화소 신호에 대하여 예를 들어 렌즈 쉐이딩 보정, 흠집 보정, 노이즈 저감 처리 등의 신호 처리를 행한다.
이와 같이, 이미지 센서(20)에서는 화소 어레이(23)에 배치되는 복수의 광전 변환 소자가 입사광을 수광량에 따른 양의 신호 전하로 광전 변환하여 축적하고, 주변 회로(22)가 각 광전 변환 소자에 축적된 신호 전하를 화소 신호로서 판독함으로써 촬상을 행한다.
이어서, 도 3을 참조하여, 화소 어레이(23)의 회로 구성 및 동작에 대하여 간단하게 설명한다. 도 3은 제1 실시 형태에 관한 화소 어레이(23)의 회로 구성의 일례를 도시하는 설명도이다. 또한, 도 3에 도시하는 회로는, 화소 어레이(23) 중에서 촬상 화상의 1화소에 대응하는 부분을 선택적으로 뽑아낸 회로이다.
도 3에 도시한 바와 같이, 화소 어레이(23)는 광전 변환 소자(PD), 전송 트랜지스터(TR), 플로팅 디퓨전(FD), 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 어드레스 트랜지스터(ADR)를 구비한다. 또한, 여기에서는 1화소에 대하여 하나의 광전 변환 소자(PD)를 설치하고 있지만, 1화소에 대하여 복수의 광전 변환 소자(PD)를 설치하고, 복수의 광전 변환 소자(PD)에 의해 하나의 플로팅 디퓨전(FD)을 공유하는 구성이어도 된다.
광전 변환 소자(PD)는 캐소드가 접지에 접속되고, 애노드가 전송 트랜지스터(TR)의 소스에 접속되는 포토다이오드이다. 전송 트랜지스터(TR)의 드레인은 플로팅 디퓨전(FD)에 접속된다.
그리고, 전송 트랜지스터(TR)는 게이트 전극에 전송 신호가 입력되면, 광전 변환 소자(PD)에 의해 광전 변환된 신호 전하를 플로팅 디퓨전(FD)에 전송한다. 플로팅 디퓨전(FD)에는 리셋 트랜지스터(RST)의 소스가 접속된다.
또한, 리셋 트랜지스터(RST)의 드레인은 전원 전압선(Vdd)에 접속된다. 이러한 리셋 트랜지스터(RST)는 플로팅 디퓨전(FD)에 신호 전하가 전송되기 전에, 게이트 전극에 리셋 신호가 입력되면, 플로팅 디퓨전(FD)의 전위를 전원 전압의 전위로 리셋한다.
또한, 플로팅 디퓨전(FD)에는 증폭 트랜지스터(AMP)의 게이트 전극이 접속된다. 이러한 증폭 트랜지스터(AMP)의 소스는 CDS(26)에 접속되고, 드레인이 어드레스 트랜지스터(ADR)의 소스에 접속된다. 또한, 어드레스 트랜지스터(ADR)의 드레인은 전원 전압선(Vdd)에 접속된다.
화소 어레이(23)에서는 어드레스 트랜지스터(ADR)의 게이트 전극에 어드레스 신호가 입력되면, 플로팅 디퓨전(FD)에 전송되어 있는 신호 전하의 전하량에 따라 증폭된 신호가 증폭 트랜지스터(AMP)로부터 CDS(26)에 출력된다.
본 실시 형태의 화소 어레이(23)가 구비하는 각 광전 변환 소자(PD)는, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PD) 내에 남는 신호 전하를 저감할 수 있는 구성을 구비한다. 이하, 이러한 광전 변환 소자(PD)의 구성에 대하여, 도 4 내지 도 6을 참조하여 설명한다.
도 4는 제1 실시 형태에 관한 광전 변환 소자(PD)를 수광면측으로부터 본 설명도이고, 도 5는 도 4에 도시하는 A-A'선에 의한 단면도이고, 도 6은 제1 실시 형태에 관한 광전 변환 소자(PD)의 제2 도전형의 반도체 영역(4)에서의 불순물 농도 분포를 나타내는 설명도이다.
도 5에 도시한 바와 같이, 광전 변환 소자(PD)는, 예를 들어 실리콘(Si) 웨이퍼 등의 반도체 기판(100) 상에 형성되는 제1 도전형(여기에서는, 「N형」이라고 함) 반도체(여기에서는, Si라고 함) 영역(31)을 구비한다. 이러한 N형 Si 영역(31)은 촬상 화상의 화소마다 형성된다.
또한, 광전 변환 소자(PD)는, N형 Si 영역(31) 상에 형성되는 제2 도전형(여기에서는, 「P형」이라고 함) Si 영역(4)을 구비한다. 이와 같이, 광전 변환 소자(PD)는 N형 Si 영역(31)과 P형 Si 영역(4)의 PN 접합에 의해 형성되는 포토다이오드이다.
또한, 광전 변환 소자(PD)의 가로에는, 신호 전하 전송용 전송 트랜지스터(TR)를 개재하여 플로팅 디퓨전(FD)이 설치된다. 플로팅 디퓨전(FD)은, 광전 변환 소자(PD)의 주위에 형성되는 P형 Si에 의해 형성된 소자 분리 영역(32)의 소정 위치에 N형 불순물을 이온 주입하여 형성된다.
또한, 전송 트랜지스터(TR)는, 광전 변환 소자(PD)와 플로팅 디퓨전(FD)의 사이에서의 소자 분리 영역(32)의 상면에, 게이트 절연막(33)을 개재하여 설치되는 전송 게이트(TG)를 구비한다. 이러한 전송 게이트(TG)에 소정의 전송 전압을 인가함으로써, 광전 변환 소자(PD)로부터 플로팅 디퓨전(FD)에 신호 전하가 전송된다.
이때, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PD) 내에 남는 신호 전하를 저감할 수 있도록, 제1 실시 형태에서는 광전 변환 소자(PD)의 P형 Si 영역(4)에서의 불순물 농도 및 깊이가 조정되어 있다.
구체적으로는, P형 Si 영역(4)은, 도 4 및 도 5에 도시한 바와 같이, 광전 변환 소자(PD)의 수광 영역에서의 중앙으로부터 수광 영역의 외주측을 향하여 광전 변환 소자(PD)의 수광면과 직교하는 방향의 두께가 작게, 즉 깊이가 얕아지도록 형성된다. 또한, 여기에서의 수광 영역에서의 중앙이란, 광전 변환 소자(PD)를 수광면측으로부터 본 수광 영역의 중앙이며, 외주측이란, 광전 변환 소자(PD)를 수광면측으로부터 본 수광 영역에서의 외주측을 말한다.
도 4 및 도 5에는, 일례로서 제1 P형 영역(41), 제2 P형 영역(42), 제3 P형 영역(43), 제4 P형 영역(44), 제5 P형 영역(45)이라고 하는 5개의 P형 영역에 의해 P형 Si 영역(4)을 구성하고 있다. 또한, P형 Si 영역을 구성하는 P형 영역의 수는, 이것에 한정되는 것은 아니다.
또한, P형 Si 영역(4)은, 도 6에 도시한 바와 같이, 광전 변환 소자(PD)의 수광 영역에서의 중앙으로부터 수광 영역의 외주측을 향하여 P형 불순물 농도가 낮아지도록 형성된다.
즉, P형 Si 영역(4) 중에서는 제1 P형 영역(41)에서의 P형 불순물 농도가 가장 높고, 제5 P형 영역(45)에서의 P형 불순물 농도가 가장 낮다. 또한, P형 Si 영역(4) 중에서는 제1 P형 영역(41)이 가장 깊게 형성되고, 제5 P형 영역(45)이 가장 얕게 형성된다.
이에 의해, 광전 변환 소자(PD)에서는, 내부에서의 포텐셜 장벽의 분포가 예를 들어 평평한 밑바닥의 냄비 형상이 되도록 조정되므로, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PD) 내에 남는 신호 전하를 저감할 수 있다. 이하, 이러한 광전 변환 소자(PD)가 초래하는 작용 효과에 대하여 도 7 내지 도 9를 참조하여 설명한다.
이하에서는 광전 변환 소자(PD)에 의한 작용 효과를 명확하게 하는 관점에서, P형 Si 영역의 깊이 및 농도 분포가 균등해지도록 형성된 일반적인 광전 변환 소자와, 제1 실시 형태에 관한 광전 변환 소자(PD)를 대비하면서 설명한다.
도 7은 제1 실시 형태에 관한 광전 변환 소자(PD) 및 일반적인 광전 변환 소자의 포텐셜 장벽의 분포를 나타내는 설명도이다. 또한, 도 7에는 전송 게이트(TG)에 전송 전압이 인가되어 있지 않은 상태의 포텐셜 장벽의 분포를 나타내고 있으며, 제1 실시 형태의 광전 변환 소자(PD)의 포텐셜 장벽의 분포를 굵은 선으로 나타내고, 일반적인 광전 변환 소자의 포텐셜 장벽의 분포를 점선으로 나타내고 있다.
또한, 도 8은 일반적인 광전 변환 소자에서의 신호 전하 전송 중의 포텐셜 장벽의 분포를 나타내는 설명도이고, 도 9는 제1 실시 형태에 관한 광전 변환 소자(PD)의 신호 전하 전송 중에서의 포텐셜 장벽의 분포를 나타내는 설명도이다.
도 7에 점선으로 나타낸 바와 같이, P형 Si 영역의 깊이 및 농도 분포가 균등해지도록 형성된 일반적인 광전 변환 소자에서는, N형 Si 영역의 주위를 둘러싸는 P형 소자 분리 영역의 영향에 의해, 포텐셜 장벽이 수광 영역의 주변으로부터 중앙을 향하여 높아진다.
즉, 일반적인 광전 변환 소자에서는, 포텐셜 장벽의 분포가 수광면과 반대측의 면측으로 볼록해지는 원추 형상이 되어, 광전 변환 소자에서의 전송 게이트(TG)의 근방에 포텐셜 장벽이 비교적 낮은 부분이 생기게 된다.
이로 인해, 도 8에 도시한 바와 같이, 일반적인 광전 변환 소자에서는 전송 게이트(TG)에 전송 전압을 인가한 경우, 수광 영역에서의 중앙과 전송 게이트(TG)측의 외주의 사이에, 포텐셜 장벽을 충분히 높일 수 없는 배리어(101)가 발생한다. 따라서, 일반적인 광전 변환 소자에서는, 이러한 배리어(101)가 장해가 되어 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자 내에 신호 전하가 남는 경우가 있다.
이에 반하여, 제1 실시 형태의 광전 변환 소자(PD)에서는, 전술한 바와 같이 수광 영역의 중앙으로부터 외주를 향하여 P형 Si 영역(4)을 얕게, 또한 P형 불순물 농도가 엷어지도록 형성되어 있다.
이로 인해, 광전 변환 소자(PD)에서는, 도 7에 도시한 바와 같이, 포텐셜 장벽이 평평한 밑바닥의 냄비 형상으로 된다. 즉, 광전 변환 소자(PD)에서는, 일반적인 광전 변환 소자에 비하여 수광 영역에서의 포텐셜 장벽이 평탄하면서 높은 상태가 된다.
이와 같이, 광전 변환 소자(PD)에서는, 전송 게이트(TG)에 전송 전압이 인가되어 있지 않은 상태로, 수광 영역에서의 전송 게이트(TG) 근방의 포텐셜 장벽이 일반적인 광전 변환 소자보다도 높여져 있다.
이에 의해, 광전 변환 소자(PD)에서는, 도 9에 도시한 바와 같이, 전송 게이트(TG)에 전송 전압을 인가한 경우, 수광 영역에서의 중앙과 전송 게이트(TG)측의 외주의 사이에 배리어(101)(도 8 참조)가 발생하는 것을 억제할 수 있다. 따라서, 광전 변환 소자(PD)에 따르면, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PD) 내에 남는 신호 전하를 저감할 수 있다.
또한, 제1 실시 형태에서는, 도 4에 도시한 바와 같이, 광전 변환 소자(PD)와 전송 게이트(TG)의 사이에 N형 Si 영역(31)이 형성된다. 이에 의해, 광전 변환 소자(PD)에서는, 도 7에 도시한 바와 같이, 수광 영역에서의 전송 게이트(TG)의 근방에 포텐셜 장벽이 더 높은 부분이 형성되므로, 광전 변환 소자(PD)로부터 플로팅 디퓨전(FD)에의 신호 전하의 전송 성능이 더 향상된다.
나아가, 광전 변환 소자(PD)가 구비하는 P형 Si 영역(4)은, 수광 영역의 외주로부터 중앙을 향하여 깊이가 깊어지도록 형성되므로, P형 Si 영역의 깊이가 균등한 일반적인 광전 변환 소자보다도 PN 접합의 면적을 증대시킬 수 있다. 이에 의해, 광전 변환 소자(PD)는, 일반적인 광전 변환 소자보다도 축적 가능한 신호 전하(포화 전자수)를 증대시킬 수 있으므로, 명시에서의 광전 변환 효율을 향상시킬 수 있다.
또한, 본 실시 형태에서는 광전 변환 소자(PD)에서의 수광 영역의 중앙으로부터 외주를 향하여 P형 Si 영역(4)을 얕게, 또한 P형 불순물 농도가 엷어지도록 형성되는 경우에 대하여 설명하였지만, P형 Si 영역(4)의 깊이를 균일하게 하여도 된다.
단, P형 Si 영역(4)의 깊이를 균일하게 하는 경우라도, P형 불순물 농도에 대해서는 수광 영역의 중앙으로부터 외주를 향하여 엷어지도록 한다. 이러한 구성에 의해서도, 전술한 일반적인 광전 변환 소자에 비하여 수광 영역에서의 포텐셜 장벽을 높일 수 있으므로, 플로팅 디퓨전(FD)에의 신호 전하의 전송 성능을 향상시킬 수 있다.
이어서, 도 10을 참조하여, 제1 실시 형태에 관한 고체 촬상 장치(14)의 제조 방법에 대하여 설명한다. 또한, 고체 촬상 장치(14)의 제조 공정 중에서, 광전 변환 소자(PD)의 형성 공정 이외의 제조 공정은 일반적인 고체 촬상 장치와 마찬가지이므로, 여기에서는 광전 변환 소자(PD)의 형성 공정에 대하여 설명한다.
도 10은 제1 실시 형태에 관한 광전 변환 소자(PD)의 형성 공정을 도시하는 설명도이다. 광전 변환 소자(PD)를 형성하는 공정에서는, 도 10의 (a)에 도시한 바와 같이, 반도체 기판(100)에서의 광전 변환 소자(PD)의 형성 영역을 제외한 영역에, 예를 들어 붕소 등의 P형 불순물을 이온 주입하여 어닐링 처리를 행함으로써, P형 소자 분리 영역(32)을 형성한다.
계속해서, 소자 분리 영역(32) 상면의 소정 위치에, 예를 들어 산화 Si을 재료로 하는 게이트 절연막(33)을 형성하고, 게이트 절연막(33)의 상면에 폴리Si을 재료로 하는 전송 게이트(TG)를 형성한다.
그 후, 전송 게이트(TG)를 사이에 두고 양측에, 예를 들어 인 등의 N형 불순물을 이온 주입하여 어닐링 처리를 행한다. 이에 의해, 각 광전 변환 소자(PD)의 형성 위치에 N형 Si 영역(31)이 형성됨과 함께, 전송 게이트(TG)를 사이에 끼워 N형 Si 영역(31)의 반대측에 플로팅 디퓨전(FD)이 형성된다.
계속해서, N형 Si 영역(31)의 상면에서의 중앙에 개구(10)가 형성된 마스크(M)를 형성하고, 마스크(M)를 통해서 N형 Si 영역(31)에, 예를 들어 붕소 등의 P형 불순물을 이온 주입하여 제1 P형 영역(41)을 형성한다.
그 후, 도 10의 (b)에 도시한 바와 같이, 마스크(M)에서의 개구(10)를 확장하여, 마스크(M)를 통해서 N형 Si 영역(31)에 제1 P형 영역(41)보다도 불순물의 농도가 낮아지도록 P형 불순물을 이온 주입하여 제2 P형 영역(42)을 형성한다. 이때, 제1 P형 영역(41) 형성시와 동일한 에너지를 P형 불순물에 제공하여 이온 주입을 행한다.
계속해서, 도 10의 (c)에 도시한 바와 같이, 마스크(M)에서의 개구(10)를 더 확장하여, 마스크(M)를 통해서 N형 Si 영역(31)에 제2 P형 영역(42)보다도 불순물의 농도가 낮아지도록 P형 불순물을 이온 주입하여 제3 P형 영역(43)을 형성한다. 이때, 제1 P형 영역(41) 형성시와 동일한 에너지를 P형 불순물에 제공하여 이온 주입을 행한다.
그 후, 도 10의 (d)에 도시한 바와 같이, 마스크(M)에서의 개구(10)를 더 확장하여, 마스크(M)를 통해서 N형 Si 영역(31)에 제3 P형 영역(43)보다도 불순물의 농도가 낮아지도록 P형 불순물을 이온 주입하여 제4 P형 영역(44)을 형성한다. 이때, 제1 P형 영역(41) 형성시와 동일한 에너지를 P형 불순물에 제공하여 이온 주입을 행한다.
또한, 도 10의 (e)에 도시한 바와 같이, 마스크(M)에서의 개구(10)를 확장하여, 마스크(M)를 통해서 N형 Si 영역(31)에 제4 P형 영역(44)보다도 불순물의 농도가 낮아지도록 P형 불순물을 이온 주입하여 제5 P형 영역(45)을 형성한다. 이때, 제1 P형 영역(41) 형성시와 동일한 에너지를 P형 불순물에 제공하여 이온 주입을 행한다.
이에 의해, 깊이가 균일하고, 광전 변환 소자(PD)의 중앙으로부터 외주를 향하여 P형 불순물 농도가 엷어지도록, 제1 P형 영역(41), 제2 P형 영역(42), 제3 P형 영역(43), 제4 P형 영역(44) 및 제5 P형 영역(45)이 형성된다.
마지막으로, 어닐링 처리를 행하여 P형 불순물을 열 확산시킨다. 이에 의해, P형 불순물 농도가 짙은 영역일수록 불순물이 깊은 위치까지 확산하여, 광전 변환 소자(PD)의 중앙으로부터 외주를 향하여 깊이가 얕아지는 P형 Si 영역(4)이 형성된다.
이와 같이, 제1 실시 형태에 관한 광전 변환 소자(PD)의 형성 공정에서는, 1매의 마스크(M)를 사용하고, 마스크(M)의 개구(10)를 순차적으로 확장하여, P형 불순물의 농도를 순차적으로 저하시키면서 이온 주입함으로써 P형 Si 영역(4)을 형성한다.
따라서, 광전 변환 소자(PD)의 형성에 사용하는 마스크(M)의 매수가 증대되는 것을 억제하면서, 수광 영역의 중앙으로부터 외주를 향하여 P형 불순물 농도가 엷어지는 P형 Si 영역(4)을 형성할 수 있다.
또한, 제1 내지 제5 P형 영역(41 내지 45)을 형성할 때의 이온 주입에서는, 모두 균일한 에너지를 P형 불순물에 제공하여 이온 주입을 행하여, 이온 주입 처리에서의 처리 조건의 설정을 간략화할 수 있다.
그리고, 균등한 깊이의 제1 내지 제5 P형 영역(41 내지 45)을 형성한 후에, 어닐링 처리를 행하는 것만으로 수광 영역의 중앙으로부터 외주를 향하여 깊이가 얕아지는 P형 Si 영역(4)을 용이하게 형성할 수 있다.
또한, 제1 내지 제5 P형 영역(41 내지 45)에서의 P형 불순물의 각 농도는, 미리 시험을 행하여 최종적으로 형성되는 광전 변환 소자(PD)에서의 포텐셜 장벽의 분포가, 도 7에 굵은 선으로 나타내는 평평한 밑바닥의 냄비 형상이 되도록 조정해 둔다.
상술한 바와 같이, 제1 실시 형태에 관한 광전 변환 소자(PD)에서는, N형 Si 영역(31)과 PN 접합하는 P형 Si 영역(4)이, 수광 영역의 중앙으로부터 외주를 향하여 수광면과 직교하는 방향의 깊이가 순차적으로 얕고, P형 불순물 농도가 순차적으로 엷어지도록 형성된다.
이에 의해, 제1 실시 형태에 관한 각 광전 변환 소자(PD)는, P형 불순물 농도 및 깊이가 균일한 다른 광전 변환 소자에 비하여 포텐셜 장벽의 분포를 평평한 밑바닥의 냄비 형상으로 할 수 있다. 이러한 광전 변환 소자(PD)에 따르면, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PD) 내에 남는 신호 전하를 저감 할 수 있음과 함께, 포화 전자수를 증대시킴으로써 명시의 광전 변환 효율을 향상시킬 수 있다.
(제2 실시 형태)
이어서, 제2 실시 형태에 관한 고체 촬상 장치에 대하여 설명한다. 또한, 제2 실시 형태에 관한 고체 촬상 장치는 광전 변환 소자 및 전송 게이트의 구성이 상이한 점을 제외하고, 제1 실시 형태에서 설명한 것과 마찬가지의 구성이다. 이로 인해, 여기에서는 도 11을 참조하여, 제2 실시 형태에 관한 광전 변환 소자(PDa) 및 전송 게이트(TGa)에 대하여 설명한다.
도 11은 제2 실시 형태에 관한 광전 변환 소자(PDa) 및 전송 게이트(TGa)의 단면을 도시하는 설명도이다. 또한, 도 11에 도시하는 구성 요소 중 도 5에 도시하는 구성 요소와 동일한 구성 요소에 대해서는, 도 5에 도시하는 부호와 동일한 부호를 부여하고 있다.
도 11에 도시한 바와 같이, 광전 변환 소자(PDa)는, N형 Si 영역(5)과, N형 Si 영역(5)의 내부에 형성되는 P형 Si 영역(6)을 구비한다. P형 Si 영역(6)은, 광전 변환 소자(PDa)의 수광 영역에서의 중앙으로부터 외주를 향하여 수광면과 직교하는 방향의 두께가 순차적으로 얇아지고, P형 불순물 농도가 순차적으로 엷어지도록 형성되는 제1 내지 제5 P형 영역(61, 62, 63, 64, 65)을 구비한다.
또한, 제1 내지 제5 P형 영역(61, 62, 63, 64, 65)은, 제1 실시 형태에서의 제1 내지 제5 P형 영역(41 내지 45)을 형성하는 경우보다도 큰 에너지에 의해 P형 불순물의 이온 주입을 행하는 점 이외에는, 도 10에 도시하는 공정과 마찬가지로 형성할 수 있다.
이와 같이, N형 Si 영역(5)의 내부에, 수광 영역의 중앙으로부터 외주를 향하여 두께가 순차적으로 얇아지고, P형 불순물 농도가 순차적으로 엷어지는 P형 Si 영역(6)을 형성함으로써도, 광전 변환 소자(PDa)의 포텐셜 장벽의 분포를 평평한 밑바닥의 냄비 형상으로 할 수 있다. 따라서, 광전 변환 소자(PDa)에 따르면, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PDa) 내에 남는 신호 전하를 저감하는 것이 가능하다.
나아가, 광전 변환 소자(PDa)에서는, P형 Si 영역(6)의 수광면측과, 수광면측의 반대측의 면측의 양쪽에 PN 접합이 형성되므로, 포화 전자수를 한층 더 증대시킴으로써 명시의 광전 변환 효율을 더 향상시킬 수 있다.
또한, 광전 변환 소자(PDa)에서의 N형 Si 영역(5)은, P형 Si 영역(6)의 수광면측에 형성되는 N형 제1 영역(51)과, P형 Si 영역(6)의 수광면측의 반대측에 형성되는 N형 제2 영역(52)을 구비한다.
그리고, N형 제2 영역(52)은 N형 제1 영역(51)보다도 N형 불순물 농도가 엷어지도록 형성된다. 이에 의해, N형 제2 영역(52)과 P형 Si 영역(6)의 접합부에 축적되는 신호 전하가 반도체 기판(100)측으로 누출되는 것을 억제할 수 있다.
또한, 제2 실시 형태에서는, 전송 게이트(TGa)를 소자 분리 영역(32)의 내부에 매립한 매립 게이트를 채용하고 있다. 이에 의해, N형 제1 영역(51)측에 비하여 신호 전하의 전송이 곤란한 N형 제2 영역(52)으로부터도 플로팅 디퓨전(FD)에 효율적으로 신호 전하의 전송을 행할 수 있다.
또한, 광전 변환 소자(PDa)는 N형 Si 영역(5)의 수광면 상에 P형 Si층(60)을 더 구비한다. 이에 의해, N형 Si 영역(5)에서 광의 입사와는 무관하게 발생하는 전하(전자)를 P형 Si층(60)에서의 정공과 재결합시킬 수 있다. 따라서, 광전 변환 소자(PDa)에 따르면, 암전류를 저감할 수 있다.
상술한 바와 같이, 제2 실시 형태에 관한 광전 변환 소자(PDa)는, N형 Si 영역(5)의 내부에 수광 영역의 중앙으로부터 외주를 향하여 수광면과 직교하는 방향의 두께가 순차적으로 얇고, P형 불순물 농도가 순차적으로 엷어지도록 형성되는 P형 Si 영역(6)을 구비한다.
따라서, 광전 변환 소자(PDa)에 따르면, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PDa) 내에 남는 신호 전하를 저감할 수 있음과 함께, 포화 전자수를 더 증대시킴으로써 명시의 광전 변환 효율을 한층 더 향상시킬 수 있다.
(제3 실시 형태)
이어서, 제3 실시 형태에 관한 고체 촬상 장치에 대하여 설명한다. 또한, 제3 실시 형태에 관한 고체 촬상 장치는 광전 변환 소자의 구성이 상이한 점을 제외하고, 제1 실시 형태에서 설명한 것과 마찬가지의 구성이다. 이로 인해, 여기에서는 도 12 내지 도 14를 참조하여, 제3 실시 형태에 관한 광전 변환 소자(PDb)에 대하여 설명한다.
도 12는 제3 실시 형태에 관한 광전 변환 소자(PDb)를 수광면측으로부터 본 설명도이고, 도 13은 도 12에 도시하는 B-B'선에 의한 단면도이고, 도 14는 제3 실시 형태에 관한 광전 변환 소자(PDb)의 포텐셜 장벽의 분포를 나타내는 설명도이다. 또한, 도 12 및 도 13에 도시하는 구성 요소 중 도 5에 도시하는 구성 요소와 동일한 구성 요소에 대해서는, 도 5에 도시하는 부호와 동일한 부호를 부여하고 있다.
도 12 및 도 13에 도시한 바와 같이, 광전 변환 소자(PDb)는, 수광 영역의 중앙으로부터 수광면의 외주 중, 전송 게이트(TG)측의 외주와는 반대측의 외주를 제외한 외주측을 향하여 수광면과 직교하는 방향의 깊이가 순차적으로 얕아지고, P형 불순물 농도가 순차적으로 엷어지는 P형 Si 영역(7)을 구비한다.
이러한 P형 Si 영역(7)은 제1 내지 제5 P형 영역(71, 72, 73, 74, 75)에 의해 구성된다. 즉, P형 Si 영역(7) 중에서는 제1 P형 영역(71)이 가장 깊고, P형 불순물 농도가 가장 높은 영역이 되며, 제5 P형 영역(75)이 가장 얕고, P형 불순물 농도가 가장 엷은 영역이 된다.
또한, 제1 내지 제5 P형 영역(71, 72, 73, 74, 75)은, 도 10에 도시하는 마스크(M)의 개구(10)의 위치를 수광면에서의 전송 게이트(TG)와는 반대측에 가까이 형성하고, 순차적으로 개구(10)를 확장하는 것 이외에는, 도 10에 도시하는 공정과 마찬가지로 하여 형성할 수 있다.
이러한 광전 변환 소자(PDb)의 포텐셜 장벽의 분포는, 도 14에 도시한 바와 같이, 수광 영역에서의 전송 게이트(TG)와는 반대측의 외주로부터 중앙을 향하여 포텐셜 장벽이 서서히 높아지는 구배가 된다. 또한, 수광 영역의 중앙으로부터 전송 게이트(TG)에 걸친 포텐셜 장벽의 분포는, 제1 실시 형태와 마찬가지가 된다.
이에 의해, 광전 변환 소자(PDb)에서는, 제1 실시 형태에 관한 광전 변환 소자(PD)와 마찬가지로, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PDb) 내에 남는 신호 전하를 저감할 수 있다. 또한, 광전 변환 소자(PDb)에서는, 전송 게이트(TG)로부터 수광 영역의 중앙보다도 먼 영역에 축적되는 신호 전하가, 전송 게이트(TG)와는 반대측의 외주로부터 중앙을 향하는 포텐셜 장벽의 구배에 의해 플로팅 디퓨전(FD)에 전송되기 쉬워진다.
따라서, 광전 변환 소자(PDb)에 따르면, 예를 들어 수광 면적이 극단적으로 넓은 경우나, 대기권 외의 우주에서 사용되는 경우라도, 플로팅 디퓨전(FD)에 전송되지 않고 광전 변환 소자(PDb) 내에 남는 신호 전하를 저감할 수 있다.
상술한 바와 같이, 제3 실시 형태에 관한 광전 변환 소자(PDb)는, 수광 영역의 중앙으로부터 수광면의 외주 중, 전송 게이트(TG)측의 외주와는 반대측의 외주를 제외한 외주측을 향하여 순차적으로 얕고, 또한 P형 불순물 농도가 순차적으로 엷어지는 P형 Si 영역(7)을 구비한다.
광전 변환 소자(PDb)에 따르면, 전송 게이트(TG)로부터 수광 영역의 중앙보다도 먼 영역에 축적되는 신호 전하가 플로팅 디퓨전(FD)에 전송되기 쉬워져, 수광 면적이 극단적으로 넓은 경우나 우주에서 사용되는 경우에 신호 전하의 전송 성능이 향상된다.
또한, 상술한 실시 형태에서는 제1 내지 제5 P형 영역(41 내지 45, 61 내지 65, 71 내지 75)이 수광면에서 보아 직사각 형상인 경우에 대하여 설명하였지만, 수광면에서 보아 동심원 형상이 되도록 형성하여도 된다. 이에 의해, 포텐셜 장벽은 플로팅 디퓨전(FD)에의 신호 전하의 전송 효율이 보다 향상되는 이상적인 평평한 밑바닥의 냄비 형상의 분포가 된다.
또한, 도 11에 도시하는 P형 Si층(60) 대신에, 도 5에 도시하는 P형 Si 영역(4)을 형성하여도 된다. 이러한 구성으로 하면, 제2 실시 형태의 광전 변환 소자(PDa)에서의 PN 접합의 면적을 더 증대시킴으로써, 포화 전자수를 더 증대시킬 수 있으므로 명시의 광전 변환 효율이 향상된다.
또한, 도 5에 도시하는 광전 변환 소자(PD) 및 도 13에 도시하는 광전 변환 소자(PDb)에서의 N형 Si 영역(31)의 내부에, 도 11에 도시하는 P형 Si 영역(6)을 형성하여도 된다. 이러한 구성에 의해서도 PN 접합의 면적이 더 증대되므로, 포화 전자수를 한층 더 증대시킬 수 있어 명시의 광전 변환 효율이 향상된다.
본 발명의 몇가지 실시 형태를 설명하였지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는 그 밖의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은 발명의 범위나 요지에 포함됨과 함께, 특허청구범위에 기재된 발명과 그 균등한 범위에 포함된다.
1: 디지털 카메라
11: 카메라 모듈
12: 후단 처리부
13: 촬상 광학계
14: 고체 촬상 장치
15: ISP
16: 기억부
17: 표시부
20: 이미지 센서
21: 신호 처리 회로
22: 주변 회로
23: 화소 어레이
24: 수직 시프트 레지스터
25: 타이밍 제어부
26: CDS
27: ADC
28: 라인 메모리
PD, PDa, PDb: 광전 변환 소자
FD: 플로팅 디퓨전
TR: 전송 트랜지스터
TG: 전송 게이트
100: 반도체 기판
31, 5: N형 Si 영역
4, 6, 7: P형 Si 영역

Claims (17)

  1. 촬상 화상의 화소마다 형성되는 제1 도전형의 반도체 영역과,
    상기 제1 도전형의 반도체 영역과의 PN 접합에 의해 광전 변환 소자를 구성하고, 상기 광전 변환 소자의 중앙으로부터 신호 전하 전송용 전송 게이트측을 향하여 제2 도전형의 불순물 농도가 낮아지는 제2 도전형의 반도체 영역을 포함하는, 고체 촬상 장치.
  2. 제1항에 있어서, 상기 제2 도전형의 반도체 영역은,
    상기 광전 변환 소자의 중앙으로부터 상기 광전 변환 소자의 수광면에서의 외주측을 향하여 제2 도전형의 불순물 농도가 낮아지는, 고체 촬상 장치.
  3. 제1항에 있어서, 상기 제2 도전형의 반도체 영역은,
    상기 광전 변환 소자의 중앙으로부터 상기 광전 변환 소자의 수광면에서의 외주 중, 상기 신호 전하 전송용 전송 게이트측의 외주와는 반대측의 외주를 제외한 외주측을 향하여 제2 도전형의 불순물 농도가 낮아지는, 고체 촬상 장치.
  4. 제1항에 있어서, 상기 제2 도전형의 반도체 영역은,
    상기 제1 도전형의 반도체 영역의 내부에 형성되고,
    상기 제1 도전형의 반도체 영역은,
    상기 제2 도전형의 반도체 영역보다도 상기 광전 변환 소자의 수광면측에 형성되는 제1 영역과,
    상기 제2 도전형의 반도체 영역보다도 상기 광전 변환 소자의 수광면의 반대측에 형성되는 제2 영역을 포함하는, 고체 촬상 장치.
  5. 제1항에 있어서, 상기 제2 도전형의 반도체 영역은,
    제2 도전형의 불순물 농도가 높은 영역일수록, 상기 광전 변환 소자의 수광면과 직교하는 방향의 두께가 큰, 고체 촬상 장치.
  6. 제2항에 있어서, 상기 제2 도전형의 반도체 영역은,
    제2 도전형의 불순물 농도가 높은 영역일수록, 상기 광전 변환 소자의 수광면과 직교하는 방향의 두께가 큰, 고체 촬상 장치.
  7. 제3항에 있어서, 상기 제2 도전형의 반도체 영역은,
    제2 도전형의 불순물 농도가 높은 영역일수록, 상기 광전 변환 소자의 수광면과 직교하는 방향의 두께가 큰, 고체 촬상 장치.
  8. 제4항에 있어서, 상기 제2 도전형의 반도체 영역은,
    제2 도전형의 불순물 농도가 높은 영역일수록, 상기 광전 변환 소자의 수광면과 직교하는 방향의 두께가 큰, 고체 촬상 장치.
  9. 제4항에 있어서, 상기 광전 변환 소자의 수광면 상에 제2 도전형의 반도체층을 더 포함하는, 고체 촬상 장치.
  10. 촬상 화상의 화소마다 형성되는 제1 도전형의 반도체 영역을 형성하고,
    상기 제1 도전형의 반도체 영역과의 PN 접합에 의해 광전 변환 소자를 구성하고, 상기 광전 변환 소자의 중앙으로부터 신호 전하 전송용 전송 게이트측을 향하여 제2 도전형의 불순물 농도가 낮아지는 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
  11. 제10항에 있어서, 상기 광전 변환 소자의 중앙으로부터 상기 광전 변환 소자의 수광면에서의 외주측을 향하여 제2 도전형의 불순물 농도가 낮아지도록 상기 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
  12. 제10항에 있어서, 상기 광전 변환 소자의 중앙으로부터 상기 광전 변환 소자의 수광면에서의 외주 중, 상기 신호 전하 전송용 전송 게이트측의 외주와는 반대측의 외주를 제외한 외주측을 향하여 제2 도전형의 불순물 농도가 낮아지도록 상기 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
  13. 제10항에 있어서, 상기 광전 변환 소자의 수광면측에 제1 도전형의 제1 영역을 형성하고, 상기 광전 변환 소자의 수광면의 반대측에 제1 도전형의 제2 영역을 형성함으로써, 상기 제1 도전형의 반도체 영역을 형성하고,
    상기 제1 도전형의 반도체 영역의 내부에 상기 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
  14. 제10항에 있어서, 제2 도전형의 불순물 농도가 높은 영역일수록, 상기 광전 변환 소자의 수광면과 직교하는 방향의 두께가 커지도록 상기 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
  15. 제10항에 있어서, 상기 제1 도전형의 반도체 영역의 상면에, 상기 상면의 중앙에 대응하는 위치가 개구된 마스크를 형성하고,
    상기 마스크의 개구를 순차적으로 확장시키고, 상기 개구로부터 상기 제1 도전형의 반도체 영역으로 순차적으로 농도를 저하시키면서 제2 도전형의 불순물을 이온 주입한 후, 열처리를 행하여 상기 제2 도전형의 반도체 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
  16. 제15항에 있어서, 일정한 에너지에 의해, 순차적으로 농도를 저하시키면서 제2 도전형의 불순물을 이온 주입하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
  17. 피사체로부터의 광을 도입하여 피사체상을 결상시키는 촬상 광학계와,
    상기 촬상 광학계에 의해 결상되는 상기 피사체상을 촬상하는 고체 촬상 장치를 포함하며,
    상기 고체 촬상 장치는,
    촬상 화상의 화소마다 형성되는 제1 도전형의 반도체 영역과,
    상기 제1 도전형의 반도체 영역과의 PN 접합에 의해 광전 변환 소자를 구성하고, 상기 광전 변환 소자의 중앙으로부터 신호 전하 전송용 전송 게이트측을 향하여 제2 도전형의 불순물 농도가 낮아지는 제2 도전형의 반도체 영역을 포함하는, 카메라 모듈.
KR1020140016396A 2013-08-07 2014-02-13 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 KR101583904B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013164362A JP2015035449A (ja) 2013-08-07 2013-08-07 固体撮像装置および固体撮像装置の製造方法
JPJP-P-2013-164362 2013-08-07

Publications (2)

Publication Number Publication Date
KR20150017651A true KR20150017651A (ko) 2015-02-17
KR101583904B1 KR101583904B1 (ko) 2016-01-08

Family

ID=52448336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140016396A KR101583904B1 (ko) 2013-08-07 2014-02-13 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈

Country Status (5)

Country Link
US (1) US9331122B2 (ko)
JP (1) JP2015035449A (ko)
KR (1) KR101583904B1 (ko)
CN (1) CN104347649A (ko)
TW (1) TWI534997B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187270A (ja) * 2013-03-25 2014-10-02 Sony Corp 固体撮像装置およびその製造方法、並びに電子機器
US20210313358A1 (en) * 2018-08-20 2021-10-07 Ningbo Abax Sensing Co., Ltd. Photodiode and manufacturing method, sensor and sensing array
CN110277416B (zh) * 2019-05-09 2021-08-13 上海华力微电子有限公司 全局快门cmos图像传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868646B1 (ko) * 2007-08-27 2008-11-12 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP2009168742A (ja) * 2008-01-18 2009-07-30 Sony Corp 分光センサ、固体撮像素子及び撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126741A (ja) * 1997-07-04 1999-01-29 Toshiba Corp 固体撮像装置
JP4109743B2 (ja) * 1998-03-19 2008-07-02 株式会社東芝 固体撮像装置
JP3884600B2 (ja) * 1999-11-29 2007-02-21 富士通株式会社 光電変換装置及びその製造方法
JP4474829B2 (ja) 2002-12-25 2010-06-09 ソニー株式会社 固体撮像素子
JP4752193B2 (ja) 2004-05-19 2011-08-17 ソニー株式会社 固体撮像素子
KR101069103B1 (ko) 2004-07-29 2011-09-30 크로스텍 캐피탈, 엘엘씨 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법
US7633134B2 (en) 2005-12-29 2009-12-15 Jaroslav Hynecek Stratified photodiode for high resolution CMOS image sensor implemented with STI technology
WO2010074252A1 (ja) * 2008-12-25 2010-07-01 国立大学法人静岡大学 半導体素子及び固体撮像装置
JP5493430B2 (ja) * 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2010267709A (ja) 2009-05-13 2010-11-25 Sony Corp 固体撮像装置、電子機器、固体撮像装置の製造方法および電子機器の製造方法
JP4785963B2 (ja) * 2009-10-09 2011-10-05 キヤノン株式会社 固体撮像装置
JP2011108824A (ja) 2009-11-17 2011-06-02 Panasonic Corp 固体撮像素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868646B1 (ko) * 2007-08-27 2008-11-12 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP2009168742A (ja) * 2008-01-18 2009-07-30 Sony Corp 分光センサ、固体撮像素子及び撮像装置

Also Published As

Publication number Publication date
JP2015035449A (ja) 2015-02-19
CN104347649A (zh) 2015-02-11
US20150042854A1 (en) 2015-02-12
TW201507117A (zh) 2015-02-16
US9331122B2 (en) 2016-05-03
KR101583904B1 (ko) 2016-01-08
TWI534997B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
US11729530B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US20160218138A1 (en) Solid-state image pickup device and method for manufacturing a solid-state image pickup device
KR20140099811A (ko) 카메라 모듈, 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
TW201312738A (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
TWI536553B (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
JP2016139660A (ja) 固体撮像装置
KR101583904B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈
KR101543098B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
JP4779781B2 (ja) 固体撮像装置とその製造方法
KR101588107B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
JP6682674B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP6462550B2 (ja) 固体撮像装置および固体撮像装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
GRNT Written decision to grant