KR101588107B1

KR101588107B1 - 고체 촬상 장치 및 고체 촬상 장치의 제조 방법

Info

Publication number: KR101588107B1
Application number: KR1020140023407A
Authority: KR
Inventors: 나가타카 다나카
Original assignee: 가부시끼가이샤 도시바
Priority date: 2013-08-07
Filing date: 2014-02-27
Publication date: 2016-01-22
Also published as: KR20150017653A; CN104347651A; US20150236060A1; US20150041866A1; JP2015035450A; US9401378B2; TW201507113A; US9053995B2; TWI525800B

Abstract

본 발명의 과제는, 증폭 트랜지스터의 출력 선형성을 향상시키는 것이다. 본 발명의 하나의 실시 형태에 따르면, 고체 촬상 장치가 제공된다. 고체 촬상 장치는, 광전 변환 소자와, 플로팅 디퓨전과, 증폭 트랜지스터를 구비한다. 광전 변환 소자는, 입사하는 광을 수광량에 따른 양의 전하로 광전 변환하여 축적한다. 플로팅 디퓨전은, 광전 변환 소자로부터 판독된 전하를 일시적으로 축적한다. 증폭 트랜지스터는, 플로팅 디퓨전이 게이트 전극에 접속되고, 플로팅 디퓨전에 축적된 전하의 양에 기초하는 신호를 출력한다. 또한, 증폭 트랜지스터는, 공핍층의 최대 영역의 적어도 일부에 형성되는 제1 농도 영역과, 제1 농도 영역보다도 깊은 위치에 형성되고, 제1 농도 영역보다도 불순물 농도가 높은 제2 농도 영역을 구비한다.

Description

고체 촬상 장치 및 고체 촬상 장치의 제조 방법{SOLID-STATE IMAGING DEVICE AND METHOD FOR MANUFACTURING SOLID-STATE IMAGING DEVICE}

본 발명의 실시 형태는, 고체 촬상 장치 및 고체 촬상 장치의 제조 방법에 관한 것이다.

종래, 고체 촬상 장치는, 촬상 화상의 각 화소에 대응하여 설치되는 복수의 광전 변환 소자를 구비한다. 각 광전 변환 소자는, 입사광을 수광 강도에 따른 양(量)의 전하로 광전 변환하여 전하 축적 영역에 축적한다.

또한, 고체 촬상 장치는, 각 광전 변환 소자의 전하 축적 영역에 축적된 전하를 판독 트랜지스터로 판독하여 플로팅 디퓨전에 축적한 후, 증폭 트랜지스터에 의한 증폭 처리를 거쳐 화상 신호를 얻는다.

증폭 트랜지스터는, 플로팅 디퓨전에 축적된 전하의 양(FD 전압)에 따라 화상 신호를 증폭하여 출력한다. 이로 인해, 적절한 화상 신호를 얻기 위해서는, 증폭 트랜지스터의 출력이 FD 전압에 대해 선형적으로 변화되는 것이 바람직하다.

본 발명이 해결하고자 하는 과제는, 증폭 트랜지스터의 출력 선형성(output linearity)을 향상시키는 것이 가능한 고체 촬상 장치 및 고체 촬상 장치의 제조 방법을 제공하는 것이다.

하나의 실시 형태의 고체 촬상 장치는, 입사하는 광을 수광량에 따른 양(量)의 전하로 광전 변환하여 축적하는 광전 변환 소자와, 상기 광전 변환 소자로부터 판독된 전하를 일시적으로 축적하는 플로팅 디퓨전과, 상기 플로팅 디퓨전이 게이트 전극에 접속되고, 상기 플로팅 디퓨전에 축적된 전하의 양에 기초하는 신호를 출력하는 증폭 트랜지스터와, 상기 광전 변환 소자, 상기 플로팅 디퓨전, 및 상기 증폭 트랜지스터가 그 위에 형성된 기판을 구비하고, 상기 증폭 트랜지스터는, 게이트 산화막의 상기 기판측의 하부에 위치하면서, 상기 광전 변환 소자가 광을 수광하고 있지 않은 경우의 공핍층의 영역인 최대 영역의 적어도 일부에 형성되는 제1 농도 영역과, 상기 제1 농도 영역보다도 상기 기판측의 깊은 위치에 형성되고, 상기 제1 농도 영역보다도 불순물 농도가 높은 제2 농도 영역을 구비하고, 상기 제1 농도 영역 및 제2 농도 영역의 도전형은 상기 기판의 도전형과 동일한 것을 특징으로 한다.

다른 실시 형태의 고체 촬상 장치의 제조 방법은, 입사하는 광을 수광량에 따른 양의 전하로 광전 변환하여 축적하는 광전 변환 소자를 기판 상에 형성하고, 상기 광전 변환 소자로부터 판독된 전하를 일시적으로 축적하는 플로팅 디퓨전을 상기 기판 상에 형성하고, 상기 플로팅 디퓨전이 게이트 전극에 접속되고, 상기 플로팅 디퓨전에 축적된 전하의 양에 기초하는 신호를 출력하는 증폭 트랜지스터를 상기 기판 상에 형성하고, 상기 증폭 트랜지스터를 형성하는 경우에, 게이트 산화막의 상기 기판측의 하부에 위치하고, 상기 광전 변환 소자가 광을 수광하고 있지 않은 경우의 공핍층의 영역인 최대 영역의 적어도 일부에 제1 농도 영역을 형성하고, 상기 제1 농도 영역보다도 깊은 위치에, 상기 제1 농도 영역보다도 불순물 농도가 높은 제2 농도 영역을 형성하는 것을 포함하고, 상기 제1 및 제2 농도 영역은 상기 기판의 도전형과 동일하다.

상기 구성의 고체 촬상 장치 및 고체 촬상 장치에 의하면, 증폭 트랜지스터의 출력 선형성을 향상시키는 것이 가능하다.

도 1은 제1 실시 형태에 따른 고체 촬상 장치를 구비하는 디지털 카메라의 개략 구성을 도시하는 블록도이다.
도 2는 제1 실시 형태에 따른 고체 촬상 장치의 개략 구성을 도시하는 블록도이다.
도 3은 제1 실시 형태에 따른 화소 어레이의 회로 구성의 일례를 도시하는 도면이다.
도 4a는 종래의 증폭 트랜지스터의 출력 특성을 나타내는 도면이다.
도 4b는 종래의 증폭 트랜지스터의 출력 특성을 나타내는 도면이다.
도 5a는 종래의 증폭 트랜지스터의 개략 단면도이다.
도 5b는 종래의 증폭 트랜지스터의 개략 단면도이다.
도 5c는 종래의 증폭 트랜지스터에 형성되는 공핍층의 기판 방향 깊이와 포텐셜의 관계를 나타내는 도면이다.
도 6은 제1 실시 형태에 따른 화소 어레이의 개략 단면도이다.
도 7은 제1 실시 형태에 따른 증폭 트랜지스터의 개략 단면도이다.
도 8은 제1 실시 형태에 따른 증폭 트랜지스터에 형성되는 공핍층의 기판 방향 깊이와 포텐셜의 관계를 나타내는 도면이다.
도 9a는 제1 실시 형태에 따른 증폭 트랜지스터의 기판 방향 깊이와 불순물 농도의 관계를 나타내는 그래프이다.
도 9b는 제1 실시 형태에 따른 증폭 트랜지스터의 FD 전압과 변조도의 관계를 나타내는 그래프이다.
도 10은 제1 실시 형태에 따른 고체 촬상 장치의 제조 공정을 도시하는 단면 모식도이다.
도 11은 제2 실시 형태에 따른 증폭 트랜지스터의 개략 단면도이다.
도 12는 제2 실시 형태에 따른 증폭 트랜지스터의 기판 방향 깊이와 불순물 농도의 관계를 나타내는 그래프이다.
도 13은 제3 실시 형태에 따른 이상 모델(ideal model)의 기판 방향 깊이와 불순물 농도의 관계를 나타내는 그래프이다.

이하에 첨부 도면을 참조하여, 실시 형태에 따른 고체 촬상 장치 및 고체 촬상 장치의 제조 방법을 상세하게 설명한다. 또한, 이들 실시 형태에 의해 본 발명이 한정되는 것은 아니다.

(제1 실시 형태)

도 1은 제1 실시 형태에 따른 고체 촬상 장치(14)를 구비하는 디지털 카메라(1)의 개략 구성을 도시하는 블록도이다. 도 1에 도시한 바와 같이, 디지털 카메라(1)는 카메라 모듈(11)과 후단 처리부(12)를 구비한다.

카메라 모듈(11)은 촬상 광학계(13)와 고체 촬상 장치(14)를 구비한다. 촬상 광학계(13)는 피사체로부터의 광을 도입하고, 피사체상을 결상시킨다. 고체 촬상 장치(14)는 촬상 광학계(13)에 의해 결상되는 피사체상을 촬상하고, 촬상에 의해 얻어진 화상 신호를 후단 처리부(12)로 출력한다. 이러한 카메라 모듈(11)은 디지털 카메라(1) 이외에, 예를 들어 카메라가 구비된 휴대 단말기 등의 전자 기기에 적용된다.

후단 처리부(12)는 ISP(Image Signal Processor)(15), 기억부(16) 및 표시부(17)를 구비한다. ISP(15)는, 고체 촬상 장치(14)로부터 입력되는 화상 신호의 신호 처리를 행한다. 이러한 ISP(15)는, 예를 들어 노이즈 제거 처리, 결함 화소 보정 처리, 해상도 변환 처리 등의 고화질화 처리를 행한다.

그리고, ISP(15)는, 신호 처리 후의 화상 신호를 기억부(16), 표시부(17) 및 카메라 모듈(11) 내의 고체 촬상 장치(14)가 구비하는 후술하는 신호 처리 회로(21)(도 2 참조)로 출력한다. ISP(15)로부터 카메라 모듈(11)로 피드백되는 화상 신호는, 고체 촬상 장치(14)의 조정이나 제어에 사용된다.

기억부(16)는 ISP(15)로부터 입력되는 화상 신호를 화상으로서 기억한다. 또한, 기억부(16)는 기억한 화상의 화상 신호를 유저의 조작 등에 따라 표시부(17)로 출력한다. 표시부(17)는 ISP(15) 또는 기억부(16)로부터 입력되는 화상 신호에 따라 화상을 표시한다. 이러한 표시부(17)는, 예를 들어 액정 디스플레이다.

이어서, 도 2를 참조하여 카메라 모듈(11)이 구비하는 고체 촬상 장치(14)에 대해 설명한다. 도 2는 제1 실시 형태에 따른 고체 촬상 장치(14)의 개략 구성을 도시하는 블록도이다. 도 2에 도시한 바와 같이, 고체 촬상 장치(14)는 이미지 센서(20)와, 신호 처리 회로(21)를 구비한다.

이미지 센서(20)는 주변 회로(22)와, 화소 어레이(23)를 구비한다. 또한, 주변 회로(22)는 수직 시프트 레지스터(24), 타이밍 제어부(25), CDS(상관 2중 샘플링부)(26), ADC(아날로그/디지털 변환부)(27) 및 라인 메모리(28)를 구비한다.

화소 어레이(23)는 이미지 센서(20)의 촬상 영역에 설치된다. 이러한 화소 어레이(23)에는, 촬상 화상의 각 화소에 대응하는 복수의 광전 변환 소자인 포토 다이오드가, 수평 방향(행방향) 및 수직 방향(열방향)으로 2차원 어레이 형상으로 배치되어 있다. 그리고, 화소 어레이(23)는 각 화소에 대응하는 각 광전 변환 소자가 입사광량에 따른 신호 전하(예를 들어, 전자)를 생성한다.

여기서, 화소 어레이(23)의 회로 구성에 대해 도 3을 참조하여 설명한다. 도 3은 제1 실시 형태에 따른 화소 어레이(23)의 회로 구성의 일례를 도시하는 도면이다. 또한, 도 3에 도시하는 회로는, 화소 어레이(23) 중에서, 촬상 화상의 2화소에 대응하는 부분을 선택적으로 추출한 회로이다.

도 3에 도시한 바와 같이, 화소 어레이(23)는 광전 변환 소자(PD)와, 판독 트랜지스터(TR)와, 플로팅 디퓨전(FD)을 구비한다. 또한, 화소 어레이(23)는 리셋 트랜지스터(RST)와, 어드레스 트랜지스터(ADR)와, 증폭 트랜지스터 AMP를 구비한다.

광전 변환 소자(PD)는, 입사하는 광을 수광량에 따른 양의 전하로 광전 변환하여 축적한다. 광전 변환 소자(PD)의 캐소드는, 그라운드에 접속되고, 애노드는 판독 트랜지스터(TR)의 소스에 접속된다.

판독 트랜지스터(TR)는, 광전 변환 소자(PD)에 대응하여 설치되고, 게이트 전극에 전송 신호가 입력된 경우에, 광전 변환 소자(PD)에 의해 광전 변환된 신호 전하를 판독하여, 플로팅 디퓨전(FD)으로 전송한다. 판독 트랜지스터(TR)의 드레인은, 플로팅 디퓨전(FD)에 접속된다.

플로팅 디퓨전(FD)은, 판독 트랜지스터(TR)로부터 전송된 신호 전하를 일시적으로 축적한다. 이러한 플로팅 디퓨전(FD)에는, 리셋 트랜지스터(RST)의 소스가 접속된다.

리셋 트랜지스터(RST)의 드레인은, 전원 전압선(Vdd)에 접속된다. 이러한 리셋 트랜지스터(RST)는, 플로팅 디퓨전(FD)으로 신호 전하가 전송되기 전에, 게이트 전극으로 리셋 신호가 입력되면, 플로팅 디퓨전(FD)의 전위를 전원 전압의 전위로 리셋한다.

또한, 플로팅 디퓨전(FD)에는, 증폭 트랜지스터 AMP의 게이트 전극이 접속된다. 증폭 트랜지스터 AMP의 소스는, 주변 회로(22)로 신호 전하를 출력하는 신호선에 접속되고, 드레인이 어드레스 트랜지스터(ADR)의 소스에 접속된다. 어드레스 트랜지스터(ADR)의 드레인은, 전원 전압선(Vdd)에 접속된다.

그리고, 화소 어레이(23)에서는, 어드레스 트랜지스터(ADR)의 게이트 전극에 어드레스 신호가 입력된 경우에, 증폭 트랜지스터 AMP가, 플로팅 디퓨전(FD)에 축적된 신호 전하의 양(이하,「FD 전압」이라 기재함)에 따라 화상 신호 VSIG를 증폭하여 주변 회로(22)로 출력한다.

이와 같이, 고체 촬상 장치(14)에서는, 증폭 트랜지스터 AMP가, 광전 변환 소자(PD)에서 발생한 신호 전하의 양에 따라 변화되는 FD 전압에 따라 화상 신호 VSIG를 변화시킴으로써, 피사체상에 따른 화상 신호를 얻는 것으로 하고 있다. 이로 인해, 피사체상에 따른 적절한 화상 신호를 얻기 위해서는, 증폭 트랜지스터 AMP의 출력이 FD 전압에 대해 선형적으로 변화되는 것이 바람직하다.

그러나, 종래의 증폭 트랜지스터에는, 피사체가 비교적 밝은 경우(이하,「명시(明時)」라고 기재함)가, 피사체가 비교적 어두운 경우(이하,「암시(暗時)」라고 기재함)에 비해, FD 전압에 대한 출력 선형성이 저하되는 경향이 있었다.

이러한 점에 대해, 도 4a 및 도 4b를 참조하여 설명한다. 도 4a 및 도 4b는, 종래의 증폭 트랜지스터의 출력 특성을 나타내는 도면이다.

여기서, 도 4a에는, 종래의 증폭 트랜지스터로부터 출력되는 화상 신호 VSIG의 전압(이하,「VSIG 전압」이라고 기재함)과 FD 전압의 관계를 나타내고 있다. 또한, 도 4a에서는, 이상적인 출력 특성 L1과 실제의 출력 특성 L2를, 각각 파선 및 실선으로 나타내고 있다. 또한, 도 4b에는, 도 4a에 나타내는 출력 특성 L1, L2의 미분값(ΔVSIG 전압/ΔFD 전압:이하,「변조도」라고 기재함) L1', L2'와 FD 전압의 관계를 나타내고 있다.

도 4a에 나타내는 바와 같이, 종래의 증폭 트랜지스터의 출력 특성 L2는, 암시에 있어서는 이상적인 출력 특성 L1에 가까운 특성으로 된다. 즉, 종래의 증폭 트랜지스터는, 암시에 있어서는, FD 전압에 따라 적절한 VSIG 전압을 출력한다.

한편, 종래의 증폭 트랜지스터의 출력 특성 L2는, 피사체가 밝아질수록, 이상적인 출력 특성 L1로부터 더 멀어지는 것을 알 수 있다. 구체적으로는, 종래의 증폭 트랜지스터는, 피사체가 밝아질수록, 이상적인 VSIG 전압보다도 높은 VSIG 전압을 출력하는 경향이 있다. 이 결과, 도 4b에 나타내는 바와 같이, 종래의 증폭 트랜지스터는, 피사체가 밝아질수록 변조도가 저하되게 된다.

이와 같이, 종래의 증폭 트랜지스터에서는, 명시에 있어서 출력 특성에 비선형성(non-linearity)이 발생하기 쉬웠다. 이 요인에 대해 도 5a∼도 5c를 참조하여 구체적으로 설명한다. 도 5a 및 도 5b는, 종래의 증폭 트랜지스터의 개략 단면도이며, 도 5a에는 암시에 있어서의 개략 단면도를, 도 5b에는 명시에 있어서의 개략 단면도를 각각 도시하고 있다. 또한, 도 5c는, 종래의 증폭 트랜지스터에 형성되는 공핍층의 기판 방향 깊이와, 포텐셜(게이트 전극의 전위)의 관계를 나타내는 도면이다.

도 5a에 도시한 바와 같이, 종래의 증폭 트랜지스터 AMP_0은, 플로팅 디퓨전에 접속되는 게이트 전극(G)을 구비한다. 또한, 증폭 트랜지스터 AMP_0은, 반도체 기판의 웰 영역(I)에 소스(S) 및 드레인(D)을 구비한다.

증폭 트랜지스터 AMP_0에 있어서, 소스(S) 및 드레인(D) 사이의 기판 표면에는, 공핍층(B)이 형성된다. 공핍층(B)은, 캐리어가 존재하지 않는 전기적으로 절연된 영역이다.

암시는, 명시에 비해 FD 전압이 높다. 이로 인해, 게이트 전극(G) 및 기판간의 전위차가 크고, 공핍층(B)은, 웰 영역(I)의 표면으로부터 기판 방향 깊이로 크게 연신한다(도 5c의 Ld 및 Dd 참조).

여기서, 게이트 전극(G)의 정전 용량을 CG, 공핍층(B)의 정전 용량을 CB로 하면, 변조도(ΔVSIG 전압/ΔFD 전압)는 CG/(CG||CB)로 표현된다. 또한, 공핍층(B)의 정전 용량(CB)은, 공핍층(B)의 폭에 반비례한다. 따라서, 공핍층(B)이 연신할수록 공핍층(B)의 정전 용량(CB)은 작아지고, 정전 용량(CB)이 작아질수록 변조도는 높아진다. 이로 인해, 암시는 변조도가 높아진다(도 4b의 P1 참조).

한편, 도 5b에 도시한 바와 같이, 명시는, 암시에 비해 FD 전압이 낮다. 이로 인해, 게이트 전극(G) 및 기판간의 전위차는 암시에 비해 작고, 공핍층(B)은, 암시에 비해 좁아진다(도 5c의 Ll 및 Dl 참조). 그렇게 하면, 공핍층(B)의 폭이 좁아질수록 공핍층(B)의 정전 용량(CB)은 커지기 때문에, 변조도는 낮아진다. 따라서, 명시는 변조도가 낮아진다(도 4b의 P2 참조).

이와 같이, 종래의 증폭 트랜지스터에서는, 암시에 있어서의 공핍층(B)의 폭과 명시에 있어서의 공핍층의 폭이 상이하기 때문에, 출력 특성에 비선형성이 발생하고 있었다.

따라서, 제1 실시 형태에 따른 고체 촬상 장치(14)에서는, 암시와 명시에서 공핍층(B)의 폭을 최대한 상이하지 않도록 함으로써, 출력 선형성이 양호한 증폭 트랜지스터 AMP를 얻는 것으로 하였다.

이러한 증폭 트랜지스터 AMP의 구성에 대해, 도 6∼도 8을 참조하여 설명한다. 도 6은 제1 실시 형태에 따른 화소 어레이(23)의 개략 단면도이며, 도 7은 제1 실시 형태에 따른 증폭 트랜지스터 AMP의 개략 단면도이다. 또한, 도 8은 제1 실시 형태에 따른 증폭 트랜지스터 AMP에 형성되는 공핍층의 기판 방향 깊이와 포텐셜의 관계를 나타내는 도면이다.

도 6에는, 광전 변환 소자(PD), 판독 트랜지스터(TR), 플로팅 디퓨전(FD), 리셋 트랜지스터(RST) 및 증폭 트랜지스터 AMP 부분의 단면을 모식적으로 도시하고 있다. 또한, 여기서는 도시를 생략하지만, 도 6에 나타내는 구조체의 하층측에는, 다층 배선층이 형성된 층간 절연막을 개재하여 지지 기판이 설치된다. 또한, 도 6에 도시하는 구조체의 상층에는, 층간 절연막을 개재하여 소정의 색의 입사광을 선택적으로 투과시키는 컬러 필터가 설치되고, 컬러 필터의 상면에는, 입사광을 광전 변환 소자(PD)의 수광부로 집광하는 마이크로렌즈가 설치된다.

도 6에 도시한 바와 같이, 화소 어레이(23)는 제1 도전형(이하,「N형」이라고 기재함) 또는 제2 도전형(이하,「P형」이라고 기재함)의 SUB층(91) 상에 P형의 웰층(92)이 형성된 반도체 기판(100)을 구비한다.

또한, 화소 어레이(23)는 광전 변환 소자(PD)를 구비한다. 광전 변환 소자(PD)는, 예를 들어 반도체 기판(100)의 상면으로부터 반도체 기판(100)의 깊이 방향으로 연장되는 P형의 반도체 영역과, P형의 반도체 영역의 하면으로부터 반도체 기판(100)의 깊이 방향으로 연장되는 N형의 반도체 영역에 의해 형성된다.

또한, 화소 어레이(23)는 판독 트랜지스터(TR)의 게이트 전극(31)과, 리셋 트랜지스터(RST)의 게이트 전극(41)과, 증폭 트랜지스터 AMP의 게이트 전극(51)을 구비한다. 이들 게이트 전극(31, 41, 51)은, 각각 게이트 산화막(32, 42, 52)을 개재하여 반도체 기판(100) 상에 설치된다. 또한, 각 게이트 전극(31, 41, 51)의 측면에는, 사이드 월(94)이 설치된다.

판독 트랜지스터(TR)의 게이트 전극(31)과 리셋 트랜지스터(RST)의 게이트 전극(41) 사이에 있어서의 반도체 기판(100)의 내부에는, N형의 불순물이 도핑된 플로팅 디퓨전(FD)이 설치된다.

또한, 반도체 기판(100)의 내부에는, 리셋 트랜지스터(RST)의 드레인(43), 증폭 트랜지스터 AMP의 소스(53), 드레인(54)으로 되는 각 소정 위치에, N형의 불순물이 도핑된 반도체 영역이 형성된다. 또한, 광전 변환 소자(PD), 판독 트랜지스터(TR) 및 리셋 트랜지스터(RST)와, 증폭 트랜지스터 AMP는, STI(93)에 의해 각각 전기적으로 소자 분리된다.

도 7에는, 도 6에 도시하는 증폭 트랜지스터 AMP의 모식적인 확대도를 도시하고 있다. 도 7에 도시한 바와 같이, 제1 실시 형태에 따른 증폭 트랜지스터 AMP는, 웰층(92)에, 불순물 농도가 낮은 제1 농도 영역(56)과, 제1 농도 영역(56)보다도 불순물 농도가 높은 제2 농도 영역(57)을 구비한다.

제1 농도 영역(56)은 소스(53) 및 드레인(54) 사이에 형성되는 공핍층의 최대 영역(55)의 적어도 일부에 형성된다. 공핍층의 최대 영역(55)[이하, 간단히「최대 영역(55)」이라고 기재함]은 공핍층이 연신할 수 있는 최대의 영역이다. 구체적으로는, 최대 영역(55)은 광전 변환 소자(PD)가 광을 수광하고 있지 않은 경우에 형성되는 공핍층의 영역이다.

공핍층은, 웰층(92)의 불순물 농도가 낮을수록 연신하기 쉽다. 따라서 최대 영역(55)에 불순물 농도가 낮은 제1 농도 영역(56)을 형성함으로써, 공핍층이 연신하기 어려운 명시이어도, 공핍층이 연신하기 쉬운 암시와 동일하도록 공핍층을 크게 연신시킬 수 있다.

최대 영역(55)의 폭, 즉, 공핍층의 최대 깊이는, 예를 들어 소스(53) 및 드레인(54)의 최대 깊이(폭)와 거의 동일한 0.2㎛이다. 또한, 공핍층은, 소스(53) 및 드레인(54)의 최대 깊이보다도 깊은 위치까지 형성되는 경우도 있다. 제1 농도 영역(56)은 이러한 소스(53) 및 드레인(54)의 최대 깊이보다도 얕은 위치에 형성된다.

제2 농도 영역(57)은 제1 농도 영역(56)보다도 깊은 위치에, 제1 농도 영역(56)에 인접하여 형성된다. 공핍층은, 웰층(92)의 불순물 농도가 높을수록 연신하기 어렵다. 따라서 제1 농도 영역(56)보다도 불순물 농도가 높은 제2 농도 영역(57)을 제1 농도 영역(56)의 하부에 형성함으로써, 공핍층의 연신을 억제할 수 있다.

이와 같이, 제1 실시 형태에 따른 증폭 트랜지스터 AMP는, 제1 농도 영역(56)에 있어서 공핍층을 연신시키기 쉽게 하고, 제2 농도 영역(57)에 있어서 공핍층의 연신을 억제함으로써, 암시에 형성되는 공핍층의 폭과 명시에 형성되는 공핍층의 폭의 차를 작게 할 수 있다(도 8의 Dd 및 Dl 참조). 이로 인해, 제1 실시 형태에 따른 증폭 트랜지스터 AMP에 의하면, 종래의 증폭 트랜지스터 AMP_0에 비해, 출력 선형성을 향상시킬 수 있다.

이어서, 제1 실시 형태에 따른 증폭 트랜지스터 AMP의 기판 방향 깊이와 불순물 농도의 관계에 대해 도 9a 및 도 9b를 참조하여 구체적으로 설명한다. 도 9a는, 기판 방향 깊이와 불순물 농도의 관계를 나타내는 그래프이다. 또한, 도 9b는, FD 전압과 변조도의 관계를 나타내는 그래프이다.

여기서, 도 9a에는, 종래의 증폭 트랜지스터 AMP_0의 기판 방향 깊이와 불순물 농도의 관계를 일점쇄선으로, 제1 실시 형태에 따른 증폭 트랜지스터 AMP의 기판 방향 깊이와 불순물 농도의 관계를 파선으로, 각각 나타내고 있다.

또한, 도 9a에는, 불순물 농도가 1.00E＋16(/㎤)으로 일정한 영역과 불순물 농도가 1.00E＋18(/㎤)로 일정한 영역이, 기판 방향 깊이 0.2㎛에 있어서 인접하는 이상 모델 AMP_I를 실선으로 나타내고 있다.

제1 실시 형태에 따른 증폭 트랜지스터 AMP의 제1 농도 영역(56) 및 제2 농도 영역(57)은 도 9a에 나타내는 이상 모델 AMP_I에 기초하여 형성된다. 예를 들어, 기판 방향 깊이 약 0.45㎛의 위치에, 붕소 등의 불순물을 120KeV의 주입 에너지로 주입하고, 그 후, 어닐링 처리를 행함으로써, 불순물 농도가 높은 제2 농도 영역(57)을 형성한다.

웰층(92) 내에 주입된 불순물은, 상기 어닐링 처리에 의해 확산된다. 이에 의해, 제2 농도 영역(57)보다도 얕은 위치에, 제2 농도 영역(57)보다도 불순물 농도가 낮은 제1 농도 영역(56)이 형성된다. 제1 농도 영역(56)의 불순물 농도는, 제2 농도 영역(57)의 불순물 농도의 적어도 1/2 이하이다.

한편, 종래의 증폭 트랜지스터 AMP_0은, 불순물 농도가 기판 방향 깊이에 있어서 일정해지도록 형성된다. 예를 들어, 기판 방향 깊이 약 0.08㎛ 및 약 0.28㎛의 위치에, 붕소 등의 불순물을 각각 80KeV 및 120KeV의 주입 에너지로 주입하고, 그 후, 어닐링 처리를 행함으로써, 불순물 농도가 대략 균등한 영역을 형성한다.

이와 같이, 종래의 증폭 트랜지스터 AMP_0에서는, 불순물 농도가 일정해지도록 웰층이 형성되어 있었기 때문에, 암시와 명시에 있어서 공핍층의 폭에 차가 발생하여, 출력 선형성이 저하되는 요인으로 되어 있었다. 도 9b에 도시한 바와 같이, 종래의 증폭 트랜지스터 AMP_0의 변조도는, 이상 모델 AMP_I에 비해 기울기가 커서, 변조도의 선형성이 낮은 것을 알 수 있다.

이에 대해, 제1 실시 형태에 따른 증폭 트랜지스터 AMP의 변조도는, 종래의 증폭 트랜지스터 AMP_0에 비해 기울기가 작아, 종래의 증폭 트랜지스터 AMP_0에 비해 변조도의 선형성이 개선되어 있는 것을 알 수 있다.

이와 같이, 제1 실시 형태에 따른 증폭 트랜지스터 AMP에 의하면, 제2 농도 영역(57)과, 이 제2 농도 영역(57)보다도 불순물 농도가 낮은 제1 농도 영역(56)을 형성함으로써, 암시 및 명시에 있어서의 공핍층의 폭의 차를 작게 할 수 있으므로, 출력 선형성을 향상시킬 수 있다.

이어서, 제1 실시 형태에 따른 고체 촬상 장치(14)의 제조 방법에 대해 도 10을 참조하여 설명한다. 도 10은, 제1 실시 형태에 따른 고체 촬상 장치(14)의 제조 공정을 도시하는 단면 모식도이다. 또한, 고체 촬상 장치(14)에 있어서의 화소 어레이(23) 이외의 부분의 제조 방법은, 일반적인 CMOS 이미지 센서와 마찬가지이다. 이로 인해, 이하에서는, 고체 촬상 장치(14)에 있어서의 화소 어레이(23) 부분의 제조 방법에 대해 설명한다.

화소 어레이(23)를 제조하는 경우에는, 도 10의 (a)에 도시한 바와 같이, N형 또는 P형의 SUB층(91)과 P형의 웰층(92)이 적층된 실리콘의 반도체 기판(100)을 준비한다.

그리고, 여기서는 도시를 생략하였지만, SUB층(91)의 하층에 다층 배선층을 포함하는 층간 절연막을 형성하고, 층간 절연막의 하층에 지지 기판을 접합한다. 그 후, 지지 기판을 지지한 상태에서 반도체 기판(100)의 지지 기판이 접합된 측과는 반대측의 표면을 연삭함으로써 웰층(92)의 표면을 노출시킨다.

계속해서, 웰층(92)에 있어서의 소자 분리 영역의 형성 위치에, 웰층(92)의 표면으로부터 소정의 깊이까지 이르는 STI(93)를 형성한다. 구체적으로는, 웰층(92)에 있어서의 STI(93)의 형성 위치에, 웰층(92)의 표면으로부터 소정의 깊이까지 이르는 홈(트렌치)을 형성한 후, 예를 들어 CVD(Chemical Vapor Deposition)에 의해 트렌치의 내부에 산화 실리콘막을 성막하여 STI(93)를 형성한다.

또한, 여기서는, 소자 분리 영역으로서 STI(93)를 형성하였지만, 소자 분리 영역은, LOCOS(Local Oxidation Of Silicon)이어도 된다. 또한, 반도체 기판(100)에 있어서의 소자 분리 영역의 형성 위치에, 예를 들어 산소를 이온 주입하여 어닐링 처리를 행함으로써 소자 분리 영역을 형성해도 된다.

계속해서, 도 10의 (b)에 도시한 바와 같이, 웰층(92)에 광전 변환 소자(PD)를 형성한다. 이러한 광전 변환 소자(PD)는, 예를 들어 반도체 기판(100)의 상면에 있어서의 소정 위치로부터 N형의 불순물과 P형의 불순물을 순차 이온 주입하여 어닐링 처리를 행함으로써 형성된다.

또한, 도 10의 (b)에 도시한 바와 같이, 판독 트랜지스터(TR), 리셋 트랜지스터(RST), 증폭 트랜지스터 AMP의 각 형성 위치에 대응하는 웰층(92)의 상면에, 각각 산화 실리콘을 재료로 하는 게이트 산화막(32, 42, 52)을 형성한다. 또한, 각 게이트 산화막(32, 42, 52) 상에 각각 폴리실리콘을 재료로 하는 게이트 전극(31, 41, 51)을 형성한다.

여기서는, 예를 들어 웰층(92)의 상면 전체에 소정의 막 두께의 산화 실리콘막과 폴리실리콘층을 순차 형성한 후, 폴리실리콘층에 있어서의 게이트 전극(31, 41, 51)으로 되는 위치의 상면을 선택적으로 피복하는 레지스트를 포토리소그래피에 의해 형성한다.

그리고, 레지스트를 마스크로 하여 건식 에칭을 행함으로써, 불필요한 부분의 폴리실리콘층 및 산화 실리콘막을 제거하여 게이트 산화막(32, 42, 52) 및 게이트 전극(31, 41, 51)을 동시에 형성한다.

계속해서, 도 10의 (b)에 도시한 바와 같이, 레지스트를 도포하여 원하는 패턴으로 형성한 후, 플로팅 디퓨전(FD), 리셋 트랜지스터(RST)의 드레인(43), 증폭 트랜지스터 AMP의 소스(53) 및 드레인(54)의 형성 위치에, 비소나 인 등의 N형의 불순물을 이온 주입하여 LDD 확산층(80)을 형성한다.

그 후, 도 10의 (c)에 도시한 바와 같이, 게이트 전극(31, 41, 51)의 측면에 기지의 에치 백(known etchback)에 의해 사이드 월(94)을 형성한다. 예를 들어, 각 게이트 전극(31, 41, 51)의 측면을 덮도록 질화 실리콘막을 형성한 후, 반도체 기판(100)의 상면 전체에 산화 실리콘층을 형성하고, 이방성 플라즈마 에칭에 의해 산화 실리콘층을 에치 백함으로써 사이드 월(94)을 형성한다.

또한, 플로팅 디퓨전(FD), 리셋 트랜지스터(RST)의 드레인(43), 증폭 트랜지스터 AMP의 소스(53) 및 드레인(54)의 형성 위치에 이온 주입된 N형의 불순물을 어닐링 처리에 의해 활성화함으로써, 플로팅 디퓨전(FD), 리셋 트랜지스터(RST)의 드레인(43), 증폭 트랜지스터 AMP의 소스(53) 및 드레인(54)을 형성한다.

그리고, 증폭 트랜지스터 AMP의 형성 위치에 대응하는 웰층(92)의 내부에, 제1 농도 영역(56) 및 제2 농도 영역(57)을 형성한다. 제1 농도 영역(56) 및 제2 농도 영역(57)은 상술한 바와 같이, 제1 농도 영역(56)이 형성되는 위치보다도 깊은 위치에 불순물을 주입하고, 그 후, 어닐링 처리를 행함으로써 형성된다.

그 후, 도 10의 (c)에 도시하는 구조체 상에 층간 절연막, 컬러 필터, 마이크로렌즈를 순차 형성함으로써 화소 어레이(23)가 제조된다.

상술해 온 바와 같이, 제1 실시 형태에 따른 고체 촬상 장치(14)에서는, 증폭 트랜지스터 AMP의 형성 위치에 대응하는 웰층(92)에, 불순물 농도가 낮은 제1 농도 영역(56)과, 제1 농도 영역(56)보다도 불순물 농도가 높은 제2 농도 영역(57)을 형성하는 것으로 하였다. 제1 농도 영역(56)은 공핍층의 최대 영역(55)의 적어도 일부에 형성되고, 제2 농도 영역(57)은 제1 농도 영역(56)보다도 깊은 위치에 형성된다.

이에 의해, FD 전압이 높은 암시에 형성되는 공핍층의 폭과, FD 전압이 낮은 명시에 형성되는 공핍층의 폭의 차가 작아지므로, 종래의 증폭 트랜지스터 AMP_0에 비해, 출력 선형성을 향상시킬 수 있다.

또한, 상술한 제1 실시 형태에서는, 게이트 전극(51)을 형성한 후에, 제1 농도 영역(56) 및 제2 농도 영역(57)을 형성하는 경우의 예에 대해 설명하였지만, 제1 농도 영역(56) 및 제2 농도 영역(57)은 게이트 전극(51)을 형성하기 전에 형성해도 된다.

(제2 실시 형태)

증폭 트랜지스터 AMP는, 제1 농도 영역(56)보다도 얕은 영역에, 제1 농도 영역(56)보다도 불순물 농도가 높은 제3 농도 영역을 구비하고 있어도 된다.

이하, 이러한 점에 대해 도 11 및 도 12를 참조하여 설명한다. 도 11은, 제2 실시 형태에 따른 증폭 트랜지스터의 개략 단면도이다. 또한, 도 12는, 제2 실시 형태에 따른 증폭 트랜지스터의 기판 방향 깊이와 불순물 농도의 관계를 나타내는 그래프이다.

도 11 및 도 12에 도시한 바와 같이, 제2 실시 형태에 따른 증폭 트랜지스터 AMP'는, 제1 농도 영역(56)보다도 얕은 영역에 제3 농도 영역(58)을 구비한다. 이러한 제3 농도 영역(58)은 반도체 기판(100) 계면의 계면 준위에 기인하는 노이즈 신호를 수신하는 것을 저지하기 위한 실드 확산층으로서 기능한다.

제3 농도 영역(58)은 제1 농도 영역(56) 및 제2 농도 영역(57)과 마찬가지로, 붕소 등의 불순물을 웰층(92)에 이온 주입한 후, 어닐링 처리를 행함으로써 형성된다. 이와 같이, 증폭 트랜지스터 AMP'는, 제3 농도 영역(58)을 구비하고 있어도 된다.

(제3 실시 형태)

상술해 온 각 실시 형태에서는, 불순물 농도가 0.2㎛의 위치에서 전환되는 이상 모델 AMP_I에 기초하여, 제1 농도 영역(56) 및 제2 농도 영역(57)을 형성하는 경우의 예에 대해 설명하였다. 그러나, 제1 농도 영역(56) 및 제2 농도 영역(57)은 이상 모델 AMP_I 이외의 이상 모델에 기초하여 형성되어도 된다. 이러한 점에 대해 도 13을 참조하여 설명한다. 도 13은, 제3 실시 형태에 따른 이상 모델의 기판 방향 깊이와 불순물 농도의 관계를 나타내는 그래프이다.

도 13에 나타내는 바와 같이, 이상 모델 AMP_I'는, 불순물 농도가 1.00E＋16(/㎤)으로 일정한 영역과 불순물 농도가 1.00E＋18(/㎤)로 일정한 영역이, 기판 방향 깊이 0.25㎛에 있어서 인접한다.

제3 실시 형태에 따른 증폭 트랜지스터는, 이러한 이상 모델 AMP_I'에 기초하여 제1 농도 영역(56) 및 제2 농도 영역(57)이 형성된다. 이에 의해, 제1 농도 영역(56)은 공핍층의 최대 깊이인 0.2㎛보다도 깊은 영역, 즉, 소스(53) 및 드레인(54)이 형성되는 영역보다도 깊은 영역에도 걸쳐 형성되는 것으로 된다. 또한, 제2 농도 영역(57)도, 상술한 각 실시 형태에 있어서의 형성 위치보다도 깊은 위치에 형성되는 것으로 된다.

이와 같이, 제1 농도 영역(56)은 공핍층의 최대 영역(55)과, 소스(53) 및 드레인(54)이 형성되는 영역보다도 깊은 영역에 걸쳐 형성되어도 된다. 또한, 제1 농도 영역(56)은 소스(53) 및 드레인(54)이 형성되는 영역보다도 깊은 영역에 형성되어도 된다.

본 발명의 몇 개의 실시 형태를 설명하였지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 그 외의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허청구범위에 기재된 발명과 그 균등한 범위에 포함된다.

1 : 디지털 카메라
11 : 카메라 모듈
14 : 고체 촬상 장치
20 : 이미지 센서
23 : 화소 어레이
31, 41, 51 : 게이트 전극
43, 54 : 드레인
53 : 소스
55 : 최대 영역
56 : 제1 농도 영역
57 : 제2 농도 영역
58 : 제3 농도 영역
PD : 광전 변환 소자
FD : 플로팅 디퓨전
TR : 판독 트랜지스터
RST : 리셋 트랜지스터
AMP : 증폭 트랜지스터

Claims

고체 촬상 장치로서,
웰층을 갖는 반도체 기판과,
상기 웰층 내에 형성되고, 입사하는 광을 수광량에 따른 양(量)의 전하로 광전 변환하여 축적하는 광전 변환 소자와,
상기 웰층 내에 형성되고, 상기 광전 변환 소자로부터 판독된 전하를 일시적으로 축적하는 플로팅 디퓨전과,
상기 웰층에 형성되고, 또한 상기 플로팅 디퓨전이 게이트 전극에 접속되고, 상기 플로팅 디퓨전에 축적된 전하의 양에 기초하는 신호를 출력하는 증폭 트랜지스터
를 구비하고,
상기 증폭 트랜지스터는,
게이트 산화막 하부의 상기 웰층 내에서, 또한 상기 광전 변환 소자가 광을 수광하고 있지 않은 경우의 공핍층의 영역인 최대 영역의 적어도 일부에 형성되는 제1 농도 영역과,
상기 제1 농도 영역 하부의 상기 웰층 내에 형성되고, 상기 제1 농도 영역보다도 불순물 농도가 높은 제2 농도 영역
을 구비하고,
상기 제1 농도 영역 및 제2 농도 영역의 도전형은 상기 웰층의 도전형과 동일한, 고체 촬상 장치.
제1항에 있어서,
상기 제1 농도 영역은,
상기 증폭 트랜지스터의 소스 및 드레인의 최대 깊이보다도 얕은 위치에 형성되는, 고체 촬상 장치.
제1항에 있어서,
상기 제1 농도 영역은,
상기 공핍층의 최대 영역과, 상기 증폭 트랜지스터의 소스 및 드레인의 최대 깊이보다도 깊은 영역에 걸쳐 형성되는, 고체 촬상 장치.
제1항에 있어서,
상기 증폭 트랜지스터는,
상기 제1 농도 영역보다도 얕은 영역에, 상기 제1 농도 영역보다도 불순물 농도가 높은 제3 농도 영역을 구비하는, 고체 촬상 장치.
제1항에 있어서,
상기 제1 농도 영역의 불순물 농도는,
상기 제2 농도 영역의 불순물 농도의 1/2 이하인, 고체 촬상 장치.
제1항에 있어서,
상기 제1 농도 영역과 상기 제2 농도 영역이 인접하여 형성되는, 고체 촬상 장치.
고체 촬상 장치의 제조 방법으로서,
입사하는 광을 수광량에 따른 양의 전하로 광전 변환하여 축적하는 광전 변환 소자를 반도체 기판의 웰층에 형성하고,
상기 광전 변환 소자로부터 판독된 전하를 일시적으로 축적하는 플로팅 디퓨전을 상기 웰층에 형성하고,
상기 플로팅 디퓨전이 게이트 전극에 접속되고, 상기 플로팅 디퓨전에 축적된 전하의 양에 기초하는 신호를 출력하는 증폭 트랜지스터를 상기 웰층에 형성하고,
상기 증폭 트랜지스터를 형성하는 경우에, 게이트 산화막 하부의 상기 웰층 내에, 상기 광전 변환 소자가 광을 수광하고 있지 않은 경우의 공핍층의 영역인 최대 영역의 적어도 일부에 제1 농도 영역을 형성하고, 상기 제1 농도 영역 하부의 상기 웰층 내에, 상기 제1 농도 영역보다도 불순물 농도가 높은 제2 농도 영역을 형성하고,
상기 제1 및 제2 농도 영역은 상기 웰층의 도전형과 동일한, 고체 촬상 장치의 제조 방법.
제7항에 있어서,
상기 증폭 트랜지스터의 소스 및 드레인의 최대 깊이보다도 얕은 위치에 상기 제1 농도 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제7항에 있어서,
상기 공핍층의 최대 영역과, 상기 증폭 트랜지스터의 소스 및 드레인의 최대 깊이보다도 깊은 영역에 걸친 위치에 상기 제1 농도 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제7항에 있어서,
상기 증폭 트랜지스터를 형성하는 경우에, 상기 제1 농도 영역보다도 얕은 영역에, 상기 제1 농도 영역보다도 불순물 농도가 높은 제3 농도 영역을 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.
제7항에 있어서,
상기 제1 농도 영역의 불순물 농도가, 상기 제2 농도 영역의 불순물 농도의 1/2 이하인 것을 포함하는, 고체 촬상 장치의 제조 방법.
제7항에 있어서,
상기 제1 농도 영역과 상기 제2 농도 영역을 인접하여 형성하는 것을 포함하는, 고체 촬상 장치의 제조 방법.