JP4779781B2

JP4779781B2 - 固体撮像装置とその製造方法

Info

Publication number: JP4779781B2
Application number: JP2006108645A
Authority: JP
Inventors: 明本間; 正紀舟木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2006-04-11
Filing date: 2006-04-11
Publication date: 2011-09-28
Anticipated expiration: 2026-04-11
Also published as: JP2007281344A

Description

本発明は固体撮像装置とその製造方法に係り、特に画素にリング状のゲート電極を持つ増幅素子を備えた固体撮像装置とその製造方法に関する。

固体撮像装置は、大別するとＣＣＤ（Charge Coupled Device：電荷転送素子）とＣＭＯＳ（Complementary MOS）センサの２種類に分けられる。

ＣＣＤは、画素内のフォトダイオードで光電変換して得られた電荷を垂直電荷転送路、水平電荷転送路を通して読出し部に転送し、そこで電圧に変換して出力信号を得る構造である。全画素で光電変換された電荷を単一の読出し部で電圧に変換するため、ＣＣＤは画素間の信号ばらつきが少なく、低雑音であるという特長を有する。また、フォトダイオードで光電変換された電荷を、全画素で同時に垂直電荷転送路に移してから順次転送して信号読出しを行えるので、いわゆるグローバルシャッタ（一括シャッタ）動作が容易に実現できる。一方、ＣＣＤは、電荷の転送に数種類の高い電圧が必要で消費電力が大きくなり、また画素数が多くなると電荷の転送、特に水平電荷転送に時間がかかり高速で動作できないなどの不具合がある。

それに対して、ＣＭＯＳセンサは、フォトダイオードで光電変換して得られた電荷を画素内で電圧または電流信号に変換し、その信号を画素内に設けた増幅用トランジスタで増幅してから画素外に出力する構造をとる。マトリクス状に並べた画素部をスイッチで切り替えて信号を読み出すので、ＣＭＯＳセンサの動作速度は速く、また、画素部と周辺駆動回路をＣＭＯＳで構成するため、ＣＭＯＳセンサは低電圧で駆動できて低消費電力となり、さらに、ＡＤコンバータなどの信号処理回路も同一チップに搭載できる等々の特長を持っている。

一方で、ＣＭＯＳセンサは、画素内に設けた個別の増幅トランジスタで信号を増幅するため画素間の信号ばらつきが大きく、ＣＣＤに比べて雑音特性が不利になる。また、ＣＣＤで容易に実現できるグローバルシャッタ動作を、ＣＭＯＳセンサで雑音特性を悪化させずに実現しようとすると、１画素あたりのトランジスタ数を５個に増やして画素内に一括転送用信号蓄積領域を設ける必要があり、チップ面積が大きくなってコスト高となる。このため、一般的な１画素４トランジスタ方式のＣＭＯＳセンサでは、画面走査線の１ライン毎に信号の読み出しと光電変換領域のリセットを行う、いわゆるラインシャッタ（ローリングシャッタ、フォーカルプレーンシャッタ）動作が基本となっている。

ここで、固体撮像装置によって撮影した画像とシャッタ動作の関係について説明する。動きの速い被写体をラインシャッタ動作の撮像装置（ＣＭＯＳセンサ）で撮ると画像が歪む。例えば、画面の上端から１ラインずつ読み出す方式のＣＭＯＳセンサで、図１６（Ａ）に示すような、上下に動く円形のボール１００を撮ると、ボール１００が上に動く場合は、同図（Ｂ）に示すようにボールの撮像画像は水平方向に扁平な画像になり、また、ボール１００が下に動く場合は、同図（Ｃ）に示すようにボールの撮像画像は縦長の楕円状に伸びた画像になる。この現象は、撮影した画像を静止画として読み出す場合に特に目立つ不具合である。

そのため、ラインシャッタ動作のＣＭＯＳセンサを動画・静止画撮影カメラに応用するときは、メカニカルシャッタを併用してフォトダイオードの受光時間を全画素同一にすることにより、グローバルシャッタと同様の機能を実現しているが、メカニカルシャッタを入れることにより光学系が大きくなり、コストが上がるなどの問題がある。

そこで、ＣＭＯＳセンサの１画素あたりのトランジスタを４個以下にして、なおかつ、グローバルシャッタ動作を可能にする試みがいくつか開示されている（例えば、特許文献１、２参照）。特許文献１記載の固体撮像装置（ＣＭＯＳセンサ）では、単位画素をリング状ゲート読み出しトランジスタと、転送ゲートと、光電変換領域とで構成し、グローバルシャッタ動作を実現している。

また、特許文献２記載の固体撮像装置（ＣＭＯＳセンサ）では、単位画素をリング状ゲート読み出しトランジスタと、転送ゲートと、光電変換領域と、光電変換領域に隣接する電荷排出ゲートとで構成しており、グローバルシャッタ動作が可能である。

特開平１０−４１４９３号公報特開２００２−１３４７２９号公報

しかしながら、特許文献１記載の従来の固体撮像装置では、光電変換された電荷を、リング状ゲート電極の下に全面的に設置されたｐウェルに転送するので、電荷電圧変換効率が低く出力電圧が小さい不具合がある。

また、特許文献２に記載された別の従来の固体撮像装置では、光電変換された電荷を、リング状ゲート電極の下に全面的に設置されたｐウェルの中に設けたｐ型微小領域に転送するので、電荷電圧変換効率は高いが、一方、ｐ型微小領域の形状ばらつきや、ｐ型微小領域とソース領域との距離のばらつきによりｐ型微小領域の容量が変動し、結果として出力信号電圧のばらつきが大きくなる。

その原因は、この固体撮像装置のｐ型微小領域は、幅の狭いリング状のフォトレジスト窓からボロンイオンを注入して作成したものであるが、この狭いリング状のフォトレジスト寸法がばらつき易く、ｐ型微小領域の形状がばらつき、そのためｐ型微小領域とゲート電極間の容量が変動するためである。また、このリング状のフォトレジスト窓を作る際のマスク合わせ誤差により、ｐ型微小領域とソース領域との相対位置がばらついて、ｐ型微小領域とソース領域の間の容量が変動することも、出力信号電圧のばらつきを増加させる。

本発明は、以上の点に鑑みなされたもので、グローバルシャッタ動作が可能であり、かつ、電荷電圧変換効率が高くて大きい出力電圧が得られ、更に、電荷電圧変換領域の形状ばらつきやマスク合わせ誤差による出力電圧の変動を抑えた固体撮像装置とその製造方法を提供することを目的とする。

上記目的を達成するため、本発明の固体撮像装置は、基板上の平面形状がリング状のリング状ゲート電極と、リング状ゲート電極の中央開口部に対応する基板の位置に設けられたソース領域と、ソース領域に隣接してソース領域を取り囲むように、かつ、リング状ゲート電極の外周に達しないように基板に設けられたソース近傍領域とからなり、入力された電荷の量をしきい値電圧の変化として出力する信号出力用トランジスタと、光を電荷に変換する光電変換領域と、光電変換領域に蓄積された電荷を信号出力用トランジスタのソース近傍領域へ転送する電荷転送手段とを含む単位画素が複数配列され、電荷転送手段は、基板上におけるリング状ゲート電極と光電変換領域との間に設けられた転送ゲート電極、及び基板に設けられた電荷転送チャンネル領域を含み、電荷転送チャンネル領域は信号出力用トランジスタのソース近傍領域に接して、かつ、ソース近傍領域を取り囲むように、転送ゲート電極の下の領域からリング状ゲート電極の外周の下の領域に亘って形成されていることを特徴とする。

この発明では、光電変換された電荷を信号出力用トランジスタの面積の小さなソース近傍領域に転送するので、電荷電圧変換効率を高くとることができる。また、この発明では、ソース近傍領域の寸法は、リング状ゲート電極の幅から電荷転送チャンネル領域の張り出し寸法を引いた値にできるので、幅の広いリング状ゲート電極のパターンを作り、電荷転送チャンネル領域の張り出し量を調整してソース近傍領域の寸法を狭めることができる。

ここで、上記の電荷転送手段の電荷転送チャンネル領域は、信号出力用トランジスタのソース近傍領域の不純物濃度よりも高い不純物濃度をもつようにしてもよい。

また、上記の目的を達成するため、上記の発明の固体撮像素子を製造する本発明の製造方法は、第１の導電型の基板内に第２の導電型のウェルを形成する第１の工程と、第２の導電型のウェル内に第１の導電型の拡大ソース近傍領域と、第１の導電型の光電変換領域とを離間して形成する第２の工程と、拡大ソース近傍領域の上にゲート絶縁膜を介して平面形状がリング状で、かつ、その外周端が拡大ソース近傍領域の外周端よりも内側に位置するリング状ゲート電極を形成する第３の工程と、リング状ゲート電極の外周部をマスクとして斜め方向から第２の導電型の不純物のイオン注入を行い、拡大ソース近傍領域の外周端からリング状ゲート電極の下の一部までに達する領域に第２の導電型の電荷転送チャンネル領域を形成すると共に、電荷転送チャンネル領域として形成されないリング状ゲート電極の中央開口部に対応する位置を含む拡大ソース近傍領域をソース近傍領域として残す第４の工程とを含むことを特徴とする。

この発明では、リング状ゲート電極の外周部をマスクとして斜め方向からイオン注入を行い、拡大ソース近傍領域の外周端からリング状ゲート電極の下の一部までに達する領域に電荷転送チャンネル領域を形成すると共に、電荷転送チャンネル領域として形成されないリング状ゲート電極の中央開口部に対応する位置を含む拡大ソース近傍領域をソース近傍領域として残すようにしたため、ソース近傍領域の寸法を自己整合的に決めることができ、フォトプロセスのパターン合わせ誤差に影響されないようにできる。

また、上記の目的を達成するため、上記の発明の固体撮像素子を製造する本発明の製造方法は、第１の導電型の基板内に第２の導電型のウェルを形成する第１の工程と、第２の導電型のウェル内に第１の導電型の拡大ソース近傍領域と、第１の導電型の光電変換領域とを離間して形成する第２の工程と、拡大ソース近傍領域の上にゲート絶縁膜を介して平面形状がリング状で、かつ、その外周端が拡大ソース近傍領域の外周端よりも内側に位置するリング状ゲート電極を形成する第３の工程と、リング状ゲート電極の外周部をマスクとして第２の導電型の不純物のイオン注入を行い、リング状ゲート電極の外周部の外側のウェルの表面に、第２の導電型の電荷転送チャンネル領域を形成する第４の工程と、イオン注入後に熱処理をしてリング状ゲート電極の下の一部までに達するように、電荷転送チャンネル領域を拡散させると共に、電荷転送チャンネル領域として拡散されないリング状ゲート電極の中央開口部に対応する位置を含む拡大ソース近傍領域をソース近傍領域として残す第５の工程とを含むことを特徴とする。

この発明では、リング状ゲート電極の外周部をマスクとしてイオン注入を行い、リング状ゲート電極の外周部の外側のウェルの表面に電荷転送チャンネル領域を形成した後、熱処理をしてリング状ゲート電極の下の一部までに達するように、電荷転送チャンネル領域を拡散させると共に、電荷転送チャンネル領域として拡散されないリング状ゲート電極の中央開口部に対応する位置を含む拡散後の拡大ソース近傍領域をソース近傍領域として残すようにしたため、ソース近傍領域の寸法を自己整合的に決めることができ、フォトプロセスのパターン合わせ誤差に影響されないようにできる。

本発明によれば、ソース近傍領域の寸法を、リング状ゲート電極の幅から電荷転送チャンネル領域の張り出し寸法を引いた値にできることから、幅の広いリング状ゲート電極のパターンを作り、電荷転送チャンネル領域の張り出し量を調整してソース近傍領域の寸法を狭めることができ、そのため、従来のように幅の狭いリング状のフォトレジストのパターンを作成する必要がなく、ソース近傍領域の寸法ばらつきを低減することができ、また、光電変換された電荷を信号出力用トランジスタの面積の小さなソース近傍領域に転送するようにしているため、電荷電圧変換効率を高くとることができる。

また、本発明によれば、ソース近傍領域の寸法を自己整合的に決めることができ、フォトプロセスのパターン合わせ誤差に影響されないようにできるため、この点からもソース近傍領域のばらつきを低減することができ、その結果、ソース近傍領域のポテンシャルのばらつきや、ソース近傍領域とリング状ゲート電極との容量のばらつきが少なくできる。また、本発明によれば、ソース近傍領域はソース領域に接してそれを取り囲むように構成とされるので、ソース近傍領域とソース領域の間の容量は、フォトプロセスのパターン合わせ誤差に影響されずに、ほぼ一定の値となる。以上のことから、本発明によれば、光電変換電荷を転送するソース近傍領域のポテンシャルや容量のばらつきを抑えられるので、信号出力電圧の変動を改善できる。

また、本発明によれば、１画素あたりのトランジスタ数が少ないので、単位画素内におけるフォトダイオードの面積比率を上げられることも信号出力が大きくなることに寄与し、さらに、信号読出しトランジスタをリセットするとき、ソース近傍領域は完全に空乏化するので、リセット時の残留電荷量のばらつきによるリセット雑音が発生しない、などの効果も有する。

次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になる固体撮像装置の一実施の形態の単位画素の平面図、図２は本発明になる固体撮像装置の一実施の形態の単位画素の断面図を示す。図２は図１のＸ−Ｘ’線に沿う断面図で、両図中、同一構成部分には同一符号を付してある。本実施の形態の単位画素は、信号読み出し手段と光電変換手段と電荷転送手段の３要素で構成される。

図１において、信号読出し手段は、平面形状がリング状のリング状ゲート電極１と、リング状ゲート電極１の中央開口部にあるソース領域２と、リング状ゲート電極１を取り囲むドレイン領域３からなるＭＯＳトランジスタである。ｎ型のソース領域２の周りにはｐ型のソース近傍領域４が作られる。光電変換手段は、ｐ^-型埋め込み領域６と、その表面にあるｎ⁺型表面領域７とを有するフォトダイオードである。そのｐ^-型埋め込み領域６とリング状ゲート電極１との間には、電荷転送手段として転送ゲート電極５が配置される。

また、図２の断面図に示すように、本実施の形態では、基板として、ｐ⁺シリコン基板９上にｐ^-型エピタキシャル層１０を成長させたものを使う。ｐ^-型エピタキシャル層１０内には、深いｎ型ウェル１１と浅いｎ型ウェル１２とを隣接して作る。ｎ型ウェル１２の上には、ゲート酸化膜１３を挟んでリング状ゲート電極１が形成されている。リング状ゲート電極１の中央開口部に位置するｎ型ウェル１２の表面にはｎ⁺型のソース領域２があり、そのソース領域２に隣接して、ソース領域２を取り囲むようにｐ型のソース近傍領域４がある。

ソース近傍領域４により、ソース領域２とｎ型ウェル１２が分離される。ソース近傍領域４の周囲はｎ型の転送チャンネル領域８で取り囲まれる。この転送チャンネル領域８は、転送ゲート電極５の下だけでなく、ソース近傍領域４の周囲すべてに作られる。また、ソース近傍領域４の下のｐ^-型エピタキシャル層１０には、ｐ⁺型のリセット埋め込み領域１４が設けられる。ソース領域２やソース近傍領域４と離れたｎ型ウェル１２の表面にはｎ⁺型のドレイン領域３がある。

また、リング状ゲート電極１の外側のｎ型ウェル１１中には、ｐ^-型の埋め込み領域６が形成され、そのｐ^-型埋め込み領域６と表面のｎ⁺型表面領域７とｎ型ウェル１１とにより、光電変換領域である埋め込みフォトダイオードを構成する。このｎ⁺型表面領域７は、単位画素エリアの外周部分でｎ⁺型ドレイン領域３とつながっている。ｐ^-型埋め込み領域６とリング状ゲート電極１との間に転送ゲート電極５を設けるが、この転送ゲート電極５は、リング状ゲート電極１を構成するポリシリコン層とは別の層のポリシリコンで形成する。

図２で説明した本実施の形態においては、フォトダイオードのｐ^-型埋め込み領域６に蓄積された光電変換電荷は、転送チャンネル領域８を通してソース近傍領域４に転送され、リング状ゲート電極１を持つ信号読出しトランジスタの閾値電圧の変化として信号が出力される。従って、ソース近傍領域４とリング状ゲート電極１の重なり寸法ｄ１、ｄ２がばらつくと、ソース近傍領域４とリング状ゲート電極１との容量がばらつき、また、ソース近傍領域４のポテンシャルもばらつくので、出力電圧が変動する。

そこで、本実施の形態では、ソース近傍領域４の不純物濃度よりも転送チャンネル領域８の不純物濃度を高くするか、または同程度とし、かつ、リング状ゲート電極１の外周部分をマスクとして斜めイオン注入や拡散により転送チャンネル領域８を形成することにより、リング状ゲート電極１と転送チャンネル領域８の重なり寸法ｄ３、ｄ４を一定としている。また、リング状ゲート電極１の幅Ｗ１とＷ２は、同一寸法のフォトマスクを使って同一工程のフォトプロセスとエッチングで作るので、ほぼ同じとみなせる。

ここで、ソース近傍領域４における不純物とは、このソース近傍領域４をｐ型にするためのドーパントをいう。また、転送チャンネル領域８における不純物とは、この転送チャンネル領域８をｎ型にするためのドーパントをいう。

その結果、ソース近傍領域４とリング状ゲート電極１の重なり寸法ｄ１、ｄ２はほぼ同じとなり、ソース近傍領域４のポテンシャルのばらつきや、ソース近傍領域４とリング状ゲート電極１の容量のばらつきを低減している。この点については、製造工程を示す図８から図１３の説明と共に後で詳しく述べる。

図３は本発明になる固体撮像装置の一実施の形態における等価回路図を示す。単位画素は画素敷き詰め領域にｍ行ｎ列で配置されているが、そのうちの１画素だけを代表として図３の等価回路で表現している。図３に示す画素等価回路はリング状ゲート電極１を持つ信号読み出しトランジスタ１８、埋め込み領域６を有するフォトダイオード１９、転送ゲート電極５を持つ画素転送トランジスタ２０からなっており、信号読み出しトランジスタ１８のドレインがフォトダイオード１９のｎ型に接続され、電荷転送トランジスタ２０のソースがフォトダイオード１９のｐ型に接続され、電荷転送トランジスタ２０のドレインが信号読み出しトランジスタ１８のバックゲート（図２のソース近傍領域４）と接続されている。

画素内の信号読み出しトランジスタ１８のリング状ゲート電極は、リングゲートバス配線２１を介して垂直走査回路２５に接続され、電荷転送トランジスタ２０のゲート電極（図１、図２の転送ゲート電極５）は転送用バス配線２２を介して転送ゲート駆動回路２６に接続され、信号読み出しトランジスタ１８のドレイン電極はドレイン用バス配線２３を介してドレイン電圧制御回路２７に接続される。

リング状ゲート電極１は画素配列の行毎に制御するので、横方向に配線するが、転送ゲート電極５は全画素一斉に制御するので、縦方向の配線でもよいが、ここでは横方向で表現している。ドレイン電圧制御回路２７は、全画素のドレインを一斉に制御する場合と、行毎にドレインを制御する場合とがあり、ここでは構方向で表現する。信号読み出しトランジスタ１８のソース電極につながる配線２４は縦方向に配線され、配線２４の一方はソース電位制御回路２８に接続され、もう一方は信号出力回路２９に接続されている。信号出力回路２９は、図示していないクランプ回路やサンプルホールド回路、差動増幅器によって信号電圧とリセット電圧の差を読み出す、いわゆるＣＤＳ（相関二重サンプリング）の機能を備えている。信号出力回路２９から出力された信号は、水平走査回路３０により制御されるスイッチを介して出力される。

次に、図３の等価回路の動作について、図４のタイミングチャートを参照しながら説明する。図４のタイミングチャートは、画素領域内の任意の１ラインについて示したものである。図４の時刻ｔ１までの期間で、埋め込みフォトダイオード１９に光が入射し、光電効果により電子ホール対が発生し、フォトダイオード１９のｐ^-型埋め込み領域（図１、図２の６）にホールが蓄積される。時刻ｔ１で図４（Ｂ）に示すように転送ゲート電極５の電位ＶＴＧがローレベル（Ｌｏｗ）となり、全画素で一斉にフォトダイオード１９から信号読み出しトランジスタ１８のバックゲートへ、ホール電荷が転送される。信号読み出しトランジスタ１８のソース電位ＶＳは、ソース電位制御回路２８により図４（Ｄ）に示すようにＳ１に設定されている。Ｓ１＞Ｌｏｗであり、これにより信号読み出しトランジスタ１８がオフのままであり、電流が流れないようにする。

時刻ｔ２では、転送ゲート電極電位ＶＴＧが図４（Ｂ）に示すように再びハイレベル（Ｖｄｄ）となり、電荷転送トランジスタ２０がオフとなる。フォトダイオード１９では再びホール電荷の蓄積が始まり、これは次のフレーム（フィールド）での電荷転送まで続く。各画素の信号読み出しは各行毎に順番に行われるので、時刻ｔ２から時刻ｔ３の間は、図４で着目した１ラインの画素の信号が読み出されるまでの待機時間である。待機状態での信号読み出しトランジスタ１８は、リング状ゲート電極１のゲート電位ＶＲが図４（Ｃ）に示すようにローレベル（Ｌｏｗ）であり、オフ状態となっている。待機状態での信号読み出しトランジスタ１８のソース電位ＶＳは、図４（Ｄ）ではＳ１で示しているが、他の行からの信号読み出しが行われている間、その画素からの信号の値により、Ｓ１以外の様々な値を取り得る。

時刻ｔ３で、図４で着目した１ラインの画素の読み出しが始まる。まず、時刻ｔ３でリング状ゲート電極電位ＶＲが図４（Ｃ）に示すようにＶｇ１になる。このＶｇ１はＬｏｗとＶｄｄとの間の電位である。一方、信号出力回路２９内のスイッチにより出力線２４にソースフォロア回路が繋がり、信号読み出しトランジスタ１８のソース電位ＶＳは図４（Ｄ）に示すようにＳ２（＝Ｖｇ１−Ｖｔｈ１）となる。ここで、Ｖｔｈ１は信号読み出しトランジスタ１８のバックゲート（ソース近傍領域４）にホールがある状態での信号読み出しトランジスタ１８のしきい値電圧である。このソース電位Ｓ２が信号出力回路２９内の第１のキャパシタＣ１に記憶される。

次に、時刻ｔ４では、リング状ゲート電極電位ＶＲが図４（Ｃ）に示すようにＶｇ２になり、信号読み出しトランジスタ１８のソース電極電位ＶＳは同図（Ｄ）に示すようにＳ３になる。ここでＶｇ２、Ｓ３＞Ｌｏｗであり、信号読み出しトランジスタ１８がオンして電流が流れないような電位設定にするのが望ましい。また、Ｖｇ２、Ｓ３≦Ｖｄｄが望ましい。簡便な設定では、Ｖｇ２＝Ｓ３＝Ｖｄｄとする。このとき、図２に示したソース近傍領域４のポテンシャルが持ち上げられ、ｎ型ウェル１２のバリアを越えて、ソース近傍領域４に溜まったホールがｐ^-型エピタキシャル層２に排出される（リセット動作）。

このリセット動作の終了時点では、ソース近傍領域４にあったホールが全て排出され、ソース近傍領域４が完全に空乏化するように、ソース近傍領域４の不純物濃度が選定される。なお、図２の断面図において、ソース近傍領域４の下のｐ^-型エピタキシャル層１０内にあるｐ⁺型リセット埋め込み領域１４は、このリセット動作の電圧を下げるために設けている。

次に、時刻ｔ５では、図４（Ｃ）に示すように再びリング状ゲート電極電位ＶＲがＶｇ１になる。一方、信号出力回路２９で出力線２４にソースフォロア回路が繋がり、信号読み出しトランジスタ１８のソース電位ＶＳは、図４（Ｄ）に示すようにＳ０（＝Ｖｇ１−Ｖｔｈ０）となる。ここで、Ｖｔｈ０は信号読み出しトランジスタ１８のバックゲート（ソース近傍領域４）にホールがない状態での、信号読み出しトランジスタ１８のしきい値電圧であり、信号読み出しトランジスタ１８の形状や不純物濃度のばらつきにより、画素毎に少しずつ異なる値をとる。

このソース電位Ｓ０が、信号出力回路２９内の第２のキャパシタＣ２に記憶され、差動アンプによってキャパシタＣ１とキャパシタＣ２との電位差、すなわち（Ｖｔｈ０−Ｖｔｈ１）を出力する。この出力値は光電変換によって蓄積されたホール電荷の量に対応するしきい値電圧の変化分であり、画素毎のしきい値電圧特性のばらつきを補正した値である。この電位差信号は、水平走査回路３０内のスイッチを通してセンサ外へ出力される。なお、時刻ｔ１以降、ドレイン電圧制御回路２７から出力されるドレイン電圧ＶＤは、図４（Ａ）に示すように、Ｖｄｄとされている。

なお、上記の説明では時刻ｔ４〜ｔ５のリセット時のソース電位Ｓ３をソース電位制御回路２８から供給したが、その電位をフローティングにする方法もある。その場合は、リング状ゲート電極電位をＶｇ２とすると信号読み出しトランジスタ１８がオン状態となり、ソースにドレインから電流が供給されソース電極電位が上昇する。従って、図１のソース近傍領域４のポテンシャルが持ち上げられ、ｎ型ウェル１２のバリアを越えて、ホールがｐ型エピタキシャル層１０に排出される（リセット動作）。ホールが完全に排出されたときのソース電極電位は、（Ｖｇ２−Ｖｔｈ０）になる。この方法では、ソース電位制御回路２８のうち、Ｓ３を供給するトランジスタを削減することができ、チップ面積を減らすことができる。

以上述べてきた説明で明らかなように、この固体撮像装置では、１画素あたり２個のトランジスタでＣＭＯＳセンサを構成していながら、全画素一斉にフォトダイオード１９から信号読出しトランジスタ１８へ電荷を転送するので、グローバルシャッタ機能が実現できる。また、光電変換された電荷は、面積の小さいソース近傍領域４に転送されるので、電荷電圧変換効率が高く、出力を大きくとれる。

また、１画素あたりのトランジスタ数が少ないので、画素内のフォトダイオードの面積比率を上げられることも、信号出力が大きくなることに寄与する。更に、信号読み出しトランジスタ１８をリセットするとき、ソース近傍領域４は完全に空乏化するので、リセット時の残留電荷量のばらつきによるリセット雑音が発生しない、などの優れた特長を有する。

なお、上記の画素等価回路と同じ等価回路で表され、上記と同様の動作を行う固体撮像装置を、本出願人は特願２００４−２１８９５号にて提案した。この提案になる固体撮像装置の断面図は図１４に示すようになり、ソース近傍領域４の周りの構成が、本発明の実施の形態（図２）とは異なる。なお、図１４においては、図２と同一構成部分は同一符号を付し、その説明を省略する。

再び図２に戻って、ソース近傍領域４とリング状ゲート電極１の重なり寸法ｄ１、ｄ２のばらつきと出力電圧の変動について説明する。この重なり寸法ｄ１、ｄ２がばらつくと、ソース近傍領域４とリング状ゲート電極１との間の容量がばらつき、また、ソース近傍領域４のポテンシャル自体もばらつく。例えば、画素毎に重なり寸法ｄ１、ｄ２の値が異なると、ソース近傍領域４とリング状ゲート電極１との間の容量が画素毎に異なる値をとる。その結果、フォトダイオードの埋め込み領域６に蓄積された同一量の電荷をソース近傍領域４に転送する場合も、画素毎に出力電圧が変動する。

また、同一画素内でこの重なり寸法がｄ２＞ｄ１の関係になると、重なり寸法ｄ２側のソース近傍領域４のポテンシャルがｄ１側よりも深くなり、ソース近傍領域４に転送された信号電荷はｄ２側に偏って溜まる。特に転送された信号電荷が少ない場合は、ｄ１＝ｄ２のときより深いポテンシャルのｄ２側にのみ電荷が溜まる結果、ｄ２＞ｄ１のときの出力電圧はｄ１＝ｄ２よりも小さくなる。上記の出力電圧の変動はソース近傍領域４に光電変換電荷が転送された後の電荷分布の範囲や電荷分布の偏りに起因するので、図３と図４で説明した、ソース近傍領域４に電荷が無いときの出力を差し引く方法では充分に補正できない。

ここで、ソース近傍領域４とリング状ゲート電極１の重なり寸法がばらつく要因を、本出願人が特願２００４−２１８９５号で提案した固体撮像装置の断面図（図１４）を例として説明する。図１４のソース近傍領域４とリング状ゲート電極１はＬＳＩプロセスで一般的なフォトプロセスとイオン注入とエッチングで作られる。この前記出願に係わる製造方法のうち、上記重なり寸法のばらつきに関連する部分の製造方法について、図１５の製造工程と共に説明する。なお、図１５（Ａ）〜（Ｅ）中、図１４と同一構成部分には同一符号を付してある。

まず、図１５（Ａ）において、フォトレジスト４１をマスクとしてゲート酸化膜１３を通してｎ型ウェル１２の中にＢ（ボロン）イオンを注入し、ソース近傍領域４を作成する。フォトレジスト４１のパターンを作るときは、例えばゲート酸化膜と分離酸化膜の段差を利用して作った位置合わせマークを基準としてパターン合わせを行うので、パターン合わせ誤差の分だけソース近傍領域４の位置がばらつく。

次に図１５（Ｂ）において、図１５（Ａ）のフォトレジスト４１を剥離した後、ゲート酸化膜１３の表面にポリシリコン膜４２を堆積し、さらに図１５（Ｃ）で、リング状ゲート電極を作成するためのフォトレジスト４３のパターンを作る。このフォトレジスト４３のパターンを作るときも、ゲート酸化膜と分離酸化膜の段差を使った位置合わせマークを基準としてパターン合わせを行うので、パターン合わせ誤差の分だけリング状ゲート電極１の位置がばらつく。

次に図１５（Ｃ）のフォトレジスト４３をマスクとしてポリシリコン膜４２をエッチングしてポリシリコン膜４２によるリング状ゲート電極１を作成し、続いてフォトレジスト４３を剥離した後、図１５（Ｄ）に示すようにリング状ゲート電極１とは別のポリシリコン層で転送ゲート電極５を作成した後、これらリング状ゲート電極１と転送ゲート電極５をマスクとしてＡｓ（砒素）イオンを注入してソース領域２とドレイン領域３を作成する。

以上の工程が終了した図１５（Ｅ）において、ソース領域２はリング状ゲート電極１の中央開口部をマスクとしてイオン注入により作成しているので、ソース領域２とリング状ゲート電極１の相対位置はずれない。一方、ソース近傍領域４とリング状ゲート電極１は同一の位置合わせマークを基準として別個にパターン合わせを行うので、両者の相対位置の誤差は１回のパターン合わせ誤差の２倍にまで拡大する。通常のＬＳＩプロセスでは１回のパターン合わせ誤差として±０.１μｍ位を見込むので、図１５（Ｅ）では最大で±０.２μｍのパターン合わせ誤差が発生する。もし、ソース近傍領域４とリング状ゲート電極１の重なり寸法を左右それぞれ０.６μｍと設計しても、実際は上記のパターン合わせ誤差により、図１５（Ｅ）のｄ５やｄ６で示すように０.４〜０.８μｍの間で変動することになる。

次に、上記のソース近傍領域４とリング状ゲート電極１の重なり寸法のばらつきを抑え得る本発明の固体撮像装置の製造方法の第１の実施の形態について、図５から図１０に従って説明する。図５から図１０にはソース近傍領域４とリング状ゲート電極１との重なり寸法に関連する工程のみを示している。図５〜図１０中、図１及び図２と同一構成部分には同一符号を付してある。

まず、図５に示すように、リング状ゲート電極１及びソース近傍領域４を形成する領域が開口部３１ａとされたフォトレジスト３１をゲート酸化膜１３上に被覆形成した後、このフォトレジスト３１をマスクとしてゲート酸化膜１３を通してｎ型ウェル１２の中に、例えば加速エネルギー１００ｋｅＶ、ドーズ量１.０Ｅ１２ｃｍ^-２の条件にてＢ（ボロン）をイオン注入し、ｐ型の拡大ソース近傍領域３２を作成する。この拡大ソース近傍領域３２の一部が最終的にソース近傍領域４となる。フォトレジスト３１のパターンを作るときは、例えばゲー卜酸化膜１３と分離酸化膜の段差を利用して作った位置合わせマークを基準としてパターン合わせを行うので、パターン合わせ誤差の分だけ拡大ソース近傍領域３２の位置がばらつく。

次に、図６において、図５のフォトレジスト３１を剥離した後、ゲート酸化膜１３の表面に堆積したポリシリコン膜をフォトプロセスとエッチングにより加工してリング状ゲート電極１を作成する。このリング状ゲート電極１のフォトレジストパターンを作るときも、ゲート酸化膜１３と分離酸化膜の段差を使った位置合わせマークを基準としてパターン合わせを行うので、リング状ゲート電極１と拡大ソース近傍領域３２の相対位置は２回のパターン合わせ誤差の分だけばらつく。その際も、リング状ゲート電極１の外側の端が拡大ソース近傍領域３２の外周と同じ位置になるように、図６のｒ１は２回のパターン合わせ誤差程度の大きさとする。

次に、図７に示すように、フォトダイオードのｐ^-型埋め込み領域６の上部と、リング状ゲート電極１の中央開口部を覆うようにフォトレジスト３３を形成する。このときは、リング状ゲート電極１と同層のポリシリコン膜を使った位置合わせマークを基準としてパターン合わせを行うので、リング状ゲート電極１とその中心開口部のフォトレジスト３３との相対位置は１回のパターン合わせ誤差の分だけばらつく。その際も、リング状ゲート電極１の外側の端よりもその中心開口部を覆うフォトレジスト３３の外周が内側にくるように、図７にｒ２で示すリング状ゲート電極１の外側の端とその中心開口部を覆うフォトレジスト３３の外周の端との距離を、１回のパターン合わせ誤差よりも大きくする。これは、後の工程でリング状ゲート電極１の外側の端をマスクとしてイオン注入するためである。

次に、図８に示すように、フォトレジスト３３とリング状ゲート電極１をマスクとし、イオン注入法を適用して、例えば加速エネルギー３５０ｋｅＶ、ドーズ量２.０Ｅ１２ｃｍ^-２の条件にてＰ（リン）イオンを斜め方向から注入して、ｎ型の転送チャンネル領域８を形成する。斜め方向からイオン注入をする際に基板を回転させるので、注入されたＰイオンはリング状ゲート電極１の周囲からその下部に入り込む。転送チャンネル領域８の不純物濃度が図７の拡大ソース近傍領域３２の不純物濃度よりも高くなるか、または同程度になるように斜めイオン注入すれば、リング状ゲート電極１の下部の周辺領域にも転送チャンネル領域８が形成される。

転送チャンネル領域８とリング状ゲート電極１の重なり合う部分の寸法は、斜めイオン注入の注入角度と、注入電圧と、注入量により決まるが、この重なり寸法はリング状ゲート電極１の外周部のどの場所でもほぼ同じ値となる。このように、転送チャンネル領域８がリング状ゲート電極１の下にも形成される結果、図７で示した拡大ソース近傍領域３２のうち、転送チャンネル領域８が形成されない部分がソース近傍領域４となる。

次に、図８に示したフォトレジスト３３を剥離した後、図９に示すように、リング状ゲート電極１とは別のポリシリコン層で転送ゲート電極５を作成し、続いて、図１０に示すように、これらリング状ゲート電極１と転送ゲート電極５をマスクとしてイオン注入法を適用して、例えば加速エネルギー５０ｋｅＶ、ドーズ量１.５Ｅ１５ｃｍ^-２の条件にて、Ａｓ（砒素）イオンを注入して、ｎ⁺型のソース領域２とｎ⁺型のドレイン領域３を作成する。

図１０において、ソース近傍領域４とリング状ゲート電極１との重なり寸法ｄ１、ｄ２は、リング状ゲート幅Ｗ１、Ｗ２から、転送チャンネル領域８とリング状ゲート電極１との重なり寸法ｄ３、ｄ４を引いた値となる。転送チャンネル領域８とリング状ゲー卜電極１の重なり寸法ｄ３、ｄ４は、図８で説明したように、リング状ゲート電極１の外周からのイオン侵入深さで決まり、ほぼ同じ値となる。また、リング状ゲート電極１の幅Ｗ１、Ｗ２は、同一寸法のフォトマスクを使って同一工程のフォトプロセスとエッチングで作るので、ほぼ同じとみなせる。

その結果、ソース近傍領域４とリング状ゲート電極１の重なり寸法ｄ１、ｄ２は、ほぼ同じとなる。上記の説明で明らかなように、この重なり寸法ｄ１、ｄ２はフォトプロセスのパターン合わせ誤差には影響されず、安定してｄ１＝ｄ２を実現でき、ソース近傍領域４のポテンシャルや容量のばらつきを低減できる。

すなわち、本実施の形態によれば、ソース近傍領域４の寸法を自己整合的に決めることができ、フォトプロセスのパターン合わせ誤差に影響されないようにできるため、ソース近傍領域４のばらつきを低減することができ、その結果、ソース近傍領域４のポテンシャルのばらつきや、ソース近傍領域４とリング状ゲート電極１との間の容量のばらつきが少なくできる。

また、本実施の形態によれば、ソース近傍領域４はソース領域２に接してそれを取り囲むように構成とされるので、ソース近傍領域４とソース領域２の間の容量は、フォトプロセスのパターン合わせ誤差に影響されずに、ほぼ一定の値となる。以上のことから、本実施の形態によれば、光電変換電荷を転送するソース近傍領域４のポテンシャルや容量のばらつきを抑えられるので、信号出力電圧の変動を改善した固体撮像装置を製造できる。

次に、本発明になる固体撮像装置の製造方法の第２の実施の形態の要部の製造工程について、図１１〜図１３を参照して説明する。図１１は上記の第１の実施の形態の図７に対応する製造工程での素子断面図であり、ｐ型の拡大ソース近傍注入域３４とリング状ゲート電極１が形成され、また、フォトダイオードのｐ^-型埋め込み領域６の上部と、リング状ゲート電極１の中央開口部をそれぞれ覆うようにフォトレジストパターン３３が形成される。この図１１では、ｐ型の拡大ソース近傍注入域３４やリセット埋め込み注入域３５が、図７においてそれぞれ対応する拡大ソース近傍領域３２、ｐ⁺型リセット埋め込み領域１４に比べ、接合深さを浅く形成される。

次に、図１２において、フォトレジスト３３とリング状ゲート電極１をマスクとし、イオン注入法を適用して、例えば加速エネルギー２００ｋｅＶ、ドーズ量２.０Ｅ１２ｃｍ^-２の条件にて、Ｐ（リン）イオンを注入してｎ型の転送チャンネル注入域３６を形成する。このイオン注入は、第１の実施の形態の図８における斜めイオン注入とは異なり、０度から１０度位の角度で打ち込む通常の方法で行う。イオン注入後にフォトレジスト３３を剥離してから洗浄と熱処理を行い、図１３に示すように各イオン注入層を拡散させると、図１２の拡大ソース近傍注入域３４、転送チャンネル注入域３６、リセット埋め込み注入域３５は、それぞれ図１３のソース近傍領域４、転送チャンネル領域８、リセット埋め込み領域３７となる。

図１２に示す転送チャンネル注入域３６は拡大ソース近傍注入域３４よりも不純物濃度を高くするか、または同程度とするので、熱処理によって拡散された後の図１３では、転送チャンネル領域８とソース近傍領域４の接合がリング状ゲート電極の下まで入り込む。この転送チャンネル領域８とリング状ゲート電極１との重なり寸法は熱処理の温度と時間で決まるが、リング状ゲート電極の外周全域でほぼ同じ値となる。

すなわち、第１の実施の形態における図８の斜めイオン注入工程を、本実施の形態の製造工程では通常のイオン注入と熱処理に置き換えている。以降の製造工程や、ソース近傍領域４とリング状ゲート電極１との重なり寸法の安定性については第１の実施の形態の製造工程と同じなので説明を省略する。

以上述べたように、本発明の実施の形態に係わる製造方法では、ソース近傍領域４の不純物濃度よりも転送チャンネル領域８の不純物濃度を高くするか、または同程度とし、かつ、リング状ゲート電極１の外周部分をマスクとして、斜めイオン注入や、または、通常イオン注入と拡散により転送チャンネル領域８を形成することにより、リング状ゲート電極１と転送チャンネル領域８の重なり寸法ｄ３、ｄ４を一定とし、結果としてソース近傍領域４とリング状ゲート電極１の重なり寸法ｄ１、ｄ２のばらつきを低減している。

なお、上記の製造工程を示す図８、図９、図１０、図１３では、転送チャンネル領域８の不純物濃度がソース近傍領域４の不純物濃度よりも高い場合の装置断面を示しているが、転送チャンネル領域８とソース近傍領域４の不純物濃度が同程度の場合は、転送チャンネル領域８とソース近傍領域４の境界付近が空乏化し、その空乏層がリング状ゲート電極１の下に入り込む。このときの上記空乏層の幅は、リング状ゲート電極１をマスクとする斜めイオン注入や拡散によって自己整合的に決まるので、上記の実施の形態で説明した効果と同様の効果が得られる。

本発明の固体撮像装置の一実施の形態の単位画素の平面図である。本発明の固体撮像装置の一実施の形態の単位画素の断面図である。本発明の固体撮像装置の一実施の形態の等価回路図である。図４の等価回路の動作説明用タイミングチャートである。本発明の固体撮像装置の製造方法の第１の実施の形態の製造工程説明用素子断面図（その１）である。本発明の固体撮像装置の製造方法の第１の実施の形態の製造工程説明用素子断面図（その２）である。本発明の固体撮像装置の製造方法の第１の実施の形態の製造工程説明用素子断面図（その３）である。本発明の固体撮像装置の製造方法の第１の実施の形態の製造工程説明用素子断面図（その４）である。本発明の固体撮像装置の製造方法の第１の実施の形態の製造工程説明用素子断面図（その５）である。本発明の固体撮像装置の製造方法の第１の実施の形態の製造工程説明用素子断面図（その６）である。本発明の固体撮像装置の製造方法の第２の実施の形態の製造工程説明用素子断面図（その１）である。本発明の固体撮像装置の製造方法の第２の実施の形態の製造工程説明用素子断面図（その２）である。本発明の固体撮像装置の製造方法の第２の実施の形態の製造工程説明用素子断面図（その３）である。本出願人による先の出願に係わる固体撮像装置の一例の断面図である。本出願人による先の出願に係わる固体撮像装置の製造方法の一例の製造工程図である。ラインシャッタ動作の画像歪の説明図である。

符号の説明

１リング状ゲート電極
２ソース領域
３ドレイン領域
４ソース近傍領域
５ｐ^-型転送ゲート電極
６ｐ^-型埋め込み領域
７ｎ⁺型表面領域
８転送チャンネル領域
９ｐ⁺基板
１０ｐ^-エピタキシャル層
１１、１２ｎ型ウェル
１３ゲート酸化膜
１４ｐ⁺型リセット埋め込み領域
１８信号読み出しトランジスタ
１９フォトダイオード
２０画素転送トランジスタ
２１リングゲートバス配線
２２転送用バス配線
２３ドレイン用バス配線
２４出力線
２５垂直走査回路
２６転送ゲート駆動回路
２７ドレイン電圧制御回路
２８ソース電位制御回路
２９信号出力回路
３０水平走査回路
３１、３３フォトレジスト
３２拡大ソース近傍領域
３４拡大ソース近傍注入域
３５リセット埋め込み注入域
３６転送チャンネル注入域
３７リセット埋め込み領域

Claims

基板上の平面形状がリング状のリング状ゲート電極と、前記リング状ゲート電極の中央開口部に対応する前記基板の位置に設けられたソース領域と、前記ソース領域に隣接して前記ソース領域を取り囲むように、かつ、前記リング状ゲート電極の外周に達しないように前記基板に設けられたソース近傍領域とからなり、入力された電荷の量をしきい値電圧の変化として出力する信号出力用トランジスタと、
光を電荷に変換する光電変換領域と、
前記光電変換領域に蓄積された前記電荷を前記信号出力用トランジスタの前記ソース近傍領域へ転送する電荷転送手段とを含む単位画素が複数配列され、
前記電荷転送手段は、前記基板上における前記リング状ゲート電極と前記光電変換領域との間に設けられた転送ゲート電極、及び前記基板に設けられた電荷転送チャンネル領域を含み、該電荷転送チャンネル領域は前記信号出力用トランジスタの前記ソース近傍領域に接して、かつ、前記ソース近傍領域を取り囲むように、前記転送ゲート電極の下の領域から前記リング状ゲート電極の外周の下の領域に亘って形成されていることを特徴とする固体撮像装置。
前記電荷転送手段の前記電荷転送チャンネル領域は、前記信号出力用トランジスタの前記ソース近傍領域の不純物濃度よりも高い不純物濃度をもつことを特徴とする請求頂１記載の固体撮像装置。
請求項１記載の固体撮像装置を製造する製造方法であって、
第１の導電型の基板内に第２の導電型のウェルを形成する第１の工程と、
第２の導電型の前記ウェル内に第１の導電型の拡大ソース近傍領域と、第１の導電型の光電変換領域とを離間して形成する第２の工程と、
前記拡大ソース近傍領域の上にゲート絶縁膜を介して平面形状がリング状で、かつ、その外周端が前記拡大ソース近傍領域の外周端よりも内側に位置するリング状ゲート電極を形成する第３の工程と、
前記リング状ゲート電極の外周部をマスクとして斜め方向から第２の導電型の不純物のイオン注入を行い、前記拡大ソース近傍領域の外周端から前記リング状ゲート電極の下の一部までに達する領域に第２の導電型の電荷転送チャンネル領域を形成すると共に、前記電荷転送チャンネル領域として形成されない前記リング状ゲート電極の中央開口部に対応する位置を含む前記拡大ソース近傍領域をソース近傍領域として残す第４の工程と
を含むことを特徴とする固体撮像装置の製造方法。
請求項１記載の固体撮像装置を製造する製造方法であって、
第１の導電型の基板内に第２の導電型のウェルを形成する第１の工程と、
第２の導電型の前記ウェル内に第１の導電型の拡大ソース近傍領域と、第１の導電型の光電変換領域とを離間して形成する第２の工程と、
前記拡大ソース近傍領域の上にゲート絶縁膜を介して平面形状がリング状で、かつ、その外周端が前記拡大ソース近傍領域の外周端よりも内側に位置するリング状ゲート電極を形成する第３の工程と、
前記リング状ゲート電極の外周部をマスクとして第２の導電型の不純物のイオン注入を行い、前記リング状ゲート電極の外周部の外側の前記ウェルの表面に、第２の導電型の電荷転送チャンネル領域を形成する第４の工程と、
前記イオン注入後に熱処理をして前記リング状ゲート電極の下の一部までに達するように、前記電荷転送チャンネル領域を拡散させると共に、前記電荷転送チャンネル領域として拡散されない前記リング状ゲート電極の中央開口部に対応する位置を含む拡散後の前記拡大ソース近傍領域をソース近傍領域として残す第５の工程と
を含むことを特徴とする固体撮像装置の製造方法。