JP4649910B2

JP4649910B2 - 固体撮像装置

Info

Publication number: JP4649910B2
Application number: JP2004231911A
Authority: JP
Inventors: 和伸桑沢
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-08-09
Filing date: 2004-08-09
Publication date: 2011-03-16
Anticipated expiration: 2024-08-09
Also published as: JP2006049745A

Description

本発明は、固体撮像装置及びその駆動方法に関する。

携帯電話、デジタルカメラ等に搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサ（以下、ＣＣＤセンサという）と、ＣＭＯＳ型のイメージセンサ（以下、ＣＭＯＳセンサという）と、がある。

さらに、近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置（以下、基板変調型センサという）が提案されている（例えば、特許文献１参照）。基板変調型センサの場合、変調トランジスタにおいてリングゲートが用いられている。基板上に２次元マトリックスに配置された複数のセンサセルのそれぞれは、１つのフォトダイオードに対して１つのリングゲートを有している。
特開２００２−１３４７２９号公報

しかし、上述した特許文献１に記載の基板変調型センサの場合、変調の効率を維持するために、変調トランジスタのリングゲートとドレイン間の距離を、ある程度以上保つ必要がある。従って、基板変調型センサにおいて、リングゲートの幅はある程度以上必要となるので、基板変調型センサの微細化が図れないという問題があった。

本発明は、上述した点に鑑みてなされたもので、基板変調型センサにおいて、セルピッチを小さくして、基板変調型センサの微細化を実現できる固体撮像装置を提供することを目的とする。

本発明の固体撮像装置は、入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、変調用ウェルに保持された前記光発生電荷によってチャネルの閾値電圧が制御され、前記光発生電荷に応じた画素信号を出力する複数の変調トランジスタと、前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記変調用ウェルとの間の転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子とを有し、前記複数の変調トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において前記１組の光電変換領域毎に、隣り合う前記略矩形形状の一部において、前記一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられている。
このような構成によれば、基板変調型センサにおいて、セルピッチを小さくして、基板変調型センサの微細化を実現できる固体撮像装置を実現することができる。

本発明の固体撮像装置の駆動方法は、入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、変調用ウェルに保持された前記光発生電荷によってチャネルの閾値電圧が制御され、前記光発生電荷に応じた画素信号を出力する複数の変調トランジスタと、前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記変調用ウェルとの間の転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子とを有し、前記複数の変調トランジスタの各ゲートの形状は、略リング形状であり、前記各ゲートのそれぞれは、前記２次元マトリックスの一方向において前記１組の光電変換領域毎に、隣り合う前記略矩形形状の一部において、前記一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられている固体撮像装置の駆動方法であって、前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた前記ゲートの電圧を制御して、前記変調トランジスタからノイズ成分の読み出しを行う第１の読み出し手順と、前記マトリックスの一方向において、前記１組の光電変換領域の２つの前記蓄積ウェルの一方から前記変調ウェルへ前記光発生電荷を転送させる転送手順と、前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた前記ゲートの電圧を制御して、転送された前記光発生電荷に基づいて前記変調トランジスタから信号成分の読み出しを行う第２の読み出し手順と、を含む。
このような構成によれば、基板変調型センサにおいて、セルピッチを小さくして、基板変調型センサの微細化を実現できる固体撮像装置の駆動方法を実現することができる。

以下、図面を参照して本発明の実施の形態を説明する。
まず、本発明の実施の形態に係わる固体撮像素子装置の構成について説明する。図１は、本実施の形態に係わる固体撮像装置の平面形状を示す平面図である。図２は、図１のＡ−Ａ'線に沿った断面図である。

図１に示すように、本実施の形態の固体撮像装置は、複数のセンサセルが基板平面上に２次元マトリックス状に配置されたセンサセルアレイである。各センサセルは、入射光に応じて発生させた光発生電荷を蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画素信号が得られる。図１において、点線で示した範囲が、単位画素である１つのセンサセルＣである。各センサセルは、光電変換領域であるフォトダイオード形成領域ＰＤを有する。本実施の形態に係る固体撮像装置は、基板変調型センサである。図１では、その中で８つのセンサセルが示されている。その８つセンサセルうち４つのセンサセルが、それぞれフォトダイオード形成領域ＰＤ１〜ＰＤ４（以下、個々のフォトダイオード形成領域をＰＤという）として示してある。各センサセルの構造は同じであるので、以下の説明では、フォトダイオード形成領域ＰＤ１の部分について説明する。なお、本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。

図２に示すように、フォトダイオード形成領域ＰＤに対応して変調トランジスタ形成領域ＴＭが設けられている。なお、図１に示すように、１つの変調トランジスタ形成領域ＴＭに対して２つのフォトダイオード形成領域ＰＤが設けられている。各フォトダイオード形成領域ＰＤから１つの変調トランジスタ形成領域ＴＭへ電荷を転送するための２つの転送トランジスタ形成領域ＴＴが、それぞれのフォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭ間に設けられている。

本実施の形態では、転送トランジスタ形成領域ＴＴに形成される転送トランジスタＴｍが、隣り合う２つの選択ライン毎に駆動されて、各フォトダイオード形成領域ＰＤに蓄積された電荷（光発生電荷）を、変調トランジスタ形成領域ＴＭへ転送する。

図１と図２を用いて、本実施の形態に係る固体撮像装置の構成を、より詳細に説明する。図１に示すように、マトリックス状に配置された複数のフォトダイオード形成領域ＰＤは、それぞれ略矩形形状をしている。そして、２次元マトリックスの１つの方向である縦方向において隣り合う１組のフォトダイオード形成領域ＰＤのそれぞれ一つの角部が切り取られた形状を有する。このとき、隣り合う２つのフォトダイオード形成領域ＰＤにおいて、それぞれの切り取られた形状部分は、隣り合うように配置される。

図３は、その隣り合う２つのフォトダイオード形成領域ＰＤ１、ＰＤ２とリングゲート５（図１ではリングゲート５（１）として示されている）の位置関係を説明するための平面図である。図３に示すように、２次元マトリックスの縦方向において隣り合う１組のフォトダイオード形成領域ＰＤ１，ＰＤ２毎に、隣り合う略矩形形状の一部である角部において、その角部が切り取られて無くなっている部分４ａ，４ｂによって挟まれるような位置に、１つのリングゲート５は設けられている。

言い換えれば、リングゲート５は、基板１を基板表面に対して直交する方向から見たときに、２つのフォトダイオード形成領域ＰＤの略矩形形状の一つの角部が切り取られて無くなっている部分４ａ，４ｂに、その一部５ａ，５ｂが重なるように設けられる。また、リングゲート５は、変調トランジスタ形成領域ＴＭに形成された変調トランジスタＴｍに含まれる。よって、その変調トランジスタＴｍは、２次元マトリックスの一方向において隣り合う１組のフォトダイオード形成領域ＰＤ毎に１つずつ設けられる。

転送トランジスタ形成領域ＴＴは、フォトダイオード形成領域ＰＤと対応する変調トランジスタ形成領域ＴＭの間に設けられている。転送トランジスタ形成領域ＴＴの転送トランジスタＴｒの転送ゲート２２は、前記一つの角部が切り取られた部分の形状と、リングゲート５の外周形状（図１では８角形）とに沿った帯状の形状を有する。そして、転送ゲート２２は、基板１の表面にゲート絶縁膜２１を介して設けられている。

また、図１に示すように、転送トランジスタ形成領域ＴＴに形成される転送トランジスタＴｒは、フォトダイオード形成領域ＰＤ毎に設けられる。１組の転送トランジスタＴｒは、対応する１組のフォトダイオード形成領域ＰＤのそれぞれの蓄積ウェル４と、対応する１つの変調用ウェル６との間のそれぞれの光発生電荷転送経路の電位障壁を変化させ、光発生電荷の転送を制御する転送制御素子として機能する。

従って、２つのセンサセル、すなわち１組のセンサセルに対して、１つのリングゲートが設けられているため、図１に示すように、２つのフォトダイオード形成領域ＰＤ１とＰＤ２で、１つのリングゲート５（１）を共有する。その隣の２つのフォトダイオード形成領域ＰＤ３とＰＤ４で、１つのリングゲート５（２）を共有する。１つのリングゲートを共有する２つのセンサセルを、以下、１組のセンサセルという。よって、リングゲートは、２次元のある方向に、例えば図１において縦方向にｎ行（ｎは整数）のラインがあれば、その方向には、（ｎ／２）個設けられることになる。また、センサセルアレイが、ｎ×ｍのマトリックス状の画素を有する場合（ｍは整数）、リングゲート５の数は、（（ｎ／２）×ｍ）個となる。

フォトダイオード形成領域ＰＤは、２次元マトリックスの縦方向に沿って設けられたソース線Ｓ及びドレイン線Ｄと、横方向に沿って設けられた転送ゲート線ＴＸ（１），ＴＸ（２），ＴＸ（３），・・及びゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・との間に形成されている。より具体的には、各組のセンサセルＣは、ソース線Ｓと、ドレイン線Ｄと、転送ゲート線ＴＸ（１），ＴＸ（２），ＴＸ（３），・・の間に設けられている。一方、複数のゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・は、各組のセンサセルＣの２つのフォトダイオード形成領域ＰＤの間を通るように設けられている。従って、縦方向において、転送ゲート線ＴＸ（１），ＴＸ（２），ＴＸ（３），・・と、ゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・は、交互に配置される。なお、ゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・は、略リング状のゲート５（後述する）の部分では、ゲート５の形状に沿って曲がって形成されている。

図２に示すように、各センサセルは、Ｐ型基板１ａ上に形成される。フォトダイオード形成領域ＰＤのＰ型基板１ａ上には、基板の深い位置にＮ^-のＮ型ウェル２が形成されている。一方、変調トランジスタＴＭ形成領域のＰ型基板１ａ上には、基板の比較的浅い位置にＮ^-のＮ型ウェル３が形成されている。なお、図２及びその説明中、Ｎ，Ｐの添え字の−，＋はその数によって不純物濃度のより薄い部分（添え字−−）からより濃い部分（添え字＋＋）の状態を示している。

フォトダイオード形成領域ＰＤのＮ型ウェル２上には、略フォトダイオード形成領域ＰＤの略全面に渡ってＰ層が形成され、そのＰ層は蓄積ウェル４として機能する。フォトダイオード形成領域ＰＤの基板表面側には略全面に渡って、ピニング層として機能するＮ⁺拡散層８が形成されている。フォトダイオード形成領域ＰＤにおいては、基板１の表面に開口領域が形成され、その開口領域よりも広い領域のＰ型のウェルである蓄積ウェル４が形成されている。

光電変換素子の機能を有するフォトダイオード形成領域ＰＤの下方の基板１上に形成されたＮ型ウェル２とＰ型の蓄積ウェル４との境界領域には空乏領域が形成され、この空乏領域において、フォトダイオード形成領域の光を受ける開口領域を介して入射した光による光発生電荷が生じる。その発生した光発生電荷は蓄積ウェル４に蓄積される。

変調トランジスタ形成領域ＴＭに形成される増幅手段としての変調トランジスタＴｍとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。変調トランジスタ形成領域ＴＭのＮ型ウェル３上には、基板１表面にゲート絶縁膜１０を介して略リング状（図１と図３では８角形）のゲート（以下、リングゲート又は単にゲートともいう）５が形成されている。リングゲート５下の基板表面にはチャネルを構成するＮ⁺拡散層１１が形成される。リングゲート５の開口部分の中央の基板表面にはＮ⁺⁺拡散層が形成されてソース領域（以下、単にソースともいう）１２が形成されている。変調トランジスタ形成領域ＴＭのＮ型ウェル３上には、変調トランジスタを構成するリングゲート５の略外周形状に合わせてＰ層が形成され、そのＰ層が変調用ウェル６として機能する。この変調用ウェル６内には、リングゲート５のリング形状に沿って形成されたリング状の、Ｐ⁺拡散によるフローティングディフュージョン領域であるＰ型の高濃度領域のキャリアポケット７が形成されている
また、リングゲート５の周囲の基板表面にはＮ⁺拡散層が形成されてドレイン領域（以下、単にドレインともいう）１３を構成する。チャネルを構成するＮ⁺拡散層１１はソース領域１２とドレイン領域１３とに接続される。

変調用ウェル６は変調トランジスタＴｍのチャネルの閾値電圧を制御するものである。変調トランジスタＴｍは、変調用ウェル６、リングゲート５、ソース領域１２及びドレイン領域１３によって構成されて、キャリアポケット７に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。

また、図１に示すように、リングゲート５の所定位置には、基板１表面近傍にＮ⁺層のゲートコンタクト領域５ａが形成される。ソース領域１２の所定位置には、基板１表面近傍にＮ⁺層のソースコンタクト領域１２ａが形成される。ドレイン領域１３の所定位置には、基板１表面近傍にＮ⁺層のドレインコンタクト領域１３ａが形成される。

蓄積ウェル４に蓄積された電荷は、次に説明する転送トランジスタ形成領域ＴＴを介して変調用ウェル６に転送されてキャリアポケット７に保持される。変調トランジスタとして機能する変調トランジスタ形成領域ＴＭのソース電位は、変調用ウェル６に転送された電荷の量、即ち、フォトダイオードとして機能するフォトダイオード形成領域ＰＤへの入射光に応じたものとなる。

蓄積ウェル４近傍の基板１表面には、高濃度Ｐ⁺⁺型拡散層によってオーバーフロー電荷を含む不要電荷排出用の拡散領域（以下、ＯＦＤ領域という）１４が形成されている。不要電荷排出手段としてのＯＦＤ領域１４は、蓄積ウェル４に蓄積されずに該蓄積ウェル４からオーバーフローし、かつ、画素信号に寄与しない不要な電荷（以下、不要電荷という）を、基板へ排出するための領域である。ただし、ＯＦＤ領域がない場合であっても、不要電荷は転送手段を介して変調手段へ排出され、読み出し時のリセット動作時に基板へ排出されるので、実際上問題とならない場合が多く、特性の目標により選択をすればよい。

転送トランジスタ形成領域ＴＴについて説明する。１つのセンサセル内のフォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭとの間に、基板表面側において、転送トランジスタ領域ＴＴが形成される。転送トランジスタ領域ＴＴは、基板表面にチャネルが形成されるように、基板表面にゲート絶縁膜２１を介して転送ゲート２２を有する。この転送トランジスタ領域ＴＴのチャネル、すなわち転送経路は、転送ゲート２２の印加電圧によって制御される。

なお、図１に示すように、転送ゲート２２の所定位置には、基板１表面近傍にＮ⁺層のゲートコンタクト領域２２ａが形成される。
また、基板表面には図示しない層間絶縁膜を介して、上述した転送ゲート線ＴＸ（１），ＴＸ（２），ＴＸ（３），・・、ソース線Ｓ等の配線層が形成される。転送ゲート２２、ソースコンタクト領域１２ａ等は、層間絶縁膜に開孔したコンタクトホールによって配線層の各配線に電気的に接続される。各配線は例えばアルミニウム等の金属材料で構成される。

図４は、本実施の形態に係る固体撮像装置のセンサセルの等価回路である。センサセルＣは、フォトダイオード形成領域ＰＤにおいて実現されるフォトダイオードＰｄと、変調トランジスタ形成領域ＴＭにおいて実現される変調トランジスタＴｍと、転送トランジスタ形成領域ＴＴにおいて実現される転送制御素子としてのトランジスタＴｒとからなる。

光電変換を行うフォトダイオードＰｄで発生した電荷（光発生電荷）は、トランジスタＴｒの転送ゲート２２を所定の電圧になるように制御することで、変調トランジスタＴｍのキャリアポケット７に転送される。

変調トランジスタＴｍは、キャリアポケット７に電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット７内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタＴｍの出力電圧ＶＯは、キャリアポケット７内の電荷に応じたもの、即ち、フォトダイオードＰｄへの入射光の明るさに対応したものとなる。

さらに、図４においては、フォトダイオードＰｄの一端に接続された可変抵抗ＯＦＤが示されている。ＯＦＤ領域１４は、与えられる電位に対応してポテンシャルを変化させるために、可変抵抗ＯＦＤにより示されている。

図５は、固体撮像装置の各モードにおけるポテンシャルの状態を示すポテンシャル図である。図５は、上から、蓄積・ノイズ出力モード（Ｍ１）、転送モード（Ｍ２）、及び信号出力モード（Ｍ３）におけるポテンシャルを示す。なお、図５においては、各モードにおけるポテンシャルの関係を正孔のポテンシャルが高くなる向きを正側にとって示す。

図５は、横軸に図２と同様に、図１のＡ−Ａ'線に沿った位置をとり、縦軸にホールを基準にしたポテンシャルをとって、各位置のポテンシャルの関係を示している。図５の左側から右側に向かって、リングゲート５の一端側、ソース領域１２、リングゲート５の他端側、転送トランジスタＴｒの転送ゲート２２、蓄積ウェル４、及びＯＦＤ領域１４の位置の基板内のポテンシャルを示している。

蓄積・ノイズ出力モード（Ｍ１）のときは、転送トランジスタＴｒの転送ゲート２２には、蓄積ウェル４とキャリアポケット７との間に、高い電位障壁が形成されるように電圧が印加される。ＯＦＤ領域１４のポテンシャルは、転送ゲート２２の領域のポテンシャルよりも低い。これは、蓄積ウェル４から溢れた電荷がＯＦＤ領域１４へ排出するようにするためである。すなわち、蓄積手順として、全画素について同時に、転送トランジスタＴｒのゲート電圧によって転送経路の電位障壁を制御して、光電変換素子による光発生電荷を少なくとも転送経路を介してキャリアポケット７には流さないようにしながら蓄積ウェル４に蓄積させる手順が行われる。

このモード（Ｍ１）のときは、後述するように、リセットとノイズ成分の読み出しが行われる。すなわち、ノイズ成分変調手順として、転送トランジスタＴｒのゲート電圧によって転送経路の電位障壁を制御して光発生電荷をキャリアポケット７に流さない状態でキャリアポケット７の雑音成分を読み出す手順が行われる。

ライン毎に行われる転送モード（Ｍ２）のときは、転送トランジスタＴｒの転送ゲート２２には、蓄積ウェル４と変調用ウェル６との間に、電位障壁が形成されないように所定の低い電圧が印加される。このとき、蓄積ウェル４よりも変調用ウェル６のポテンシャルは低いので、蓄積ウェル４に蓄積された電荷は、変調用ウェル６へ流れ込む。すなわち、ライン毎の転送手順として、転送トランジスタＴｒのゲート電圧によって転送経路の電位障壁を制御して、蓄積ウェル４に蓄積された光発生電荷をキャリアポケット７に転送させる手順が行われる。

信号出力モード（Ｍ３）のときは、転送トランジスタＴｒの転送ゲート２２には、蓄積ウェル４と変調用ウェル６との間に、高い電位障壁が形成されるように電圧が印加される。これにより、変調用ウェル６へ流れ込んだ電荷は、変調用ウェル６に保持される。さらに、この状態で、後述するように、信号成分の読み出しが行われる。すなわち、信号成分変調手順として、転送トランジスタＴｒのゲート電圧によって転送経路の電位障壁を制御して光発生電荷を変調用ウェル６に保持させた状態でキャリアポケット７から光発生電荷に応じた画素信号を出力させる手順が行われる。

次に、以上の構成に係る固体撮像装置の駆動方法を、図６と図７を用いて動作シーケンスに従って説明する。
図６は、本実施の形態の固体撮像装置の駆動シーケンスを示すタイミングチャートである。図６に示すように、１フレーム期間Ｆにおいて、ｎ行の２次元マトリックスからなるセンサセルアレイから、第１行Ｌ１から第ｎ行Ｌｎまで行順次で画素信号が読み出される。図６は、ｎが偶数の場合に、図１のフォトダイオード形成領域ＰＤ１のある第１の行から最終の第ｎ行までの読み出し期間、すなわち水平ブランキング期間（Ｈ）が時間的に順次ずれて発生していることを示している。

図７は、水平ブランキング期間（Ｈ）を説明するためのタイミングチャートである。水平ブランキング期間（Ｈ）は、選択ライン毎に発生する。図７は、水平ブランキング期間（Ｈ）における、トランジスタＴｒの転送ゲート２２と、変調トランジスタＴｍのゲート５、ソース１２及びドレイン１３に印加される電圧波形を示す。

図１に示す転送ゲート線ＴＸ（１）は、第１行目の各セルの転送トランジスタＴｒの転送ゲート２２にのみ接続されている。転送ゲートＴＸ（２）は、第２行目と第３行目の各セルの転送トランジスタＴｒの転送ゲート２２に接続されている。同様に、転送ゲートＴＸ（ｋ）は、第（２ｋ−２）行目と第（２ｋ−１）行目の各セルの転送トランジスタＴｒの転送ゲート２２に接続されている。なお、ｋは、ｎより小さな整数である。最終のｎ行目の転送ゲート線ＴＸ（（ｎ／２）＋１）は、第ｎ行目の各セルの転送トランジスタＴｒの転送ゲート２２にのみ接続されている。

また、ゲート線Ｇ（１）は、第１行目と第２行目の各セルの変調トランジスタＴｍのリングゲート５に接続されている。ゲートＧ（２）は、第３行目と第４行目の各セルの変調トランジスタＴｍのリングゲート５に接続されている。同様に、ゲートＧ（ｋ）は、第（２ｋ）行目と第（２ｋ＋１）行目の各セルの変調トランジスタＴｍのリングゲート５に接続されている。

まず、１行目のラインの画素信号を読み出す場合、まず、リセット動作として、ゲート線Ｇ（１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、１行目の各変調トランジスタＴｍのキャリアポケット７内の全ての電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（１）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。

次に、１行目の画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、１行目の各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（１）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。

次に、フォトダイオード形成領域ＰＤの蓄積ウェル４に蓄積された電荷をキャリアポケット７に転送する転送動作として、転送ゲート線ＴＸ（１）及びドレイン線Ｄの各電圧を制御して、１行目の各蓄積ウェル４に蓄積された電荷を、対応するキャリアポケット７に転送する。具体的には、この転送動作時、転送ゲート線ＴＸ（１）は１．５Ｖから０Ｖになり、ドレイン線Ｄは３．３Ｖから１．０Ｖになり、ソース線Ｓは１．０Ｖである。

そして、１行目の画素信号の信号成分読み出し動作として、ゲート線Ｇ（１）とソース線Ｓの各電圧を制御して、１行目の各変調トランジスタＴｍのキャリアポケット７に保持されている電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（１）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。
このようにして、第１行目の画素信号の読み出しが行われる。

次に、第２行目以下のラインの画素信号の読み出し動作について説明する。第２行目と第３行目の２つのラインは、２つのゲート線Ｇ（１）、Ｇ（２）の間に位置し、２つのラインの真中に転送ゲート線ＴＸ（２）が位置している。

転送ゲート線ＴＸ（２）は、第２行目の各フォトダイオード形成領域ＰＤの電荷を、対応する変調トランジスタＴｍのキャリアポケット７へ転送するために用いられるだけでなく、第３行目の各フォトダイオード形成領域ＰＤの電荷を、対応する変調トランジスタＴｍのキャリアポケット７へ転送するためにも用いられる。

また、ゲート線Ｇ（１）は、第２行目の各フォトダイオード形成領域ＰＤからの電荷に応じた画素信号を出力するために用いられる。ゲート線Ｇ（２）は、第３行目のラインの各フォトダイオード形成領域ＰＤからの電荷に応じた画素信号を出力するために用いられる。

よって、まず、第２行目の各フォトダイオード形成領域ＰＤの光電発生電荷を読み出す場合のリセット動作として、ゲート線Ｇ（１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、２行目の各変調トランジスタＴｍのキャリアポケット７内の全ての電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（１）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。

次に、第２行目のラインの画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、２行目の各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（１）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。

さらに、次に、第３行目のラインのフォトダイオード形成領域ＰＤの光電発生電荷を読み出す場合のリセット動作として、ゲート線Ｇ（２）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、３行目の各変調トランジスタＴｍのキャリアポケット７の電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（２）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。

次に、第３行目のラインの画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（２）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、３行目の各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（２）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。

続いて、フォトダイオード形成領域ＰＤの蓄積ウェル４に蓄積された電荷をキャリアポケット７に転送する転送動作として、転送ゲート線ＴＸ（２）及びドレイン線Ｄの各電圧を制御して、第２行目と第３行目の各蓄積ウェル４に蓄積された電荷をそれぞれ対応するキャリアポケット７に転送する。具体的には、この転送動作時、転送ゲート線ＴＸ（２）は１．５Ｖから０Ｖになり、ドレイン線Ｄは３．３Ｖから１．０Ｖになり、ソース線Ｓは１．０Ｖである。

そして、初めに、第２行目のラインの画素信号の信号成分読み出し動作として、ゲート線Ｇ（１）とソース線Ｓの各電圧を制御して、２行目の各変調トランジスタＴｍのキャリアポケット７に保持されている電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（１）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。

続いて、同様に、第３行目のラインの画素信号の信号成分読み出し動作として、ゲート線Ｇ（２）とソース線Ｓの各電圧を制御して、３行目の各変調トランジスタＴｍのキャリアポケット７に保持されている電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（２）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。

以下、第４行目と第５行目の２つのラインについても、上述した第２行目と第３行目の来と同様に、リセット、ノイズ成分読み出し、及び信号成分読み出しが行われる。以下、最終行である第（ｎ−１）行目まで同様にして信号成分の読み出し等が行われる。

最終の第ｎ行目のラインの画素信号を読み出す場合、まず、リセット動作として、ゲート線Ｇ（（ｎ／２）−１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、ｎ行目の各変調トランジスタＴｍのキャリアポケット７内の全ての電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（（ｎ／２）−１）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。

次に、ｎ行目の画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（（ｎ／２）−１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、ｎ行目の各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（（ｎ／２）−１）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。

次に、フォトダイオード形成領域ＰＤの蓄積ウェル４に蓄積された電荷をキャリアポケット７に転送する転送動作として、転送ゲート線ＴＸ（（ｎ／２）＋１）及びドレイン線Ｄの各電圧を制御して、ｎ行目の各蓄積ウェル４に蓄積された電荷を、対応するキャリアポケット７に転送する。具体的には、この転送動作時、転送ゲート線ＴＸ（（ｎ／２）＋１）は１．５Ｖから０Ｖになり、ドレイン線Ｄは３．３Ｖから１．０Ｖになり、ソース線Ｓは１．０Ｖである。

そして、ｎ行目の画素信号の信号成分読み出し動作として、ゲート線Ｇ（（ｎ／２）−１）とソース線Ｓの各電圧を制御して、ｎ行目の各変調トランジスタＴｍのキャリアポケット７に保持されている電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（（ｎ／２）−１）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。
このようにして、第ｎ行目の画素信号の読み出しが行われる。

以上のように、マトリックスの一方向において隣り合う１組のフォトダイオード形成領域ＰＤに対応して設けられたリングゲート５の電圧を制御して、変調トランジスタＴｍからノイズ成分と、転送された光発生電荷に基づく信号成分の読み出しが行われる。また、転送ゲート２２の電圧を制御して、マトリックスの一方向において隣り合う２つのフォトダイオード形成領域ＰＤの２つの蓄積ウェル４の一方から変調ウェル６へ光発生電荷を転送させる。

このように、本実施の形態の固体撮像装置によれば、２つのフォトダイオード形成領域ＰＤに対して、１つのリングゲートを設けるようにしたので、基板変調型センサにおいて、セルピッチの微細化を実現できる。

本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本発明の実施の形態に係わる固体撮像装置の平面形状を示す平面図。図１のＡ−Ａ'線に沿った断面図。本発明の実施の形態に係るリングゲートの位置関係を説明するための平面図。本発明の実施の形態に係る固体撮像装置のセンサセルの等価回路。本発明の実施の形態に係わる固体撮像装置の各モードにおけるポテンシャル図。本発明の実施の形態の駆動シーケンスを示すタイミングチャート。本発明の実施の形態の水平ブランキング期間のタイミングチャート。

符号の説明

１基板、１ａＰ型基板、２Ｎ型ウェル、４蓄積ウェル、５リングゲート、６変調用ウェル、７キャリアポケット、２２転送ゲート

Claims

センサセルが２次元マトリックス状に複数配列された固体撮像装置であって、
前記複数の各々のセンサセルは、
蓄積拡散層を有する光電変換領域と、
変調用拡散層を有する変調トランジスタと、
前記蓄積拡散層と前記変調用拡散層との間の光発生電荷の転送を制御する転送制御素子とを含み、
前記複数のセンサセルの第１のセンサセルと、第２のセンサセルと第３のセンサセルは第１の方向に順に配置し、前記第２のセンサセルは前記第１のセンサセルと前記第３のセンサセルとの間に配置され、
前記第１のセンサセルの変調トランジスタと前記第２のセンサセルの変調トランジスタは共通であり、
前記第１のセンサセルの転送制御素子は第１の転送信号線に接続されて第１の転送信号によって制御され、
前記第２のセンサセルの転送制御素子と前記第３のセンサセルの転送制御素子は第２の転送信号線に接続されて第２の転送信号によって制御されることを特徴とする固体撮像装置。
前記共通である変調トランジスタのゲートに接続され前記第１の方向と直交する第２の方向に配置される第１の信号線と、
前記第２の方向に配置され前記第１の転送信号を供給する前記第１の転送信号線と、
前記第２の方向に配置され前記第２の転送信号を供給する前記第２の転送信号線とを含み、
前記第１の転送信号線と前記第１の信号線との間に前記第１のセンサセルが配置され、
前記第１の信号線と前記第２の転送信号線との間に前記第２のセンサセルが配置されることを特徴とする請求項１に記載の固体撮像装置。
前記共通である変調トランジスタのソースに接続され前記第１の方向に配置される第２の信号線と、
前記第１のセンサセルの転送制御素子と前記第１の転送信号を接続する第１の接続部と、
前記第２のセンサセルの転送制御素子と前記第２の転送信号を接続する第２の接続部と、
前記共通である変調トランジスタのソースと前記第２の信号線を接続する第３の接続部と、
前記共通である変調トランジスタのゲートと前記第１の信号線を接続する第４の接続部とを含み、
前記第１の接続部と前記第２の接続部と前記第３の接続部及び前記第４の接続部は略一列に配置されることを特徴とする請求項２に記載の固体撮像装置。
前記第１のセンサセルの光電変換領域と前記第２のセンサセルの光電変換領域との間に配置され、前記蓄積拡散層の不要電荷を排出し前記第１のセンサセルと前記第２のセンサセルに共通である拡散領域を含むことを特徴とする請求項３に記載の固体撮像装置。