JP2006261532A - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2006261532A JP2006261532A JP2005079330A JP2005079330A JP2006261532A JP 2006261532 A JP2006261532 A JP 2006261532A JP 2005079330 A JP2005079330 A JP 2005079330A JP 2005079330 A JP2005079330 A JP 2005079330A JP 2006261532 A JP2006261532 A JP 2006261532A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- region
- charge
- floating diffusion
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】固体撮像装置において、一括電子シャッター機能と、CDS機能の両方を実現し、かつ転送能力を高くする。
【解決手段】本発明の固体撮像装置は、入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェル4と、電荷をキャリアポケット7へ転送するための転送手段と、キャリアポケット7に転送された電荷に基づいて増幅された画素信号を出力するための変調トランジスタTsと、を備えた単位画素を、複数配列して構成される。転送手段は、電荷保持領域24と、第1の転送ゲート22Aと、第2の転送ゲート22Bを有する。転送ゲート22Bは、電荷を転送するときに、電荷保持領域24とキャリアポケット7の間のポテンシャルを、電荷保持領域24のポテンシャルとキャリアポケット7のポテンシャルの間のポテンシャルにする。
【選択図】図3
【解決手段】本発明の固体撮像装置は、入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェル4と、電荷をキャリアポケット7へ転送するための転送手段と、キャリアポケット7に転送された電荷に基づいて増幅された画素信号を出力するための変調トランジスタTsと、を備えた単位画素を、複数配列して構成される。転送手段は、電荷保持領域24と、第1の転送ゲート22Aと、第2の転送ゲート22Bを有する。転送ゲート22Bは、電荷を転送するときに、電荷保持領域24とキャリアポケット7の間のポテンシャルを、電荷保持領域24のポテンシャルとキャリアポケット7のポテンシャルの間のポテンシャルにする。
【選択図】図3
Description
本発明は、固体撮像装置及びその駆動方法に関する。
携帯電話、デジタルカメラ等に搭載される固体撮像装置として、CCD(電荷結合素子)型のイメージセンサ(以下、CCDセンサという)と、CMOS型のイメージセンサ(以下、CMOSセンサという)と、がある。
さらに、近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のMOS型固体撮像装置(以下、基板変調型センサという)が提案されている。基板変調型センサについては、例えば、特許文献1に開示されている。
CCDセンサは、駆動電圧が高いため、消費電力が大きいが、ノイズ除去のための相関二重サンプリング(CDS)機能と、高速に動く被写体の像に歪みがないように撮像するためのいわゆる一括電子シャッター機能とを実現している。この一括電子シャッター機能は、2次元的に配列された多数の受光素子について、同時に光発生電荷を蓄積することによって、被写体の像の歪みをなくすものである。よって、CCDセンサは、一般に、画質に優れているという利点がある。
一方、CMOSセンサの中でも、4トランジスタ構成のCMOS−APS(Active Pixel Sensor)タイプのものは、一括電子シャッター機能は実現できていないが、CDS機能を実現している。また、CMOSセンサは、一般に、駆動電圧が低いため、消費電力が少なく、プロセスコストが低いという利点がある。一般的なCMOS−APSタイプのセンサにおいて、一括電子シャッターができないのは、読み出しライン毎に、電荷保持領域であるフローティングディフュージョンをリセットし、まずノイズ成分を読み出し、その後信号成分を読み出すというCDS機能を実現するために動作させているからである。
具体的には、CMOS−APSタイプのセンサにおいて、CDS機能実現のために、電荷の転送用のトランジスタが画素信号を読み出す選択ライン毎に順次リセットされてノイズ成分が読み出され、その後信号成分が読み出される。信号成分の読み出しは、選択ライン毎に順次リセットされながら行われていく。よって、高速の被写体を撮像したときに、初めのラインと最後の読み出しラインの間では、読み出しタイミングが徐々にずれていくので、得られる被写体の像に歪みが生じる。
なお、CMOS−APSタイプのセンサにおいて一括電子シャッター機能を実現することも可能であるが、一括電子シャッター機能のために上述した転送用のトランジスタが使用されてしまう。よって、CMOS−APSタイプのセンサにおいて一括電子シャッター機能を実現すると、CDS機能は実現できず、画質が低下するという問題が生じてしまう。
また、上述した特許文献1に開示の基板変調型センサでは、まず信号成分が読み出され、リセット後、ノイズ成分が読み出され、その2つの信号成分の差をとることによって、その差が画素信号として出力される。
基板変調型センサの場合、読み出された信号成分には、前回リセットされた後に残ったノイズ成分を含み、読み出されるノイズ成分は、リセットされた後に残されたノイズ成分である。信号成分に含まれる前回リセットされた後に残ったノイズ成分の量と、今回リセットされた後に残されたノイズ成分の量が同じである保証はない。すなわち、出力される画素信号には、前回のノイズ成分が含まれるのであって、そのときのノイズ成分が含まれるわけではない。よって、基板変調型センサの場合、信号成分とノイズ成分が相関しておらず、ノイズ除去が正確にされないという欠点がある。これは、画質低下に繋がるものである。
また、基板変調型センサにおいても、一括電子シャッターを実現する技術が提案されている(例えば、特許文献2参照)。その提案に係る技術の場合、全画素一括リセットして、その後画素信号の読み出しが、ライン毎に順次行われる。
さらに、CMOS−APSタイプのセンサにおいて、一括電子シャッターを実現する方法として、転送ゲートの下に電荷保持領域を設けた固体撮像装置が提案されている(特許文献3参照)。
特開2002−134729号公報
特開2004−87963号公報
特開2002−368201号公報
しかし、上述した特許文献2に記載の技術の場合、画素信号の読み出しにおいて、信号成分が先に読み出され、リセット後ノイズ成分の読み出しが行われるので、信号成分とノイズ成分が相関しておらず、ノイズ除去が正確にされないという問題は依然として残る。
また、上述した特許文献3に記載の提案の場合、電荷保持領域と、フローティングディフュージョン領域と、これらの間の転送経路領域を介した電荷転送は、これらの領域のポテンシャルプロファイルのみを利用しているため、ゲート電圧を高くしなければならず、消費電力の面で好ましくなかった。また、このようなポテンシャルプロファイルを有するCMOS−APSタイプのセンサを製造することは容易ではない。
本発明は、上述した点に鑑みてなされたもので、消費電力を低くして、容易に製造でき、CDS機能を実現しながら、一括電子シャッター機能も実現でき、さらに、電荷の転送能力の高い固体撮像装置を提供することを目的とする。
本発明の固体撮像装置は、入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェルと、基板に形成され、前記電荷をフローティングディフュージョン領域へ転送するための転送手段と、前記フローティングディフュージョン領域に転送された前記電荷に基づいて増幅された画素信号を出力するための増幅手段と、を備えた単位画素を、複数配列して構成される固体撮像装置であって、前記転送手段は、前記基板の表面に第1の絶縁膜を介して設けられた第1の転送ゲートと、前記基板内であって前記第1の転送ゲートの下に前記電荷を保持する電荷保持領域とを有する転送制御素子と、前記基板の表面に第2の絶縁膜を介して設けられ、前記電荷保持領域から前記フローティングディフュージョン領域へ前記電荷を転送するときに、前記電荷保持領域と前記フローティングディフュージョン領域の間のポテンシャルを、前記電荷保持領域のポテンシャルと前記フローティングディフュージョン領域のポテンシャルの間のポテンシャルにする第2の転送ゲートとを有する。
このような構成によれば、消費電力を低くして、容易に製造でき、CDS機能を実現しながら、一括電子シャッター機能も実現でき、さらに、電荷の転送能力の高い固体撮像装置を実現することができる。
このような構成によれば、消費電力を低くして、容易に製造でき、CDS機能を実現しながら、一括電子シャッター機能も実現でき、さらに、電荷の転送能力の高い固体撮像装置を実現することができる。
また、本発明の固体撮像装置において、前記基板と前記第1の絶縁膜との間に前記電荷保持領域を構成する第1の不純物拡散層とは反対の導電型の第2の不純物拡散層が設けられ、前記電荷保持領域は、前記第2の不純物拡散層の下に埋め込まれていることが望ましい。
このような構成によれば、暗電流の発生を抑えることができる。
このような構成によれば、暗電流の発生を抑えることができる。
また、本発明の固体撮像装置において、前記増幅手段は、前記フローティングディフュージョン領域に保持された前記電荷によって変調増幅素子の閾値電圧が制御され、前記電荷に応じた前記画素信号を出力する変調トランジスタを含むことが望ましい。
このような構成によれば、基板変調型センサにおいて、消費電力を低くして、容易に製造でき、CDS機能を実現しながら、一括電子シャッター機能も実現でき、さらに、電荷の転送能力の高い固体撮像装置を実現することができる。
このような構成によれば、基板変調型センサにおいて、消費電力を低くして、容易に製造でき、CDS機能を実現しながら、一括電子シャッター機能も実現でき、さらに、電荷の転送能力の高い固体撮像装置を実現することができる。
本発明の固体撮像装置の駆動方法は、入射した光に応じて光電変換素子が発生した電荷を蓄積する蓄積ウェルと、前記電荷が転送されるフローティングディフュージョン領域と、該フローティングディフュージョン領域に転送された前記電荷に基づいて増幅された画素信号を出力するための増幅手段と、前記蓄積ウェルと前記フローティングディフュージョン領域との間の転送経路の電位障壁を制御し、かつ前記電荷を保持する電荷保持領域を有する転送手段と、を含む単位画素を、複数配列して構成された固体撮像装置の駆動方法であって、前記全画素について同時に、前記転送手段によって前記転送経路の電位障壁を制御して、前記光電変換素子による前記電荷を少なくとも前記転送経路を介して前記電荷保持領域には流さないようにしながら前記蓄積ウェルに蓄積させる蓄積手順と、前記全画素について同時に、前記転送手段の第1の転送ゲートによって前記転送経路の電位障壁を制御して、前記蓄積ウェルに蓄積された前記電荷を前記電荷保持領域に転送させる第1の転送手順と、前記転送手段によって前記転送経路の電位障壁を制御して前記電荷を前記フローティングディフュージョン領域に流さない状態で前記フローティングディフュージョン領域の雑音成分を読み出すノイズ成分変調手順と、前記転送手段の前記第1の転送ゲートと、前記第1の転送ゲートと前記フローティングディフュージョン領域の間に設けられた第2の転送ゲートとによって前記転送経路の電位障壁を制御し、前記電荷保持領域と前記フローティングディフュージョン領域の間のポテンシャルを、前記電荷保持領域のポテンシャルと前記フローティングディフュージョン領域のポテンシャルの間のポテンシャルになるようにして、前記電荷保持領域に蓄積された前記電荷を前記フローティングディフュージョン領域に転送させる第2の転送手順と、前記転送手段によって前記転送経路の電位障壁を制御して前記電荷を前記フローティングディフュージョン領域に保持させた状態で前記電荷に応じた画素信号を出力させる信号成分変調手順と、を含む。
このような構成によれば、消費電力を低くして、容易に製造でき、CDS機能を実現しながら、一括電子シャッター機能も実現でき、さらに、電荷の転送能力の高い固体撮像装置の駆動方法を実現することができる。
このような構成によれば、消費電力を低くして、容易に製造でき、CDS機能を実現しながら、一括電子シャッター機能も実現でき、さらに、電荷の転送能力の高い固体撮像装置の駆動方法を実現することができる。
また、本発明の固体撮像装置の駆動方法において、前記信号成分変調手順後に、前記フローティングディフュージョン領域内の前記電荷を排出するためのリセット手順を有することが望ましい。
このような構成によれば、非選択ラインのキャリアポケット7に残存する電荷による影響を排除することができる。
このような構成によれば、非選択ラインのキャリアポケット7に残存する電荷による影響を排除することができる。
また、本発明の固体撮像装置の駆動方法において、前記蓄積手順と、前記第1の転送手順との間に、前記電荷保持領域内の前記電荷を排出するためのリセット手順を有することが望ましい。
このような構成によれば、電荷保持領域を完全空乏化状態にし、蓄積ウェルからの電荷のみを蓄積して、転送することができる。
このような構成によれば、電荷保持領域を完全空乏化状態にし、蓄積ウェルからの電荷のみを蓄積して、転送することができる。
以下、図面を参照して本発明の実施の形態を説明する。
(第1の実施の形態)
まず、本発明の第1の実施の形態に係わる固体撮像装置の構成について説明する。図1は、本発明の第1の実施の形態に係わる固体撮像素子装置の平面形状を示す平面図である。図2は、図1のA−A'線に沿った断面図である。ただし、配線及びその上層構造の断面は図示せず。
(第1の実施の形態)
まず、本発明の第1の実施の形態に係わる固体撮像装置の構成について説明する。図1は、本発明の第1の実施の形態に係わる固体撮像素子装置の平面形状を示す平面図である。図2は、図1のA−A'線に沿った断面図である。ただし、配線及びその上層構造の断面は図示せず。
図1に示すように、本実施の形態の固体撮像装置は、複数のセンサセルが基板平面上に2次元マトリックス状に配置されたセンサセルアレイである。各センサセルは、入射光に応じて発生させた光発生電荷を蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで1画面の画素信号が得られる。図1において、点線で示した範囲が、単位画素である1つのセンサセルCである。各センサセルは、フォトダイオード形成領域PDを有する。本実施の形態に係る固体撮像装置は、基板変調型センサである。図1では、その中で4つのセンサセルが示されている。4つのセンサセルが、それぞれフォトダイオード形成領域PDa、PDb、PDc、PDd(以下、個々のフォトダイオード形成領域をPDという)を有している。各センサセルの構造は同じであるので、以下の説明では、フォトダイオード形成領域PDaの部分について説明する。なお、本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。
図2に示すように、フォトダイオード形成領域PDに対応して変調トランジスタ形成領域TMが設けられている。フォトダイオード形成領域PDから変調トランジスタ形成領域TMへ電荷を転送するための転送トランジスタ形成領域TTが、フォトダイオード形成領域PDと変調トランジスタ形成領域TM間に設けられている。
本実施の形態では、転送トランジスタTrを構成する転送トランジスタ形成領域TTは、電荷を一時保持するための電荷保持領域としてのキャリアポケット領域TCPを有し、さらに、転送能力を高くするための転送領域TCを有する。この転送トランジスタ形成領域TTに形成されるトランジスタ等が転送手段を構成する。本実施の形態では、全画素一括して、すなわち全センサセルについて同時に、各フォトダイオード形成領域PDに蓄積された電荷(光発生電荷)を、各センサセルのキャリアポケット領域TCPに転送して一旦保持し、選択ライン毎にキャリアポケット領域TCPから変調トランジスタ形成領域TMへ転送する。
図1と図2を用いて、本実施の形態に係る固体撮像装置の構成を、より詳細に説明する。図1に示すように、フォトダイオード形成領域PDは、略矩形をしている。フォトダイオード形成領域PDは、2次元マトリックスの縦方向に沿って設けられたソース線S及びドレイン線Dと、横方向に沿って設けられた2本の転送ゲート線TX1,TX2及びゲート線Gとの間に、より具体的には、ソース線S及びドレイン線Dと転送ゲート線TX1とTX2とによって囲まれた領域に形成されている。転送ゲート線TX1とゲート線Gは、横方向に直線状に設けられるが、転送ゲート線TX2は、略リング状のゲート5(後述する)の部分では、ゲート5の形状に沿って曲がって形成されている。
図2に示すように、センサセルは、P型基板1a上に形成される。フォトダイオード形成領域PDのP型基板1a上には、基板の深い位置にN-のN型ウェル2が形成されている。一方、変調トランジスタTM形成領域のP型基板1a上には、基板の比較的浅い位置にN-のN型ウェル3が形成されている。なお、図2及びその説明中、N,Pの添え字の−,+はその数によって不純物濃度のより薄い部分(添え字−−)からより濃い部分(添え字++)の状態を示している。
フォトダイオード形成領域PDのN型ウェル2上には、略フォトダイオード形成領域PDの略全面に渡ってP層が形成され、そのP層は蓄積ウェル4として機能する。フォトダイオード形成領域PDの基板表面側には略全面に渡って、ピニング層として機能するN+拡散層8が形成されている。フォトダイオード形成領域PDにおいては、基板1の表面に開口領域が形成され、その開口領域よりも広い領域のP型のウェルである蓄積ウェル4が形成されている。
光電変換素子の機能を有するフォトダイオード形成領域PDの下方の基板1上に形成されたN型ウェル2とP型の蓄積ウェル4との境界領域には空乏領域が形成され、この空乏領域において、フォトダイオード形成領域の光を受ける開口領域を介して入射した光による光発生電荷が生じる。その発生した光発生電荷は蓄積ウェル4に蓄積される。
変調トランジスタ形成領域TMに形成される増幅手段としての変調トランジスタTmとしては、例えば、NチャネルディプレッションMOSトランジスタが用いられる。変調トランジスタ形成領域TMのN型ウェル3上には、基板1の表面にゲート絶縁膜10を介して略リング状(図1では8角形)のゲート(以下、リングゲート又は単にゲートともいう)5が形成されている。リングゲート5下の基板1の表面にはチャネルを構成するN+拡散層11が形成される。リングゲート5の開口部分の中央の基板表面にはN++拡散層が形成されてソース領域(以下、単にソースともいう)12が形成されている。変調トランジスタ形成領域TMのN型ウェル3上には、変調トランジスタを構成するリングゲート5の略外周形状に合わせてP層が形成され、そのP層が変調用ウェル6として機能する。この変調用ウェル6内には、リングゲート5のリング形状に沿って形成されたリング状の、P+拡散によるフローティングディフュージョン領域であるP型の高濃度領域のキャリアポケット7が形成されている
また、リングゲート5の周囲の基板表面にはN+拡散層が形成されてドレイン領域(以下、単にドレインともいう)13を構成する。チャネルを構成するN+拡散層11はソース領域12とドレイン領域13とに接続される。
また、リングゲート5の周囲の基板表面にはN+拡散層が形成されてドレイン領域(以下、単にドレインともいう)13を構成する。チャネルを構成するN+拡散層11はソース領域12とドレイン領域13とに接続される。
変調用ウェル6は変調トランジスタTmのチャネルの閾値電圧を制御するものである。変調トランジスタTmは、変調用ウェル6、リングゲート5、ソース領域12及びドレイン領域13によって構成されて、キャリアポケット7に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。
また、図1に示すように、リングゲート5の所定位置には、基板1表面近傍にN+層のゲートコンタクト領域5aが形成される。ソース領域12の所定位置には、基板1表面近傍にN+層のソースコンタクト領域12aが形成される。ドレイン領域13の所定位置には、基板1表面近傍にN+層のドレインコンタクト領域13aが形成される。
蓄積ウェル4に蓄積された電荷は、次に説明する転送トランジスタ形成領域TTを介して変調用ウェル6に転送されてキャリアポケット7に保持される。変調トランジスタとして機能する変調トランジスタ形成領域TMのソース電位は、変調用ウェル6に転送された電荷の量、即ち、フォトダイオードとして機能するフォトダイオード形成領域PDへの入射光に応じたものとなる。
蓄積ウェル4近傍の基板1表面には、高濃度P++型拡散層によってオーバーフロー電荷を含む不要電荷排出用の拡散領域(以下、OFD領域という)14が形成されている。蓄積ウェルの不要な過剰電荷を排出する排出手段としてのOFD領域14は、蓄積ウェル4に蓄積されずに該蓄積ウェル4からオーバーフローし、かつ、画素信号に寄与しない不要な電荷(以下、不要電荷という)を、基板へ排出するための領域である。
転送トランジスタ形成領域TTについて説明する。転送トランジスタTrを構成する転送トランジスタ形成領域TTは、図2に示すように、転送蓄積領域TAと転送領域TCを有する。転送蓄積領域TAは、電荷を一時保持するためのキャリアポケット領域TCPを基板内に含む。
具体的には、1つのセンサセル内のフォトダイオード形成領域PDと変調トランジスタ形成領域TMとの間に、基板表面側において、転送トランジスタ領域TTが形成される。転送トランジスタ領域TTの転送蓄積領域TAは、基板表面にチャネルが形成されるように、基板表面にゲート絶縁膜21を介して転送ゲート22Aを有する。この転送トランジスタ領域TTのチャネル、すなわち転送経路は、転送ゲート22Aへの印加電圧によって制御される。
転送ゲート22Aの下には、キャリアポケット領域TCPが設けられる。キャリアポケット領域TCPは、変調トランジスタ形成領域TMのN型ウェル3上に、P層が形成され、そのP層は、転送用蓄積ウェルとして機能する。この転送用蓄積ウェルは、P+拡散による転送用キャリアポケット24である。基板表面に対して直交する方向から見たときに、図1の転送ゲート22Aの内側に、キャリアポケット24(図1では図示せず)が形成されている。
また、転送ゲート22Aは、基板の表面側において形成され、基板を、基板の表面に対して直交する方向からみたときに一部が蓄積ウェル4の上を覆うように、表面にゲート絶縁膜21を介して設けられている。
また、転送ゲート22Aのゲート絶縁層21に接する基板表面には、キャリアポケット24とは反対の導電型である、N型の不純物拡散層から構成される埋込層25が形成されている。埋込層25は、ゲート絶縁層21の下に形成されている。埋込層25は、基板1を、基板1の表面に対して直交する方向からみたときに、転送ゲート22Aの一部と重なるように形成されている。P型のキャリアポケット24の上面の全領域が、埋込層25によって覆われて、キャリアポケット24がゲート絶縁層21に接していない。この埋込層25は、いわゆるピニング層としての機能を有し、暗電流の発生を抑制する。この転送ゲート22A及びキャリアポケット24を含む転送蓄積領域TAが、蓄積ウェル4からの電荷を一旦蓄積した後に、変調用ウェル6に転送する制御を行う転送制御素子を構成する。
さらに、転送蓄積領域TAと変調トランジスタ形成領域TMの間に転送ゲート22Bが、設けられている。
転送ゲート22Bは、基板1の表面側において形成され、基板1を、基板1の表面に対して直交する方向からみたときに、転送ゲート22A側の辺は、転送ゲート22Aの形状に沿った形状を有し、リングゲート5側の辺は、リングゲート5の形状に沿った形状を有している。この転送ゲート22Bにより、転送ゲート22A下のキャリアポケット24と変調トランジスタ下のキャリアポケット7間にできる転送経路26の電位障壁を、キャリアの転送時に下げるように制御できるようになる。
転送ゲート22Bは、基板1の表面側において形成され、基板1を、基板1の表面に対して直交する方向からみたときに、転送ゲート22A側の辺は、転送ゲート22Aの形状に沿った形状を有し、リングゲート5側の辺は、リングゲート5の形状に沿った形状を有している。この転送ゲート22Bにより、転送ゲート22A下のキャリアポケット24と変調トランジスタ下のキャリアポケット7間にできる転送経路26の電位障壁を、キャリアの転送時に下げるように制御できるようになる。
図1に示すように、転送トランジスタ領域TTの転送ゲート22Aは、矩形のフォトダイオード形成領域PDの一辺に沿った略矩形形状を有する。なお、本実施の形態では、図1に示すように、フォトダイオード形成領域PDの1つの角の近傍にリングゲート5が設けられており、さらに転送ゲート22Bも設けられているので、転送トランジスタ領域TTの転送ゲート22Aの、リングゲート5側の部分は、一部がリングゲート5の形状に沿って切り取られた形状となっている。
さらに、図1に示すように、転送ゲート22Aの所定位置には、基板1表面近傍にN+層のゲートコンタクト領域22Aaが形成される。同様に、転送ゲート22Bの所定位置には、基板1表面近傍にN+層のゲートコンタクト領域22Baが形成される。
なお、基板表面には図示しない層間絶縁膜を介して、上述した転送ゲート線TX1、TX2、ソース線S等の配線層が形成される。ゲートコンタクト領域22Aa、22Ba、ソースコンタクト領域12a等は、層間絶縁膜に開孔したコンタクトホールによって配線層の各配線に電気的に接続される。各配線は例えばアルミニウム等の金属材料で構成される。
以上説明した転送トランジスタ領域TTの転送ゲート22A、転送ゲート22B及びキャリアポケット24は、転送手段を構成する。
なお、基板表面には図示しない層間絶縁膜を介して、上述した転送ゲート線TX1、TX2、ソース線S等の配線層が形成される。ゲートコンタクト領域22Aa、22Ba、ソースコンタクト領域12a等は、層間絶縁膜に開孔したコンタクトホールによって配線層の各配線に電気的に接続される。各配線は例えばアルミニウム等の金属材料で構成される。
以上説明した転送トランジスタ領域TTの転送ゲート22A、転送ゲート22B及びキャリアポケット24は、転送手段を構成する。
図3は、固体撮像装置の各モードにおけるポテンシャルの状態を示すポテンシャル図である。図3は、上から、蓄積モード(M1)、一括転送モード(M2)、保持・ノイズ出力モード(M3)、転送モード(M4)、及び信号出力モード(M5)におけるポテンシャルを示す。なお、図3においては、各モードにおけるポテンシャルの関係を正孔のポテンシャルが高くなる向きを正側にとって示す。
図3は、横軸に図2と同様に、図1のA−A'線に沿った位置をとり、縦軸にホールを基準にしたポテンシャルをとって、各位置のポテンシャルの関係を示している。図3の左側から右側に向かって、リングゲート5の一端側、ソース領域12、リングゲート5の他端側、転送トランジスタTrの転送ゲート22A、転送ゲート22B、蓄積ウェル4、及びOFD領域14の位置の基板内のポテンシャルを示している。
蓄積モード(M1)のときは、転送トランジスタTrの転送ゲート22Aには、蓄積ウェル4とキャリアポケット24との間に、高い電位障壁が形成されるように電圧が印加される。転送ゲート22Bにも、変調用ウェル6とキャリアポケット24との間に、高い電位障壁が形成されるように電圧が印加される。蓄積ウェル4とOFD領域14間のポテンシャルは、転送ゲート22Aの領域のポテンシャルよりも低い。これは、蓄積ウェル4から溢れた電荷がOFD領域14へ排出するようにするためである。すなわち、蓄積手順として、全画素について同時に、転送トランジスタTrのゲート電圧によって転送経路の電位障壁を制御して、光電変換素子による光発生電荷を少なくとも転送経路を介してキャリアポケット24には流さないようにしながら蓄積ウェル4に蓄積させる手順が行われる。
一括転送モード(M2)のときは、転送トランジスタTrの転送ゲート22Aには、蓄積ウェル4とキャリアポケット24との間に、電位障壁が形成されないように低い、所定の第1の電圧が印加される。転送ゲート22Bには、変調用ウェル6とキャリアポケット24との間に、高い電位障壁が形成されるように電圧が印加される。このとき、キャリアポケット24のポテンシャルは蓄積ウェル4よりも低いので、蓄積ウェル4に蓄積された電荷は、キャリアポケット24へ流れ込む。すなわち、一括転送手順として、全画素について同時に、転送トランジスタTrの転送ゲート22Aのゲート電圧によって転送経路の電位障壁を制御して、蓄積ウェル4に蓄積された光発生電荷をキャリアポケット24に転送させる手順が行われる。
保持・ノイズ出力モード(M3)のときは、転送トランジスタTrの転送ゲート22Aには、蓄積ウェル4とキャリアポケット24との間に、高い電位障壁が形成されるように電圧が印加される。転送ゲート22Bには、変調用ウェル6とキャリアポケット24との間に、高い電位障壁が形成されるように電圧が印加される。これにより、キャリアポケット24へ流れ込んだ電荷は、キャリアポケット24に保持される。さらに、この状態で、後述するように、リセットとノイズ成分の読み出しが行われる。すなわち、ノイズ成分変調手順として、転送トランジスタTrの転送ゲート22Aと、転送ゲート22Bのゲート電圧によって転送経路の電位障壁を制御して光発生電荷をキャリアポケット7に流さない状態でキャリアポケット7の雑音成分を読み出す手順が行われる。
ライン毎に行われる転送モード(M4)のときは、転送トランジスタTrの転送ゲート22Aには、キャリアポケット24と変調用ウェル6との間に、電位障壁が形成されないように高い、所定の第2の電圧が印加される。また、転送ゲート22Bには、キャリアポケット24と変調用ウェル6との間に、電位障壁が形成されないように所定の電圧が印加される。さらに、転送ゲート22Bによって形成されるポテンシャルは、転送ゲート22Aによって形成されたポテンシャルよりも低く、かつ変調用ウェル6のポテンシャルよりも高くなるように、所定の電圧が転送ゲート22Bに印加される。すなわち、転送ゲート22Bは、キャリアポケット24からキャリアポケット7へ電荷を転送するときに、キャリアポケット24とキャリアポケット7の間のポテンシャルを、キャリアポケット24のポテンシャルとキャリアポケット7のポテンシャルの間のポテンシャルにする。
このとき、転送ゲート22Bによって形成されるポテンシャルはキャリアポケット24よりも低く、さらに変調用ウェル6のポテンシャルは転送ゲート22Bによって形成されるポテンシャルよりも低いので、キャリアポケット24に蓄積された電荷は、変調用ウェル6へ流れ込む。すなわち、ライン毎の転送手順として、転送トランジスタTrの転送ゲート22Aと、転送ゲート22Bに印加される電圧を所定の電圧にすることによって転送経路の電位障壁を制御して、キャリアポケット24に蓄積された光発生電荷のほとんど全部をキャリアポケット7に転送させる手順が行われる。
上述したように、転送ゲート22Aのゲート絶縁層21と転送用キャリアポケット24との間に設けられた埋込層25によって、暗電流の発生を抑制する。しかし、埋込層25があるために、ドレイン領域の電圧によってピニングされて、転送ゲート22Aに所定の電圧を印加しても、転送ゲート22Aの下のポテンシャルが充分に上昇せず、光発生電荷が全て転送できないことが生じ得る。そこで、本実施の形態では、上述したように、転送ゲート22Bを設けて上述したような所定の電圧を印加することによって、キャリアポケット24に蓄積された光発生電荷を全て転送することができるようにしている。
信号出力モード(M5)のときは、転送ゲート22Aには、キャリアポケット24と蓄積ウェル4との間に、高い電位障壁が形成されるように電圧が印加される。転送ゲート22Bにも、変調用ウェル6とキャリアポケット24との間に、高い電位障壁が形成されるように電圧が印加される。これにより、変調用ウェル6へ流れ込んだ電荷は、変調用ウェル6に保持される。さらに、この状態で、後述するように、信号成分の読み出しが行われる。すなわち、信号成分変調手順として、転送トランジスタTrのゲート電圧とドレイン電圧によって転送経路の電位障壁を制御して光発生電荷を変調用ウェル6に保持させた状態でキャリアポケット7から光発生電荷に応じた画素信号を出力させる手順が行われる。
次に、以上の構成に係る固体撮像装置において、CDS機能と一括電子シャッター機能が実現される駆動方法を動作シーケンスに従って説明する。
図4は、本実施の形態の固体撮像装置の駆動シーケンスを示すタイミングチャートである。図4に示すように、1フレーム期間Fは、リセット期間(R1)、蓄積期間(A)、一括転送期間(T)及び画素信号読み出し期間(S)の4つの期間を含む。
リセット期間(R1)は、1フレームの開始時に全画素一括して、すなわち全センサセルについて同時にリセットするための全セル同時リセット期間である。また、このリセット期間(R1)において行われるリセット動作は、全画素について、蓄積ウェル4、キャリアポケット24及び変調用ウェル6から、残存する電荷を排出させるための動作である。リセット動作後、各センサセルの蓄積ウェル4に対する電荷の蓄積が開始される。
リセット期間(R1)に続く蓄積期間(A)は、各センサセルが蓄積モード(M1)となり、光を受けてフォトダイオード形成領域PDにおいて発生した光発生電荷を蓄積ウェル4に蓄積するための期間である。
蓄積期間(A)に続く一括転送期間(T)は、各センサセルが一括転送モード(M2)となり、全画素一括して、すなわち全センサセルについて同時に、各フォトダイオード形成領域PDに蓄積された電荷を、各センサセルのキャリアポケット領域TCPに転送する一括転送が行われる期間である。この一括転送期間(T)における一括転送動作は、上述した転送トランジスタTrの転送ゲート22Aに所定の第1の電圧を同時に印加することによって行われる。
一括転送モード(M2)の後には、キャリアポケット領域TCPに電荷を保持する状態、すなわち上述した保持・ノイズ出力モード(M3)となる。
図4に示すように、一括転送期間(T)後の画素信号読み出し期間(S)は、キャリアポケット領域TCPに保持された電荷を、選択ライン毎に変調トランジスタ形成領域TMへ転送する水平ブランキング期間(H)を有する。すなわち、図4に示すように、画素信号読み出し期間(S)においては、第1行目L1から最終行目Lnまでのnラインについて、水平ブランキング期間(H)が順次すなわち時間的にずれて連続的に発生する。水平ブランキング期間(H)は、図5に示すように、リセット期間(R2)とノイズ成分・信号成分読み出し期間(SS)を含む。
図5は、一括転送期間(T)と水平ブランキング期間(H)を説明するためのタイミングチャートである。水平ブランキング期間(H)は、選択ライン毎に発生する。図5は、一括転送期間(T)と水平ブランキング期間(H)における、転送ゲート線TX1に接続された転送ゲート22A及び転送ゲート線TX2に接続された転送ゲート22Bと、変調トランジスタTmのゲート(G)5、ソース(S)12及びドレイン(D)13に印加される電圧波形を示す。
一括転送期間(T)においては、転送ゲート22Aは、3.3Vから0Vになり、ゲート5は1.0Vで、ドレイン13は1.0Vから3.3Vになり、ソース12は1.0Vである。
リセット期間(R2)においては、転送ゲート22Aと22Bは、ハイインピーダンスで、ゲート5は1.0Vから8.0Vになり、ドレイン13は3.3Vから6.0Vになり、ソース12は1.0Vから6.0Vになる。リセット期間(R2)におけるリセット動作によって、キャリアポケット7内の電荷が排出される。
ノイズ成分・信号成分読み出し期間(SS)においては、まず、ノイズ成分を読み出すために、転送ゲート22Aと22Bは3.3Vで、ゲート5は1.0Vから2.8Vになり、ドレイン13は3.3Vで、ソース線Sにはノイズ成分の電圧が出力される(M3)。その後、転送ゲート22Aは3.3Vから5.0Vになり、転送ゲート22Bは3.3Vから0Vになり、ゲート5は1.0Vで、ソース12は1.0Vである。これにより、キャリアポケット24からキャリアポケット7への電荷転送が行われる(M4)。
次に、信号成分を読み出すために、転送ゲート22Aと22Bは3.3Vで、ゲート5は1.0Vから2.8Vになり、ドレイン13は3.3Vで、ソース線Sには信号成分の電圧が出力される。これにより、キャリアポケット7の電荷量から信号成分が読み出される(M5)。
その後は、転送ゲート22Aと22Bは3.3Vに、ゲート5は1.0Vに、ドレイン13は3.3Vになり、ソース12は1.0Vになる。
以上のように、本実施の形態の固体撮像装置によれば、消費電力を低くして、容易に製造でき、全画素同時に受光して電荷を蓄積し一括転送する一括電子シャッター機能と、ノイズ先行読み出しによるCDS機能の両方が実現できる。
従って、結果として、上述した実施の形態に係る固体撮像装置によれば、高画質の画像信号を得ることができる。
従って、結果として、上述した実施の形態に係る固体撮像装置によれば、高画質の画像信号を得ることができる。
さらに、上述した実施の形態に係る固体撮像装置によれば、第1の転送ゲートのゲート絶縁層と転送用キャリアポケットを有する転送用蓄積ウェルとの間に設けられた埋込層によって、暗電流の発生を抑制しつつ、第2の転送ゲートの電圧を制御することによって転送用キャリアポケットから変調用ウェルのキャリアポケットへ転送されるキャリアを確実に転送することができる。従って、本実施の形態に係る固体撮像装置におけるキャリアの転送能力は、暗電流を抑えながら、転送能力を落ちないようにすることができる。
なお、非選択ラインの出力を抑えるために、水平ブランキング期間(H)の最後に、リセット動作を行うようにしてもよい。たとえば、図5において、点線で示すタイミングRXにおいてリセット信号を与えることによって、非選択ラインのキャリアポケット7に残存する光発生電荷による影響を排除することができる。
なお、非選択ラインの出力を抑えるために、水平ブランキング期間(H)の最後に、リセット動作を行うようにしてもよい。たとえば、図5において、点線で示すタイミングRXにおいてリセット信号を与えることによって、非選択ラインのキャリアポケット7に残存する光発生電荷による影響を排除することができる。
さらに、図6と図7に示すように、第2の転送ゲートを、2層構造で形成するようにしてもよい。図6は、第1の実施の形態の変形例に係わるに係わる固体撮像装置の平面図である。図7は、第1の実施の形態の変形例に係わるに係わる固体撮像装置の部分断面図である。第2の転送ゲートである転送ゲート122Bは、図6に示すように、基板1を基板表面に直交する方向からみたときに、一部が転送ゲート22Aに上から重なり、かつ他の一部がリングゲート5の一部に上から重なるように形成される。
このように転送ゲート22Bを形成することによって、高密度に固体撮像装置を形成することができる。
このように転送ゲート22Bを形成することによって、高密度に固体撮像装置を形成することができる。
さらに、図8及び図9に示すように、蓄積動作と一括転送動作の間に、リセット動作を追加するようにしてもよい。図8は、第1の実施の形態の変形例に係わるに係わる固体撮像装置の駆動シーケンスを示すタイミングチャートである。図9は、第1の実施の形態の変形例に係わるに係わる固体撮像装置の一括転送期間(T)と水平ブランキング期間(H)を含むタイミングチャートである。図8に示すように、蓄積期間(A)と一括転送期間(T)の間に、リセット期間(R22)が設けられる。図9は、その詳細を示し、リセット期間(R22)では、転送ゲート線TX1に接続された転送ゲート22A及び転送ゲート線TX2に接続された転送ゲート22Bと、変調トランジスタTmのゲート(G)5、ソース(S)12及びドレイン(D)13に印加される電圧波形が示されている。
このように、蓄積動作と一括転送動作の間に、リセット動作を追加することによって、キャリアポケット24を完全空乏化状態する。その結果、蓄積ウェル4からの光発生電荷のみを蓄積して、転送することができる。
(第2の実施の形態)
次に、本発明の第2の実施の形態を詳細に説明する。図10は本発明の第2の実施の形態に係る固体撮像装置の平面形状を示す平面図である。図11は図10のB−B'線に沿った断面図である。ただし、配線及びその上層構造の断面は図示せず。
次に、本発明の第2の実施の形態を詳細に説明する。図10は本発明の第2の実施の形態に係る固体撮像装置の平面形状を示す平面図である。図11は図10のB−B'線に沿った断面図である。ただし、配線及びその上層構造の断面は図示せず。
本実施の形態の固体撮像装置は、図10に示すように、複数のセンサセルが基板平面上に2次元マトリックス状に配置されたセンサセルアレイを有している。図10において破線で示した範囲が、単位画素である1つのセンサセルCである。本実施の形態に係る固体撮像装置は、CMOS−APS(Active Pixel Sensor)型センサである。各センサセルは、入射光に応じて発生させた光発生電荷を蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで1画面の画素信号が得られる。
本実施の形態に係る固体撮像装置は、CDS機能と一括電子シャッター機能の双方を達成するものである。図10は4つのセンサセルのみを示している。4つのセンサセルが、それぞれフォトダイオード形成領域PD1を有している。各センサセルの構造は相互に同一である。なお、本実施の形態は光発生電荷として電子を用いる例を示している。光発生電荷として正孔を用いる場合でも同様に構成可能である。
図11に示すように、固体撮像装置は、フォトダイオード形成領域PD1、転送トランジスタ形成領域TT1、リセットトランジスタ形成領域RST1、増幅トランジスタTAm1形成領域及び選択トランジスタTS1形成領域を有する。
リセットトランジスタRSTを形成するリセットトランジスタ形成領域RST1には、フローティングディフュージョン58が形成されている。転送トランジスタ形成領域TT1内には電荷保持領域TCP1が形成されている。電荷保持領域TCP1には、転送された光発生電荷を一時保持するための電荷保持領域である不純物層56が形成されている。
本実施の形態では、転送トランジスタTr1を構成する転送トランジスタ形成領域TT1は、電荷を一時保持するための電荷保持領域としてのキャリアポケット領域TCP1を有し、さらに、転送能力を高くするための転送領域TC1を有する。この転送トランジスタ形成領域TT1に形成されるトランジスタ等が転送手段を構成する。本実施の形態において、全画素一括して(すなわち全センサセルについて同時に)、各フォトダイオード形成領域PD1に蓄積された光発生電荷を、各センサセルの電荷保持領域TCP1に転送して不純物層56に一旦保持し、その後、選択ライン毎に電荷保持領域TCP1からリセットトランジスタ形成領域RST1内のフローティングディフュージョン58に転送する。この転送トランジスタ形成領域TT1に形成されるトランジスタ等が転送手段を構成する。
図10と図11を用いて、本実施の形態に係る固体撮像装置の構成を、より詳細に説明する。なお、図11及びその説明中、N,Pの添え字の−,+はその数によって不純物濃度のより薄い部分(添え字−−)からより濃い部分(添え字++)の状態を示している。
図11に示すように、センサセルは、N型半導体領域51上に形成されたP型半導体領域52a上に形成される。本実施の形態では、半導体基板内にP型不純物領域を設けているが、これに限らず、P型半導体領域はP型半導体基板であってもよい。フォトダイオード形成領域PD1には、P型半導体領域52a上にN型不純物層52が形成されている。P型半導体領域52aとN型不純物層52とによりフォトダイオードが形成される。光電変換素子は、P型半導体領域52aとN型不純物層52とを含む。光電変換素子を構成するN型不純物層52は光発生電荷を蓄積する蓄積ウェルとして機能する。フォトダイオード形成領域PD1の基板表面側には、P型半導体領域52aに電気的に接続されたP型不純物層53が形成されている。この不純物層53は、ピニング層として機能する。フォトダイオード形成領域PD1においては、基板表面に開口領域が形成され、蓄積ウェル52はこの開口領域の下方に形成されている。なお、図10に示すように、フォトダイオード形成領域PD1は、基板表面に略L字状に形成される。
一方、リセットトランジスタ形成領域RST1のP型半導体領域52a上には、基板表面に一対のN型の不純物層が形成されている。これらの一対の不純物層のうちフォトダイオード形成領域PD1側の不純物層が不純物領域としてのフローティングディフュージョン58を構成し、他方の不純物層60は固定電位点、例えばVDDに接続される。
リセットトランジスタ形成領域RST1の基板表面には、ゲート絶縁膜(図示省略)を介してリセットゲート(単にゲートともいう)59が形成されている。リセットゲート59下の基板表面にはチャネルが形成されるようになっている。リセットゲート59に端子を介して所定の電圧を印加することによって、チャネルを導通させ、フローティングディフュージョン58内の電荷を、他方の不純物層60を介して排出して、フローティングディフュージョン58の電位を初期化することができるようになっている。
フォトダイオードの開口領域下方においては、不純物層53と蓄積ウェル52との境界面から空乏層が蓄積ウェル52の全体及びその周囲に広がっている。空乏層の領域において、開口領域を介して入射した光による光発生電荷が生じる。そして、発生した光発生電荷は蓄積ウェル52に収集される。
蓄積ウェル52に蓄積された電荷は、次に説明する転送トランジスタ形成領域TT1を介してフローティングディフュージョン58に転送されて保持される。フローティングディフュージョン58は増幅トランジスタ形成領域TAm1(後述)のゲートTAgに接続されている。増幅手段である増幅トランジスタAmpを構成する増幅トランジスタ形成領域TAm1のドレインは電源端子に接続されており、増幅トランジスタ形成領域TAm1の出力は、フローティングディフュージョン58の電位、即ち、フォトダイオードとして機能するフォトダイオード形成領域PD1への入射光に応じたものとなる。
転送トランジスタ形成領域TT1について説明する。転送トランジスタTr1を構成する転送トランジスタ形成領域TT1は、図11に示すように、光発生電荷を一時保持するための電荷保持領域TCP1を、P型半導体領域52a内に有する。
具体的には、1つのセンサセル内のフォトダイオード形成領域PD1とリセットトランジスタ形成領域RST1との間に、基板表面側において、転送トランジスタ領域TT1が形成される。転送トランジスタ領域TT1は、基板表面にチャネルが形成されるように、基板表面にゲート絶縁層55を介して転送ゲート54Aを有する。転送ゲート54Aの下方には、電荷保持領域TCP1が設けられる。電荷保持領域TCP1において、基板表面近傍に不純物層56が形成されている。N型の不純物層56は、転送ゲート54Aと容量結合している。転送ゲート54Aには端子を介して転送パルスが供給される。
転送トランジスタ領域TT1は、電荷転送領域TCP1を含む転送蓄積領域TA1に加えて、さらに、転送制御領域TC1を含む。転送制御領域TC1は、転送蓄積領域TA1とリセットトランジスタ形成領域RST1の間に設けられている。この転送ゲート54A及び不純物層56を含む転送蓄積領域TA1が、蓄積ウェル52からの電荷を一端蓄積した後に、フローティングディフュージョン58に転送する制御を行う転送制御素子を構成する。
転送制御領域TC1には、転送ゲート54Bが設けられている。転送ゲート54Bは、図6に示すように、矩形の転送ゲート54Aの一辺と矩形のリセットゲート59の間に、基板の表面側において矩形形状に形成されている。この転送ゲート54Bにより、転送ゲート54A下の不純物層56とリセットトランジスタ形成領域RST1のフローティングディフュージョン58間にできる転送経路の電位障壁を、キャリアの転送時に下げるように制御できるようになる。
以上説明した転送トランジスタ領域TT1の転送ゲート54A、転送ゲート54B及び不純物層56は、転送手段を構成する。
図10に示すように、転送トランジスタ領域TT1の転送ゲート54Aは、略L字状のフォトダイオード形成領域PD1の一辺の端部に隣り合って略矩形形状に形成される。
本実施の形態においては、フォトダイオード形成領域PD1に隣り合って、フォトダイオード形成領域PDからオーバーフローした電荷(余剰電荷)を排出するためのオーバーフロードレイン領域OFD1が形成されている。オーバーフロードレイン領域OFD1には、基板表面に不純物領域としてのN型の不純物層62が形成され、不純物層62はリセットトランジスタ形成領域RST1の他方の不純物層60と共に、所定の固定電位点に接続されている。
本実施の形態においては、フォトダイオード形成領域PD1に隣り合って、フォトダイオード形成領域PDからオーバーフローした電荷(余剰電荷)を排出するためのオーバーフロードレイン領域OFD1が形成されている。オーバーフロードレイン領域OFD1には、基板表面に不純物領域としてのN型の不純物層62が形成され、不純物層62はリセットトランジスタ形成領域RST1の他方の不純物層60と共に、所定の固定電位点に接続されている。
転送トランジスタ形成領域TT1における電位障壁を高く設定した期間においては、フォトダイオード形成領域PD1内の蓄積ウェル52と不純物層62との間の電位障壁は転送トランジスタ形成領域TT1における電位障壁よりも低くなっている。これにより、フォトダイオード形成領域PD1において発生した余剰電荷をオーバーフロードレイン領域OFD1に排出するようになっている。
図12は、固体撮像装置の各モードにおけるポテンシャルの状態を示すポテンシャル図である。図12は、上から、蓄積モード(M1)、一括転送モード(M2)、保持モード(M3)、リセットモード(M4)、ノイズ成分読み出しモード(M5)、転送モード(M6)、及び信号成分読み出しモード(M7)におけるポテンシャルを示す。なお、図12においては、各モードにおけるポテンシャルの関係を光発生電荷である電子のポテンシャルが高くなる向きを正側にとって示す。図示しないタイミング制御回路から、転送線等に所定のタイミング信号が供給されることによって、固体撮像装置は各モード状態となる。
図12は、横軸に図11と同様に、図10のB−B’線に沿った位置をとり、縦軸に電子を基準にしたポテンシャルをとって、各位置のポテンシャルの関係を示している。なお、図12は、図10のB−B’線の途中まで、具体的には、オーバーフロードレイン領域OFD1からリセットトランジスタ形成領域RST1までのポテンシャル図である。図12は、左側から右側に向かって、リセットゲート59、転送ゲート54B、転送ゲート54A、蓄積ウェル52及びオーバーフロードレイン領域OFD1の不純物層62の位置の基板内のポテンシャルを示している。
蓄積モード(M1)のときは、転送トランジスタTr1の転送ゲート54Aには、蓄積ウェル52と不純物層56との間に、高い電位障壁が形成されるように電圧が印加される。オーバーフロードレイン領域OFD1への経路のポテンシャルは、転送ゲート54Aの領域のポテンシャルよりも低い。これは、蓄積ウェル52から溢れた電荷がオーバーフロードレイン領域OFD1の不純物層62へ排出するようにするためである。すなわち、蓄積手順として、全画素について同時に、転送トランジスタTr1の転送ゲート54Aのゲート電圧によって転送経路の電位障壁を制御して、光電変換素子による光発生電荷を少なくとも転送経路を介して電荷保持領域TCP1の不純物層56には流さないようにしながら蓄積ウェル52に蓄積させる手順が行われる。
一括転送モード(M2)のときは、転送トランジスタTr1の転送ゲート54Aには、蓄積ウェル52と不純物層56との間に、電位障壁が形成されないように高い、所定の電圧が印加される。このとき、不純物層56のポテンシャルは蓄積ウェル52よりも低いので、蓄積ウェル52に蓄積された電荷は、不純物層56へ流れ込む。すなわち、一括転送手順として、全画素について同時に、転送トランジスタTr1の転送ゲート54Aのゲート電圧によって転送経路の電位障壁を制御して、蓄積ウェル52に蓄積された光発生電荷を不純物層56に転送させる手順が行われる。
保持モード(M3)のときは、図8に示すように、全画素について同時に、転送トランジスタTr1の転送ゲート54Aのゲート電圧によって転送経路の電位障壁を制御して、蓄積ウェル52から、光電変換素子による光発生電荷を少なくとも転送経路を介して電荷保持領域TCP1の不純物層56には流さないようにして、転送された光発生電荷が不純物層56に保持される。
リセットモード(M4)のときは、転送トランジスタTr1の転送ゲート54Aには、蓄積ウェル52と不純物層56との間に、高い電位障壁が形成され、かつ、不純物層56とフローティングディフュージョン58との間にも高い電位障壁が形成されるように電圧が印加される。これにより、不純物層56へ流れ込んだ電荷は、不純物層56に保持された状態となる。この状態で、リセットが行われる。フローティングディフュージョン58には、暗電流等により、上述した蓄積、転送、保持モード(M1からM3)の間に不要電荷が溜まるおそれがあるため、リセットモード(M4)では、フローティングディフュージョン58内の不要電荷の排除が行われる。
リセットモード(M4)のときは、転送トランジスタTr1の転送ゲート54Aには、蓄積ウェル52と不純物層56との間に、高い電位障壁が形成され、かつ、不純物層56とフローティングディフュージョン58との間にも高い電位障壁が形成されるように電圧が印加される。これにより、不純物層56へ流れ込んだ電荷は、不純物層56に保持された状態となる。この状態で、リセットが行われる。フローティングディフュージョン58には、暗電流等により、上述した蓄積、転送、保持モード(M1からM3)の間に不要電荷が溜まるおそれがあるため、リセットモード(M4)では、フローティングディフュージョン58内の不要電荷の排除が行われる。
すなわち、リセットトランジスタ形成領域RST1のリセットゲート59に所定の電圧が印加され、リセットトランジスタRSTが導通し、フローティングディフュージョン58に蓄積された電荷は固定電位点に流れる。よって、フローティングディフュージョン58内の光発生電荷の排出が行われて、フローティングディフュージョン58内には、ノイズ成分以外は、電荷がないことになる。
ノイズ成分読み出しモード(M5)のときも、転送トランジスタTr1の転送ゲート54Aと転送ゲート54Bには、蓄積ウェル52と不純物層56との間に、高い電位障壁が形成され、かつ、不純物層56とフローティングディフュージョン58との間にも高い電位障壁が形成されるように電圧が印加される。この状態で、ノイズ成分の読み出しが行われる。すなわち、ノイズ成分変調手順として、転送トランジスタTr1の転送ゲート54Bのゲート電圧によって転送経路の電位障壁を制御して光発生電荷をフローティングディフュージョン58に流さない状態でフローティングディフュージョン58のノイズ成分を読み出す手順が行われる。フローティングディフュージョン58のノイズ成分を読み出す。これは、電荷が無い状態のフローティングディフュージョン58に応じて、増幅トランジスタAmpのゲート電位を変化するので、増幅トランジスタAmpの出力電圧VOは、フローティングディフュージョン58の電位の無い状態に応じたもの、即ち、ノイズ成分に対応したものとなる。ノイズ成分の信号は、増幅トランジスタAmpの出力は選択トランジスタ形成領域TS1の選択トランジスタWLを介して出力線に出力される。
転送モード(M6)のときは、転送トランジスタTr1の転送ゲート54Aには、不純物層56とフローティングディフュージョン58との間に、電位障壁が形成されないように、所定の電圧が印加される。このとき、不純物層56よりもフローティングディフュージョン58のポテンシャルは低いので、不純物層56に蓄積された電荷は、フローティングディフュージョン58へ流れ込む。すなわち、ライン毎の転送手順として、転送トランジスタTr1の転送ゲート54Aのゲート電圧によって転送経路の電位障壁を制御して、不純物層56に蓄積された光発生電荷をフローティングディフュージョン58に転送させる手順が行われる。
このとき、さらに、転送ゲート54Bには、不純物層56とフローティングディフュージョン58との間に、電位障壁が形成されないように所定の電圧が印加され、転送ゲート54Bによって形成されるポテンシャルは、転送ゲート54Aによって形成されたポテンシャルよりも低く、かつフローティングディフュージョン58のポテンシャルよりも高くなるように、所定の電圧が転送ゲート54Bに印加される。すなわち、転送ゲート54Bは、不純物層56からフローティングディフュージョン58へ電荷を転送するときに、不純物層56とフローティングディフュージョン58の間のポテンシャルを、不純物層56のポテンシャルとフローティングディフュージョン58のポテンシャルの間のポテンシャルにする。
すなわち、転送ゲート54Bによって形成されるポテンシャルは不純物層56よりも低く、さらにフローティングディフュージョン58のポテンシャルは転送ゲート54Aによって形成されるポテンシャルよりも低いので、不純物層56に蓄積された電荷は、フローティングディフュージョン58へ流れ込む。すなわち、ライン毎の転送手順として、転送トランジスタTr1の転送ゲート54Aと、転送ゲート54Bに印加される電圧を所定の電圧にすることによって転送経路の電位障壁を制御して、不純物層56に蓄積された光発生電荷をフローティングディフュージョン58に転送させる手順が行われる。
信号成分読み出しモード(M7)のときは、転送トランジスタTr1の転送ゲート54Bには、不純物層56とフローティングディフュージョン58との間に、高い電位障壁が形成されるように電圧が印加される。これにより、フローティングディフュージョン58へ流れ込んだ電荷は、フローティングディフュージョン58に保持される。さらに、この状態で、信号成分の読み出しが行われる。すなわち、信号成分変調手順として、転送トランジスタTr1の転送ゲート54Aと転送ゲート54Bのゲート電圧によって転送経路の電位障壁を制御して光発生電荷をフローティングディフュージョン58に保持させた状態で光発生電荷に応じた画素信号を出力させる手順が行われる。
次に、以上の構成に係る固体撮像装置において、CDS機能と一括電子シャッター機能を実現させる駆動方法を動作シーケンスに従って説明する。
図13は本実施の形態の固体撮像装置の駆動シーケンスを示すタイミングチャートである。図13に示すように、1フレーム期間は、リセット期間R11、蓄積期間A11、一括転送期間T11、及び画素信号の読み出し期間S11の4つの期間を含む。
リセット期間R11は、1フレームの開始時に全画素一括して、すなわち全センサセルについて同時にリセットするための全セル同時リセット期間である。また、このリセット期間R11において行われるリセット動作は、全画素について、蓄積ウェル52、一時蓄積拡散領域である不純物層56及びフローティングディフュージョン58から、残存する電荷を排出させるための動作である。リセット動作後、各センサセルの蓄積ウェル52に対する電荷の蓄積が開始される。
リセット期間R11に続く蓄積期間A11は、各センサセルが蓄積モード(M1)となり、光を受けてフォトダイオード形成領域PD1において発生した光発生電荷を蓄積ウェル52に蓄積するための期間である。
蓄積期間A11に続く一括転送期間T11は、各センサセルが一括転送モード(M2)となり、全画素一括して、すなわち全センサセルについて同時に、各フォトダイオード形成領域PD1に蓄積された電荷を、各センサセルの電荷保持領域TCP1に転送する一括転送が行われる期間である。この一括転送期間TCP1における一括転送動作は、上述した転送トランジスタTr1の転送ゲート54Aに所定の第1の電圧を同時に印加することによって行われる。
極めて強い光がフォトダイオード形成領域PD1に入射することによって、蓄積期間及び一括転送期間においてオーバーフロー電荷が発生することがある。フォトダイオード形成領域PD1からの余剰電荷は、OFD経路を介してオーバーフロードレイン領域OFD1に転送されて排出される。即ち、信号電荷(光発生電荷)が電荷保持領域TCP1内に保持されると同時に、余剰電荷はオーバーフロードレイン領域OFD1を介して排出される。
ここまでで、電荷保持領域TCP1に電荷が保持された状態となるので、図13に示すように、一括転送期間T11後の画素信号読み出し期間S11は、電荷保持領域TCP1に保持された電荷を、選択ライン毎にリセットトランジスタ形成領域RST1のフローティングディフュージョン58へ転送する水平ブランキング期間(H)を有する。すなわち、図13に示すように、画素信号読み出し期間においては、第1行目L1から最終行目Lnまでのnラインについて、水平ブランキング期間が順次すなわち時間的にずれて連続的に発生する。水平ブランキング期間は、図14に示すように、リセット期間とノイズ成分・信号成分読み出し期間を含む。
図14は水平ブランキング期間における、リセット、ノイズ成分読み出し、電荷転送、及び信号成分読み出しのタイミングを示すタイミングチャートである。
まず、一括転送期間T11後のリセット期間R31において、フローティングディフュージョン58内の電荷が排出されて、フローティングディフュージョン58の電位は初期値となっている。リセット期間R31に続いて、ノイズ及び信号成分読み出し期間S21が設けられている。
ノイズ成分読み出しのタイミングにおいて、まず、ノイズ成分が読み出される。続いて、電荷転送のタイミングにおいて、不純物層56からフローティングディフュージョン58に電荷が転送される。次に、信号成分読み出しタイミングにおいて、信号成分が読み出される。
まず、一括転送期間T11後のリセット期間R31において、フローティングディフュージョン58内の電荷が排出されて、フローティングディフュージョン58の電位は初期値となっている。リセット期間R31に続いて、ノイズ及び信号成分読み出し期間S21が設けられている。
ノイズ成分読み出しのタイミングにおいて、まず、ノイズ成分が読み出される。続いて、電荷転送のタイミングにおいて、不純物層56からフローティングディフュージョン58に電荷が転送される。次に、信号成分読み出しタイミングにおいて、信号成分が読み出される。
以上のように、本実施の形態の固体撮像装置によれば、消費電力を低くして、容易に製造でき、全画素同時に受光して電荷を蓄積し一括転送する一括電子シャッター機能と、ノイズ先行読み出しによるCDS機能の両方が実現できる。
従って、結果として、上述した実施の形態に係る固体撮像装置によれば、高画質の画像信号を得ることができる。
従って、結果として、上述した実施の形態に係る固体撮像装置によれば、高画質の画像信号を得ることができる。
さらに、上述した実施の形態に係る固体撮像装置によれば、転送ゲートの電圧を制御することによって不純物層からフローティングディフュージョンへ転送されるキャリアを確実に転送することができる。従って、本実施の形態に係る固体撮像装置は、転送能力を落ちないようにすることができる。
なお、非選択ラインの出力を抑えるために、水平ブランキング期間(H)の最後に、リセット動作を行うようにしてもよい。たとえば、図14において、点線で示すタイミングRXにおいてリセット信号を与えることによって、非選択ラインのフローティングディフュージョン58に残存する光発生電荷による影響を排除することができる。
なお、非選択ラインの出力を抑えるために、水平ブランキング期間(H)の最後に、リセット動作を行うようにしてもよい。たとえば、図14において、点線で示すタイミングRXにおいてリセット信号を与えることによって、非選択ラインのフローティングディフュージョン58に残存する光発生電荷による影響を排除することができる。
さらに、図15と図16に示すように、第2の転送ゲートを、2層構造で形成するようにしてもよい。図15は、第2の実施の形態の変形例に係わるに係わる固体撮像装置の平面図である。図16は、第2の実施の形態の変形例に係わるに係わる固体撮像装置の部分断面図である。第2の転送ゲートである転送ゲート154Bは、図16に示すように、基板51を基板表面に直交する方向からみたときに、一部が転送ゲート54Aに上から重なるように形成される。
このように転送ゲート154Bを形成することによって、高密度に固体撮像装置を形成することができる。
このように転送ゲート154Bを形成することによって、高密度に固体撮像装置を形成することができる。
さらに、図17及び図18に示すように、蓄積動作と一括転送動作の間に、リセット動作を追加するようにしてもよい。図17は、第2の実施の形態の変形例に係わるに係わる固体撮像装置の駆動シーケンスを示すタイミングチャートである。図18は、第2の実施の形態の変形例に係わるに係わる固体撮像装置の一括転送期間(T11)と水平ブランキング期間(H)を含むタイミングチャートである。図17に示すように、蓄積期間(A11)と一括転送期間(T11)の間に、リセット期間(R32)が設けられる。図18は、その詳細を示し、リセット期間(R32)では、転送ゲート線TX1に接続された転送ゲート54A及び転送ゲート線TX2に接続された転送ゲート54Bと、リセットトランジスタRSTと増幅トランジスタAmpの電圧波形が示されている。
このように、蓄積動作と一括転送動作の間に、リセット動作を追加することによって、不純物層56を完全空乏化状態する。その結果、蓄積ウェル52からの光発生電荷のみを蓄積して、転送することができる。
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
1 基板、1a P型基板、2 N型ウェル、4 蓄積ウェル、5 リングゲート、6 変調用ウェル、7 キャリアポケット、22A,22B、54A、54B 転送ゲート、24 転送用キャリアポケット、56 不純物層、58 フローティングディフュージョン領域、
Claims (6)
- 入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェルと、
基板に形成され、前記電荷をフローティングディフュージョン領域へ転送するための転送手段と、
前記フローティングディフュージョン領域に転送された前記電荷に基づいて増幅された画素信号を出力するための増幅手段と、を備えた単位画素を、複数配列して構成される固体撮像装置であって、
前記転送手段は、
前記基板の表面に第1の絶縁膜を介して設けられた第1の転送ゲートと、前記基板内であって前記第1の転送ゲートの下に前記電荷を保持する電荷保持領域とを有する転送制御素子と、
前記基板の表面に第2の絶縁膜を介して設けられ、前記電荷保持領域から前記フローティングディフュージョン領域へ前記電荷を転送するときに、前記電荷保持領域と前記フローティングディフュージョン領域の間のポテンシャルを、前記電荷保持領域のポテンシャルと前記フローティングディフュージョン領域のポテンシャルの間のポテンシャルにする第2の転送ゲートとを有することを特徴とする固体撮像装置。 - さらに、前記基板と前記第1の絶縁膜との間に前記電荷保持領域を構成する第1の不純物拡散層とは反対の導電型の第2の不純物拡散層が設けられ、前記電荷保持領域は、前記第2の不純物拡散層の下に埋め込まれていることを特徴とする請求項1に記載の固体撮像装置。
- 前記増幅手段は、前記フローティングディフュージョン領域に保持された前記電荷によって変調増幅素子の閾値電圧が制御され、前記電荷に応じた前記画素信号を出力する変調トランジスタを含むことを特徴とする請求項1又は請求項2に記載の固体撮像装置。
- 入射した光に応じて光電変換素子が発生した電荷を蓄積する蓄積ウェルと、前記電荷が転送されるフローティングディフュージョン領域と、該フローティングディフュージョン領域に転送された前記電荷に基づいて増幅された画素信号を出力するための増幅手段と、前記蓄積ウェルと前記フローティングディフュージョン領域との間の転送経路の電位障壁を制御し、かつ前記電荷を保持する電荷保持領域を有する転送手段と、を含む単位画素を、複数配列して構成された固体撮像装置の駆動方法であって、
前記全画素について同時に、前記転送手段によって前記転送経路の電位障壁を制御して、前記光電変換素子による前記電荷を少なくとも前記転送経路を介して前記電荷保持領域には流さないようにしながら前記蓄積ウェルに蓄積させる蓄積手順と、
前記全画素について同時に、前記転送手段の第1の転送ゲートによって前記転送経路の電位障壁を制御して、前記蓄積ウェルに蓄積された前記電荷を前記電荷保持領域に転送させる第1の転送手順と、
前記転送手段によって前記転送経路の電位障壁を制御して前記電荷を前記フローティングディフュージョン領域に流さない状態で前記フローティングディフュージョン領域の雑音成分を読み出すノイズ成分変調手順と、
前記転送手段の前記第1の転送ゲートと、前記第1の転送ゲートと前記フローティングディフュージョン領域の間に設けられた第2の転送ゲートとによって前記転送経路の電位障壁を制御し、前記電荷保持領域と前記フローティングディフュージョン領域の間のポテンシャルを、前記電荷保持領域のポテンシャルと前記フローティングディフュージョン領域のポテンシャルの間のポテンシャルになるようにして、前記電荷保持領域に蓄積された前記電荷を前記フローティングディフュージョン領域に転送させる第2の転送手順と、
前記転送手段によって前記転送経路の電位障壁を制御して前記電荷を前記フローティングディフュージョン領域に保持させた状態で前記電荷に応じた画素信号を出力させる信号成分変調手順と、
を含む固体撮像装置の駆動方法。 - 前記信号成分変調手順後に、前記フローティングディフュージョン領域内の前記電荷を排出するためのリセット手順を有することを特徴とする請求項4記載の固体撮像装置の駆動方法。
- 前記蓄積手順と、前記第1の転送手順との間に、前記電荷保持領域内の前記電荷を排出するためのリセット手順を有することを徴とする請求項4又は請求口5記載の固体撮像装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005079330A JP2006261532A (ja) | 2005-03-18 | 2005-03-18 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005079330A JP2006261532A (ja) | 2005-03-18 | 2005-03-18 | 固体撮像装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006261532A true JP2006261532A (ja) | 2006-09-28 |
Family
ID=37100405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005079330A Withdrawn JP2006261532A (ja) | 2005-03-18 | 2005-03-18 | 固体撮像装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006261532A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222708A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
WO2012001836A1 (ja) * | 2010-06-28 | 2012-01-05 | パナソニック株式会社 | 固体撮像素子 |
US8426794B2 (en) | 2009-01-13 | 2013-04-23 | Canon Kabushiki Kaisha | Photoelectric conversion device having a light-shielding film |
-
2005
- 2005-03-18 JP JP2005079330A patent/JP2006261532A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8426794B2 (en) | 2009-01-13 | 2013-04-23 | Canon Kabushiki Kaisha | Photoelectric conversion device having a light-shielding film |
US8803062B2 (en) | 2009-01-13 | 2014-08-12 | Canon Kabushiki Kaisha | Photoelectric conversion device having a light-shielding film |
JP2011222708A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
US8716719B2 (en) | 2010-04-08 | 2014-05-06 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus |
WO2012001836A1 (ja) * | 2010-06-28 | 2012-01-05 | パナソニック株式会社 | 固体撮像素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8692303B2 (en) | Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device | |
US8810703B2 (en) | Solid-state image pickup device, driving method of solid-state image pickup device, and electronic device | |
JP5671830B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、および電子機器 | |
JP4752926B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 | |
US8183657B2 (en) | Solid state imaging device comprising charge retention region and buried layer below gate | |
JP4389737B2 (ja) | 固体撮像装置及びその駆動方法 | |
JP2011222708A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
JP2011216673A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
US20160104732A1 (en) | Image pickup apparatus, image pickup system, and image pickup apparatus driving method | |
JP4069918B2 (ja) | 固体撮像装置 | |
WO2014141898A1 (ja) | 固体撮像素子、製造方法、および電子機器 | |
US7583306B2 (en) | Solid state imaging device with reduced cell pitch and driving method thereof | |
US7488997B2 (en) | Solid-state imaging device and method for driving the same | |
JP4935046B2 (ja) | 固体撮像素子 | |
US9406816B2 (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device | |
JP4003734B2 (ja) | 固体撮像装置及びその駆動方法 | |
JP2011061522A (ja) | Mos型イメージセンサ、mos型イメージセンサの駆動方法、撮像装置 | |
JP2015213274A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
JP3829832B2 (ja) | 固体撮像装置及びその駆動方法 | |
JP2006261532A (ja) | 固体撮像装置及びその駆動方法 | |
JP2011216961A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および、電子機器 | |
JP2007088309A (ja) | 固体撮像装置 | |
JP2006049744A (ja) | 固体撮像装置及びその駆動方法 | |
JP2006121140A (ja) | 固体撮像装置の駆動方法及び撮像装置 | |
JP2006093263A (ja) | 固体撮像装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071218 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090617 |