JP2006049744A

JP2006049744A - 固体撮像装置及びその駆動方法

Info

Publication number: JP2006049744A
Application number: JP2004231910A
Authority: JP
Inventors: Kazunobu Kuwazawa; 和伸桑沢
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-08-09
Filing date: 2004-08-09
Publication date: 2006-02-16

Abstract

【課題】固体撮像装置において、全画素同時に受光して電荷を蓄積し、一括転送する一括電子シャッター機能と、ノイズ先行読み出しによるＣＤＳ機能の両方を実現する。
【解決手段】本発明の固体撮像装置は、入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェル２と、電荷をフローティングディフュージョン領域へ転送するための転送制御素子領域ＴＴと、フローティングディフュージョン領域に転送された電荷に基づいて増幅された画素信号を出力するための出力用トランジスタＴｍと、を備えた単位画素を、複数配列して構成される。転送制御素子ＴＴは、第１及び第２の転送制御素子Ｔｒ１，Ｔｒ２と、第１及び第２の転送制御素子間に設けられた電荷を保持する電荷保持領域Ｃ１とを有する。
【選択図】図３

Description

本発明は、固体撮像装置及びその駆動方法に関する。

携帯電話、デジタルカメラ等に搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサ（以下、ＣＣＤセンサという）と、ＣＭＯＳ型のイメージセンサ（以下、ＣＭＯＳセンサという）と、がある。

さらに、近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置（以下、基板変調型センサという）が提案されている。基板変調型センサについては、例えば、特許文献１に開示されている。

ＣＣＤセンサは、駆動電圧が高いため、消費電力が大きいが、ノイズ除去のための相関二重サンプリング（ＣＤＳ）機能と、高速に動く被写体の像に歪みがないように撮像するためのいわゆる一括電子シャッター機能とを実現している。この一括電子シャッター機能は、２次元的に配列された多数の受光素子について、同時に光発生電荷を蓄積することによって、被写体の像の歪みをなくすものである。よって、ＣＣＤセンサは、一般に、画質に優れているという利点がある。

一方、ＣＭＯＳセンサの中でも、４トランジスタ構成のＣＭＯＳ−ＡＰＳ（Active Pixel Sensor）タイプのものは、一括電子シャッター機能は実現できていないが、ＣＤＳ機能を実現している。また、ＣＭＯＳセンサは、一般に、駆動電圧が低いため、消費電力が少なく、プロセスコストが低いという利点がある。一般的なＣＭＯＳ−ＡＰＳタイプのセンサにおいて、一括電子シャッターができないのは、読み出しライン毎に、電荷保持領域であるフローティングディフュージョンをリセットし、まずノイズ成分を読み出し、その後信号成分を読み出すというＣＤＳ機能を実現するために動作させているからである。

具体的には、ＣＭＯＳ−ＡＰＳタイプのセンサにおいて、ＣＤＳ機能実現のために、電荷の転送用のトランジスタが画素信号を読み出す選択ライン毎に順次リセットされてノイズ成分が読み出され、その後信号成分が読み出される。信号成分の読み出しは、選択ライン毎に順次リセットされながら行われていく。よって、高速の被写体を撮像したときに、初めのラインと最後の読み出しラインの間では、読み出しタイミングが徐々にずれていくので、得られる被写体の像に歪みが生じる。

また、上述した特許文献１に開示の基板変調型センサでは、まず信号成分が読み出され、リセット後、ノイズ成分が読み出され、その２つの信号成分の差をとることによって、その差が画素信号として出力される。

基板変調型センサの場合、読み出された信号成分には、前回リセットされた後に残ったノイズ成分を含み、読み出されるノイズ成分は、リセットされた後に残されたノイズ成分である。信号成分に含まれる前回リセットされた後に残ったノイズ成分の量と、今回リセットされた後に残されたノイズ成分の量が同じである保証はない。すなわち、出力される画素信号には、前回のノイズ成分が含まれるのであって、そのときのノイズ成分が含まれるわけではない。よって、基板変調型センサの場合、信号成分とノイズ成分が相関しておらず、ノイズ除去が正確にされないという欠点がある。これは、画質低下に繋がるものである。

また、基板変調型センサにおいても、一括電子シャッターを実現する技術が提案されている（例えば、特許文献２参照）。その提案に係る技術の場合、全画素一括リセットして、その後画素信号の読み出しが、ライン毎に順次行われる。
特開２００２−１３４７２９号公報特開２００４−８７９６３号公報

しかし、上述した特許文献２に記載の技術の場合、画素信号の読み出しにおいて、信号成分が先に読み出され、リセット後ノイズ成分の読み出しが行われるので、信号成分とノイズ成分が相関しておらず、ノイズ除去が正確にされないという問題は依然として残る。

また、ＣＭＯＳ−ＡＰＳタイプのセンサにおいて一括電子シャッター機能を実現することも可能であるが、一括電子シャッター機能のために上述した転送用のトランジスタが使用されてしまう。よって、ＣＭＯＳ−ＡＰＳタイプのセンサにおいて一括電子シャッター機能を実現すると、ＣＤＳ機能は実現できず、画質が低下するという問題が生じてしまう。

本発明は、上述した点に鑑みてなされたもので、基板変調型センサあるいはＣＭＯＳ−ＡＰＳセンサにおいて、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現できる固体撮像装置を実現することを目的とする。

本発明の固体撮像装置は、入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェルと、前記電荷をフローティングディフュージョン領域へ転送するための転送手段と、該フローティングディフュージョン領域に転送された前記電荷に基づいて増幅された画素信号を出力するための増幅手段と、を備えた単位画素を、複数配列して構成される固体撮像装置であって、前記転送手段は、第１及び第２の転送制御素子と、該第１及び第２の転送制御素子間に設けられ、前記電荷を保持する電荷保持領域とを有する。

このような構成によれば、基板変調型センサあるいはＣＭＯＳ−ＡＰＳセンサにおいて、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現できる固体撮像装置を実現することができる。

また、本発明の固体撮像装置において、前記蓄積ウェルにおいて不要な前記電荷を排出する排出手段を有することが望ましい。
このような構成によれば、確実に不要な電荷を排出できる。

また、本発明の固体撮像装置において、前記増幅手段は、前記フローティングディフュージョン領域に保持された前記電荷によってチャネルの閾値電圧が制御され、前記電荷に応じた前記画素信号を出力する変調トランジスタを含むことが望ましい。

このような構成によれば、基板変調型センサにおいて、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現できる固体撮像装置を実現することができる。

また、本発明の固体撮像装置において、さらに、前記フローティングディフュージョン領域の電荷を排出するためのリセット用制御素子を有することが望ましい。

このような構成によれば、ＣＭＯＳ−ＡＰＳセンサにおいて、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現できる固体撮像装置を実現することができる。

本発明の固体撮像装置の駆動方法は、入射した光に応じて光電変換素子が発生した光発生電荷を蓄積する蓄積ウェルと、前記光発生電荷を保持することで変調トランジスタのチャネルの閾値電圧を制御する変調用ウェルと、前記蓄積ウェルと変調用ウェルとの間の転送経路の電位障壁を制御する第１及び第２の転送制御素子と、該第１及び第２の転送制御素子間に設けられた前記電荷を保持する電荷保持領域と、を含む単位画素を、複数配列して構成された固体撮像装置の駆動方法であって、前記全画素について、前記第１の転送制御素子によって前記転送経路の電位障壁を制御して、前記光電変換素子による前記光発生電荷を少なくとも前記転送経路を介して前記電荷保持領域には流さないようにしながら前記蓄積ウェルに蓄積させる蓄積手順と、前記全画素について同時に、前記第１の転送制御素子によって前記転送経路の電位障壁を制御して、前記蓄積ウェルに蓄積された前記光発生電荷を前記電荷保持領域に転送させる第１の転送手順と、前記第２の転送制御素子によって前記転送経路の電位障壁を制御して前記光発生電荷を前記変調用ウェルに流さない状態で前記変調用ウェルの残留電荷を排出させる第１の排出手順と、前記第２の転送制御素子によって前記転送経路の電位障壁を制御して前記光発生電荷を前記変調用ウェルに流さない状態で前記変調トランジスタのノイズ成分を読み出すノイズ成分変調手順と、前記第２の転送制御素子によって前記転送経路の電位障壁を制御して、前記電荷保持領域に蓄積された前記光発生電荷を変調用ウェルに転送させる第２の転送手順と、前記第２の転送制御素子によって前記転送経路の電位障壁を制御して前記光発生電荷を前記変調用ウェルに保持させた状態で前記変調トランジスタから前記光発生電荷に応じた画素信号を出力させる信号成分変調手順とを含む。

このような構成によれば、基板変調型センサあるいはＣＭＯＳ−ＡＰＳセンサにおいて、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現できる固体撮像装置の駆動方法を実現することができる。

以下、図面を参照して本発明の実施の形態を説明する。

まず、本発明の実施の形態に係わる固体撮像装置の構成について説明する。図１は、本実施の形態に係わる固体撮像素子装置の平面形状を示す平面図である。図２は、図１のＡ−Ａ'線に沿った断面図である。ただし、配線及びその上層構造の断面は図示せず。

図１に示すように、本実施の形態の固体撮像装置は、複数のセンサセルが２次元基板平面上に２次元マトリックス状に配置されたセンサセルアレイである。各センサセルは、入射光に応じて発生させた光発生電荷を蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画像信号が得られる。図１において、点線で示した範囲が、単位画素である１つのセンサセルＣである。各センサセルは、フォトダイオード形成領域ＰＤを有する。本実施の形態に係る固体撮像装置は、基板変調型センサである。図１では、その中で４つのセンサセルが示されている。４つのセンサセルが、それぞれフォトダイオード形成領域ＰＤａ、ＰＤｂ、ＰＤｃ、ＰＤｄ（以下、個々のフォトダイオード形成領域をＰＤという）を有している。各センサセルの構造は同じであるので、以下の説明では、フォトダイオード形成領域ＰＤａの部分について説明する。なお、本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。

図２に示すように、フォトダイオード形成領域ＰＤに対応して変調トランジスタ形成領域ＴＭが設けられている。フォトダイオード形成領域ＰＤから変調トランジスタ形成領域ＴＭへ電荷を転送するための転送トランジスタ形成領域ＴＴが、それぞれフォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭ間に設けられている。

本実施の形態では、転送トランジスタ形成領域ＴＴに、２つの転送トランジスタを形成し、かつ２つのトランジスタ間に電荷を一時保持するための電荷保持領域としてのキャリアポケット領域ＴＣＰを有する。本実施の形態では、全画素一括して、すなわち全センサセルについて同時に、各フォトダイオード形成領域ＰＤに蓄積された電荷（光発生電荷）を、各センサセルのキャリアポケット領域ＴＣＰに転送して一旦保持し、選択ライン毎にキャリアポケット領域ＴＣＰから変調トランジスタ形成領域ＴＭへ転送する。

図１と図２を用いて、本実施の形態に係る固体撮像装置の構成を、より詳細に説明する。図１に示すように、フォトダイオード形成領域ＰＤは、略矩形をしている。フォトダイオード形成領域ＰＤは、２次元マトリックスの縦方向に沿って設けられた第１の転送ゲート線ＴＸ１、ソース線Ｓ及びドレイン線Ｄと、横方向に沿って設けられた第２の転送ゲート線ＴＸ２及びゲート線Ｇとの間に形成されている。より正確には、縦方向のソース線Ｓは、第１の転送ゲート線ＴＸ１と、ドレイン線Ｄの間に配置されているので、フォトダイオード形成領域ＰＤは、第１の転送ゲート線ＴＸ１、ドレイン線Ｄ、第２の転送ゲート線ＴＸ２及びゲート線Ｇとによって囲まれた範囲内に略形成されている。ゲート線Ｇは、横方向に直線状に設けられるが、略リング状のゲート５（後述する）の部分では、ゲート５の形状に沿って曲がって形成されている。

図２に示すように、センサセルは、Ｐ型基板１ａ上に形成される。フォトダイオード形成領域ＰＤのＰ型基板１ａ上には、基板の深い位置にＮ^-のＮ型ウェル２が形成されている。一方、変調トランジスタＴＭ形成領域のＰ型基板１ａ上には、基板の比較的浅い位置にＮ^-のＮ型ウェル３が形成されている。なお、図２及びその説明中、Ｎ，Ｐの添え字の−，＋はその数によって不純物濃度のより薄い部分（添え字−−）からより濃い部分（添え字＋＋）の状態を示している。

フォトダイオード形成領域ＰＤのＮ型ウェル２上には、略フォトダイオード形成領域ＰＤの略全面に渡ってＰ層が形成され、そのＰ層は蓄積ウェル４として機能する。フォトダイオード形成領域ＰＤの基板表面側には略全面に渡って、ピニング層として機能するＮ⁺拡散層８が形成されている。フォトダイオード形成領域ＰＤにおいては、基板１の表面に開口領域が形成され、その開口領域よりも広い領域のＰ型のウェルである蓄積ウェル４が形成されている。

光電変換素子の機能を有するフォトダイオード形成領域ＰＤの下方の基板１上に形成されたＮ型ウェル２とＰ型の蓄積ウェル４との境界領域には空乏領域が形成され、この空乏領域において、フォトダイオード形成領域の光を受ける開口領域を介して入射した光による光発生電荷が生じる。その発生した光発生電荷は蓄積ウェル４に蓄積される。

変調トランジスタ形成領域ＴＭに形成される増幅手段としての変調トランジスタＴｍとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。変調トランジスタ形成領域ＴＭのＮ型ウェル３上には、基板１表面にゲート絶縁膜１０を介して略リング状（図１では８角形）のゲート（以下、リングゲート又は単にゲートともいう）５が形成されている。リングゲート５下の基板表面にはチャネルを構成するＮ⁺拡散層１１が形成される。リングゲート５の開口部分の中央の基板表面にはＮ⁺⁺拡散層が形成されてソース領域（以下、単にソースともいう）１２が形成されている。変調トランジスタ形成領域ＴＭのＮ型ウェル３上には、変調トランジスタを構成するリングゲート５の略外周形状に合わせてＰ層が形成され、そのＰ層が変調用ウェル６として機能する。この変調用ウェル６内には、リングゲート５のリング形状に沿って形成されたリング状の、Ｐ⁺拡散によるフローティングディフュージョン領域であるＰ型の高濃度領域のキャリアポケット７が形成されている
また、リングゲート５の周囲の基板表面にはＮ⁺拡散層が形成されてドレイン領域（以下、単にドレインともいう）１３を構成する。チャネルを構成するＮ⁺拡散層１１はソース領域１２とドレイン領域１３とに接続される。

変調用ウェル６は変調トランジスタＴｍのチャネルの閾値電圧を制御するものである。変調トランジスタＴｍは、変調用ウェル６、リングゲート５、ソース領域１２及びドレイン領域１３によって構成されて、キャリアポケット７に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。

また、図１に示すように、リングゲート５の所定位置には、基板１表面近傍にＮ⁺層のゲートコンタクト領域５ａが形成される。ソース領域１２の所定位置には、基板１表面近傍にＮ⁺層のソースコンタクト領域１２ａが形成される。ドレイン領域１３の所定位置には、基板１表面近傍にＮ⁺層のドレインコンタクト領域１３ａが形成される。

蓄積ウェル４に蓄積された電荷は、次に説明する転送トランジスタ形成領域ＴＴを介して変調用ウェル６に転送されてキャリアポケット７に保持される。変調トランジスタとして機能する変調トランジスタ形成領域ＴＭのソース電位は、変調用ウェル６に転送された電荷の量、即ち、フォトダイオードとして機能するフォトダイオード形成領域ＰＤへの入射光に応じたものとなる。

蓄積ウェル４近傍の基板１表面には、高濃度Ｐ⁺⁺型拡散層によってオーバーフロー電荷を含む不要電荷排出用の拡散領域（以下、ＯＦＤ領域という）１４が形成されている。蓄積ウェルの不要な過剰電荷を排出する排出手段としてのＯＦＤ領域１４は、蓄積ウェル４に蓄積されずに該蓄積ウェル４からオーバーフローし、かつ、画素信号に寄与しない不要な電荷（以下、不要電荷という）を、基板へ排出するための領域である。

転送トランジスタ形成領域ＴＴについて説明する。転送トランジスタ形成領域ＴＴは、図２に示すように、２つの転送トランジスタのための領域ＴＴ１，ＴＴ２と、２つの転送トランジスタ間に設けられ、電荷を一時保持するためのキャリアポケット領域ＴＣＰを有する。

具体的には、１つのセンサセル内のフォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭとの間であって、フォトダイオード形成領域ＰＤとキャリアポケット領域ＴＣＰの間に、基板表面側において、第１の転送トランジスタ領域ＴＴ１が形成される。第１の転送トランジスタ領域ＴＴ１は、基板表面にチャネルが形成されるように、基板表面にゲート絶縁膜２１を介して転送ゲート２２を有する。この第１の転送トランジスタ領域ＴＴ１のチャネル、すなわち転送経路は、転送ゲート２２への印加電圧によって制御される。

キャリアポケット領域ＴＣＰは、変調トランジスタ形成領域ＴＭのＮ型ウェル３上に、Ｐ層が形成され、そのＰ層は、転送用蓄積ウェル２３として機能する。この転送用蓄積ウェル２３内には、Ｐ⁺拡散による転送用キャリアポケット２４が形成されている。さらに、
転送用蓄積ウェル２３の基板表面側には略全面に渡って、Ｎ⁺拡散層２５が形成されている。このように、転送用蓄積ウェル２３をＮ⁺拡散層２５下に埋め込むことができるので、Ｎ⁺拡散層２５は、ピニング層としての機能を発揮し、暗電流の発生を抑えることができる。

さらに、１つのセンサセル内のフォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭとの間であって、キャリアポケット領域ＴＣＰと変調トランジスタ形成領域ＴＭとの間に、基板表面側において、第２の転送トランジスタ領域ＴＴ２が形成される。第２の転送トランジスタ領域ＴＴ２は、基板表面にチャネルが形成されるように、基板表面にゲート絶縁膜２６を介して転送ゲート２７を有する。この第２の転送トランジスタ領域ＴＴ２のチャネル、すなわち転送経路は、転送ゲート２７への印加電圧によって制御される。

図１に示すように、第１の転送トランジスタ領域ＴＴ１の転送ゲート２２は、矩形のフォトダイオード形成領域ＰＤの一辺に沿った略矩形形状を有する。第２の転送トランジスタ領域ＴＴ２の転送ゲート２７は、８角形のリングゲート５の一辺に沿った略矩形形状を有する。なお、本実施の形態では、図１に示すように、フォトダイオード形成領域ＰＤの１つの角の近傍にリングゲート５が設けられているので、第１の転送トランジスタ領域ＴＴ１の転送ゲート２２の、リングゲート５側の部分は、一部が切り取られた形状となっている。

また、図１の例では、転送ゲート２２の一辺と直交する転送ゲート２７の一辺との間に、キャリアポケット２４が形成されている。
また、図１に示すように、転送ゲート２２の所定位置には、基板１表面近傍にＮ⁺層のゲートコンタクト領域２２ａが形成される。転送ゲート２７の所定位置には、基板１表面近傍にＮ⁺層のゲートコンタクト領域２７ａが形成される。

なお、基板表面には図示しない層間絶縁膜を介して、上述した第１の転送ゲート線ＴＸ１、ソース線Ｓ等の配線層が形成される。転送ゲート２２、ソースコンタクト領域１２ａ等は、層間絶縁膜に開孔したコンタクトホールによって配線層の各配線に電気的に接続される。各配線は例えばアルミニウム等の金属材料で構成される。

図３は、本実施の形態に係る固体撮像装置のセンサセルの等価回路である。センサセルＣは、フォトダイオード形成領域ＰＤにおいて実現されるフォトダイオードＰｄと、変調トランジスタ形成領域ＴＭにおいて実現される変調トランジスタＴｍと、転送トランジスタ形成領域ＴＴにおいて実現される転送蓄積部Ｔｓとからなる。転送蓄積部Ｔｓは、領域ＴＴ１に形成される第１の転送制御素子であるトランジスタＴｒ１と、領域ＴＴ２に形成される第２の転送制御素子であるトランジスタＴｒ２と、２つのトランジスタＴｒ１，Ｔｒ２の間のソース・ドレイン間に設けられた容量Ｃ１とからなる。容量Ｃ１は、上述したキャリアポケット２４に対応する電荷保持領域に対応する。

光電変換を行うフォトダイオードＰｄで発生した電荷（光発生電荷）は、トランジスタＴｒ１を制御することで、容量Ｃ１に一時保持される。その後、トランジスタＴｒ２を制御することによって、容量Ｃ１に保持された電荷が、と変調トランジスタＴｍのキャリアポケット７に転送される。

変調トランジスタＴｍは、キャリアポケット７に電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット７内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタＴｍの出力電圧ＶＯは、キャリアポケット７内の電荷に応じたもの、即ち、フォトダイオードＰｄへの入射光の明るさに対応したものとなる。

さらに、図３においては、フォトダイオードＰｄの一端に接続された可変抵抗ＯＦＤが示されている。ＯＦＤ領域１４は、与えられる電位に対応してポテンシャルを変化させるために、可変抵抗ＯＦＤにより示されている。

図４は、固体撮像装置の各モードにおけるポテンシャルの状態を示すポテンシャル図である。図４は、上から、蓄積モード（Ｍ１）、一括転送モード（Ｍ２）、保持・ノイズ出力モード（Ｍ３）、転送モード（Ｍ４）、及び信号出力モード（Ｍ５）におけるポテンシャルを示す。なお、図４においては、各モードにおけるポテンシャルの関係を正孔のポテンシャルが高くなる向きを正側にとって示す。

図４は、横軸に図２と同様に、図１のＡ−Ａ'線に沿った位置をとり、縦軸にホールを基準にしたポテンシャルをとって、各位置のポテンシャルの関係を示している。図４の左側から右側に向かって、リングゲート５の一端側、ソース領域１２、リングゲート５の他端側、転送トランジスタＴＴ２の転送ゲート２７、転送用蓄積ウェル２３、転送トランジスタＴＴ１の転送ゲート２２、蓄積ウェル４、及びＯＦＤ領域１４の位置の基板内のポテンシャルを示している。

蓄積モード（Ｍ１）のときは、転送トランジスタＴｒ１の転送ゲート２２には、蓄積ウェル４と転送用蓄積ウェル２３との間に、高い電位障壁が形成されるように電圧が印加される。ＯＦＤ領域１４のポテンシャルは、転送ゲート２２の領域のポテンシャルよりも低い。これは、蓄積ウェル４から溢れた電荷がＯＦＤ領域１４へ排出するようにするためである。

一括転送モード（Ｍ２）のときは、転送トランジスタＴｒ１の転送ゲート２２には、蓄積ウェル４と転送用蓄積ウェル２３との間に、電位障壁が形成されないように電圧が印加される。このとき、転送用蓄積ウェル２３のポテンシャルは蓄積ウェル４よりも低いので、蓄積ウェル４に蓄積された電荷は、転送用蓄積ウェル２３へ流れ込む。

保持・ノイズ出力モード（Ｍ３）のときは、転送トランジスタＴｒ１の転送ゲート２２には、蓄積ウェル４と転送用蓄積ウェル２３との間に、高い電位障壁が形成されるように電圧が印加される。これにより、転送用蓄積ウェル２３へ流れ込んだ電荷は、転送用蓄積ウェル２３に保持される。さらに、この状態で、後述するように、リセットとノイズ成分の読み出しが行われる。

ライン毎に行われる転送モード（Ｍ４）のときは、転送トランジスタＴｒ２の転送ゲート２７には、転送用蓄積ウェル２３と変調用ウェル６との間に、電位障壁が形成されないように電圧が印加される。このとき、転送用蓄積ウェル２３よりも変調用ウェル６のポテンシャルは低いので、転送用蓄積ウェル２３に蓄積された電荷は、変調用ウェル６へ流れ込む。

信号出力モード（Ｍ５）のときは、転送トランジスタＴｒ２の転送ゲート２７には、転送用蓄積ウェル２３と変調用ウェル６との間に、高い電位障壁が形成されるように電圧が印加される。これにより、変調用ウェル６へ流れ込んだ電荷は、変調用ウェル６に保持される。さらに、この状態で、後述するように、信号成分の読み出しが行われる。

次に、以上の構成に係る固体撮像装置において、ＣＤＳ機能と一括電子シャッター機能が実現される駆動方法を動作シーケンスに従って説明する。

図５は、本実施の形態の固体撮像装置の駆動シーケンスを示すタイミングチャートである。図５に示すように、１フレーム期間Ｆは、リセット期間（Ｒ１）、蓄積期間（Ａ）、一括転送期間（Ｔ）及び画素信号読み出し期間（Ｓ）の４つの期間を含む。

リセット期間（Ｒ１）は、１フレームの開始時に全画素一括して、すなわち全センサセルについて同時にリセットするための全セル同時リセット期間である。また、このリセット期間（Ｒ１）において行われるリセット動作は、全画素について、蓄積ウェル４、転送用蓄積ウェル２３及び変調用ウェル６から、残存する電荷を排出させるための動作である。リセット動作後、各センサセルの蓄積ウェル４に対する電荷の蓄積が開始される。

リセット期間（Ｒ１）に続く蓄積期間（Ａ）は、各センサセルが蓄積モード（Ｍ１）となり、光を受けてフォトダイオード形成領域ＰＤにおいて発生した光発生電荷を蓄積ウェル４に蓄積するための期間である。

蓄積期間（Ａ）に続く一括転送期間（Ｔ）は、各センサセルが一括転送モード（Ｍ２）となり、全画素一括して、すなわち全センサセルについて同時に、各フォトダイオード形成領域ＰＤに蓄積された電荷を、各センサセルのキャリアポケット領域ＴＣＰに転送する一括転送が行われる期間である。この一括転送期間（Ｔ）における一括転送動作は、上述した転送トランジスタＴｒ１の転送ゲート２２に所定の第１の電圧を同時に印加することによって行われる。

一括転送モード（Ｍ２）の後には、キャリアポケット領域ＴＣＰに電荷を保持する状態、すなわち上述した保持・ノイズ出力モード（Ｍ３）となる。

図５に示すように、一括転送期間（Ｔ）後の画素信号読み出し期間（Ｓ）は、キャリアポケット領域ＴＣＰに保持された電荷を、選択ライン毎に変調トランジスタ形成領域ＴＭへ転送する水平ブランキング期間（Ｈ）を有する。すなわち、図５に示すように、画素信号読み出し期間（Ｓ）においては、第１行目Ｌ１から最終行目Ｌｎまでのｎラインについて、水平ブランキング期間（Ｈ）が順次すなわち時間的にずれて連続的に発生する。水平ブランキング期間（Ｈ）は、図６に示すように、リセット期間（Ｒ２）とノイズ成分・信号成分読み出し期間（ＳＳ）を含む。

図６は、一括転送期間（Ｔ）と水平ブランキング期間（Ｈ）を説明するためのタイミングチャートである。水平ブランキング期間（Ｈ）は、選択ライン毎に発生する。図６は、一括転送期間（Ｔ）と水平ブランキング期間（Ｈ）における、トランジスタＴＲ１の転送ゲート２２と、トランジスタＴＲ２の転送ゲート２７と、変調トランジスタＴｍのゲート５、ソース１２及びドレイン１３に印加される電圧波形を示す。

一括転送期間（Ｔ）においては、転送ゲート２２は、３．３Ｖから０Ｖになり、転送ゲート２７は３．３Ｖで、ゲート５は１．０Ｖで、ドレイン１３は１．０Ｖから３．３Ｖになり、ソース１２は１．０Ｖである。

リセット期間（Ｒ２）においては、転送ゲート２２は、３．３Ｖで、転送ゲート２７は３．３Ｖで、ゲート５は１．０Ｖから８．０Ｖになり、ドレイン１３は３．３Ｖから６．０Ｖになり、ソース１２は１．０Ｖから６．０Ｖになる。リセット期間（Ｒ２）におけるリセット動作によって、キャリアポケット７内の電荷が排出される。

ノイズ成分・信号成分読み出し期間（ＳＳ）においては、転送ゲート２２は、３．３Ｖである。まず、ノイズ成分を読み出すために、転送ゲート２７は３．３Ｖで、ゲート５は１．０Ｖから２．８Ｖになり、ドレイン１３は３．３Ｖで、ソース１２にはノイズ成分の電圧が出力される（Ｍ３）。その後、転送ゲート２７は３．３Ｖから０Ｖになり、ゲート５は１．０Ｖから０Ｖになり、ドレイン１３は３．３Ｖで、ソース１２は１．０Ｖである。これにより、キャリアポケット２４からキャリアポケット７への電荷転送が行われる（Ｍ４）。

次に、信号成分を読み出すために、転送ゲート２７は３．３Ｖで、ゲート５は１．０Ｖから２．８Ｖになり、ドレイン１３は３．３Ｖで、ソース１２には信号成分の電圧が出力される。これにより、キャリアポケット７の電荷量から信号成分が読み出される（Ｍ５）。

その後は、転送ゲート２７は３．３Ｖに、ゲート５は１．０Ｖに、ドレイン１３は３．３Ｖから１．０Ｖになり、ソース１２は１．０Ｖになる。

よって、ノイズ成分を先行して読み出し、信号成分をその後読み出すことによって、ＣＤＳ機能が実現される。

以上のように、本実施の形態の固体撮像装置によれば、基板変調型センサにおいて、２つの転送制御素子と電荷保持領域とを有するので、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現することができる。

なお、上述した１つのセンサセルに２つの転送制御素子を用いた固体撮像装置を、ＣＭＯＳ−ＡＰＳタイプのイメージセンサにも適用することができる。図７は、ＣＭＯＳ−ＡＰＳタイプのセンサに適用した場合の単位画素の等価回路である。
入射光によって発生した電荷を蓄積するためのフォトダイオードＰｄの一端には、２つの転送制御素子としてのＭＯＳ型のトランジスタＴｒ１１，Ｔｒ１２が直列に接続されている。フォトダイオードＰｄのその一端には、抵抗が接続されている。２つとトランジスタＴｒ１１，Ｔｒ１２のソース・ドレイン間には、キャリアポケットとしての容量Ｃ１１の一端が接続される。トランジスタＴｒ１２のソースは、信号電荷量に応じた増幅信号出力を出す増幅手段としての増幅用ＭＯＳ型のトランジスタＴｒ１３とフローティングディフュージョン部ＦＤをリセットするためのリセット用制御素子であるリセット用ＭＯＳ型のトランジスタＴｒ１５のそれぞれのドレインに接続されている。トランジスタＴｒ１３のゲートには、さらに電荷保持領域であるフローティングディフュージョン部として容量ＦＤの一端が接続されている。トランジスタＴｒ１５のソースは、トランジスタＴｒ１３のゲートに接続されている。画素選択用ＭＯＳ型のトランジスタＴｒ１４が、トランジスタＴｒ１３と直列に接続されている。トランジスタＴｒ１４のソースから、画素信号の出力Ｖ０が取り出される。

上記の回路構成の単位画素のセンサセルが、２次元的マトリックス状に配列される。画素の出力信号ＶＯは、トランジスタＴｒ１４のゲートに入力される選択信号ＳＥＬによって例えばライン毎に選択されて読み出される。

次に図７の回路の動作を簡単に説明する。図５のリセット期間（Ｒ１）の経過後、各フォトダイオードＰｄに対する電荷の蓄積が開始される。
リセット期間（Ｒ１）に続く蓄積期間（Ａ）において、各フォトダイオードＰｄには、光発生電荷が蓄積される。

続く画素信号読み出し期間（Ｓ）の前の一括転送期間（Ｔ）に、全画素一括して、すなわち全センサセルについて同時に、各フォトダイオードＰｄに蓄積された電荷を、各キャリアポケットとしての容量Ｃ１１に転送する一括転送が行われる。この一括転送動作は、上述した転送トランジスタＴｒ１１を全画素同時にオンすることによって行われる。

一括転送期間（Ｔ）後の画素信号読み出し期間（Ｓ）では、まず、選択ライン毎に水平ブランキング期間（Ｈ）において、リセット用のトランジスタＴｒ１５をオンして、フローティングディフュージョン部ＦＤをリセットする。このリセットによって、フローティングディフュージョン部ＦＤの電荷が排出される。そのリセット後、選択用トランジスタＴｒ１４をオンにして、リセット後の信号、すなわちフローティングディフュージョン部ＦＤに残存するノイズ成分を読み出す。

次に、トランジスタＴＲ１２をオンにすることによって、フローティングディフュージョン部ＦＤへ転送する。そして、選択用トランジスタＴｒ１４をオンにして、容量Ｃ１１から転送された電荷量、すなわち信号成分を読み出す。上記の動作は、図５に示すように、画素信号読み出し期間（Ｓ）においては、第１行目から最終行目までのｎラインについて、水平ブランキング期間（Ｈ）が順次すなわち時間的にずれて連続的に発生する。図７の回路動作においても、水平ブランキング期間（Ｈ）は、図６に示すように、リセット期間（Ｒ２）とノイズ成分・信号成分読み出し期間（ＳＳ）を含む。

従って、ＣＭＯＳ−ＡＰＳタイプのセンサにおいても、全画素同時に受光して電荷を蓄積し、一括転送する一括電子シャッター機能と、ノイズ先行読み出しによるＣＤＳ機能の両方が実現できる。

以上のように、上述した２つの実施の形態に係る固体撮像装置によれば、高画質の画像信号を得ることができる。

本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本実施の形態に係わる固体撮像装置の平面形状を示す平面図。図１のＡ−Ａ'線に沿った断面図。本実施の形態に係る固体撮像装置のセンサセルの等価回路。本実施の形態に係わる固体撮像装置の各モードにおけるポテンシャル図。本実施の形態の固体撮像装置の駆動シーケンスを示すタイミングチャート。本実施の形態の水平ブランキング期間を説明するためのタイミングチャート。ＣＭＯＳセンサに本実施の形態を適用した場合の単位画素の等価回路。

符号の説明

１基板、１ａＰ型基板、２Ｎ型ウェル、４蓄積ウェル、５リングゲート、６変調用ウェル、７キャリアポケット、２２，２７転送ゲート、２４転送用キャリアポケット

Claims

入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェルと、
前記電荷をフローティングディフュージョン領域へ転送するための転送手段と、
該フローティングディフュージョン領域に転送された前記電荷に基づいて増幅された画素信号を出力するための増幅手段と、を備えた単位画素を、複数配列して構成される固体撮像装置であって、
前記転送手段は、第１及び第２の転送制御素子と、該第１及び第２の転送制御素子間に設けられ、前記電荷を保持する電荷保持領域とを有することを特徴とする固体撮像装置。
さらに、前記蓄積ウェルにおいて過剰となった前記電荷を排出する排出手段を有することを特徴とする請求項１に記載の固体撮像装置。
前記増幅手段は、前記フローティングディフュージョン領域に保持された前記電荷によってチャネルの閾値電圧が制御され、前記電荷に応じた前記画素信号を出力する変調トランジスタを含むことを特徴とする請求項１又は請求項２に記載の固体撮像装置。
さらに、前記フローティングディフュージョン領域の電荷を排出するためのリセット用制御素子を有することを特徴とする請求項１から請求項３のいずれかに記載の固体撮像装置。
入射した光に応じて光電変換素子が発生した光発生電荷を蓄積する蓄積ウェルと、該フローティングディフュージョン領域に転送された前記電荷に基づいて増幅された画素信号を出力するための増幅手段と、前記蓄積ウェルと前記増幅手段との間の転送経路の電位障壁を制御する第１及び第２の転送制御素子と、該第１及び第２の転送制御素子間に設けられ、前記電荷を保持する電荷保持領域と、を含む単位画素を、複数配列して構成された固体撮像装置の駆動方法であって、
前記全画素について、前記第１の転送制御素子によって前記転送経路の電位障壁を制御して、前記光電変換素子による前記光発生電荷を少なくとも前記転送経路を介して前記電荷保持領域には流さないようにしながら前記蓄積ウェルに蓄積させる蓄積手順と、
前記全画素について同時に、前記第１の転送制御素子によって前記転送経路の電位障壁を制御して、前記蓄積ウェルに蓄積された前記光発生電荷を前記電荷保持領域に転送させる第１の転送手順と、
前記第２の転送制御素子によって前記転送経路の電位障壁を制御して前記光発生電荷を前記変調用ウェルに流さない状態で前記変調用ウェルの残留電荷を排出させる第１の排出手順と、
前記第２の転送制御素子によって前記転送経路の電位障壁を制御して前記光発生電荷を前記変調用ウェルに流さない状態で前記変調トランジスタのノイズ成分を読み出すノイズ成分変調手順と、
前記第２の転送制御素子によって前記転送経路の電位障壁を制御して、前記電荷保持領域に蓄積された前記光発生電荷を変調用ウェルに転送させる第２の転送手順と、
前記第２の転送制御素子によって前記転送経路の電位障壁を制御して前記光発生電荷を前記変調用ウェルに保持させた状態で前記増幅手段から前記光発生電荷に応じた画素信号を出力させる信号成分変調手順と、
を含む固体撮像装置の駆動方法。