JP2004349430A - 固体撮像素子とその駆動方法 - Google Patents
固体撮像素子とその駆動方法 Download PDFInfo
- Publication number
- JP2004349430A JP2004349430A JP2003144126A JP2003144126A JP2004349430A JP 2004349430 A JP2004349430 A JP 2004349430A JP 2003144126 A JP2003144126 A JP 2003144126A JP 2003144126 A JP2003144126 A JP 2003144126A JP 2004349430 A JP2004349430 A JP 2004349430A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- region
- light receiving
- optical signal
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 30
- 230000003287 optical effect Effects 0.000 claims abstract description 175
- 238000001514 detection method Methods 0.000 claims abstract description 112
- 238000009825 accumulation Methods 0.000 claims abstract description 28
- 238000003384 imaging method Methods 0.000 claims description 95
- 238000010408 sweeping Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000002344 surface layer Substances 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 6
- 230000000779 depleting effect Effects 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 abstract description 11
- 108091006146 Channels Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】感度向上を図り、出力信号と受光ダイオードで生成される光信号との線形性を確保する。
【解決手段】受光ダイオード１１にて発生された電荷を蓄積するホールポケット領域２２を有し、ホールポケット領域２２に蓄積された信号電荷量に応じて信号を読み出す光信号検出用トランジスタ１２が、上下二つの受光ダイオード１１ａ、１１ｂに囲まれて画素ブロック１０Ａの中央部に設けられている。受光ダイオード１１ａ、１１ｂと光信号検出用トランジスタ１２との間にはそれぞれ、光信号転送用トランジスタ１３ａ、１３ｂがそれぞれ設けられ、各受光ダイオード１１ａ、１１ｂから光信号検出用トランジスタ１２の電荷蓄積領域２２へそれぞれと向かう信号電荷の流れが光信号転送用トランジスタ１３ａ、１３ｂによって制御されている。
【選択図】 図１
【解決手段】受光ダイオード１１にて発生された電荷を蓄積するホールポケット領域２２を有し、ホールポケット領域２２に蓄積された信号電荷量に応じて信号を読み出す光信号検出用トランジスタ１２が、上下二つの受光ダイオード１１ａ、１１ｂに囲まれて画素ブロック１０Ａの中央部に設けられている。受光ダイオード１１ａ、１１ｂと光信号検出用トランジスタ１２との間にはそれぞれ、光信号転送用トランジスタ１３ａ、１３ｂがそれぞれ設けられ、各受光ダイオード１１ａ、１１ｂから光信号検出用トランジスタ１２の電荷蓄積領域２２へそれぞれと向かう信号電荷の流れが光信号転送用トランジスタ１３ａ、１３ｂによって制御されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばビデオカメラ、デジタルカメラ、画像入力カメラ、スキャナおよびファクシミリなどの画像入力デバイス装置に用いられる固体撮像素子およびその駆動方法に関する。
【０００２】
【従来の技術】
現在、閾値電圧変調方式の固体撮像装置として、例えばＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどの半導体イメージセンサが用いられている。この半導体イメージセンサは、ビデオカメラ、デジタルカメラ、画像入力カメラ、スキャナおよびファクシミリなどの電子機器において、画像入力デバイスとして利用されている。特に、ＭＯＳ型イメージセンサは、ＣＣＤ型イメージセンサに比べて、消費電力が少なく、かつ、周辺回路と同じＣＭＯＳプロセス技術を利用することにより低コスト化が可能であることから、近年では、ＭＯＳ型イメージセンサが見直されている。
【０００３】
このようなＭＯＳ型イメージセンサとして、例えば特許文献１には、光信号検出用ＭＯＳトランジスタのチャンネル領域下に高濃度埋め込み層からなるキャリアポケット領域（電荷蓄積領域）を設けた閾値電圧変調方式のＭＯＳ型イメージセンサと称される固体撮像素子が開示されている。
【０００４】
以下に、特許文献１に開示されている閾値電圧変調方式のＭＯＳ型イメージセンサの構成について、図８および図９を用いて説明する。
【０００５】
図８は、従来の閾値電圧変調方式のＭＯＳ型イメージセンサにおける単位画素の構成例を示す平面図であり、図９はそのＡ−Ａ線断面図である。
【０００６】
図８および図９において、このＭＯＳ型イメージセンサは、光電変換により照射光量に応じた信号電荷を発生する受光ダイオード１１と、この受光ダイオード１１に隣接して設けられた光信号検出用ＭＯＳトランジスタ１２とを有する単位画素部１０が、例えば行方向および列方向にマトリクス状に複数配列されて構成されている。
【０００７】
一方、Ｐ型基板１４の上方にはＮ型ウエル領域１６が単位画素１０毎に設けられ、Ｎ型ウエル領域１６内にＰ型ウエル領域１８が設けられている。
【０００８】
このように、Ｐ型ウエル領域１８を囲むように設けられたＮ型ウエル領域１６は、ドレイン領域１７と接続されている。ホールポケット領域２２に蓄積された信号電荷は、掃き出し動作時に、ゲート電極２３に印加されるゲート電圧によって、ホールポケット領域２２からＮ型ウエル領域１６を越えて基板１４側に排出される。
【０００９】
Ｎ型ウエル領域１６下および隣接する画素との間の領域には、Ｐ型（Ｐ＋）チャネルストップ領域１５が設けられている。このＰ型チャネルストップ領域１５およびＰ型基板１４によって、Ｎ型ウエル領域１６は単位画素部１０毎に分離されている。
【００１０】
受光ダイオード１１と光信号検出用ＭＯＳトランジスタ１２とは、同じＰ型ウエル領域１８内に設けられており、このＰ型ウエル領域１８によって受光ダイオード１１と光信号検出用ＭＯＳトランジスタ１２とが接続されている。
【００１１】
受光ダイオード１１は、Ｐ型基板１４の一表面側に設けられたＮ型ウエル領域１６と、このＮ型ウエル領域１６上に設けられたフローティング状態のＰ型ウエル領域１８とを有している。このＰ型ウエル領域１８が受光領域となっており、Ｐ型ウエル領域１８への光照射によって電荷（信号電荷は電子とホールがあり、この場合、ホール）が発生するようになっている。
【００１２】
光信号検出用ＭＯＳトランジスタ１２は、Ｎ型ドレイン領域１７と、Ｎ型ソース領域２１と、平面視リング状のＰ型ホールポケット領域（電荷蓄積領域）２２と、平面視リング状のゲート電極２３と、電流担体が移動するチャネル領域２４とを有する。
【００１３】
Ｎ型ドレイン領域１７は、リング状のゲート電極２３の外周を囲むようにＰ型ウエル領域１８の表面側に、平面視リング状のＮ型（Ｎ＋）拡散層として設けられている。
【００１４】
Ｎ型ソース領域２１は、平面視リング状のゲート電極２３の内側にあってＰ型ウエル領域１８の表面側に、Ｎ型（Ｎ＋）拡散層として設けられている。
【００１５】
Ｐ型ホールポケット領域２２は、ゲート電極２３の下方であって、ソース領域２１近傍のＰ型ウエル領域１８内に、ソース領域２１を囲むように、平面視リング状のＰ型（Ｐ＋）拡散層として設けられている。
【００１６】
このホールポケット領域２２には、受光ダイオード１１で発生された光信号（電荷）がＰ型ウエル領域１８を介して蓄積され、Ｓ信号読み出し時に、ゲート電極２３に印加されるゲート電圧によって画素１０が選択されると、ホールポケット領域２２内の光信号（信号電荷）に応じた信号がＮ型ドレイン領域２１から出力される。
【００１７】
チャネル領域２４は、ゲート電極２３下のＮ型ソース領域２１とＮ型ドレイン領域１７間にあってＰ型ウエル領域１８の表面側に、Ｎ型層として設けられている。
【００１８】
ゲート電極２３は信号検出ゲートであり、Ｐ型ウエル領域１８上に図示しないゲート絶縁膜を介して平面視リング状の形状に形成されている。
【００１９】
このように構成された単位画素１０が行方向および列方向にマトリクス状（２次元的に）に複数配置されてＭＯＳ型イメージセンサが構成されており、駆動回路（図示せず；ゲートだけではなくドレインも別々に制御されるため、単に駆動回路と記載）によって選択行および非選択行の電圧を別々に制御することによって、選択行の各単位画素部１０から選択列の各ラインを介して選択された単位画素部１０毎に撮像信号が順次読み出される。
【００２０】
上記構成により、以下に、従来のＭＯＳ型イメージセンサの基本動作について、図１０を用いて説明する。
【００２１】
図１０は、図８および図９の従来のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。
【００２２】
このＭＯＳ型イメージセンサでは、図１０に示すように電荷蓄積動作−Ｓ読み出し動作−掃き出し動作（初期化）−Ｎ読み出し動作という一連の動作が繰り返して行われる。
【００２３】
（蓄積期間）
この蓄積期間には、光信号検出用ＭＯＳトランジスタ１２のドレイン領域１７およびソース領域２１に１Ｖ、ゲート電極２３に３Ｖ程度の電圧が印加される。この蓄積期間では、光照射により、受光ダイオード１１下方の電気的にフローテイングなＰ型ウエル領域１８内に光信号キャリアである正孔（ホール）が生成される。ソース領域２１近傍に形成されたホールポケット領域２２が高濃度不純物領域であるため、受光ダイオード１１で発生された信号電荷は、Ｐ型濃度勾配による電界により、ホールポケット領域２２に転送されて蓄積される。
【００２４】
なお、この蓄積期間には、光信号検出用トランジスタ１２がＯＮ状態となっており、ドレイン領域１７−ソース領域２１間は完全に導通されているため、ゲート電極２３直下の部分は電子層で埋められている。よって、ドレイン領域１７、ソース領域２１およびゲート電極２３の直下の部分が全て電子層になり、これによって界面付近で発生する暗電流成分を抑えることができる。
【００２５】
（Ｓ読出期間）
Ｓ読み出し期間には、光信号検出用ＭＯＳトランジスタ１２のソース領域２１が定電流源に接続され、ドレイン領域１７、ソース領域２１およびゲート電極２３によってソースフォロワ回路が構成される。また、光信号検出用ＭＯＳトランジスタ１２のドレイン領域１７に３Ｖ、ゲート電極２３に２Ｖ程度の電圧が印加され、光信号検出用ＭＯＳトランジスタ１２を飽和領域で動作させる。これによって、ホールポケット領域２２に蓄積された信号電荷量に応じてソース電位が変調されてＳ信号として読み出される。
【００２６】
（掃出期間）
掃き出し期間には、光信号検出用ＭＯＳトランジスタ１２のドレイン領域１７、ソース領域２１およびゲート電極２３に５〜７Ｖ程度の高電圧が印加される。これによって、ホールポケット領域２２に蓄積されている信号電荷が全て、Ｎウェル領域１６を越えてＰ型基板１４側に排出される。
【００２７】
（Ｎ読出期間）
Ｎ読み出し期間には、再び、光信号検出用ＭＯＳトランジスタ１２のソース領域２１が定電流源に接続され、ドレイン領域１７、ソース領域２１およびゲート電極２３によってソースフォロワ回路が構成される。また、ドレイン領域１７に３Ｖ、ゲート電極２３に２Ｖ程度の電圧が印加され、光信号検出用ＭＯＳトランジスタ１２を飽和領域で動作させる。これによって、光信号検出用ＭＯＳトランジスタ１２のホールポケット領域２２に光信号が存在しない状態の信号レベルがＮ（ノイズ）信号として読み出される。
【００２８】
各単位画素部１０の撮像信号としては、Ｓ読み出し期間で読み出されたＳ信号と、Ｎ読み出し期間で読み出されたＮ信号との差分が、差動増幅回路やクランプ回路などを介して出力される。これによって、各単位画素部１０毎の光信号検出用ＭＯＳトランジスタのオフセットばらつきを低減することが可能となる。
【００２９】
【特許文献１】
特許第２９３５４９２号公報
【００３０】
【発明が解決しようとする課題】
しかしながら、上述した従来のＭＯＳ型イメージセンサでは、各一つの受光ダイオード１１と光信号検出用ＭＯＳトランジスタ１２によって各単位画素部１０が構成されているため、以下のような問題が生じる。
【００３１】
この光信号検出用ＭＯＳトランジスタ１２は、ゲート電極２３が平面視リング状の形状をしており、その下方に高濃度Ｐ型（Ｐ＋）拡散層からなる平面視リング状のホールポケット領域２２が設けられ、ホールポケット領域２２の蓄積信号電荷量により閾値変調されるトランジスタである。また、Ｓ信号読み出し期間、さらに掃き出し期間の後にＮ（ノイズ）信号を読み出すため、その掃き出し期間には、高濃度のホールポケット領域２２を完全に空乏化させる必要がある。
【００３２】
このような特殊な動作を行わせる光信号検出用ＭＯＳトランジスタ１２は、通常のＣＭＯＳプロセスで作製されるトランジスタよりも大きな面積が必要とされる。また、このＣＭＯＳ技術の微細化に伴って、微細化することができるというような種類のトランジスタではなく、この光信号検出用ＭＯＳトランジスタ１２のサイズを縮小化することは容易なことではない。
【００３３】
したがって、単位画素部１０中で光信号検出用ＭＯＳトランジスタ１２が占める面積が大きくなり、その結果、受光ダイオード１１の面積が小さくなって、感度が不足するという問題が生じる。
【００３４】
また、図８に示すように、光信号検出用ＭＯＳトランジスタ１２の一方側に受光ダイオード１１が隣接して配置されている構造では、受光ダイオード１１が隣接している側と、それがない反対側とでは、平面視リング状のゲート電極２３下のポテンシャルプロファイルに偏りが生じやすく、その結果、受光ダイオード１１で生成される光信号（信号電荷）と、出力信号との線形性が損なわれる虞がある。
【００３５】
掃き出し期間において、ホールポケット領域２２からＰ型基板１４側に光信号（信号電荷）を完全に排出させることが必要となるため、光信号検出用トランジスタ１２のドレイン領域１７、ソース領域２１およびゲート電極２３に、５Ｖ〜７Ｖというような高電圧を印加させる必要がある。
【００３６】
本発明は、上記従来の問題を解決するもので、受光ダイオードの占める面積を大きくして感度向上を図ることができる固体撮像素子およびその駆動方法を提供することを目的とする。
【００３７】
また、本発明は、上記従来の問題を解決するもので、信号出力と受光ダイオードで生成される光信号との線形性を確保できる固体撮像素子およびその駆動方法を提供することを目的とする。
【００３８】
さらに、本発明は、上記従来の問題を解決するもので、掃き出し動作時に必要とされる各駆動電圧の低電圧化を図ることができる固体撮像素子およびその駆動方法を提供することを目的とする。
【００３９】
【課題を解決するための手段】
本発明の固体撮像素子は、光照射により信号電荷を発生する複数の受光部と、該複数の受光部に対して共通に設けられ、該複数の受光部で発生した各信号電荷量に応じた信号をそれぞれ読み出し可能とする光信号検出部と、該各受光部から該光信号検出部へとそれぞれ向かう各信号電荷の流れをそれぞれ制御可能とする信号電荷転送制御部とを有する画素ブロックが一または複数配列されており、そのことにより上記目的が達成される。
【００４０】
また、好ましくは、本発明の固体撮像素子における光信号検出部は、前記複数の受光部に囲まれて前記画素ブロックの中心部に配置されている。
【００４１】
さらに、好ましくは、本発明の固体撮像素子における複数の受光部は、上下または左右に二つ、または上下左右に四つ配置されている。
【００４２】
さらに、好ましくは、本発明の固体撮像素子における信号電荷転送制御部は、前記受光部と光信号検出部間に設けられた光信号転送用トランジスタである。
【００４３】
さらに、好ましくは、本発明の固体撮像素子における受光部は受光ダイオードであり、前記光信号検出部は、該受光ダイオードで発生した信号電荷を蓄積する電荷蓄積領域が設けられており、該電荷蓄積領域に蓄積された信号電荷量に応じた信号を読み出し可能とする光信号検出用トランジスタである。
【００４４】
さらに、好ましくは、本発明の固体撮像素子における受光ダイオードは、第１導電型半導体基板上方の第２導電型半導体層内に設けられた第１導電型第１ウエル領域と、該第１ウエル領域の表面部に設けられている第２導電型不純物拡散層領域とを有する。
【００４５】
さらに、好ましくは、本発明の固体撮像素子における光信号検出用トランジスタは、第１導電型半導体基板上方の第２導電型半導体層内に設けられた第１導電型第２ウエル領域の一部表面部に前記受光ダイオードの第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域と、該第２ウエル領域の一部表面部に該ドレイン領域と所定間隔を開けて設けられた第２導電型ソース領域と、該ドレイン領域とソース領域間の第２ウエル領域上にゲート絶縁膜を介して設けられたゲート電極と、該ゲート電極下の第２ウエル領域の表層に設けられ電流担体が移動可能とする第２導電型不純物層のチャネル領域と、該チャネル領域下の第２ウエル領域内の該ソース領域近傍位置に設けられ、該第２ウエル領域よりも不純物濃度が高い第１導電型の高濃度埋め込み拡散層からなる電荷蓄積領域とを有する。
【００４６】
さらに、好ましくは、本発明の固体撮像素子における光信号検出用トランジスタは、前記ゲート電極が平面視リング形状であり、該ゲート電極で囲まれた内部に前記ソース領域が設けられ、該ゲート電極を囲むように前記ドレイン領域が設けられ、該ゲート電極下の第２ウエル領域内に該ソース領域を囲むように平面視リング形状の前記電荷蓄積領域が設けられている。
【００４７】
さらに、好ましくは、本発明の固体撮像素子における光信号転送用トランジスタは、該受光部から前記光信号検出部に至る前記第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域および第２導電型ソース領域と、該ドレイン領域とソース領域間にゲート絶縁膜を介して設けられたゲート電極とを有する。
【００４８】
さらに、好ましくは、本発明の固体撮像素子において、第１ウエル領域の表層に設けられた第２導電型不純物拡散層領域と、前記第２ウエル領域の表層に該第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域とは、全ての画素ブロックで一体的に形成され、前記第１導電型半導体基板上の第２導電型半導体層は、全ての画素ブロックで一体的に形成されている。
【００４９】
次に、本発明の固体撮像素子の駆動方法は、請求項５〜１０の何れかに記載の固体撮像素子を駆動する固体撮像素子の駆動方法であって、前記光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を前記第１導電型半導体基板側に排出する掃き出しステップと、該光信号検出用トランジスタのソース電位を読み出すＮ信号読み出しステップと、各画素ブロック内に含まれる複数の光信号転送用トランジスタのうち何れかの光信号転送用トランジスタを選択し、前記受光ダイオード内で発生した信号電荷を、選択された光信号転送用トランジスタを介して、該光信号検出用トランジスタの電荷蓄積領域に転送するＳ信号転送ステップと、該電荷蓄積領域に蓄積された信号電荷量に応じて閾値が変調された該光信号検出用トランジスタのソース電位を読み出すＳ信号読み出しステップとを有するものであり、そのことにより上記目的が達成される。
【００５０】
また、好ましくは、本発明の固体撮像素子の駆動方法において、Ｓ信号読み出しステップで読み出されたＳ信号と前記Ｎ信号読み出しステップで出力されたＮ信号との差を画素ブロックの各受光部毎の撮像信号として出力する。
【００５１】
さらに、好ましくは、本発明の固体撮像素子の駆動方法における掃き出しステップ、Ｎ信号読み出しステップ、Ｓ信号転送ステップさらにＳ信号読み出しステップを画素ブロックの各受光部毎に繰り返して行う。
【００５２】
本発明の固体撮像素子の駆動方法は、請求項５〜１０の何れかに記載の固体撮像素子を駆動する固体撮像素子の駆動方法であって、前記光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を前記第１導電型半導体基板側に排出する掃き出しステップと、該光信号検出用トランジスタのソース電位を読み出すＮ信号読み出しステップとを行った後に、各画素ブロック内に含まれる複数の光信号転送用トランジスタのうち何れかの光信号転送用トランジスタを選択し、前記受光ダイオード内で発生した信号電荷を、選択された光信号転送用トランジスタを介して、該光信号検出用トランジスタの電荷蓄積領域に転送するＳ信号転送ステップと、該電荷蓄積領域に蓄積された信号電荷量に応じて閾値が変調された該光信号検出用トランジスタのソース電位を読み出すＳ信号読み出しステップとを画素ブロックの各受光部毎に繰り返して行うものであり、そのことにより上記目的が達成される。
【００５３】
さらに、好ましくは、本発明の固体撮像素子の駆動方法において、Ｓ信号読み出しステップで読み出された信号と、直前のＮ信号またはＳ信号読み出しステップで読み出された信号との差を画素ブロックの各受光部毎の撮像信号として出力する。
【００５４】
さらに、好ましくは、本発明の固体撮像素子の駆動方法における掃き出しステップにおいて、前記電荷蓄積領域を完全に空乏化させない状態で掃き出し処理を行う。つまり、充分に信号電荷を蓄積できる程度に電荷蓄積領域が空いていればよく、完全に空乏化していない状態で掃き出し処理を行う。
【００５５】
上記構成により、以下に、本発明の作用について説明する。
【００５６】
本発明においては、複数の画素部が含まれる画素ブロック内に電荷蓄積領域（ホールポケット領域）を有し、電荷蓄積領域に蓄積された電荷量に応じて閾値電圧が変調されて、電荷量に応じた信号を読み出し可能とする光信号検出用トランジスタが、複数の画素部に共通して設けられている。これによって、各一つの受光ダイオードと信号検出用トランジスタとによって単位画素部が構成される従来の固体撮像素子と比べて、画素ブロック内で光信号検出用トランジスタの占める面積が大幅に小さくなり、受光ダイオードの占める面積を大幅に大きくできて、感度を向上させることが可能となる。
【００５７】
各受光ダイオードから共通の光信号検出用トランジスタの電荷蓄積領域へと向かう信号電荷の流れは、光信号転送用トランジスタによって制御されており、光信号転送用トランジスタを選択することによって、各画素部からの信号電荷を読み出すことが可能となる。
【００５８】
光信号検出用トランジスタは、複数の受光ダイオードに囲まれて画素ブロックの中心部に配置されており、受光ダイオードと光信号検出用トランジスタとの間に、光信号転送用トランジスタが配置されている。これによって、光信号検出用トランジスタのリング状ゲート電極の一方側だけに受光ダイオードが設けられている従来の固体撮像素子に比べて、ゲート電極下のポテンシャルプロファイルに偏りが生じにくくなる。
【００５９】
本発明の固体撮像素子の駆動方法においては、光信号転送用トランジスタを制御することによって、掃き出し期間でも、受光ダイオードに蓄積されている信号電荷は保持させることができるため、全画素ブロックのドレイン領域と第２導電型（Ｎ型）ウェル領域とが一体的に形成された構成としてもよい。これによって、各画素部を分離するためのチャネルストップ領域を設けた固体撮像素子に比べて、さらに受光ダイオードの占める面積を大きくして感度を向上させることができる。
【００６０】
光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を基板側に排出する掃き出しステップと、電荷蓄積領域内に信号電荷が蓄積されていない状態の光信号検出用トランジスタのソース電位を読み出して出力するＮ信号読み出しステップと、受光ダイオード内で発生された信号電荷を、選択された光信号転送用トランジスタを介して光信号検出用トランジスタの電荷蓄積領域に転送する電荷転送ステップと、電荷蓄積領域に蓄積された信号電荷量に応じて光信号検出用トランジスタのソース電位を読み出して出力するＳ信号読み出しステップとを繰り返して行うことによって、各画素部から信号を読み出すことができる。この場合、Ｎ信号とＳ信号との差が各画素部の撮像信号として出力される。
【００６１】
また、光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を基板側に排出する掃き出しステップと、電荷蓄積領域に信号電荷が蓄積されていない状態の光信号検出用トランジスタのソース電位を読み出して出力するＮ信号読み出しステップとを行った後に、受光ダイオード内で発生された信号電荷を、選択された光信号転送用トランジスタを介して光信号検出用トランジスタの電荷蓄積領域に転送する電荷転送ステップと、電荷蓄積領域に蓄積された信号電荷量に応じて光信号検出用トランジスタのソース電位を読み出して出力するＳ信号読み出しステップとを繰り返して行うことによって、各画素部から信号を読み出すことができる。この場合、直前の読み出しステップで読み出された信号との差が各画素部の撮像信号として出力される。この場合、Ｎ信号読み出しの回数が少なくなるため、掃き出し期間、読み出し期間、転送期間の高速動作が緩和可能となる。
【００６２】
さらに、Ｎ信号読み出し後にＳ信号読み出しが行われ、Ｓ−ＮまたはＳ２−Ｓ１、Ｓ３−Ｓ２などの各差信号が各画素部毎の撮像信号として出力されるため、電荷蓄積領域は、完全に空乏化されていなくても、充分な信号を蓄積させることができる程度に空いていればよい。Ｓ読み出し後に電荷を掃き出してからＮ読み出しを行うために、掃き出し時に電荷蓄積領域を完全に空乏化させる必要があった従来の固体撮像素子に比べて、電荷蓄積領域を完全に空乏化させなくてもよいため、掃き出し時の印加電圧をより低く設定することが可能となる。
【００６３】
【発明の実施の形態】
以下に、本発明の固体撮像素子の実施形態１〜４をＭＯＳ型イメージセンサに適用した場合について、図面を参照しながら詳細に説明する。
【００６４】
（実施形態１）
図１は、本発明のＭＯＳ型イメージセンサの実施形態１における画素ブロックの構成を示す平面図であり、図２はそのＢ−Ｂ断面図である。なお、図８と同様の作用効果を奏する部材には同一の符号を付する。
【００６５】
図１および図２において、この画素ブロック１０Ａには、縦方向に上側の画素部と下側の画素部との二つの画素部が設けられている。上側の画素部は、光電変換により照射光量に応じた信号電荷を発生する受光部としての受光ダイオード１１ａと、受光ダイオード１１ａにて発生された信号電荷を蓄積する電荷蓄積領域が設けられ、この電荷蓄積領域に蓄積された信号電荷量に応じた信号を読み出し可能とする光信号検出部としての光信号検出用ＭＯＳトランジスタ１２と、受光ダイオード１１ａから光信号検出用ＭＯＳトランジスタ１２の電荷蓄積領域へと向かう信号電荷の流れを制御する第１光信号転送制御部としての光信号転送用ＭＯＳトランジスタ１３ａとを有している。また、これと同様に、下側の画素部は、受光部としての受光ダイオード１１ｂと、受光ダイオード１１ａと共通して設けられた光信号検出部としての光信号検出用ＭＯＳトランジスタ１２と、受光ダイオード１１ｂから共通の光信号検出用ＭＯＳトランジスタ１２の電荷蓄積領域へと向かう信号電荷の流れを制御する第２光信号転送制御部としての光信号転送用ＭＯＳトランジスタ１３ｂとを有している。これらの第１光信号転送制御部および第２光信号転送制御部により光信号転送制御部が構成される。
【００６６】
この場合に、光信号検出用トランジスタ１２は上下二つの画素部（二つの受光部）に共通して設けられており、二つの受光ダイオード１１ａおよび１１ｂに囲まれて画素ブロック１０Ａの中心部に配置されている。また、光信号転送用トランジスタ１３ａは受光ダイオード１１ａと光信号検出用トランジスタ１２間にに配置され、光信号転送用トランジスタ１３ｂは受光ダイオード１１ｂと光信号検出用トランジスタ１２間に配置されている。
【００６７】
一方、Ｐ型基板１４の一表面側に画素ブロック１０Ａ毎にＮ型ウエル領域１６が設けられ、このＮ型ウエル領域１６内に第１ウエル領域としてのフローティング状態のＰ型ウエル領域１８ａおよび１８ｂが設けられている。このＰ型ウエル領域１８ａおよび１８ｂが受光領域となっており、Ｐ型ウエル領域１８ａおよび１８ｂへの光照射によって信号電荷（この場合、ホール）が発生する。また、Ｐ型ウエル領域１８ａおよび１８ｂの表層には、Ｎ型（Ｎ＋）不純物拡散領域としてＮ型ドレイン領域１７が設けられている。
【００６８】
光信号検出用ＭＯＳトランジスタ１２は、Ｐ型ウエル領域１８ａおよび１８ｂとは別に、Ｎ型ウエル領域１６内に設けられた第２ウエル領域としてのＰ型ウエル領域２０内に設けられている。この光信号検出用ＭＯＳトランジスタ１２は、Ｎ型ドレイン領域１７と、Ｎ型ソース領域２１と、平面視リング状のゲート電極２３と、チャネル領域２４と、信号電荷蓄積領域としての平面視リング状のホールポケット領域２２とを有している。
【００６９】
Ｎ型ドレイン領域１７は、Ｐ型ウエル領域２０の表層に、受光ダイオード１１ａおよび１１ｂの不純物拡散領域と一体的にＮ型（Ｎ＋）拡散層として形成されている。
【００７０】
Ｎ型ソース領域２１は、平面視リング状のゲート電極（検出ゲート）２３内のＰ型ウエル領域２０における表層にドレイン領域１７と所定の間隔を開けてＮ型（Ｎ＋）拡散層として形成されている。
【００７１】
ゲート電極２３は、ドレイン領域１７とソース領域２１との間のＰ型ウエル領域２０上に、ゲート絶縁膜（図示せず）を介して設けられている。このゲート電極２３は、平面視リング形状であり、ゲート電極２３で囲まれた内側にソース領域２１が配置され、外周側にドレイン領域１７が配置されている。
【００７２】
チャネル領域２４は、ゲート電極２３下のＰ型ウエル領域２０の表層部に、電流担体が移動するＮ型不純物層として形成されている。
【００７３】
ホールポケット領域２２は信号電荷蓄積領域であり、チャネル領域２４下のＰ型ウエル領域２０内であってソース領域２１近傍にソース領域２１を囲むように、Ｐ型ウエル領域２０よりも不純物濃度が高いＰ型（Ｐ＋）高濃度埋め込み拡散層として形成されている。
【００７４】
光信号転送用トランジスタ１３ａは、受光ダイオード１１ａの不純物拡散領域１７と一体的に形成されたＮ型ドレイン領域およびＮ型ソース領域（光信号検出用トランジスタ１２のドレイン領域１７）を有しており、さらに、受光ダイオード１１ａの不純物拡散領域１７、Ｐ型ウエル領域１８ａ、Ｎ型ウエル領域１６、Ｐ型ウエル領域２０および光信号検出用トランジスタ１２のソース領域２１に至る経路上にゲート絶縁膜（図示せず）を介して設けられたゲート電極（転送ゲート）１９ａを有している。
【００７５】
また、光信号転送用トランジスタ１３ｂは、受光ダイオード１１ｂの不純物拡散領域１７と一体的に形成されたＮ型ドレイン領域およびＮ型ソース領域（光信号検出用トランジスタ１２のドレイン領域１７）を有しており、さらに、受光ダイオード１１ｂの不純物拡散領域１７、Ｐ型ウエル領域１８ｂ、Ｎ型ウエル領域１６、Ｐ型ウエル領域２０および光信号検出用トランジスタ１２のソース領域２１に至る経路上にゲート絶縁膜（図示せず）を介して設けられたゲート電極（転送ゲート）１９ｂを有している。
【００７６】
Ｎ型ウエル領域１６の下部および隣接画素ブロック１０Ａ間の領域では、Ｐ型基板１４およびＰ型（Ｐ＋）チャネルストップ領域１５によって、Ｎ型ウエル領域１６が分離されている。
【００７７】
このようにして、構成された画素ブロック１０Ａが行方向および列方向にマトリクス状（２次元的に）に複数配置されており、ゲート駆動回路（図示せず）によってゲート電極（転送ゲート）１９ａおよび１９ｂに印加されるゲート電圧を制御することによって、ホールポケット領域２２には、受光ダイオード１１ａで発生された光信号（信号電荷）が、Ｐ型ウェル領域１８ａから光信号転送用トランジスタ１３ａ、Ｐ型ウエル領域２０を介して順次転送されて蓄積され、または、ホールポケット領域２２には、受光ダイオード１１ｂで発生された光信号（信号電荷）が、Ｐ型ウェル領域１８ｂから光信号転送用トランジスタ１３ｂ、Ｐ型ウエル領域２０を介して順次転送されて蓄積されるようになっている。
【００７８】
また、Ｓ信号読み出し時に、ゲート電極（検出ゲート）２３に印加されるゲート電圧を制御することによって、光信号（電荷）がホールポケット領域２２からソース領域２１を介して出力され、選択された画素ブロックから撮像信号が順次読み出されるようになっている。
【００７９】
さらに、Ｐ型ウエル領域１８ａ、１８ｂおよび２０を囲むように設けられたＮ型ウエル領域１６は、ドレイン領域１７と接続されており、ホールポケット領域２２に蓄積された信号電荷は、掃き出し動作時に、ゲート電極２３に印加されるゲート電圧によって、ホールポケット領域２２からＮウェル領域１６を越えて基板１４側に排出されるようになっている。
【００８０】
さらに、図１の固体撮像素子には、画素ブロック１０Ａの撮像動作を制御する駆動電圧発生回路３０Ａが設けられており、駆動電圧発生回路３０Ａから、図３に示すようなドレイン領域１７、転送ゲート１９ａおよび１９ｂ、検出ゲート２３、ソース領域２１への各駆動電圧を所定のタイミングで出力するようになっている。
【００８１】
上記構成により、以下に、本実施形態１の固体撮像素子の駆動方法について、図３を用いて説明する。
【００８２】
図３は、図１の固体撮像素子の実施形態１における動作タイミングを示す信号波形図である。ここでは、ドレイン領域１７と、転送ゲート１９ａおよび１９ｂと、検出ゲート２３と、ソース領域２１のそれぞれの電圧を示している。
【００８３】
この固体撮像素子では、図３に示すように、電荷蓄積動作−掃き出し動作（初期化）−Ｎ読み出し動作−Ｓ転送動作−Ｓ読み出し動作という一連の各動作が繰り返されて行われる。
【００８４】
まず、図１の上側に示す画素の動作について説明する。
【００８５】
（蓄積期間）
まず、蓄積期間には、図１０に示す従来の固体撮像素子の場合と同様に、光信号検出用トランジスタ１２のドレイン領域１７およびソース領域２１に１Ｖ、光信号転送用ＭＯＳトランジスタ１３ａおよび１３ｂのゲート電極（転送ゲート）１９ａおよび１９ｂ、光信号検出用トランジスタ１２のゲート電極（検出ゲート）２３に３Ｖ程度の電圧が印加される。この蓄積期間では、光照射により、受光ダイオード１１ａ，１１ｂ下方の電気的にフローテイングなＰ型ウエル領域１８内に光信号キャリアである正孔（ホール）が生成される。
【００８６】
（掃出期間）
次に、掃き出し期間には、光信号検出用トランジスタ１２のドレイン領域１７およびソース領域２１に４Ｖ、転送ゲート１９ａおよび１９ｂ、検出ゲート２３に６Ｖの高電圧が印加される。これによって、ホールポケット領域２２に蓄積されている信号電荷が全て、Ｐ型基板１４側に排出される。
【００８７】
なお、Ｎ型ウエル領域１６において、受光ダイオード１１ａおよび１１ｂを構成するＰ型ウエル領域１８ａおよび１８ｂの下方部分が、ホールポケット領域２２の下方部分に比べて十分深くまで形成されているため、掃き出し期間にＰ型ウエル領域１８ａおよび１８ｂから信号電荷がＰ型基板１４側に排出されるようなことはない。
【００８８】
（Ｎ読出期間）
さらに、Ｎ読み出し期間には、光信号検出用トランジスタ１２のソース領域２１が定電流源に接続されて、光信号検出用トランジスタ１２のドレイン領域１７、ゲート電極２３およびソース領域２１によってソースフォロワ回路が構成される。このとき、光信号検出用トランジスタ１２のドレイン領域１７に３Ｖ、ゲート電極２３に２Ｖ程度の電圧が印加され、光信号検出用ＭＯＳトランジスタ１２を飽和領域で動作させる。これによって、光信号検出用ＭＯＳトランジスタ１２のホールポケット領域２２に光信号が存在しない状態の信号レベルが、ソース領域２１からＮ（ノイズ）信号（Ｎ出力）として読み出される。
【００８９】
このＮ読み出し期間に、転送ゲート１９ａおよび１９ｂには３Ｖ程度の電圧が印加されており、電気的にフローテイングなＰ型ウエル領域１８ａおよび１８ｂとＰ型ウエル領域２０とは電気的に接続されていない。これによって、受光ダイオード１１ａおよび１１ｂのＰ型ウエル領域１８ａおよび１８ｂ内に蓄積された光信号電荷はそれぞれ、そのまま、Ｐ型ウエル領域１８ａおよび１８ｂ内に留まり、光信号検出用トランジスタ１２のＰ型ウエル２０領域内に設けられたホールポケット領域２２から電気的に隔離されている。
【００９０】
（転送期間）
さらに、転送期間には、転送ゲート１９ａへの印加電圧が０ＶとされてＰ型ウエル領域１８ａとＰ型ウエル領域２０とが電気的に接続され、検出ゲート２３の印加電圧も０Ｖとされてホールポケット領域２２の電位が低くされる。これによって、Ｓ１転送期間には、上側の画素部の受光領域で発生した光信号Ｓ１が、光信号転送用トランジスタ１３ａを介して、受光ダイオード１１ａのＰ型ウエル領域１８ａ→光信号検出用トランジスタ１２のＰ型ウエル領域２０→ホールポケット領域２２の順に転送される。
【００９１】
（Ｓ読出期間）
Ｓ読み出し期間には、ソース領域２１が定電流源に接続され、光信号検出用トランジスタ１２のドレイン領域１７、ゲート電極２３およびソース領域２１によってソースフォロワ回路が構成される。また、ドレイン領域１７に３Ｖ、ゲート電極２３に２Ｖ程度の電圧が印加され、光信号検出用ＭＯＳトランジスタ１２を飽和領域で動作させる。これによって、Ｓ１読み出し期間には、受光ダイオード１１ａから転送されてホールポケット領域２２に蓄積された信号電荷量に応じてソース電位が変調されてＳ１信号として読み出される。
【００９２】
このＳ読み出し期間にも、転送ゲート１９ａおよび１９ｂには３Ｖ程度の電圧が印加されており、電気的にフローテイングなＰ型ウエル領域１８ａおよび１８ｂとＰ型ウエル領域２０とは電気的に接続されていない状態である。これによって、受光ダイオード１１ａおよび１１ｂのＰ型ウエル領域１８ａおよび１８ｂ内に蓄積された光信号（信号電荷）はそれぞれ、そのまま、Ｐ型ウエル領域１８ａおよび１８ｂ内に留まり、光信号検出用トランジスタ１２のＰ型ウエル２０領域内に設けられたホールポケット領域２２から電気的に隔離されている。
【００９３】
上側の画素部の撮像信号としては、Ｓ１読み出し期間で読み出されたＳ１信号と、Ｎ読み出し期間で読み出されたＮ信号との差分が、差動増幅回路やクランプ回路などを介して出力される。これによって、各画素部毎の光信号検出用ＭＯＳトランジスタのオフセットばらつきを低減することが可能となる。
【００９４】
このようにして、上側の画素部から撮像信号が読み出されている間に、下側の画素部では、転送ゲート１９ｂが３Ｖ以上のハイレベルとなっているため、電気的にフローテイングなＰ型ウエル領域１９ｂ内で光電変換された光信号がＰ型ウエル領域１９ｂ内に留まっている。
【００９５】
１水平ライン時間後には、下側の画素部において、上側の画素部と同様に撮像信号が読み出される。このときの下側の画素部の動作は、上記上側の画素部の動作の（蓄積期間）〜（Ｓ１読出期間）の説明において、転送ゲート１９ａを転送ゲート１９ｂに、Ｐ型ウエル領域１８ａをＰ型ウエル領域１８ｂに、Ｓ１出力をＳ２出力に置き換えることによって、上記上側の画素部の動作と同様に説明することができる。下側の画素部の撮像信号としては、Ｓ２読み出し期間で読み出されたＳ２信号と、Ｎ読み出し期間で読み出されたＮ信号との差分が、差動増幅回路やクランプ回路などを介して出力される。
【００９６】
以上説明したように、本実施形態１の固体撮像素子によれば、上下二つの画素部で各々光信号転送用トランジスタ１３ａおよび１３ｂが必要となるが、チップ占有面積が大きい光信号検出用ＭＯＳトランジスタ１２を上下の画素部で共用することができる。その分、受光ダイオード１１ａおよび１１ｂが占める面積を大きく取ることができるため、感度を大幅に向上させることができる。
【００９７】
また、本実施形態１の固体撮像素子によれば、光信号検出用ＭＯＳトランジスタ１２の上下方向に均等に受光ダイオード１１ａおよび１１ｂが配置されているため、リング形状のゲート電極２３下でポテンシャルプロファイルの偏りが従来の固体撮像素子よりも生じにくいことは明らかである。よって、信号出力と受光ダイオードで生成される光信号との線形性を確保することができる。
【００９８】
さらに、本実施形態１の固体撮像素子によれば、Ｎ信号読み出し後にＳ信号が読み出されているため、必ずしもホールポケット領域２２内の光信号成分を完全にＰ型基板１４側に排出させてホールポケット領域２２を完全に空乏層化させる必要はない。
【００９９】
一方、図１０に示す従来の固体撮像素子では、Ｓ信号が読み出された後でＮ信号が読み出されているため、Ｓ信号の本来のオフセットレベルであるＮ信号は、１フレーム前に読み出されたＮ出力となっている。したがって、Ｓ信号読み出し後のＮ信号をオフセットレベルとするためには、掃き出し期間に、ホールポケット領域２２内の光信号電荷を完全にＰ型基板１４に排出させる必要がある。ホールポケット領域２２内の光信号電荷が完全にＰ型基板１４に排出されていなければ、不完全リセット動作によるノイズが発生するからである。
【０１００】
これに対して、本実施形態１の固体撮像素子によれば、Ｓ信号が読み出される直前にＮ信号が読み出されているため、Ｓ信号とＮ信号との差を取ればよく、Ｓ信号に対応した信号電荷がホールポケット領域２２内に流入するときに、十分な信号電荷量を確保することができる程度にホールポケット領域２２が空いていればよく、多少の残留電荷が残っていても、オフセットレベルになり得る。このため、従来の固体撮像素子ほど、掃き出し期間に高電圧が必要とされない。本実施形態１では、従来の場合に比べて、ドレイン領域１７、検出ゲート２３、ソース領域２１共、約１Ｖ低い電圧が印加された一例を示している。
【０１０１】
尚、本実施形態１に用いた転送ゲートの一般的な構造だけについては、例えば特開２００２−１３４７２９号公報（特許文献１）の図１０および図１１に開示されている。この公報に開示されている固体撮像素子においては、受光領域と光信号検出トランジスタ間にゲート絶縁膜を介して転送ゲートが設けられており、この転送ゲートに印加される電圧によって、その接続領域のポテンシャルが光発生電荷に対する障壁となるように調整されている。これによって、必要なときに受光領域から光信号検出トランジスタのキャリアポケット領域に向かう光発生電荷の流れを制御することができる。
【０１０２】
本実施形態１では、この転送ゲートを、一つの光信号検出トランジスタと複数の受光ダイオード（図１では２個）との間（中心部）に設けて、各受光ダイオードからホールポケット領域にそれぞれ向かう各信号電荷の流れをそれぞれ制御すること（各受光ダイオードからホールポケット領域への複数の経路を選択的に切り換えること）によって、チップ占有面積が大きい光信号検出用ＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）を複数の画素部（複数の受光部）で共用できるようにしている。これによって、画素部の平均チップ面積としては同じであっても、受光ダイオードが占めるチップ面積を大きくすることができて、感度を大幅に向上させることができると共に、その画素部においてノイズが少ない撮像信号を読み出す（Ｓ読み出しを行う）ことができ、かつ、動作電圧の低減をも図ることができる。
【０１０３】
なお、本実施形態１では受光ダイオード１１ａ，１１ｂが上下に二つ、光信号検出トランジスタ１２を中心として点対称に配設されるように構成したが、これに限らず、受光ダイオード１１ａ，１１ｂが左右に二つまたは左上から右下（右上から左下）に二つ、光信号検出トランジスタ１２を中心として点対称に配設されるように構成してもよい。また、次の実施形態２のように上下左右に四つの受光ダイオードを、光信号検出トランジスタ１２を中心として点対称に配設してもよく、三つまたは五つ以上の受光ダイオードを、光信号検出トランジスタ１２を中心として点対称に配設してもよい。このとき、受光ダイオードは光信号検出トランジスタ１２を中心として放射状に設けることができる。
【０１０４】
（実施形態２）
上記実施形態１では一つの画素ブロック毎に上下二つの画素部（受光部）で一つの光信号検出用ＭＯＳトランジスタを共用する場合であったが、本実施形態２では一つの画素ブロック毎に上下左右四つの画素部（受光部）で一つの光信号検出用ＭＯＳトランジスタを共用する場合である。
【０１０５】
図４は、本発明のＭＯＳ型イメージセンサの実施形態２における画素ブロックの構成を示す平面図である。
【０１０６】
図４において、この画素ブロック１０Ｂは、上下左右に四つの画素部（受光部）を有しており、各画素部に対応した各受光部としての各受光ダイオード１１ａ〜１１ｄに囲まれて画素ブロック１０Ｂの中心部に一つの光信号検出部としての光信号検出用トランジスタ１２が配置されている。また、受光ダイオード１１ａ〜１１ｄと光信号検出用トランジスタ１２との間にはそれぞれ、光信号転送制御部としての光信号転送用トランジスタ１３ａ〜１３ｄがそれぞれ配置されている。
【０１０７】
受光ダイオード１１ａ〜１１ｄはそれぞれ、電気的にフローティングなＰ型ウエル領域１８ａ〜１８ｄをそれぞれ有している。また、光信号検出用トランジスタ１２のドレイン領域１７、Ｐ型ウエル領域１８ａ〜１８ｄ、Ｎ型ウエル領域１６、Ｐ型ウエル領域２０およびソース領域２１に至る経路上にはそれぞれ、ゲート絶縁膜を介して光信号検出用トランジスタ１３ａ〜１３ｄのゲート電極（転送ゲート）１９ａ〜１９ｄがそれぞれ設けられている。それ以外の構成は、図１に示す実施形態１のＭＯＳ型イメージセンサ（固体撮像素子）の場合と同様であるため、ここではその説明を省略する。
【０１０８】
さらに、図４の固体撮像素子には、画素ブロック１０Ｂの撮像動作を制御する駆動電圧発生回路３０Ｂが設けられており、駆動電圧発生回路３０Ｂから、図５に示すようなドレイン領域１７、転送ゲート１９ａ〜１９ｄ、検出ゲート２３、ソース領域２１への各駆動電圧を所定のタイミングで出力するようになっている。
【０１０９】
図５は、図４のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。ここでは、ドレイン領域１７と、転送ゲート１９ａ〜１９ｄと、検出ゲート２３と、ソース領域２１のそれぞれの電圧が示されている。
【０１１０】
このＭＯＳ型イメージセンサの基本的な動作は、上記実施形態１の場合と同様であるが、上下２画素部に加えて、左右にも２画素部が設けられているため、その分だけ速く動作させる必要がある。例えば、上側の画素部の動作時には、掃出動作→Ｎ読出動作→上左画素部のＳ信号Ｓ１１転送動作→上左画素部のＳ信号Ｓ１１読み出し動作を行った後、さらに、掃出動作→Ｎ読出動作→上右画素部のＳ信号Ｓ１２転送動作→上右画素部のＳ信号Ｓ１２読み出し動作を行う必要があり、１水平ライン時間後の下側の画素部の動作時には、掃出動作→Ｎ読出動作→下左画素部のＳ信号Ｓ２１転送動作→下左画素部のＳ信号Ｓ２１読み出し動作を行った後、さらに、掃出動作→Ｎ読出動作→下右画素部のＳ信号Ｓ２２転送動作→下右画素部のＳ信号Ｓ２２読み出し動作を行う必要がある。したがって、図５に示す一連の動作では、図３に示す一連の動作の場合と比べて、約２倍速く、ＭＯＳ型イメージセンサ（固体撮像素子）を動作させる必要がある。
【０１１１】
これによって、各画素部の撮像信号として、各Ｓ読み出し期間で読み出されたＳ信号（Ｓ１１、Ｓ１２、Ｓ２１またはＳ２２）と、Ｎ読み出し期間で読み出されたＮ信号との差分が、差動増幅回路やクランプ回路などを介して出力される。これによって、各画素部毎の光信号検出用ＭＯＳトランジスタ１２のオフセットばらつきを低減することが可能となる。
【０１１２】
以上説明したように、本実施形態２の固体撮像素子によれば、上下左右四つの画素部で各々光信号転送用トランジスタ１３ａ〜１３ｄが必要となり、固体撮像素子を速く動作させる必要があるが、チップ占有面積が大きい光信号検出用ＭＯＳトランジスタ１２を複数の受光ダイオード１１ａ〜１１ｄで共用することができる。その分、受光ダイオード１１ａ〜１１ｄが占める面積を大きくすることができるため、感度を大幅に向上させることができる。
【０１１３】
また、本実施形態２の固体撮像素子によれば、光信号検出用ＭＯＳトランジスタ１２の上下左右方向に均等に受光ダイオード１１ａ〜１１ｄが配置されているため、リング形状のゲート電極２３下でのポテンシャルプロファイルの偏りが従来の固体撮像素子よりも生じにくい。よって、信号出力と受光ダイオードで生成される光信号との線形性を確保することができる。
【０１１４】
さらに、本実施形態２の固体撮像素子によれば、Ｎ信号読み出し後にＳ信号が読み出されるため、必ずしもホールポケット領域２２内の光信号成分を完全にＰ型基板１４側に排出させてホールポケット領域２２を完全に空乏層化させる必要がなく、従来の固体撮像素子ほど、掃き出し期間に高電圧が必要とされない。本実施形態２でも、従来の場合に比べて、ドレイン領域１７、検出ゲート２３、ソース領域２１共、約１Ｖ低い電圧が印加された例を示したが、掃き出し時に必要とされる電圧を低電圧化することができる。
【０１１５】
（実施形態３）
本実施形態３では、図５に示す左右２画素部による動作の高速化を緩和するため、Ｓ１２信号およびＳ２２信号のためのＮ読み出し動作および掃き出し動作を省略する場合である。
【０１１６】
図４の固体撮像素子には、画素ブロック１０Ｃの撮像動作を制御する駆動電圧発生回路３０Ｃが設けられており、駆動電圧発生回路３０Ｃから、図６に示すようなドレイン領域１７、転送ゲート１９ａ〜１９ｄ、検出ゲート２３、ソース領域２１への各駆動電圧を所定のタイミングで出力するようになっている。
【０１１７】
図６は、本実施形態３のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。ここでは、図５に示すＭＯＳ型イメージセンサに対して、ドレイン領域１７と、転送ゲート１９ａ〜１９ｄと、検出ゲート２３と、ソース領域２１のそれぞれの電圧が示されている。
【０１１８】
図６に示す本実施形態３の駆動方法では、左側の各画素部の撮像信号はそれぞれ、各Ｓ読み出し期間で読み出されたＳ信号（Ｓ１１またはＳ２１）と、Ｎ読み出し期間で読み出されたＮ信号との差分によって求められる。また、右側の各画素部の撮像信号はそれぞれ、各Ｓ読み出し期間で読み出されたＳ信号（Ｓ２１またはＳ２２）と、その直前のＳ読み出し期間で読み出されたＳ信号（Ｓ１１またはＳ２１）との差分によって求められる。
【０１１９】
したがって、本実施形態３のＭＯＳ型イメージセンサ（固体撮像素子）の駆動方法によれば、図５に示す実施形態２の固体撮像素子の駆動方法よりも、低速で固体撮像素子を動作させることが可能となる。
【０１２０】
（実施形態４）
本実施形態４では、受光ダイオードが占めるチップ面積増大のためにチャネルストップ領域１５を省略する場合である。
【０１２１】
図７は、本発明のＭＯＳ型イメージセンサの実施形態４における画素ブロックの構成を示す平面図である。
【０１２２】
図７において、この画素ブロック１０Ｄは、各画素ブロックを分離するためのチャネルストップ領域１５が省略されており、チップ内の全画素部において、ドレイン領域１７とＮ型ウエル領域１６が一体化して共通に設けられている。それ以外の構成は、図４に示す実施形態２のＭＯＳ型イメージセンサ（固体撮像素子）の構成と同様であるため、ここではその説明を省略する。
【０１２３】
この構造は、掃き出し期間にドレイン領域１７、ソース領域２１およびゲート電極（検出ゲート）２３には高電圧が印加されるが、転送ゲート電圧が低電圧（例えば０Ｖ）であれば、受光ダイオード部に蓄積されている光信号電荷が保持されるということを利用したものである。
【０１２４】
図７の固体撮像素子には、画素ブロック１０Ｄの撮像動作を制御する駆動電圧発生回路３０Ｄが設けられており、駆動電圧発生回路３０Ｄから、図５および図６に示すようなドレイン領域１７、転送ゲート１９ａ〜１９ｄ、検出ゲート２３、ソース領域２１への各駆動電圧を所定のタイミングで出力するようになっている。
【０１２５】
したがって、本実施形態４の固体撮像素子によれば、図４に示す一つの光信号検出トランジスタ１２に対して四つの受光ダイオード１１ａ〜１１ｄを設けた構成に加えて、さらに、チャネルストップ領域１５を省略することによって、受光ダイオードが占めるチップ面積を更に大きくすることができ、更なる感度向上を図ることができる。
【０１２６】
以上により、本実施形態１〜４によれば、受光ダイオード１１にて発生された信号電荷を蓄積するホールポケット領域２２が設けられ、このホールポケット領域２２に蓄積された信号電荷量に応じて信号を読み出す光信号検出用トランジスタ１２が、複数の受光ダイオードに囲まれて画素ブロックの中央部に設けられている。複数の受光ダイオードと光信号検出用トランジスタ１２との間には、光信号転送用トランジスタが設けられ、各受光ダイオードから光信号検出用トランジスタ１２のホールポケット領域２２へとそれぞれ向かう信号電荷の流れが各光信号転送用トランジスタによってそれぞれ制御される。これによって、受光ダイオードの占めるチップ面積を大きく取ることができて感度向上を図ることができ、出力信号と受光ダイオードで生成される光信号との線形性をも確保でき、かつ掃き出し時に必要な駆動電圧を低くすることができる。
【０１２７】
【発明の効果】
以上により、本発明によれば、複数の単位画素部で光信号検出用トランジスタを共通に設けることによって、各一つの光信号検出用トランジスタと受光ダイオードとによって各単位画素部が構成される従来の固体撮像素子と比べて、受光ダイオードが占める面積を大きくすることができるため、大幅な感度向上を図ることができる。
【０１２８】
また、光信号検出用トランジスタが複数の受光ダイオードで囲まれて画素ブロックの中心部に配置されることによって、光信号検出用トランジスタの一方側だけに受光ダイオードが配置された従来の固体撮像素子に比べて、平面視リング状のゲート電極下のポテンシャルプロファイルに偏りが生じにくいため、読み出し信号の信頼性を向上させることができる。
【０１２９】
さらに、掃き出し時にホールポケット領域から光信号電荷が完全に無くなるほどの高電圧が必要とされないため、駆動電圧を低くして低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明のＭＯＳ型イメージセンサの実施形態１における１画素ブロック分の構成を示す平面図である。
【図２】図１のＢ−Ｂ線断面図である。
【図３】図１の固体撮像素子の実施形態１における動作タイミングを示す信号波形図である。
【図４】本発明のＭＯＳ型イメージセンサの実施形態２における１画素ブロック分の構成を示す平面図である。
【図５】図４のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。
【図６】本実施形態３のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。
【図７】本発明のＭＯＳ型イメージセンサの実施形態４における１画素ブロック分の構成を示す平面図である。
【図８】従来の閾値電圧変調方式のＭＯＳ型イメージセンサにおける単位画素の構成例を示す平面図である。
【図９】図８のＡ−Ａ線断面図である。
【図１０】図８および図９の従来のＭＯＳ型イメージセンサの駆動方法を説明するための信号波形図である。
【符号の説明】
１０Ａ〜１０Ｄ 画素ブロック
１１ａ〜１１ｄ 受光ダイオード
１２ 光信号検出用トランジスタ
１３ａ〜１３ｄ 光信号転送用トランジスタ
１４ 基板
１５ チャネルストップ領域
１６ Ｎ型ウエル領域
１７ ドレイン領域（不純物拡散領域）
１８ａ〜１８ｄ、２０ Ｐ型ウエル領域
１９ａ〜１９ｄ ゲート電極（転送ゲート）
２１ ソース領域
２２ ホールポケット領域（電荷蓄積領域）
２３ ゲート電極（検出ゲート）
２４ チャネル領域（Ｎ型不純物層）
３０Ａ〜３０Ｄ 駆動電圧発生回路（駆動電圧発生手段）
【発明の属する技術分野】
本発明は、例えばビデオカメラ、デジタルカメラ、画像入力カメラ、スキャナおよびファクシミリなどの画像入力デバイス装置に用いられる固体撮像素子およびその駆動方法に関する。
【０００２】
【従来の技術】
現在、閾値電圧変調方式の固体撮像装置として、例えばＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどの半導体イメージセンサが用いられている。この半導体イメージセンサは、ビデオカメラ、デジタルカメラ、画像入力カメラ、スキャナおよびファクシミリなどの電子機器において、画像入力デバイスとして利用されている。特に、ＭＯＳ型イメージセンサは、ＣＣＤ型イメージセンサに比べて、消費電力が少なく、かつ、周辺回路と同じＣＭＯＳプロセス技術を利用することにより低コスト化が可能であることから、近年では、ＭＯＳ型イメージセンサが見直されている。
【０００３】
このようなＭＯＳ型イメージセンサとして、例えば特許文献１には、光信号検出用ＭＯＳトランジスタのチャンネル領域下に高濃度埋め込み層からなるキャリアポケット領域（電荷蓄積領域）を設けた閾値電圧変調方式のＭＯＳ型イメージセンサと称される固体撮像素子が開示されている。
【０００４】
以下に、特許文献１に開示されている閾値電圧変調方式のＭＯＳ型イメージセンサの構成について、図８および図９を用いて説明する。
【０００５】
図８は、従来の閾値電圧変調方式のＭＯＳ型イメージセンサにおける単位画素の構成例を示す平面図であり、図９はそのＡ−Ａ線断面図である。
【０００６】
図８および図９において、このＭＯＳ型イメージセンサは、光電変換により照射光量に応じた信号電荷を発生する受光ダイオード１１と、この受光ダイオード１１に隣接して設けられた光信号検出用ＭＯＳトランジスタ１２とを有する単位画素部１０が、例えば行方向および列方向にマトリクス状に複数配列されて構成されている。
【０００７】
一方、Ｐ型基板１４の上方にはＮ型ウエル領域１６が単位画素１０毎に設けられ、Ｎ型ウエル領域１６内にＰ型ウエル領域１８が設けられている。
【０００８】
このように、Ｐ型ウエル領域１８を囲むように設けられたＮ型ウエル領域１６は、ドレイン領域１７と接続されている。ホールポケット領域２２に蓄積された信号電荷は、掃き出し動作時に、ゲート電極２３に印加されるゲート電圧によって、ホールポケット領域２２からＮ型ウエル領域１６を越えて基板１４側に排出される。
【０００９】
Ｎ型ウエル領域１６下および隣接する画素との間の領域には、Ｐ型（Ｐ＋）チャネルストップ領域１５が設けられている。このＰ型チャネルストップ領域１５およびＰ型基板１４によって、Ｎ型ウエル領域１６は単位画素部１０毎に分離されている。
【００１０】
受光ダイオード１１と光信号検出用ＭＯＳトランジスタ１２とは、同じＰ型ウエル領域１８内に設けられており、このＰ型ウエル領域１８によって受光ダイオード１１と光信号検出用ＭＯＳトランジスタ１２とが接続されている。
【００１１】
受光ダイオード１１は、Ｐ型基板１４の一表面側に設けられたＮ型ウエル領域１６と、このＮ型ウエル領域１６上に設けられたフローティング状態のＰ型ウエル領域１８とを有している。このＰ型ウエル領域１８が受光領域となっており、Ｐ型ウエル領域１８への光照射によって電荷（信号電荷は電子とホールがあり、この場合、ホール）が発生するようになっている。
【００１２】
光信号検出用ＭＯＳトランジスタ１２は、Ｎ型ドレイン領域１７と、Ｎ型ソース領域２１と、平面視リング状のＰ型ホールポケット領域（電荷蓄積領域）２２と、平面視リング状のゲート電極２３と、電流担体が移動するチャネル領域２４とを有する。
【００１３】
Ｎ型ドレイン領域１７は、リング状のゲート電極２３の外周を囲むようにＰ型ウエル領域１８の表面側に、平面視リング状のＮ型（Ｎ＋）拡散層として設けられている。
【００１４】
Ｎ型ソース領域２１は、平面視リング状のゲート電極２３の内側にあってＰ型ウエル領域１８の表面側に、Ｎ型（Ｎ＋）拡散層として設けられている。
【００１５】
Ｐ型ホールポケット領域２２は、ゲート電極２３の下方であって、ソース領域２１近傍のＰ型ウエル領域１８内に、ソース領域２１を囲むように、平面視リング状のＰ型（Ｐ＋）拡散層として設けられている。
【００１６】
このホールポケット領域２２には、受光ダイオード１１で発生された光信号（電荷）がＰ型ウエル領域１８を介して蓄積され、Ｓ信号読み出し時に、ゲート電極２３に印加されるゲート電圧によって画素１０が選択されると、ホールポケット領域２２内の光信号（信号電荷）に応じた信号がＮ型ドレイン領域２１から出力される。
【００１７】
チャネル領域２４は、ゲート電極２３下のＮ型ソース領域２１とＮ型ドレイン領域１７間にあってＰ型ウエル領域１８の表面側に、Ｎ型層として設けられている。
【００１８】
ゲート電極２３は信号検出ゲートであり、Ｐ型ウエル領域１８上に図示しないゲート絶縁膜を介して平面視リング状の形状に形成されている。
【００１９】
このように構成された単位画素１０が行方向および列方向にマトリクス状（２次元的に）に複数配置されてＭＯＳ型イメージセンサが構成されており、駆動回路（図示せず；ゲートだけではなくドレインも別々に制御されるため、単に駆動回路と記載）によって選択行および非選択行の電圧を別々に制御することによって、選択行の各単位画素部１０から選択列の各ラインを介して選択された単位画素部１０毎に撮像信号が順次読み出される。
【００２０】
上記構成により、以下に、従来のＭＯＳ型イメージセンサの基本動作について、図１０を用いて説明する。
【００２１】
図１０は、図８および図９の従来のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。
【００２２】
このＭＯＳ型イメージセンサでは、図１０に示すように電荷蓄積動作−Ｓ読み出し動作−掃き出し動作（初期化）−Ｎ読み出し動作という一連の動作が繰り返して行われる。
【００２３】
（蓄積期間）
この蓄積期間には、光信号検出用ＭＯＳトランジスタ１２のドレイン領域１７およびソース領域２１に１Ｖ、ゲート電極２３に３Ｖ程度の電圧が印加される。この蓄積期間では、光照射により、受光ダイオード１１下方の電気的にフローテイングなＰ型ウエル領域１８内に光信号キャリアである正孔（ホール）が生成される。ソース領域２１近傍に形成されたホールポケット領域２２が高濃度不純物領域であるため、受光ダイオード１１で発生された信号電荷は、Ｐ型濃度勾配による電界により、ホールポケット領域２２に転送されて蓄積される。
【００２４】
なお、この蓄積期間には、光信号検出用トランジスタ１２がＯＮ状態となっており、ドレイン領域１７−ソース領域２１間は完全に導通されているため、ゲート電極２３直下の部分は電子層で埋められている。よって、ドレイン領域１７、ソース領域２１およびゲート電極２３の直下の部分が全て電子層になり、これによって界面付近で発生する暗電流成分を抑えることができる。
【００２５】
（Ｓ読出期間）
Ｓ読み出し期間には、光信号検出用ＭＯＳトランジスタ１２のソース領域２１が定電流源に接続され、ドレイン領域１７、ソース領域２１およびゲート電極２３によってソースフォロワ回路が構成される。また、光信号検出用ＭＯＳトランジスタ１２のドレイン領域１７に３Ｖ、ゲート電極２３に２Ｖ程度の電圧が印加され、光信号検出用ＭＯＳトランジスタ１２を飽和領域で動作させる。これによって、ホールポケット領域２２に蓄積された信号電荷量に応じてソース電位が変調されてＳ信号として読み出される。
【００２６】
（掃出期間）
掃き出し期間には、光信号検出用ＭＯＳトランジスタ１２のドレイン領域１７、ソース領域２１およびゲート電極２３に５〜７Ｖ程度の高電圧が印加される。これによって、ホールポケット領域２２に蓄積されている信号電荷が全て、Ｎウェル領域１６を越えてＰ型基板１４側に排出される。
【００２７】
（Ｎ読出期間）
Ｎ読み出し期間には、再び、光信号検出用ＭＯＳトランジスタ１２のソース領域２１が定電流源に接続され、ドレイン領域１７、ソース領域２１およびゲート電極２３によってソースフォロワ回路が構成される。また、ドレイン領域１７に３Ｖ、ゲート電極２３に２Ｖ程度の電圧が印加され、光信号検出用ＭＯＳトランジスタ１２を飽和領域で動作させる。これによって、光信号検出用ＭＯＳトランジスタ１２のホールポケット領域２２に光信号が存在しない状態の信号レベルがＮ（ノイズ）信号として読み出される。
【００２８】
各単位画素部１０の撮像信号としては、Ｓ読み出し期間で読み出されたＳ信号と、Ｎ読み出し期間で読み出されたＮ信号との差分が、差動増幅回路やクランプ回路などを介して出力される。これによって、各単位画素部１０毎の光信号検出用ＭＯＳトランジスタのオフセットばらつきを低減することが可能となる。
【００２９】
【特許文献１】
特許第２９３５４９２号公報
【００３０】
【発明が解決しようとする課題】
しかしながら、上述した従来のＭＯＳ型イメージセンサでは、各一つの受光ダイオード１１と光信号検出用ＭＯＳトランジスタ１２によって各単位画素部１０が構成されているため、以下のような問題が生じる。
【００３１】
この光信号検出用ＭＯＳトランジスタ１２は、ゲート電極２３が平面視リング状の形状をしており、その下方に高濃度Ｐ型（Ｐ＋）拡散層からなる平面視リング状のホールポケット領域２２が設けられ、ホールポケット領域２２の蓄積信号電荷量により閾値変調されるトランジスタである。また、Ｓ信号読み出し期間、さらに掃き出し期間の後にＮ（ノイズ）信号を読み出すため、その掃き出し期間には、高濃度のホールポケット領域２２を完全に空乏化させる必要がある。
【００３２】
このような特殊な動作を行わせる光信号検出用ＭＯＳトランジスタ１２は、通常のＣＭＯＳプロセスで作製されるトランジスタよりも大きな面積が必要とされる。また、このＣＭＯＳ技術の微細化に伴って、微細化することができるというような種類のトランジスタではなく、この光信号検出用ＭＯＳトランジスタ１２のサイズを縮小化することは容易なことではない。
【００３３】
したがって、単位画素部１０中で光信号検出用ＭＯＳトランジスタ１２が占める面積が大きくなり、その結果、受光ダイオード１１の面積が小さくなって、感度が不足するという問題が生じる。
【００３４】
また、図８に示すように、光信号検出用ＭＯＳトランジスタ１２の一方側に受光ダイオード１１が隣接して配置されている構造では、受光ダイオード１１が隣接している側と、それがない反対側とでは、平面視リング状のゲート電極２３下のポテンシャルプロファイルに偏りが生じやすく、その結果、受光ダイオード１１で生成される光信号（信号電荷）と、出力信号との線形性が損なわれる虞がある。
【００３５】
掃き出し期間において、ホールポケット領域２２からＰ型基板１４側に光信号（信号電荷）を完全に排出させることが必要となるため、光信号検出用トランジスタ１２のドレイン領域１７、ソース領域２１およびゲート電極２３に、５Ｖ〜７Ｖというような高電圧を印加させる必要がある。
【００３６】
本発明は、上記従来の問題を解決するもので、受光ダイオードの占める面積を大きくして感度向上を図ることができる固体撮像素子およびその駆動方法を提供することを目的とする。
【００３７】
また、本発明は、上記従来の問題を解決するもので、信号出力と受光ダイオードで生成される光信号との線形性を確保できる固体撮像素子およびその駆動方法を提供することを目的とする。
【００３８】
さらに、本発明は、上記従来の問題を解決するもので、掃き出し動作時に必要とされる各駆動電圧の低電圧化を図ることができる固体撮像素子およびその駆動方法を提供することを目的とする。
【００３９】
【課題を解決するための手段】
本発明の固体撮像素子は、光照射により信号電荷を発生する複数の受光部と、該複数の受光部に対して共通に設けられ、該複数の受光部で発生した各信号電荷量に応じた信号をそれぞれ読み出し可能とする光信号検出部と、該各受光部から該光信号検出部へとそれぞれ向かう各信号電荷の流れをそれぞれ制御可能とする信号電荷転送制御部とを有する画素ブロックが一または複数配列されており、そのことにより上記目的が達成される。
【００４０】
また、好ましくは、本発明の固体撮像素子における光信号検出部は、前記複数の受光部に囲まれて前記画素ブロックの中心部に配置されている。
【００４１】
さらに、好ましくは、本発明の固体撮像素子における複数の受光部は、上下または左右に二つ、または上下左右に四つ配置されている。
【００４２】
さらに、好ましくは、本発明の固体撮像素子における信号電荷転送制御部は、前記受光部と光信号検出部間に設けられた光信号転送用トランジスタである。
【００４３】
さらに、好ましくは、本発明の固体撮像素子における受光部は受光ダイオードであり、前記光信号検出部は、該受光ダイオードで発生した信号電荷を蓄積する電荷蓄積領域が設けられており、該電荷蓄積領域に蓄積された信号電荷量に応じた信号を読み出し可能とする光信号検出用トランジスタである。
【００４４】
さらに、好ましくは、本発明の固体撮像素子における受光ダイオードは、第１導電型半導体基板上方の第２導電型半導体層内に設けられた第１導電型第１ウエル領域と、該第１ウエル領域の表面部に設けられている第２導電型不純物拡散層領域とを有する。
【００４５】
さらに、好ましくは、本発明の固体撮像素子における光信号検出用トランジスタは、第１導電型半導体基板上方の第２導電型半導体層内に設けられた第１導電型第２ウエル領域の一部表面部に前記受光ダイオードの第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域と、該第２ウエル領域の一部表面部に該ドレイン領域と所定間隔を開けて設けられた第２導電型ソース領域と、該ドレイン領域とソース領域間の第２ウエル領域上にゲート絶縁膜を介して設けられたゲート電極と、該ゲート電極下の第２ウエル領域の表層に設けられ電流担体が移動可能とする第２導電型不純物層のチャネル領域と、該チャネル領域下の第２ウエル領域内の該ソース領域近傍位置に設けられ、該第２ウエル領域よりも不純物濃度が高い第１導電型の高濃度埋め込み拡散層からなる電荷蓄積領域とを有する。
【００４６】
さらに、好ましくは、本発明の固体撮像素子における光信号検出用トランジスタは、前記ゲート電極が平面視リング形状であり、該ゲート電極で囲まれた内部に前記ソース領域が設けられ、該ゲート電極を囲むように前記ドレイン領域が設けられ、該ゲート電極下の第２ウエル領域内に該ソース領域を囲むように平面視リング形状の前記電荷蓄積領域が設けられている。
【００４７】
さらに、好ましくは、本発明の固体撮像素子における光信号転送用トランジスタは、該受光部から前記光信号検出部に至る前記第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域および第２導電型ソース領域と、該ドレイン領域とソース領域間にゲート絶縁膜を介して設けられたゲート電極とを有する。
【００４８】
さらに、好ましくは、本発明の固体撮像素子において、第１ウエル領域の表層に設けられた第２導電型不純物拡散層領域と、前記第２ウエル領域の表層に該第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域とは、全ての画素ブロックで一体的に形成され、前記第１導電型半導体基板上の第２導電型半導体層は、全ての画素ブロックで一体的に形成されている。
【００４９】
次に、本発明の固体撮像素子の駆動方法は、請求項５〜１０の何れかに記載の固体撮像素子を駆動する固体撮像素子の駆動方法であって、前記光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を前記第１導電型半導体基板側に排出する掃き出しステップと、該光信号検出用トランジスタのソース電位を読み出すＮ信号読み出しステップと、各画素ブロック内に含まれる複数の光信号転送用トランジスタのうち何れかの光信号転送用トランジスタを選択し、前記受光ダイオード内で発生した信号電荷を、選択された光信号転送用トランジスタを介して、該光信号検出用トランジスタの電荷蓄積領域に転送するＳ信号転送ステップと、該電荷蓄積領域に蓄積された信号電荷量に応じて閾値が変調された該光信号検出用トランジスタのソース電位を読み出すＳ信号読み出しステップとを有するものであり、そのことにより上記目的が達成される。
【００５０】
また、好ましくは、本発明の固体撮像素子の駆動方法において、Ｓ信号読み出しステップで読み出されたＳ信号と前記Ｎ信号読み出しステップで出力されたＮ信号との差を画素ブロックの各受光部毎の撮像信号として出力する。
【００５１】
さらに、好ましくは、本発明の固体撮像素子の駆動方法における掃き出しステップ、Ｎ信号読み出しステップ、Ｓ信号転送ステップさらにＳ信号読み出しステップを画素ブロックの各受光部毎に繰り返して行う。
【００５２】
本発明の固体撮像素子の駆動方法は、請求項５〜１０の何れかに記載の固体撮像素子を駆動する固体撮像素子の駆動方法であって、前記光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を前記第１導電型半導体基板側に排出する掃き出しステップと、該光信号検出用トランジスタのソース電位を読み出すＮ信号読み出しステップとを行った後に、各画素ブロック内に含まれる複数の光信号転送用トランジスタのうち何れかの光信号転送用トランジスタを選択し、前記受光ダイオード内で発生した信号電荷を、選択された光信号転送用トランジスタを介して、該光信号検出用トランジスタの電荷蓄積領域に転送するＳ信号転送ステップと、該電荷蓄積領域に蓄積された信号電荷量に応じて閾値が変調された該光信号検出用トランジスタのソース電位を読み出すＳ信号読み出しステップとを画素ブロックの各受光部毎に繰り返して行うものであり、そのことにより上記目的が達成される。
【００５３】
さらに、好ましくは、本発明の固体撮像素子の駆動方法において、Ｓ信号読み出しステップで読み出された信号と、直前のＮ信号またはＳ信号読み出しステップで読み出された信号との差を画素ブロックの各受光部毎の撮像信号として出力する。
【００５４】
さらに、好ましくは、本発明の固体撮像素子の駆動方法における掃き出しステップにおいて、前記電荷蓄積領域を完全に空乏化させない状態で掃き出し処理を行う。つまり、充分に信号電荷を蓄積できる程度に電荷蓄積領域が空いていればよく、完全に空乏化していない状態で掃き出し処理を行う。
【００５５】
上記構成により、以下に、本発明の作用について説明する。
【００５６】
本発明においては、複数の画素部が含まれる画素ブロック内に電荷蓄積領域（ホールポケット領域）を有し、電荷蓄積領域に蓄積された電荷量に応じて閾値電圧が変調されて、電荷量に応じた信号を読み出し可能とする光信号検出用トランジスタが、複数の画素部に共通して設けられている。これによって、各一つの受光ダイオードと信号検出用トランジスタとによって単位画素部が構成される従来の固体撮像素子と比べて、画素ブロック内で光信号検出用トランジスタの占める面積が大幅に小さくなり、受光ダイオードの占める面積を大幅に大きくできて、感度を向上させることが可能となる。
【００５７】
各受光ダイオードから共通の光信号検出用トランジスタの電荷蓄積領域へと向かう信号電荷の流れは、光信号転送用トランジスタによって制御されており、光信号転送用トランジスタを選択することによって、各画素部からの信号電荷を読み出すことが可能となる。
【００５８】
光信号検出用トランジスタは、複数の受光ダイオードに囲まれて画素ブロックの中心部に配置されており、受光ダイオードと光信号検出用トランジスタとの間に、光信号転送用トランジスタが配置されている。これによって、光信号検出用トランジスタのリング状ゲート電極の一方側だけに受光ダイオードが設けられている従来の固体撮像素子に比べて、ゲート電極下のポテンシャルプロファイルに偏りが生じにくくなる。
【００５９】
本発明の固体撮像素子の駆動方法においては、光信号転送用トランジスタを制御することによって、掃き出し期間でも、受光ダイオードに蓄積されている信号電荷は保持させることができるため、全画素ブロックのドレイン領域と第２導電型（Ｎ型）ウェル領域とが一体的に形成された構成としてもよい。これによって、各画素部を分離するためのチャネルストップ領域を設けた固体撮像素子に比べて、さらに受光ダイオードの占める面積を大きくして感度を向上させることができる。
【００６０】
光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を基板側に排出する掃き出しステップと、電荷蓄積領域内に信号電荷が蓄積されていない状態の光信号検出用トランジスタのソース電位を読み出して出力するＮ信号読み出しステップと、受光ダイオード内で発生された信号電荷を、選択された光信号転送用トランジスタを介して光信号検出用トランジスタの電荷蓄積領域に転送する電荷転送ステップと、電荷蓄積領域に蓄積された信号電荷量に応じて光信号検出用トランジスタのソース電位を読み出して出力するＳ信号読み出しステップとを繰り返して行うことによって、各画素部から信号を読み出すことができる。この場合、Ｎ信号とＳ信号との差が各画素部の撮像信号として出力される。
【００６１】
また、光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を基板側に排出する掃き出しステップと、電荷蓄積領域に信号電荷が蓄積されていない状態の光信号検出用トランジスタのソース電位を読み出して出力するＮ信号読み出しステップとを行った後に、受光ダイオード内で発生された信号電荷を、選択された光信号転送用トランジスタを介して光信号検出用トランジスタの電荷蓄積領域に転送する電荷転送ステップと、電荷蓄積領域に蓄積された信号電荷量に応じて光信号検出用トランジスタのソース電位を読み出して出力するＳ信号読み出しステップとを繰り返して行うことによって、各画素部から信号を読み出すことができる。この場合、直前の読み出しステップで読み出された信号との差が各画素部の撮像信号として出力される。この場合、Ｎ信号読み出しの回数が少なくなるため、掃き出し期間、読み出し期間、転送期間の高速動作が緩和可能となる。
【００６２】
さらに、Ｎ信号読み出し後にＳ信号読み出しが行われ、Ｓ−ＮまたはＳ２−Ｓ１、Ｓ３−Ｓ２などの各差信号が各画素部毎の撮像信号として出力されるため、電荷蓄積領域は、完全に空乏化されていなくても、充分な信号を蓄積させることができる程度に空いていればよい。Ｓ読み出し後に電荷を掃き出してからＮ読み出しを行うために、掃き出し時に電荷蓄積領域を完全に空乏化させる必要があった従来の固体撮像素子に比べて、電荷蓄積領域を完全に空乏化させなくてもよいため、掃き出し時の印加電圧をより低く設定することが可能となる。
【００６３】
【発明の実施の形態】
以下に、本発明の固体撮像素子の実施形態１〜４をＭＯＳ型イメージセンサに適用した場合について、図面を参照しながら詳細に説明する。
【００６４】
（実施形態１）
図１は、本発明のＭＯＳ型イメージセンサの実施形態１における画素ブロックの構成を示す平面図であり、図２はそのＢ−Ｂ断面図である。なお、図８と同様の作用効果を奏する部材には同一の符号を付する。
【００６５】
図１および図２において、この画素ブロック１０Ａには、縦方向に上側の画素部と下側の画素部との二つの画素部が設けられている。上側の画素部は、光電変換により照射光量に応じた信号電荷を発生する受光部としての受光ダイオード１１ａと、受光ダイオード１１ａにて発生された信号電荷を蓄積する電荷蓄積領域が設けられ、この電荷蓄積領域に蓄積された信号電荷量に応じた信号を読み出し可能とする光信号検出部としての光信号検出用ＭＯＳトランジスタ１２と、受光ダイオード１１ａから光信号検出用ＭＯＳトランジスタ１２の電荷蓄積領域へと向かう信号電荷の流れを制御する第１光信号転送制御部としての光信号転送用ＭＯＳトランジスタ１３ａとを有している。また、これと同様に、下側の画素部は、受光部としての受光ダイオード１１ｂと、受光ダイオード１１ａと共通して設けられた光信号検出部としての光信号検出用ＭＯＳトランジスタ１２と、受光ダイオード１１ｂから共通の光信号検出用ＭＯＳトランジスタ１２の電荷蓄積領域へと向かう信号電荷の流れを制御する第２光信号転送制御部としての光信号転送用ＭＯＳトランジスタ１３ｂとを有している。これらの第１光信号転送制御部および第２光信号転送制御部により光信号転送制御部が構成される。
【００６６】
この場合に、光信号検出用トランジスタ１２は上下二つの画素部（二つの受光部）に共通して設けられており、二つの受光ダイオード１１ａおよび１１ｂに囲まれて画素ブロック１０Ａの中心部に配置されている。また、光信号転送用トランジスタ１３ａは受光ダイオード１１ａと光信号検出用トランジスタ１２間にに配置され、光信号転送用トランジスタ１３ｂは受光ダイオード１１ｂと光信号検出用トランジスタ１２間に配置されている。
【００６７】
一方、Ｐ型基板１４の一表面側に画素ブロック１０Ａ毎にＮ型ウエル領域１６が設けられ、このＮ型ウエル領域１６内に第１ウエル領域としてのフローティング状態のＰ型ウエル領域１８ａおよび１８ｂが設けられている。このＰ型ウエル領域１８ａおよび１８ｂが受光領域となっており、Ｐ型ウエル領域１８ａおよび１８ｂへの光照射によって信号電荷（この場合、ホール）が発生する。また、Ｐ型ウエル領域１８ａおよび１８ｂの表層には、Ｎ型（Ｎ＋）不純物拡散領域としてＮ型ドレイン領域１７が設けられている。
【００６８】
光信号検出用ＭＯＳトランジスタ１２は、Ｐ型ウエル領域１８ａおよび１８ｂとは別に、Ｎ型ウエル領域１６内に設けられた第２ウエル領域としてのＰ型ウエル領域２０内に設けられている。この光信号検出用ＭＯＳトランジスタ１２は、Ｎ型ドレイン領域１７と、Ｎ型ソース領域２１と、平面視リング状のゲート電極２３と、チャネル領域２４と、信号電荷蓄積領域としての平面視リング状のホールポケット領域２２とを有している。
【００６９】
Ｎ型ドレイン領域１７は、Ｐ型ウエル領域２０の表層に、受光ダイオード１１ａおよび１１ｂの不純物拡散領域と一体的にＮ型（Ｎ＋）拡散層として形成されている。
【００７０】
Ｎ型ソース領域２１は、平面視リング状のゲート電極（検出ゲート）２３内のＰ型ウエル領域２０における表層にドレイン領域１７と所定の間隔を開けてＮ型（Ｎ＋）拡散層として形成されている。
【００７１】
ゲート電極２３は、ドレイン領域１７とソース領域２１との間のＰ型ウエル領域２０上に、ゲート絶縁膜（図示せず）を介して設けられている。このゲート電極２３は、平面視リング形状であり、ゲート電極２３で囲まれた内側にソース領域２１が配置され、外周側にドレイン領域１７が配置されている。
【００７２】
チャネル領域２４は、ゲート電極２３下のＰ型ウエル領域２０の表層部に、電流担体が移動するＮ型不純物層として形成されている。
【００７３】
ホールポケット領域２２は信号電荷蓄積領域であり、チャネル領域２４下のＰ型ウエル領域２０内であってソース領域２１近傍にソース領域２１を囲むように、Ｐ型ウエル領域２０よりも不純物濃度が高いＰ型（Ｐ＋）高濃度埋め込み拡散層として形成されている。
【００７４】
光信号転送用トランジスタ１３ａは、受光ダイオード１１ａの不純物拡散領域１７と一体的に形成されたＮ型ドレイン領域およびＮ型ソース領域（光信号検出用トランジスタ１２のドレイン領域１７）を有しており、さらに、受光ダイオード１１ａの不純物拡散領域１７、Ｐ型ウエル領域１８ａ、Ｎ型ウエル領域１６、Ｐ型ウエル領域２０および光信号検出用トランジスタ１２のソース領域２１に至る経路上にゲート絶縁膜（図示せず）を介して設けられたゲート電極（転送ゲート）１９ａを有している。
【００７５】
また、光信号転送用トランジスタ１３ｂは、受光ダイオード１１ｂの不純物拡散領域１７と一体的に形成されたＮ型ドレイン領域およびＮ型ソース領域（光信号検出用トランジスタ１２のドレイン領域１７）を有しており、さらに、受光ダイオード１１ｂの不純物拡散領域１７、Ｐ型ウエル領域１８ｂ、Ｎ型ウエル領域１６、Ｐ型ウエル領域２０および光信号検出用トランジスタ１２のソース領域２１に至る経路上にゲート絶縁膜（図示せず）を介して設けられたゲート電極（転送ゲート）１９ｂを有している。
【００７６】
Ｎ型ウエル領域１６の下部および隣接画素ブロック１０Ａ間の領域では、Ｐ型基板１４およびＰ型（Ｐ＋）チャネルストップ領域１５によって、Ｎ型ウエル領域１６が分離されている。
【００７７】
このようにして、構成された画素ブロック１０Ａが行方向および列方向にマトリクス状（２次元的に）に複数配置されており、ゲート駆動回路（図示せず）によってゲート電極（転送ゲート）１９ａおよび１９ｂに印加されるゲート電圧を制御することによって、ホールポケット領域２２には、受光ダイオード１１ａで発生された光信号（信号電荷）が、Ｐ型ウェル領域１８ａから光信号転送用トランジスタ１３ａ、Ｐ型ウエル領域２０を介して順次転送されて蓄積され、または、ホールポケット領域２２には、受光ダイオード１１ｂで発生された光信号（信号電荷）が、Ｐ型ウェル領域１８ｂから光信号転送用トランジスタ１３ｂ、Ｐ型ウエル領域２０を介して順次転送されて蓄積されるようになっている。
【００７８】
また、Ｓ信号読み出し時に、ゲート電極（検出ゲート）２３に印加されるゲート電圧を制御することによって、光信号（電荷）がホールポケット領域２２からソース領域２１を介して出力され、選択された画素ブロックから撮像信号が順次読み出されるようになっている。
【００７９】
さらに、Ｐ型ウエル領域１８ａ、１８ｂおよび２０を囲むように設けられたＮ型ウエル領域１６は、ドレイン領域１７と接続されており、ホールポケット領域２２に蓄積された信号電荷は、掃き出し動作時に、ゲート電極２３に印加されるゲート電圧によって、ホールポケット領域２２からＮウェル領域１６を越えて基板１４側に排出されるようになっている。
【００８０】
さらに、図１の固体撮像素子には、画素ブロック１０Ａの撮像動作を制御する駆動電圧発生回路３０Ａが設けられており、駆動電圧発生回路３０Ａから、図３に示すようなドレイン領域１７、転送ゲート１９ａおよび１９ｂ、検出ゲート２３、ソース領域２１への各駆動電圧を所定のタイミングで出力するようになっている。
【００８１】
上記構成により、以下に、本実施形態１の固体撮像素子の駆動方法について、図３を用いて説明する。
【００８２】
図３は、図１の固体撮像素子の実施形態１における動作タイミングを示す信号波形図である。ここでは、ドレイン領域１７と、転送ゲート１９ａおよび１９ｂと、検出ゲート２３と、ソース領域２１のそれぞれの電圧を示している。
【００８３】
この固体撮像素子では、図３に示すように、電荷蓄積動作−掃き出し動作（初期化）−Ｎ読み出し動作−Ｓ転送動作−Ｓ読み出し動作という一連の各動作が繰り返されて行われる。
【００８４】
まず、図１の上側に示す画素の動作について説明する。
【００８５】
（蓄積期間）
まず、蓄積期間には、図１０に示す従来の固体撮像素子の場合と同様に、光信号検出用トランジスタ１２のドレイン領域１７およびソース領域２１に１Ｖ、光信号転送用ＭＯＳトランジスタ１３ａおよび１３ｂのゲート電極（転送ゲート）１９ａおよび１９ｂ、光信号検出用トランジスタ１２のゲート電極（検出ゲート）２３に３Ｖ程度の電圧が印加される。この蓄積期間では、光照射により、受光ダイオード１１ａ，１１ｂ下方の電気的にフローテイングなＰ型ウエル領域１８内に光信号キャリアである正孔（ホール）が生成される。
【００８６】
（掃出期間）
次に、掃き出し期間には、光信号検出用トランジスタ１２のドレイン領域１７およびソース領域２１に４Ｖ、転送ゲート１９ａおよび１９ｂ、検出ゲート２３に６Ｖの高電圧が印加される。これによって、ホールポケット領域２２に蓄積されている信号電荷が全て、Ｐ型基板１４側に排出される。
【００８７】
なお、Ｎ型ウエル領域１６において、受光ダイオード１１ａおよび１１ｂを構成するＰ型ウエル領域１８ａおよび１８ｂの下方部分が、ホールポケット領域２２の下方部分に比べて十分深くまで形成されているため、掃き出し期間にＰ型ウエル領域１８ａおよび１８ｂから信号電荷がＰ型基板１４側に排出されるようなことはない。
【００８８】
（Ｎ読出期間）
さらに、Ｎ読み出し期間には、光信号検出用トランジスタ１２のソース領域２１が定電流源に接続されて、光信号検出用トランジスタ１２のドレイン領域１７、ゲート電極２３およびソース領域２１によってソースフォロワ回路が構成される。このとき、光信号検出用トランジスタ１２のドレイン領域１７に３Ｖ、ゲート電極２３に２Ｖ程度の電圧が印加され、光信号検出用ＭＯＳトランジスタ１２を飽和領域で動作させる。これによって、光信号検出用ＭＯＳトランジスタ１２のホールポケット領域２２に光信号が存在しない状態の信号レベルが、ソース領域２１からＮ（ノイズ）信号（Ｎ出力）として読み出される。
【００８９】
このＮ読み出し期間に、転送ゲート１９ａおよび１９ｂには３Ｖ程度の電圧が印加されており、電気的にフローテイングなＰ型ウエル領域１８ａおよび１８ｂとＰ型ウエル領域２０とは電気的に接続されていない。これによって、受光ダイオード１１ａおよび１１ｂのＰ型ウエル領域１８ａおよび１８ｂ内に蓄積された光信号電荷はそれぞれ、そのまま、Ｐ型ウエル領域１８ａおよび１８ｂ内に留まり、光信号検出用トランジスタ１２のＰ型ウエル２０領域内に設けられたホールポケット領域２２から電気的に隔離されている。
【００９０】
（転送期間）
さらに、転送期間には、転送ゲート１９ａへの印加電圧が０ＶとされてＰ型ウエル領域１８ａとＰ型ウエル領域２０とが電気的に接続され、検出ゲート２３の印加電圧も０Ｖとされてホールポケット領域２２の電位が低くされる。これによって、Ｓ１転送期間には、上側の画素部の受光領域で発生した光信号Ｓ１が、光信号転送用トランジスタ１３ａを介して、受光ダイオード１１ａのＰ型ウエル領域１８ａ→光信号検出用トランジスタ１２のＰ型ウエル領域２０→ホールポケット領域２２の順に転送される。
【００９１】
（Ｓ読出期間）
Ｓ読み出し期間には、ソース領域２１が定電流源に接続され、光信号検出用トランジスタ１２のドレイン領域１７、ゲート電極２３およびソース領域２１によってソースフォロワ回路が構成される。また、ドレイン領域１７に３Ｖ、ゲート電極２３に２Ｖ程度の電圧が印加され、光信号検出用ＭＯＳトランジスタ１２を飽和領域で動作させる。これによって、Ｓ１読み出し期間には、受光ダイオード１１ａから転送されてホールポケット領域２２に蓄積された信号電荷量に応じてソース電位が変調されてＳ１信号として読み出される。
【００９２】
このＳ読み出し期間にも、転送ゲート１９ａおよび１９ｂには３Ｖ程度の電圧が印加されており、電気的にフローテイングなＰ型ウエル領域１８ａおよび１８ｂとＰ型ウエル領域２０とは電気的に接続されていない状態である。これによって、受光ダイオード１１ａおよび１１ｂのＰ型ウエル領域１８ａおよび１８ｂ内に蓄積された光信号（信号電荷）はそれぞれ、そのまま、Ｐ型ウエル領域１８ａおよび１８ｂ内に留まり、光信号検出用トランジスタ１２のＰ型ウエル２０領域内に設けられたホールポケット領域２２から電気的に隔離されている。
【００９３】
上側の画素部の撮像信号としては、Ｓ１読み出し期間で読み出されたＳ１信号と、Ｎ読み出し期間で読み出されたＮ信号との差分が、差動増幅回路やクランプ回路などを介して出力される。これによって、各画素部毎の光信号検出用ＭＯＳトランジスタのオフセットばらつきを低減することが可能となる。
【００９４】
このようにして、上側の画素部から撮像信号が読み出されている間に、下側の画素部では、転送ゲート１９ｂが３Ｖ以上のハイレベルとなっているため、電気的にフローテイングなＰ型ウエル領域１９ｂ内で光電変換された光信号がＰ型ウエル領域１９ｂ内に留まっている。
【００９５】
１水平ライン時間後には、下側の画素部において、上側の画素部と同様に撮像信号が読み出される。このときの下側の画素部の動作は、上記上側の画素部の動作の（蓄積期間）〜（Ｓ１読出期間）の説明において、転送ゲート１９ａを転送ゲート１９ｂに、Ｐ型ウエル領域１８ａをＰ型ウエル領域１８ｂに、Ｓ１出力をＳ２出力に置き換えることによって、上記上側の画素部の動作と同様に説明することができる。下側の画素部の撮像信号としては、Ｓ２読み出し期間で読み出されたＳ２信号と、Ｎ読み出し期間で読み出されたＮ信号との差分が、差動増幅回路やクランプ回路などを介して出力される。
【００９６】
以上説明したように、本実施形態１の固体撮像素子によれば、上下二つの画素部で各々光信号転送用トランジスタ１３ａおよび１３ｂが必要となるが、チップ占有面積が大きい光信号検出用ＭＯＳトランジスタ１２を上下の画素部で共用することができる。その分、受光ダイオード１１ａおよび１１ｂが占める面積を大きく取ることができるため、感度を大幅に向上させることができる。
【００９７】
また、本実施形態１の固体撮像素子によれば、光信号検出用ＭＯＳトランジスタ１２の上下方向に均等に受光ダイオード１１ａおよび１１ｂが配置されているため、リング形状のゲート電極２３下でポテンシャルプロファイルの偏りが従来の固体撮像素子よりも生じにくいことは明らかである。よって、信号出力と受光ダイオードで生成される光信号との線形性を確保することができる。
【００９８】
さらに、本実施形態１の固体撮像素子によれば、Ｎ信号読み出し後にＳ信号が読み出されているため、必ずしもホールポケット領域２２内の光信号成分を完全にＰ型基板１４側に排出させてホールポケット領域２２を完全に空乏層化させる必要はない。
【００９９】
一方、図１０に示す従来の固体撮像素子では、Ｓ信号が読み出された後でＮ信号が読み出されているため、Ｓ信号の本来のオフセットレベルであるＮ信号は、１フレーム前に読み出されたＮ出力となっている。したがって、Ｓ信号読み出し後のＮ信号をオフセットレベルとするためには、掃き出し期間に、ホールポケット領域２２内の光信号電荷を完全にＰ型基板１４に排出させる必要がある。ホールポケット領域２２内の光信号電荷が完全にＰ型基板１４に排出されていなければ、不完全リセット動作によるノイズが発生するからである。
【０１００】
これに対して、本実施形態１の固体撮像素子によれば、Ｓ信号が読み出される直前にＮ信号が読み出されているため、Ｓ信号とＮ信号との差を取ればよく、Ｓ信号に対応した信号電荷がホールポケット領域２２内に流入するときに、十分な信号電荷量を確保することができる程度にホールポケット領域２２が空いていればよく、多少の残留電荷が残っていても、オフセットレベルになり得る。このため、従来の固体撮像素子ほど、掃き出し期間に高電圧が必要とされない。本実施形態１では、従来の場合に比べて、ドレイン領域１７、検出ゲート２３、ソース領域２１共、約１Ｖ低い電圧が印加された一例を示している。
【０１０１】
尚、本実施形態１に用いた転送ゲートの一般的な構造だけについては、例えば特開２００２−１３４７２９号公報（特許文献１）の図１０および図１１に開示されている。この公報に開示されている固体撮像素子においては、受光領域と光信号検出トランジスタ間にゲート絶縁膜を介して転送ゲートが設けられており、この転送ゲートに印加される電圧によって、その接続領域のポテンシャルが光発生電荷に対する障壁となるように調整されている。これによって、必要なときに受光領域から光信号検出トランジスタのキャリアポケット領域に向かう光発生電荷の流れを制御することができる。
【０１０２】
本実施形態１では、この転送ゲートを、一つの光信号検出トランジスタと複数の受光ダイオード（図１では２個）との間（中心部）に設けて、各受光ダイオードからホールポケット領域にそれぞれ向かう各信号電荷の流れをそれぞれ制御すること（各受光ダイオードからホールポケット領域への複数の経路を選択的に切り換えること）によって、チップ占有面積が大きい光信号検出用ＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）を複数の画素部（複数の受光部）で共用できるようにしている。これによって、画素部の平均チップ面積としては同じであっても、受光ダイオードが占めるチップ面積を大きくすることができて、感度を大幅に向上させることができると共に、その画素部においてノイズが少ない撮像信号を読み出す（Ｓ読み出しを行う）ことができ、かつ、動作電圧の低減をも図ることができる。
【０１０３】
なお、本実施形態１では受光ダイオード１１ａ，１１ｂが上下に二つ、光信号検出トランジスタ１２を中心として点対称に配設されるように構成したが、これに限らず、受光ダイオード１１ａ，１１ｂが左右に二つまたは左上から右下（右上から左下）に二つ、光信号検出トランジスタ１２を中心として点対称に配設されるように構成してもよい。また、次の実施形態２のように上下左右に四つの受光ダイオードを、光信号検出トランジスタ１２を中心として点対称に配設してもよく、三つまたは五つ以上の受光ダイオードを、光信号検出トランジスタ１２を中心として点対称に配設してもよい。このとき、受光ダイオードは光信号検出トランジスタ１２を中心として放射状に設けることができる。
【０１０４】
（実施形態２）
上記実施形態１では一つの画素ブロック毎に上下二つの画素部（受光部）で一つの光信号検出用ＭＯＳトランジスタを共用する場合であったが、本実施形態２では一つの画素ブロック毎に上下左右四つの画素部（受光部）で一つの光信号検出用ＭＯＳトランジスタを共用する場合である。
【０１０５】
図４は、本発明のＭＯＳ型イメージセンサの実施形態２における画素ブロックの構成を示す平面図である。
【０１０６】
図４において、この画素ブロック１０Ｂは、上下左右に四つの画素部（受光部）を有しており、各画素部に対応した各受光部としての各受光ダイオード１１ａ〜１１ｄに囲まれて画素ブロック１０Ｂの中心部に一つの光信号検出部としての光信号検出用トランジスタ１２が配置されている。また、受光ダイオード１１ａ〜１１ｄと光信号検出用トランジスタ１２との間にはそれぞれ、光信号転送制御部としての光信号転送用トランジスタ１３ａ〜１３ｄがそれぞれ配置されている。
【０１０７】
受光ダイオード１１ａ〜１１ｄはそれぞれ、電気的にフローティングなＰ型ウエル領域１８ａ〜１８ｄをそれぞれ有している。また、光信号検出用トランジスタ１２のドレイン領域１７、Ｐ型ウエル領域１８ａ〜１８ｄ、Ｎ型ウエル領域１６、Ｐ型ウエル領域２０およびソース領域２１に至る経路上にはそれぞれ、ゲート絶縁膜を介して光信号検出用トランジスタ１３ａ〜１３ｄのゲート電極（転送ゲート）１９ａ〜１９ｄがそれぞれ設けられている。それ以外の構成は、図１に示す実施形態１のＭＯＳ型イメージセンサ（固体撮像素子）の場合と同様であるため、ここではその説明を省略する。
【０１０８】
さらに、図４の固体撮像素子には、画素ブロック１０Ｂの撮像動作を制御する駆動電圧発生回路３０Ｂが設けられており、駆動電圧発生回路３０Ｂから、図５に示すようなドレイン領域１７、転送ゲート１９ａ〜１９ｄ、検出ゲート２３、ソース領域２１への各駆動電圧を所定のタイミングで出力するようになっている。
【０１０９】
図５は、図４のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。ここでは、ドレイン領域１７と、転送ゲート１９ａ〜１９ｄと、検出ゲート２３と、ソース領域２１のそれぞれの電圧が示されている。
【０１１０】
このＭＯＳ型イメージセンサの基本的な動作は、上記実施形態１の場合と同様であるが、上下２画素部に加えて、左右にも２画素部が設けられているため、その分だけ速く動作させる必要がある。例えば、上側の画素部の動作時には、掃出動作→Ｎ読出動作→上左画素部のＳ信号Ｓ１１転送動作→上左画素部のＳ信号Ｓ１１読み出し動作を行った後、さらに、掃出動作→Ｎ読出動作→上右画素部のＳ信号Ｓ１２転送動作→上右画素部のＳ信号Ｓ１２読み出し動作を行う必要があり、１水平ライン時間後の下側の画素部の動作時には、掃出動作→Ｎ読出動作→下左画素部のＳ信号Ｓ２１転送動作→下左画素部のＳ信号Ｓ２１読み出し動作を行った後、さらに、掃出動作→Ｎ読出動作→下右画素部のＳ信号Ｓ２２転送動作→下右画素部のＳ信号Ｓ２２読み出し動作を行う必要がある。したがって、図５に示す一連の動作では、図３に示す一連の動作の場合と比べて、約２倍速く、ＭＯＳ型イメージセンサ（固体撮像素子）を動作させる必要がある。
【０１１１】
これによって、各画素部の撮像信号として、各Ｓ読み出し期間で読み出されたＳ信号（Ｓ１１、Ｓ１２、Ｓ２１またはＳ２２）と、Ｎ読み出し期間で読み出されたＮ信号との差分が、差動増幅回路やクランプ回路などを介して出力される。これによって、各画素部毎の光信号検出用ＭＯＳトランジスタ１２のオフセットばらつきを低減することが可能となる。
【０１１２】
以上説明したように、本実施形態２の固体撮像素子によれば、上下左右四つの画素部で各々光信号転送用トランジスタ１３ａ〜１３ｄが必要となり、固体撮像素子を速く動作させる必要があるが、チップ占有面積が大きい光信号検出用ＭＯＳトランジスタ１２を複数の受光ダイオード１１ａ〜１１ｄで共用することができる。その分、受光ダイオード１１ａ〜１１ｄが占める面積を大きくすることができるため、感度を大幅に向上させることができる。
【０１１３】
また、本実施形態２の固体撮像素子によれば、光信号検出用ＭＯＳトランジスタ１２の上下左右方向に均等に受光ダイオード１１ａ〜１１ｄが配置されているため、リング形状のゲート電極２３下でのポテンシャルプロファイルの偏りが従来の固体撮像素子よりも生じにくい。よって、信号出力と受光ダイオードで生成される光信号との線形性を確保することができる。
【０１１４】
さらに、本実施形態２の固体撮像素子によれば、Ｎ信号読み出し後にＳ信号が読み出されるため、必ずしもホールポケット領域２２内の光信号成分を完全にＰ型基板１４側に排出させてホールポケット領域２２を完全に空乏層化させる必要がなく、従来の固体撮像素子ほど、掃き出し期間に高電圧が必要とされない。本実施形態２でも、従来の場合に比べて、ドレイン領域１７、検出ゲート２３、ソース領域２１共、約１Ｖ低い電圧が印加された例を示したが、掃き出し時に必要とされる電圧を低電圧化することができる。
【０１１５】
（実施形態３）
本実施形態３では、図５に示す左右２画素部による動作の高速化を緩和するため、Ｓ１２信号およびＳ２２信号のためのＮ読み出し動作および掃き出し動作を省略する場合である。
【０１１６】
図４の固体撮像素子には、画素ブロック１０Ｃの撮像動作を制御する駆動電圧発生回路３０Ｃが設けられており、駆動電圧発生回路３０Ｃから、図６に示すようなドレイン領域１７、転送ゲート１９ａ〜１９ｄ、検出ゲート２３、ソース領域２１への各駆動電圧を所定のタイミングで出力するようになっている。
【０１１７】
図６は、本実施形態３のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。ここでは、図５に示すＭＯＳ型イメージセンサに対して、ドレイン領域１７と、転送ゲート１９ａ〜１９ｄと、検出ゲート２３と、ソース領域２１のそれぞれの電圧が示されている。
【０１１８】
図６に示す本実施形態３の駆動方法では、左側の各画素部の撮像信号はそれぞれ、各Ｓ読み出し期間で読み出されたＳ信号（Ｓ１１またはＳ２１）と、Ｎ読み出し期間で読み出されたＮ信号との差分によって求められる。また、右側の各画素部の撮像信号はそれぞれ、各Ｓ読み出し期間で読み出されたＳ信号（Ｓ２１またはＳ２２）と、その直前のＳ読み出し期間で読み出されたＳ信号（Ｓ１１またはＳ２１）との差分によって求められる。
【０１１９】
したがって、本実施形態３のＭＯＳ型イメージセンサ（固体撮像素子）の駆動方法によれば、図５に示す実施形態２の固体撮像素子の駆動方法よりも、低速で固体撮像素子を動作させることが可能となる。
【０１２０】
（実施形態４）
本実施形態４では、受光ダイオードが占めるチップ面積増大のためにチャネルストップ領域１５を省略する場合である。
【０１２１】
図７は、本発明のＭＯＳ型イメージセンサの実施形態４における画素ブロックの構成を示す平面図である。
【０１２２】
図７において、この画素ブロック１０Ｄは、各画素ブロックを分離するためのチャネルストップ領域１５が省略されており、チップ内の全画素部において、ドレイン領域１７とＮ型ウエル領域１６が一体化して共通に設けられている。それ以外の構成は、図４に示す実施形態２のＭＯＳ型イメージセンサ（固体撮像素子）の構成と同様であるため、ここではその説明を省略する。
【０１２３】
この構造は、掃き出し期間にドレイン領域１７、ソース領域２１およびゲート電極（検出ゲート）２３には高電圧が印加されるが、転送ゲート電圧が低電圧（例えば０Ｖ）であれば、受光ダイオード部に蓄積されている光信号電荷が保持されるということを利用したものである。
【０１２４】
図７の固体撮像素子には、画素ブロック１０Ｄの撮像動作を制御する駆動電圧発生回路３０Ｄが設けられており、駆動電圧発生回路３０Ｄから、図５および図６に示すようなドレイン領域１７、転送ゲート１９ａ〜１９ｄ、検出ゲート２３、ソース領域２１への各駆動電圧を所定のタイミングで出力するようになっている。
【０１２５】
したがって、本実施形態４の固体撮像素子によれば、図４に示す一つの光信号検出トランジスタ１２に対して四つの受光ダイオード１１ａ〜１１ｄを設けた構成に加えて、さらに、チャネルストップ領域１５を省略することによって、受光ダイオードが占めるチップ面積を更に大きくすることができ、更なる感度向上を図ることができる。
【０１２６】
以上により、本実施形態１〜４によれば、受光ダイオード１１にて発生された信号電荷を蓄積するホールポケット領域２２が設けられ、このホールポケット領域２２に蓄積された信号電荷量に応じて信号を読み出す光信号検出用トランジスタ１２が、複数の受光ダイオードに囲まれて画素ブロックの中央部に設けられている。複数の受光ダイオードと光信号検出用トランジスタ１２との間には、光信号転送用トランジスタが設けられ、各受光ダイオードから光信号検出用トランジスタ１２のホールポケット領域２２へとそれぞれ向かう信号電荷の流れが各光信号転送用トランジスタによってそれぞれ制御される。これによって、受光ダイオードの占めるチップ面積を大きく取ることができて感度向上を図ることができ、出力信号と受光ダイオードで生成される光信号との線形性をも確保でき、かつ掃き出し時に必要な駆動電圧を低くすることができる。
【０１２７】
【発明の効果】
以上により、本発明によれば、複数の単位画素部で光信号検出用トランジスタを共通に設けることによって、各一つの光信号検出用トランジスタと受光ダイオードとによって各単位画素部が構成される従来の固体撮像素子と比べて、受光ダイオードが占める面積を大きくすることができるため、大幅な感度向上を図ることができる。
【０１２８】
また、光信号検出用トランジスタが複数の受光ダイオードで囲まれて画素ブロックの中心部に配置されることによって、光信号検出用トランジスタの一方側だけに受光ダイオードが配置された従来の固体撮像素子に比べて、平面視リング状のゲート電極下のポテンシャルプロファイルに偏りが生じにくいため、読み出し信号の信頼性を向上させることができる。
【０１２９】
さらに、掃き出し時にホールポケット領域から光信号電荷が完全に無くなるほどの高電圧が必要とされないため、駆動電圧を低くして低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明のＭＯＳ型イメージセンサの実施形態１における１画素ブロック分の構成を示す平面図である。
【図２】図１のＢ−Ｂ線断面図である。
【図３】図１の固体撮像素子の実施形態１における動作タイミングを示す信号波形図である。
【図４】本発明のＭＯＳ型イメージセンサの実施形態２における１画素ブロック分の構成を示す平面図である。
【図５】図４のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。
【図６】本実施形態３のＭＯＳ型イメージセンサの動作タイミングを示す信号波形図である。
【図７】本発明のＭＯＳ型イメージセンサの実施形態４における１画素ブロック分の構成を示す平面図である。
【図８】従来の閾値電圧変調方式のＭＯＳ型イメージセンサにおける単位画素の構成例を示す平面図である。
【図９】図８のＡ−Ａ線断面図である。
【図１０】図８および図９の従来のＭＯＳ型イメージセンサの駆動方法を説明するための信号波形図である。
【符号の説明】
１０Ａ〜１０Ｄ 画素ブロック
１１ａ〜１１ｄ 受光ダイオード
１２ 光信号検出用トランジスタ
１３ａ〜１３ｄ 光信号転送用トランジスタ
１４ 基板
１５ チャネルストップ領域
１６ Ｎ型ウエル領域
１７ ドレイン領域（不純物拡散領域）
１８ａ〜１８ｄ、２０ Ｐ型ウエル領域
１９ａ〜１９ｄ ゲート電極（転送ゲート）
２１ ソース領域
２２ ホールポケット領域（電荷蓄積領域）
２３ ゲート電極（検出ゲート）
２４ チャネル領域（Ｎ型不純物層）
３０Ａ〜３０Ｄ 駆動電圧発生回路（駆動電圧発生手段）
Claims (16)
- 光照射により信号電荷を発生する複数の受光部と、
該複数の受光部に対して共通に設けられ、該複数の受光部で発生した各信号電荷量に応じた信号をそれぞれ読み出し可能とする光信号検出部と、
該各受光部から該光信号検出部へとそれぞれ向かう各信号電荷の流れをそれぞれ制御可能とする信号電荷転送制御部とを有する画素ブロックが一または複数配列された固体撮像素子。 - 前記光信号検出部は、前記複数の受光部に囲まれて前記画素ブロックの中心部に配置されている請求項１に記載の固体撮像素子。
- 前記複数の受光部は、上下または左右に二つ、または上下左右に四つ配置されている請求項２に記載の固体撮像素子。
- 前記信号電荷転送制御部は、前記受光部と光信号検出部間に設けられた光信号転送用トランジスタである請求項１〜３の何れかに記載の固体撮像素子。
- 前記受光部は受光ダイオードであり、前記光信号検出部は、該受光ダイオードで発生した信号電荷を蓄積する電荷蓄積領域が設けられており、該電荷蓄積領域に蓄積された信号電荷量に応じた信号を読み出し可能とする光信号検出用トランジスタである請求項１〜４の何れかに記載の固体撮像素子。
- 前記受光ダイオードは、第１導電型半導体基板上方の第２導電型半導体層内に設けられた第１導電型第１ウエル領域と、該第１ウエル領域の表面部に設けられた第２導電型不純物拡散層領域とを有する請求項５に記載の固体撮像素子。
- 前記光信号検出用トランジスタは、第１導電型半導体基板上方の第２導電型半導体層内に設けられた第１導電型第２ウエル領域の一部表面部に前記受光ダイオードの第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域と、該第２ウエル領域の一部表面部に該ドレイン領域と所定間隔を開けて設けられた第２導電型ソース領域と、該ドレイン領域とソース領域間の第２ウエル領域上にゲート絶縁膜を介して設けられたゲート電極と、該ゲート電極下の第２ウエル領域の表層に設けられ電流担体が移動可能とする第２導電型不純物層のチャネル領域と、該チャネル領域下の第２ウエル領域内の該ソース領域近傍位置に設けられ、該第２ウエル領域よりも不純物濃度が高い第１導電型の高濃度埋め込み拡散層からなる電荷蓄積領域とを有する請求項５または６に記載の固体撮像素子。
- 前記光信号検出用トランジスタは、前記ゲート電極が平面視リング形状であり、該ゲート電極で囲まれた内部に前記ソース領域が設けられ、該ゲート電極を囲むように前記ドレイン領域が設けられ、該ゲート電極下の第２ウエル領域内に該ソース領域を囲むように平面視リング形状の前記電荷蓄積領域が設けられている請求項５〜７の何れかに記載の固体撮像素子。
- 前記光信号転送用トランジスタは、該受光部から前記光信号検出部に至る前記第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域および第２導電型ソース領域と、該ドレイン領域とソース領域間にゲート絶縁膜を介して設けられたゲート電極とを有する請求項６または７に記載の固体撮像素子。
- 前記第１ウエル領域の表層に設けられた第２導電型不純物拡散層領域と、前記第２ウエル領域の表層に該第２導電型不純物拡散領域と一体的に形成された第２導電型ドレイン領域とは、全ての画素ブロックで一体的に形成され、
前記第１導電型半導体基板上の第２導電型半導体層は、全ての画素ブロックで一体的に形成されている請求項７に記載の固体撮像素子。 - 請求項５〜１０の何れかに記載の固体撮像素子を駆動する固体撮像素子の駆動方法であって、
前記光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を前記第１導電型半導体基板側に排出する掃き出しステップと、
該光信号検出用トランジスタのソース電位を読み出すＮ信号読み出しステップと、
各画素ブロック内に含まれる複数の光信号転送用トランジスタのうち何れかの光信号転送用トランジスタを選択し、前記受光ダイオード内で発生した信号電荷を、選択された光信号転送用トランジスタを介して、該光信号検出用トランジスタの電荷蓄積領域に転送するＳ信号転送ステップと、
該電荷蓄積領域に蓄積された信号電荷量に応じて閾値が変調された該光信号検出用トランジスタのソース電位を読み出すＳ信号読み出しステップとを有する固体撮像素子の駆動方法。 - 前記Ｓ信号読み出しステップで読み出されたＳ信号と前記Ｎ信号読み出しステップで出力されたＮ信号との差を画素ブロックの各受光部毎の撮像信号として出力する請求項１１に記載の固体撮像素子の駆動方法。
- 前記掃き出しステップ、Ｎ信号読み出しステップ、Ｓ信号転送ステップさらにＳ信号読み出しステップを画素ブロックの各受光部毎に繰り返して行う請求項１１または１２に記載の固体撮像素子の駆動方法。
- 請求項５〜１０の何れかに記載の固体撮像素子を駆動する固体撮像素子の駆動方法であって、
前記光信号検出用トランジスタの電荷蓄積領域内に蓄積されている信号電荷を前記第１導電型半導体基板側に排出する掃き出しステップと、
該光信号検出用トランジスタのソース電位を読み出すＮ信号読み出しステップとを行った後に、
各画素ブロック内に含まれる複数の光信号転送用トランジスタのうち何れかの光信号転送用トランジスタを選択し、前記受光ダイオード内で発生した信号電荷を、選択された光信号転送用トランジスタを介して、該光信号検出用トランジスタの電荷蓄積領域に転送するＳ信号転送ステップと、
該電荷蓄積領域に蓄積された信号電荷量に応じて閾値が変調された該光信号検出用トランジスタのソース電位を読み出すＳ信号読み出しステップとを画素ブロックの各受光部毎に繰り返して行う固体撮像素子の駆動方法。 - 前記Ｓ信号読み出しステップで読み出された信号と、直前のＮ信号またはＳ信号読み出しステップで読み出された信号との差を画素ブロックの各受光部毎の撮像信号として出力する請求項１４に記載の固体撮像素子の駆動方法。
- 前記掃き出しステップにおいて、前記電荷蓄積領域を完全に空乏化させない状態で掃き出し処理を行う請求項１１〜１５の何れかに記載の固体撮像素子の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003144126A JP2004349430A (ja) | 2003-05-21 | 2003-05-21 | 固体撮像素子とその駆動方法 |
| US10/851,458 US20040245433A1 (en) | 2003-05-21 | 2004-05-21 | Solid-state imaging device and method for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003144126A JP2004349430A (ja) | 2003-05-21 | 2003-05-21 | 固体撮像素子とその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004349430A true JP2004349430A (ja) | 2004-12-09 |
Family
ID=33487106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003144126A Pending JP2004349430A (ja) | 2003-05-21 | 2003-05-21 | 固体撮像素子とその駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040245433A1 (ja) |
| JP (1) | JP2004349430A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049745A (ja) * | 2004-08-09 | 2006-02-16 | Seiko Epson Corp | 固体撮像装置及びその駆動方法 |
| JP2006303328A (ja) * | 2005-04-22 | 2006-11-02 | Sharp Corp | 固体撮像装置の製造方法および電子情報装置 |
| JP2006303468A (ja) * | 2005-03-24 | 2006-11-02 | Sony Corp | 固体撮像素子及び撮像装置 |
| WO2007015420A1 (ja) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| JP2007088309A (ja) * | 2005-09-22 | 2007-04-05 | Victor Co Of Japan Ltd | 固体撮像装置 |
| JP2007123679A (ja) * | 2005-10-31 | 2007-05-17 | Victor Co Of Japan Ltd | 固体撮像装置 |
| JP2007123680A (ja) * | 2005-10-31 | 2007-05-17 | Victor Co Of Japan Ltd | 固体撮像装置 |
| JP2007158312A (ja) * | 2005-11-10 | 2007-06-21 | Victor Co Of Japan Ltd | 固体撮像素子 |
| JP2007165868A (ja) * | 2005-11-18 | 2007-06-28 | Victor Co Of Japan Ltd | 固体撮像装置 |
| JP2011216910A (ja) * | 2004-01-29 | 2011-10-27 | Victor Co Of Japan Ltd | 固体撮像素子及びその駆動方法 |
| US8288770B2 (en) | 2006-03-20 | 2012-10-16 | Sony Corporation | Solid-state imaging device and imaging apparatus |
| US9196645B2 (en) | 2013-06-28 | 2015-11-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and imaging system |
| US9368668B2 (en) | 2013-06-28 | 2016-06-14 | Canon Kabushiki Kaisha | Photoelectric conversion device manufacturing method, photoelectric conversion device, and imaging system |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4389720B2 (ja) * | 2004-08-09 | 2009-12-24 | セイコーエプソン株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2006093263A (ja) * | 2004-09-22 | 2006-04-06 | Seiko Epson Corp | 固体撮像装置及びその駆動方法 |
| JP5115937B2 (ja) * | 2007-09-05 | 2013-01-09 | 国立大学法人東北大学 | 固体撮像素子及びその製造方法 |
| KR101411987B1 (ko) * | 2007-09-11 | 2014-06-26 | 삼성전자주식회사 | 촬상영역이 분할된 촬영장치 및 그 촬상소자 |
| JP5356726B2 (ja) * | 2008-05-15 | 2013-12-04 | 浜松ホトニクス株式会社 | 距離センサ及び距離画像センサ |
| US8264581B2 (en) * | 2008-07-17 | 2012-09-11 | Microsoft International Holdings B.V. | CMOS photogate 3D camera system having improved charge sensing cell and pixel geometry |
| JP4715931B2 (ja) * | 2009-02-10 | 2011-07-06 | ソニー株式会社 | 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置 |
| JP5648922B2 (ja) * | 2009-10-05 | 2015-01-07 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
| US9763657B2 (en) | 2010-07-21 | 2017-09-19 | Mitraltech Ltd. | Techniques for percutaneous mitral valve replacement and sealing |
| US8709883B2 (en) * | 2011-08-19 | 2014-04-29 | Freescale Semiconductor, Inc. | Implant for performance enhancement of selected transistors in an integrated circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051857A (en) * | 1998-01-07 | 2000-04-18 | Innovision, Inc. | Solid-state imaging device and method of detecting optical signals using the same |
| US6977684B1 (en) * | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
-
2003
- 2003-05-21 JP JP2003144126A patent/JP2004349430A/ja active Pending
-
2004
- 2004-05-21 US US10/851,458 patent/US20040245433A1/en not_active Abandoned
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216910A (ja) * | 2004-01-29 | 2011-10-27 | Victor Co Of Japan Ltd | 固体撮像素子及びその駆動方法 |
| JP2006049745A (ja) * | 2004-08-09 | 2006-02-16 | Seiko Epson Corp | 固体撮像装置及びその駆動方法 |
| JP4649910B2 (ja) * | 2004-08-09 | 2011-03-16 | セイコーエプソン株式会社 | 固体撮像装置 |
| JP2006303468A (ja) * | 2005-03-24 | 2006-11-02 | Sony Corp | 固体撮像素子及び撮像装置 |
| JP4518996B2 (ja) * | 2005-04-22 | 2010-08-04 | シャープ株式会社 | 固体撮像装置の製造方法および電子情報装置 |
| JP2006303328A (ja) * | 2005-04-22 | 2006-11-02 | Sharp Corp | 固体撮像装置の製造方法および電子情報装置 |
| WO2007015420A1 (ja) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| US7719040B2 (en) | 2005-08-03 | 2010-05-18 | Panasonic Corporation | Solid-state imaging device |
| JP2007088309A (ja) * | 2005-09-22 | 2007-04-05 | Victor Co Of Japan Ltd | 固体撮像装置 |
| JP4720402B2 (ja) * | 2005-09-22 | 2011-07-13 | 日本ビクター株式会社 | 固体撮像装置 |
| JP4720434B2 (ja) * | 2005-10-31 | 2011-07-13 | 日本ビクター株式会社 | 固体撮像装置 |
| JP2007123680A (ja) * | 2005-10-31 | 2007-05-17 | Victor Co Of Japan Ltd | 固体撮像装置 |
| JP2007123679A (ja) * | 2005-10-31 | 2007-05-17 | Victor Co Of Japan Ltd | 固体撮像装置 |
| JP2007158312A (ja) * | 2005-11-10 | 2007-06-21 | Victor Co Of Japan Ltd | 固体撮像素子 |
| JP2007165868A (ja) * | 2005-11-18 | 2007-06-28 | Victor Co Of Japan Ltd | 固体撮像装置 |
| US8288770B2 (en) | 2006-03-20 | 2012-10-16 | Sony Corporation | Solid-state imaging device and imaging apparatus |
| US9196645B2 (en) | 2013-06-28 | 2015-11-24 | Canon Kabushiki Kaisha | Photoelectric conversion device and imaging system |
| US9368668B2 (en) | 2013-06-28 | 2016-06-14 | Canon Kabushiki Kaisha | Photoelectric conversion device manufacturing method, photoelectric conversion device, and imaging system |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040245433A1 (en) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11575847B2 (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
| JP2004349430A (ja) | 固体撮像素子とその駆動方法 | |
| US9865632B2 (en) | Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate | |
| US11742369B2 (en) | Solid-state image sensing device with a capacitance switching transistor overlapping a photodiode and electronic device having the same | |
| JP4455435B2 (ja) | 固体撮像装置及び同固体撮像装置を用いたカメラ | |
| US8242546B2 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
| US9654713B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
| JP4752926B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 | |
| KR100642753B1 (ko) | 이미지 센서 | |
| JP3647390B2 (ja) | 電荷転送装置、固体撮像装置及び撮像システム | |
| JP2011204878A (ja) | 固体撮像デバイスおよび電子機器 | |
| KR20150002593A (ko) | 고체 촬상 장치 및 전자 기기 | |
| JPH1041493A (ja) | 固体撮像素子 | |
| JP2004319683A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH10335622A (ja) | 光電変換装置 | |
| JP2008192813A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2004087898A (ja) | 画像信号読み出し回路 | |
| JP4593751B2 (ja) | リニアセンサ及びその駆動方法 | |
| JP2005005512A (ja) | 固体撮像装置 | |
| JP2010206565A (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
| JP2005269410A (ja) | Ｃｃｄ固体撮像装置の駆動方法、ｃｃｄ固体撮像装置およびカメラ | |
| KR19980036771A (ko) | 씨씨디(ccd)형 고체촬상소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080922 |