JPH10335622A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH10335622A JPH10335622A JP9142193A JP14219397A JPH10335622A JP H10335622 A JPH10335622 A JP H10335622A JP 9142193 A JP9142193 A JP 9142193A JP 14219397 A JP14219397 A JP 14219397A JP H10335622 A JPH10335622 A JP H10335622A
- Authority
- JP
- Japan
- Prior art keywords
- type
- mos transistor
- source follower
- type mos
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 239000000969 carrier Substances 0.000 abstract description 17
- 239000004020 conductor Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
- H01L27/14656—Overflow drain structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Nonlinear Science (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 ソースフォロワ回路で発生する迷走キャリア
を低減し、受光素子への迷走キャリア混入による固定パ
ターンノイズを抑制する光電変換装置を提供することで
ある。 【解決手段】 第１導電型の半導体基板表面に複数の第
２導電型の第１半導体領域で形成された複数の受光素子
と、その出力に接続されたソースフォロワ回路とが同一
の前記半導体基板に形成された光電変換装置において、
前記ソースフォロワ回路はｐ型ＭＯＳトランジスタで構
成されていることを特徴とする。また、前記ソースフォ
ロワ回路の前記接地側の前記ｐ型ＭＯＳトランジスタの
ゲートに前記受光素子の出力信号が加えられ、２個のｐ
型ＭＯＳトランジスタの接続点から出力信号が得られる
回路であり、接地側のｐ型ＭＯＳトランジスタのしきい
値電圧の絶対値は電源側のｐ型ＭＯＳトランジスタのし
きい値電圧の絶対値よりも低いことを特徴とする。
を低減し、受光素子への迷走キャリア混入による固定パ
ターンノイズを抑制する光電変換装置を提供することで
ある。 【解決手段】 第１導電型の半導体基板表面に複数の第
２導電型の第１半導体領域で形成された複数の受光素子
と、その出力に接続されたソースフォロワ回路とが同一
の前記半導体基板に形成された光電変換装置において、
前記ソースフォロワ回路はｐ型ＭＯＳトランジスタで構
成されていることを特徴とする。また、前記ソースフォ
ロワ回路の前記接地側の前記ｐ型ＭＯＳトランジスタの
ゲートに前記受光素子の出力信号が加えられ、２個のｐ
型ＭＯＳトランジスタの接続点から出力信号が得られる
回路であり、接地側のｐ型ＭＯＳトランジスタのしきい
値電圧の絶対値は電源側のｐ型ＭＯＳトランジスタのし
きい値電圧の絶対値よりも低いことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は光電変換装置に関
し、特に複数の受光素子と、受光素子で発生した光電荷
をＭＯＳトランジスタのゲートに蓄積して、該光電荷を
変換した電圧で信号出力するソースフォロワ回路とが同
一半導体基板上に形成された光電変換装置における固定
パターンノイズ（ＦＰＮ）を低減する光電変換装置に関
するものである。
し、特に複数の受光素子と、受光素子で発生した光電荷
をＭＯＳトランジスタのゲートに蓄積して、該光電荷を
変換した電圧で信号出力するソースフォロワ回路とが同
一半導体基板上に形成された光電変換装置における固定
パターンノイズ（ＦＰＮ）を低減する光電変換装置に関
するものである。
【０００２】
【従来の技術】近年、受光素子と、受光素子で発生した
光電荷をＭＯＳトランジスタのゲートに蓄積し、該光電
荷を変換した電圧で信号出力するソースフォロワ回路を
同一半導体基板上に集積化した１次元、および２次元の
光電変換装置の開発が盛んに行われている。例えば、特
開平９−５１０８５号公報に開示されているような光電
変換装置が提案されている。
光電荷をＭＯＳトランジスタのゲートに蓄積し、該光電
荷を変換した電圧で信号出力するソースフォロワ回路を
同一半導体基板上に集積化した１次元、および２次元の
光電変換装置の開発が盛んに行われている。例えば、特
開平９−５１０８５号公報に開示されているような光電
変換装置が提案されている。
【０００３】受光素子とソースフォロワ回路を同一半導
体基板上に形成した一例として、画素部の回路構成図を
図３に、断面構造の概略図を図４に示す。ソースフォロ
ワ回路はｎ型ＭＯＳトランジスタで構成されている。
体基板上に形成した一例として、画素部の回路構成図を
図３に、断面構造の概略図を図４に示す。ソースフォロ
ワ回路はｎ型ＭＯＳトランジスタで構成されている。
【０００４】ソースフォロワ回路のゲインは、 Ｇsf＝１／［１＋１／（ｇｍ・ｒds）］ （１） ただし、 ｇｍ：駆動トランジスタの相互コンダクタン
ス ｒds：負荷トランジスタの飽和ドレイン抵抗 であり、駆動トランジスタの相互コンダクタンスが大き
いほど高くなる。
ス ｒds：負荷トランジスタの飽和ドレイン抵抗 であり、駆動トランジスタの相互コンダクタンスが大き
いほど高くなる。
【０００５】それゆえ、相互コンダクタンスｇｍがｐ型
ＭＯＳトランジスタよりも大きいｎ型ＭＯＳトランジス
タを用いたソースフォロワ回路が通常用いられている。
ＭＯＳトランジスタよりも大きいｎ型ＭＯＳトランジス
タを用いたソースフォロワ回路が通常用いられている。
【０００６】ところで、ＭＯＳトランジスタは、ゲート
に電圧を印加してチャネルが形成された状態で、ドレイ
ンーソース間に電圧を印加すると、チャネルのドレイン
端近傍において電界が集中し、インパクトイオン化によ
り新たな電子−正孔対が生成される場合がある。インパ
クトイオン化によって生成されたキャリアの大部分は基
板電流となるが、一部は再結合し、その際に発光を伴
う。この発光によって新たな電子−正孔対が半導体基板
中に生成され、半導体基板中に拡散する迷走キャリアと
なる。この迷走キャリアが受光素子に達すると本来の光
信号以外に偽信号が発生し、複数の光電変換素子を具備
する光電変換装置においては固定パターンノイズの要因
となる。
に電圧を印加してチャネルが形成された状態で、ドレイ
ンーソース間に電圧を印加すると、チャネルのドレイン
端近傍において電界が集中し、インパクトイオン化によ
り新たな電子−正孔対が生成される場合がある。インパ
クトイオン化によって生成されたキャリアの大部分は基
板電流となるが、一部は再結合し、その際に発光を伴
う。この発光によって新たな電子−正孔対が半導体基板
中に生成され、半導体基板中に拡散する迷走キャリアと
なる。この迷走キャリアが受光素子に達すると本来の光
信号以外に偽信号が発生し、複数の光電変換素子を具備
する光電変換装置においては固定パターンノイズの要因
となる。
【０００７】本発明者らによる、ｎ型、ｐ型それぞれの
ＭＯＳトランジスタの基板電流の測定結果を図５に示
す。図５において、横軸はゲート電圧の絶対値、縦軸は
ドレイン・基板電流を示している。ｎ型ＭＯＳトランジ
スタはｐ型ＭＯＳトランジスタに比べて、基板電流が４
〜５桁ほど大きく、ｎ型ＭＯＳトランジスタの方がイン
パクトイオン化による電子−正孔対の発生が大きい。ゆ
えにｎ型ＭＯＳトランジスタの方が、ドレイン電流が流
れることにより半導体基板内に迷走キャリアが生成され
やすいことがわかる。
ＭＯＳトランジスタの基板電流の測定結果を図５に示
す。図５において、横軸はゲート電圧の絶対値、縦軸は
ドレイン・基板電流を示している。ｎ型ＭＯＳトランジ
スタはｐ型ＭＯＳトランジスタに比べて、基板電流が４
〜５桁ほど大きく、ｎ型ＭＯＳトランジスタの方がイン
パクトイオン化による電子−正孔対の発生が大きい。ゆ
えにｎ型ＭＯＳトランジスタの方が、ドレイン電流が流
れることにより半導体基板内に迷走キャリアが生成され
やすいことがわかる。
【０００８】また、ＭＯＳトランジスタの動作点と基板
電流の相関については、ゲート電圧依存よりもドレイン
−ソース間電圧依存の方が大きく、ドレイン−ソース間
電圧に対して指数関数的に増大することが実験結果より
得られた。ゆえにドレイン−ソース間電圧を低下するこ
とにより、迷走キャリアの生成が抑えられることが分か
る。
電流の相関については、ゲート電圧依存よりもドレイン
−ソース間電圧依存の方が大きく、ドレイン−ソース間
電圧に対して指数関数的に増大することが実験結果より
得られた。ゆえにドレイン−ソース間電圧を低下するこ
とにより、迷走キャリアの生成が抑えられることが分か
る。
【０００９】
【発明が解決しようとする課題】上記のような、迷走キ
ャリアが受光素子内に混入することによる固定パターン
ノイズは、受光素子が高感度になるほど信号レベルに対
して無視できなくなってくる。
ャリアが受光素子内に混入することによる固定パターン
ノイズは、受光素子が高感度になるほど信号レベルに対
して無視できなくなってくる。
【００１０】［本発明の目的］本発明の目的は、受光素
子と、受光素子で発生した光電荷をＭＯＳトランジスタ
のゲートで蓄積して、該光電荷を変換した電圧で信号出
力するソースフォロワ回路を同一半導体基板上に集積化
した光電変換装置において、ソースフォロワ回路で発生
する迷走キャリアを低減し、受光素子への迷走キャリア
混入による固定パターンノイズを抑制する光電変換装置
を提供することである。
子と、受光素子で発生した光電荷をＭＯＳトランジスタ
のゲートで蓄積して、該光電荷を変換した電圧で信号出
力するソースフォロワ回路を同一半導体基板上に集積化
した光電変換装置において、ソースフォロワ回路で発生
する迷走キャリアを低減し、受光素子への迷走キャリア
混入による固定パターンノイズを抑制する光電変換装置
を提供することである。
【００１１】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明では、第１導電型の半導体基板表面に複数
の第２導電型の第１半導体領域で形成された複数の受光
素子と、入力端子が上記受光素子に接続されたソースフ
ォロワ回路とが同一の上記半導体基板に形成された光電
変換装置において、上記ソースフォロワ回路はｐ型ＭＯ
Ｓトランジスタで構成されていることを特徴とする光電
変換装置を提供するものである。
めに、本発明では、第１導電型の半導体基板表面に複数
の第２導電型の第１半導体領域で形成された複数の受光
素子と、入力端子が上記受光素子に接続されたソースフ
ォロワ回路とが同一の上記半導体基板に形成された光電
変換装置において、上記ソースフォロワ回路はｐ型ＭＯ
Ｓトランジスタで構成されていることを特徴とする光電
変換装置を提供するものである。
【００１２】また、本発明の光電変換装置は、第１導電
型の半導体基板表面に複数の第２導電型の第１半導体領
域で形成された複数の受光素子と、入力端子が上記受光
素子に接続されたソースフォロワ回路と、が同一の上記
半導体基板に形成された光電変換装置において、上記ソ
ースフォロワ回路はｐ型ＭＯＳトランジスタで構成され
ていることを特徴とする。
型の半導体基板表面に複数の第２導電型の第１半導体領
域で形成された複数の受光素子と、入力端子が上記受光
素子に接続されたソースフォロワ回路と、が同一の上記
半導体基板に形成された光電変換装置において、上記ソ
ースフォロワ回路はｐ型ＭＯＳトランジスタで構成され
ていることを特徴とする。
【００１３】さらに、上記光電変換装置において、上記
ソースフォロワ回路は、電源と接地の間に２個のｐ型Ｍ
ＯＳトランジスタが直列に接続され、上記接地側の上記
ｐ型ＭＯＳトランジスタのゲートに上記受光素子の出力
信号が加えられ、上記２個のｐ型ＭＯＳトランジスタの
接続点から出力信号が得られる回路であり、上記接地側
の上記ｐ型ＭＯＳトランジスタのしきい値電圧の絶対値
は電源側の上記ｐ型ＭＯＳトランジスタのしきい値電圧
の絶対値よりも低い、ことを特徴とする。また、上記光
電変換装置において、上記第１導電型はｎ導電型であ
り、上記第２導電型はｐ導電型であることを特徴とす
る。さらに、上記光電変換装置において、上記電源側の
ｐ型ＭＯＳトランジスタは上記ｎ型半導体基板よりも不
純物濃度の高いｎ型ウェル領域に形成され、上記接地側
のｐ型ＭＯＳトランジスタは上記ｎ型半導体基板に形成
されることを特徴とする。また、上記光電変換装置にお
いて、上記受光素子は上記第２導電型の第１半導体領域
で形成され、その周囲に上記第１導電型のバリア領域を
形成したことを特徴とする。
ソースフォロワ回路は、電源と接地の間に２個のｐ型Ｍ
ＯＳトランジスタが直列に接続され、上記接地側の上記
ｐ型ＭＯＳトランジスタのゲートに上記受光素子の出力
信号が加えられ、上記２個のｐ型ＭＯＳトランジスタの
接続点から出力信号が得られる回路であり、上記接地側
の上記ｐ型ＭＯＳトランジスタのしきい値電圧の絶対値
は電源側の上記ｐ型ＭＯＳトランジスタのしきい値電圧
の絶対値よりも低い、ことを特徴とする。また、上記光
電変換装置において、上記第１導電型はｎ導電型であ
り、上記第２導電型はｐ導電型であることを特徴とす
る。さらに、上記光電変換装置において、上記電源側の
ｐ型ＭＯＳトランジスタは上記ｎ型半導体基板よりも不
純物濃度の高いｎ型ウェル領域に形成され、上記接地側
のｐ型ＭＯＳトランジスタは上記ｎ型半導体基板に形成
されることを特徴とする。また、上記光電変換装置にお
いて、上記受光素子は上記第２導電型の第１半導体領域
で形成され、その周囲に上記第１導電型のバリア領域を
形成したことを特徴とする。
【００１４】［作用］上記した手段によれば、迷走キャ
リアの発生源となるソースフォロワ回路をｐ型ＭＯＳト
ランジスタで構成することにより、迷走キャリアそのも
のの発生を抑制することが可能であるため、受光素子へ
の迷走キャリアの混入による固定パターンノイズを低減
することができる。
リアの発生源となるソースフォロワ回路をｐ型ＭＯＳト
ランジスタで構成することにより、迷走キャリアそのも
のの発生を抑制することが可能であるため、受光素子へ
の迷走キャリアの混入による固定パターンノイズを低減
することができる。
【００１５】また、固定パターンノイズの要因となる迷
走キャリアは、光信号となるキャリアと同一導電型であ
り、半導体基板の少数キャリアであるため、少数キャリ
アの拡散長を考慮すると、正孔の方が電子に比べて拡散
長が短く、ゆえに半導体基板をｎ型とするソースフォロ
ワ回路において、発生した迷走キャリアが受光素子に到
達しにくく、迷走キャリアの混入による固定パターンノ
イズの低減に有効である。
走キャリアは、光信号となるキャリアと同一導電型であ
り、半導体基板の少数キャリアであるため、少数キャリ
アの拡散長を考慮すると、正孔の方が電子に比べて拡散
長が短く、ゆえに半導体基板をｎ型とするソースフォロ
ワ回路において、発生した迷走キャリアが受光素子に到
達しにくく、迷走キャリアの混入による固定パターンノ
イズの低減に有効である。
【００１６】ソースフォロワ回路を構成する２個のＭＯ
Ｓトランジスタを同一のウェル内に形成すると、一方の
ＭＯＳトランジスタはバックゲート効果により、しきい
値電圧が高くなる。ｐＭＯＳソースフォロワの場合には
接地側、つまり駆動トランジスタのしきい値電圧が高く
なる。これによってソースフォロワ回路のゲインが下が
り、感度の低下を招く。
Ｓトランジスタを同一のウェル内に形成すると、一方の
ＭＯＳトランジスタはバックゲート効果により、しきい
値電圧が高くなる。ｐＭＯＳソースフォロワの場合には
接地側、つまり駆動トランジスタのしきい値電圧が高く
なる。これによってソースフォロワ回路のゲインが下が
り、感度の低下を招く。
【００１７】そこで、接地側のＭＯＳトランジスタのし
きい値電圧の絶対値を電源側のＭＯＳトランジスタのし
きい値電圧の絶対値よりも小さくすることで、ソースフ
ォロワ回路のゲインの増大を図ることが可能となる。
きい値電圧の絶対値を電源側のＭＯＳトランジスタのし
きい値電圧の絶対値よりも小さくすることで、ソースフ
ォロワ回路のゲインの増大を図ることが可能となる。
【００１８】また、同一導電型でしきい値電圧の異なる
ＭＯＳトランジスタを形成するためにはチャネル領域の
不純物濃度を個別に制御することが必要となるが、電源
側のＭＯＳトランジスタは半導体基板よりも不純物濃度
の高いウェル領域に形成し、接地側のＭＯＳトランジス
タはウェル領域の外の半導体基板に形成することによ
り、双方のＭＯＳトランジスタのチャネル領域を同一工
程で形成し、しきい値電圧の異なるＭＯＳトランジスタ
を形成することができる。
ＭＯＳトランジスタを形成するためにはチャネル領域の
不純物濃度を個別に制御することが必要となるが、電源
側のＭＯＳトランジスタは半導体基板よりも不純物濃度
の高いウェル領域に形成し、接地側のＭＯＳトランジス
タはウェル領域の外の半導体基板に形成することによ
り、双方のＭＯＳトランジスタのチャネル領域を同一工
程で形成し、しきい値電圧の異なるＭＯＳトランジスタ
を形成することができる。
【００１９】
【発明の実施の形態】本発明による実施形態を図面に従
って説明する。図１は本発明による受光素子と、ソース
フォロワ回路を同一半導体基板に集積化した光電変換装
置の画素部の回路構成図、図２は図１におけるＡ−Ａ′
部の断面構造の概略図を示している。
って説明する。図１は本発明による受光素子と、ソース
フォロワ回路を同一半導体基板に集積化した光電変換装
置の画素部の回路構成図、図２は図１におけるＡ−Ａ′
部の断面構造の概略図を示している。
【００２０】本実施形態においては、ｎ型半導体基板
（１０）上にｎ+型埋込み層（１１）、ｎ-型エピタキシ
ャル層（１２）が形成され、ｎ-型エピタキシャル層
（１２）表面に、複数の受光素子（２０）と、個々の受
光素子に接続されたｐＭＯＳソースフォロワ回路（２
１）が形成されている。
（１０）上にｎ+型埋込み層（１１）、ｎ-型エピタキシ
ャル層（１２）が形成され、ｎ-型エピタキシャル層
（１２）表面に、複数の受光素子（２０）と、個々の受
光素子に接続されたｐＭＯＳソースフォロワ回路（２
１）が形成されている。
【００２１】受光素子（２０）はｎ型エピタキシャル層
（１２）表面にｐ+型領域（１３）とｎ型領域（１４）
が形成され、図示せぬ奥行き方向にアレイ状の多数の受
光素子（２０）が形成されており、その受光素子（２
０）の周囲にｎ+型バリア領域（１５）を形成してい
る。本実施形態の画素構造のｎ型埋込み層、およびｎ型
バリア領域のポテンシャルバリアによって、固定パター
ンノイズの要因となるｎ型半導体基板中の少数キャリア
の正孔は、受光素子内への混入が低減される。
（１２）表面にｐ+型領域（１３）とｎ型領域（１４）
が形成され、図示せぬ奥行き方向にアレイ状の多数の受
光素子（２０）が形成されており、その受光素子（２
０）の周囲にｎ+型バリア領域（１５）を形成してい
る。本実施形態の画素構造のｎ型埋込み層、およびｎ型
バリア領域のポテンシャルバリアによって、固定パター
ンノイズの要因となるｎ型半導体基板中の少数キャリア
の正孔は、受光素子内への混入が低減される。
【００２２】受光素子（２０）はリセット電源に接続さ
れるリセットスイッチ（２２）とソースフォロワ回路
（２１）の入力となる接地側のｐ型ＭＯＳトランジスタ
のゲートに接続されている。
れるリセットスイッチ（２２）とソースフォロワ回路
（２１）の入力となる接地側のｐ型ＭＯＳトランジスタ
のゲートに接続されている。
【００２３】ソースフォロワ回路（２１）を構成する２
個のｐ型ＭＯＳトランジスタのうち、電源側のＭＯＳト
ランジスタ（２１）はｎ型半導体基板に形成された不純
物濃度が半導体基板よりも高いｎ型ウェル領域（１６）
に形成され、接地側のＭＯＳトランジスタ（２１２）は
ｎ型半導体基板のｎ型ウェル領域が形成されていない部
分に形成される。ｎ型ウェル領域（１６）に形成された
ｐ型ＭＯＳトランジスタ（２１１）のしきい値電圧は約
−０．７５Ｖであり、ｎ型ウェル領域の外の半導体基板
に形成されたｐ型ＭＯＳトランジスタ（２１２）のしき
い値電圧は約−０．２９Ｖであった。ｐ型ＭＯＳソース
フォロワ回路（２１）を構成する２つのＭＯＳトランジ
スタ２１１，２１２を同一ウェルに形成した場合、ｐ型
ＭＯＳソースフォロワのゲインは０．８４であったのに
対し、本発明によるｐ型ＭＯＳソースフォロワのゲイン
は０．８７であり、約３．５％のゲインの増大となっ
た。
個のｐ型ＭＯＳトランジスタのうち、電源側のＭＯＳト
ランジスタ（２１）はｎ型半導体基板に形成された不純
物濃度が半導体基板よりも高いｎ型ウェル領域（１６）
に形成され、接地側のＭＯＳトランジスタ（２１２）は
ｎ型半導体基板のｎ型ウェル領域が形成されていない部
分に形成される。ｎ型ウェル領域（１６）に形成された
ｐ型ＭＯＳトランジスタ（２１１）のしきい値電圧は約
−０．７５Ｖであり、ｎ型ウェル領域の外の半導体基板
に形成されたｐ型ＭＯＳトランジスタ（２１２）のしき
い値電圧は約−０．２９Ｖであった。ｐ型ＭＯＳソース
フォロワ回路（２１）を構成する２つのＭＯＳトランジ
スタ２１１，２１２を同一ウェルに形成した場合、ｐ型
ＭＯＳソースフォロワのゲインは０．８４であったのに
対し、本発明によるｐ型ＭＯＳソースフォロワのゲイン
は０．８７であり、約３．５％のゲインの増大となっ
た。
【００２４】つぎに、本光電変換素子の動作について説
明する。図１において、受光素子２０に光が照射されて
発生した光電荷のうち、正の電荷は受光素子２０のアノ
ード側に蓄積され、ｐ型ＭＯＳトランジスタ２１２のゲ
ートは蓄積された電荷に応じて上昇する。ｐ型ＭＯＳト
ランジスタ２１１のゲートにバイアス電圧が印加され、
ソースフォロワ回路２１が動作状態であれば、出力端子
に光量に応じた電圧が出力される。ちくせきじかんが終
了した後、受光素子をリセットするためにｎ型ＭＯＳト
ランジスタ２２にリセットパルスを印加し導通させて、
受光素子のアノードの電位をリセット電源でリセット電
位に設定する。その後、ｎ型ＭＯＳトランジスタ２２を
非導通として、再び受光素子に光電荷の蓄積を開始す
る。
明する。図１において、受光素子２０に光が照射されて
発生した光電荷のうち、正の電荷は受光素子２０のアノ
ード側に蓄積され、ｐ型ＭＯＳトランジスタ２１２のゲ
ートは蓄積された電荷に応じて上昇する。ｐ型ＭＯＳト
ランジスタ２１１のゲートにバイアス電圧が印加され、
ソースフォロワ回路２１が動作状態であれば、出力端子
に光量に応じた電圧が出力される。ちくせきじかんが終
了した後、受光素子をリセットするためにｎ型ＭＯＳト
ランジスタ２２にリセットパルスを印加し導通させて、
受光素子のアノードの電位をリセット電源でリセット電
位に設定する。その後、ｎ型ＭＯＳトランジスタ２２を
非導通として、再び受光素子に光電荷の蓄積を開始す
る。
【００２５】本実施形態では、受光素子とソースフォロ
ワ回路は例えば２３４個形成され、１次元に配列されて
いる。
ワ回路は例えば２３４個形成され、１次元に配列されて
いる。
【００２６】上記の構成からなる画素部と、出力信号の
処理や制御を行う周辺回路を半導体基板上に集積して光
電変換半導体チップを形成し、この光電変換半導体チッ
プをガラスエポキシ基板上に１１個実装し、Ａ４サイズ
の密着型イメージセンサを形成した、従来技術のよう
に、受光素子に接続されるソースフォロワ回路をｎ型Ｍ
ＯＳトランジスタで構成した場合と、本実施形態による
ソースフォロワ回路の出力電圧部で、固定パターンノイ
ズの比較を行ったところ、本実施形態の固定パターンノ
イズは約１／１０であった。
処理や制御を行う周辺回路を半導体基板上に集積して光
電変換半導体チップを形成し、この光電変換半導体チッ
プをガラスエポキシ基板上に１１個実装し、Ａ４サイズ
の密着型イメージセンサを形成した、従来技術のよう
に、受光素子に接続されるソースフォロワ回路をｎ型Ｍ
ＯＳトランジスタで構成した場合と、本実施形態による
ソースフォロワ回路の出力電圧部で、固定パターンノイ
ズの比較を行ったところ、本実施形態の固定パターンノ
イズは約１／１０であった。
【００２７】上記実施形態の光電変換装置では、複数の
受光素子の電荷を電圧に変換してソースフォロワ回路に
よって出力画像信号とした例を示したが、該出力画像信
号は、上述のラインセンサや２次元のイメージセンサの
出力信号として、信号処理回路の例えば、シェーディン
グ回路やガンマ回路を介して、時系列的な画像信号とし
て読出され、例えば画像読み取り装置に用いることがで
きる。また、該画像読み取り装置をデジタル写真機や、
ファクシミリ装置、複写機等に用いて、固定パターンノ
イズ（ＦＰＮ）の小さい高画質の画像信号を得ることが
できる。
受光素子の電荷を電圧に変換してソースフォロワ回路に
よって出力画像信号とした例を示したが、該出力画像信
号は、上述のラインセンサや２次元のイメージセンサの
出力信号として、信号処理回路の例えば、シェーディン
グ回路やガンマ回路を介して、時系列的な画像信号とし
て読出され、例えば画像読み取り装置に用いることがで
きる。また、該画像読み取り装置をデジタル写真機や、
ファクシミリ装置、複写機等に用いて、固定パターンノ
イズ（ＦＰＮ）の小さい高画質の画像信号を得ることが
できる。
【００２８】
【発明の効果】以上の説明のように、受光素子と、受光
素子で発生した光電荷をＭＯＳトランジスタのゲートで
蓄積して電圧で信号出力するソースフォロワ回路を同一
半導体基板上に集積化した光電変換装置において、本発
明の構成を用いることで、迷走キャリアの発生がｎ型Ｍ
ＯＳトランジスタに比べて小さいｐ型ＭＯＳトランジス
タでソースフォロワ回路を構成することにより、迷走キ
ャリアの発生を抑制し、受光素子への迷走キャリアの混
入を減少させることにより、固定パターンノイズを抑制
することができる。
素子で発生した光電荷をＭＯＳトランジスタのゲートで
蓄積して電圧で信号出力するソースフォロワ回路を同一
半導体基板上に集積化した光電変換装置において、本発
明の構成を用いることで、迷走キャリアの発生がｎ型Ｍ
ＯＳトランジスタに比べて小さいｐ型ＭＯＳトランジス
タでソースフォロワ回路を構成することにより、迷走キ
ャリアの発生を抑制し、受光素子への迷走キャリアの混
入を減少させることにより、固定パターンノイズを抑制
することができる。
【図１】本発明における受光素子とソースフォロワ回路
を同一半導体基板に集積化した光電変換装置の画素部の
回路構成図である。
を同一半導体基板に集積化した光電変換装置の画素部の
回路構成図である。
【図２】図１におけるＡ−Ａ′部の断面構造の概略図で
ある。
ある。
【図３】従来の光電変換装置の画素部の回路構成図であ
る。
る。
【図４】図３におけるＢ−Ｂ′部の断面構造の概略図で
ある。
ある。
【図５】ＭＯＳトランジスタのドレイン−ソース間電圧
に対する基板電流を表すグラフである。
に対する基板電流を表すグラフである。
１０、４３ ｎ型半導体基板 １１ ｎ型埋込み層 １２ ｎ型エピタキシャル層 １３ ｐ型領域 １４ ｎ型領域 １５ ｎ型バリア領域 １６ ｎ型ウェル領域 ２０、４０ 受光素子 ２１ ｐＭＯＳソースフォロワ回路 ２１１ 電源側ｐ型ＭＯＳトランジスタ ２１２ 接地側ｐ型ＭＯＳトランジスタ ２２、４２ リセットスイッチ ４１ ｎＭＯＳソースフォロワ回路 ４４ ｐ型ウェル領域
Claims (5)
- 【請求項１】 第１導電型の半導体基板表面に複数の第
２導電型の第１半導体領域で形成された複数の受光素子
と、入力端子が前記受光素子に接続されたソースフォロ
ワ回路と、が同一の前記半導体基板に形成された光電変
換装置において、 前記ソースフォロワ回路はｐ型ＭＯＳトランジスタで構
成されていることを特徴とする光電変換装置。 - 【請求項２】 前記ソースフォロワ回路は、電源と接地
の間に２個のｐ型ＭＯＳトランジスタが直列に接続さ
れ、 前記接地側の前記ｐ型ＭＯＳトランジスタのゲートに前
記受光素子の出力信号が加えられ、 前記２個のｐ型ＭＯＳトランジスタの接続点から出力信
号が得られる回路であり、 前記接地側の前記ｐ型ＭＯＳトランジスタのしきい値電
圧の絶対値は電源側の前記ｐ型ＭＯＳトランジスタのし
きい値電圧の絶対値よりも低い、ことを特徴とする請求
項１に記載の光電変換装置。 - 【請求項３】 前記第１導電型はｎ導電型であり、前記
第２導電型はｐ導電型であることを特徴とする請求項１
又は２に記載の光電変換装置。 - 【請求項４】 前記電源側のｐ型ＭＯＳトランジスタは
前記ｎ型半導体基板よりも不純物濃度の高いｎ型ウェル
領域に形成され、 前記接地側のｐ型ＭＯＳトランジスタは前記ｎ型半導体
基板に形成されることを特徴とする請求項３に記載の光
電変換装置。 - 【請求項５】 前記受光素子は前記第２導電型の第１半
導体領域で形成され、その周囲に前記第１導電型のバリ
ア領域を形成したことを特徴とする請求項１乃至４のい
ずれか１項に記載の光電変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14219397A JP3359258B2 (ja) | 1997-05-30 | 1997-05-30 | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 |
| TW087107474A TW393781B (en) | 1997-05-30 | 1998-05-14 | Photoelectric conversion device and image sensor |
| US09/085,083 US6150682A (en) | 1997-05-30 | 1998-05-26 | Photoelectric conversion device and image sensor |
| US09/684,360 US6528832B1 (en) | 1997-05-30 | 2000-10-06 | Photoelectric conversion device and image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14219397A JP3359258B2 (ja) | 1997-05-30 | 1997-05-30 | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335622A true JPH10335622A (ja) | 1998-12-18 |
| JP3359258B2 JP3359258B2 (ja) | 2002-12-24 |
Family
ID=15309563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14219397A Expired - Fee Related JP3359258B2 (ja) | 1997-05-30 | 1997-05-30 | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6150682A (ja) |
| JP (1) | JP3359258B2 (ja) |
| TW (1) | TW393781B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006566A1 (de) * | 1999-07-20 | 2001-01-25 | Institut Für Mikroelektronik Stuttgart | Bildzelle, bildsensor und herstellungsverfahren hierfür |
| JP2002062856A (ja) * | 2000-06-06 | 2002-02-28 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3359258B2 (ja) * | 1997-05-30 | 2002-12-24 | キヤノン株式会社 | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 |
| JP3529022B2 (ja) * | 1998-01-30 | 2004-05-24 | シャープ株式会社 | 電荷転送素子 |
| JP3582715B2 (ja) * | 2000-09-08 | 2004-10-27 | シャープ株式会社 | 回路内蔵受光素子の製造方法 |
| DE60216046D1 (de) * | 2002-04-18 | 2006-12-28 | Sgs Thomson Microelectronics | Halbleiterstruktur |
| JP5224633B2 (ja) * | 2004-03-30 | 2013-07-03 | キヤノン株式会社 | 半導体装置の製造方法 |
| US20070069260A1 (en) * | 2005-09-28 | 2007-03-29 | Eastman Kodak Company | Photodetector structure for improved collection efficiency |
| US7875916B2 (en) * | 2005-09-28 | 2011-01-25 | Eastman Kodak Company | Photodetector and n-layer structure for improved collection efficiency |
| US7728277B2 (en) * | 2005-11-16 | 2010-06-01 | Eastman Kodak Company | PMOS pixel structure with low cross talk for active pixel image sensors |
| JP5564918B2 (ja) * | 2009-12-03 | 2014-08-06 | ソニー株式会社 | 撮像素子およびカメラシステム |
| US8637800B2 (en) | 2011-04-19 | 2014-01-28 | Altasens, Inc. | Image sensor with hybrid heterostructure |
| JP6018376B2 (ja) * | 2011-12-05 | 2016-11-02 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| TW201333484A (zh) * | 2012-02-08 | 2013-08-16 | Ind Tech Res Inst | 設備異常的偵測裝置與方法 |
| CN108154832B (zh) * | 2018-01-02 | 2021-04-02 | 京东方科技集团股份有限公司 | 显示装置以及用于显示装置的检测电路和方法 |
| FR3106713B1 (fr) * | 2020-01-28 | 2022-01-28 | First Light Imaging | Procede de reduction du bruit dans des capteurs d’image |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5402171A (en) * | 1992-09-11 | 1995-03-28 | Kabushiki Kaisha Toshiba | Electronic still camera with improved picture resolution by image shifting in a parallelogram arrangement |
| EP0739039A3 (en) * | 1995-04-18 | 1998-03-04 | Interuniversitair Micro-Elektronica Centrum Vzw | Pixel structure, image sensor using such pixel, structure and corresponding peripheric circuitry |
| US5614744A (en) * | 1995-08-04 | 1997-03-25 | National Semiconductor Corporation | CMOS-based, low leakage active pixel array with anti-blooming isolation |
| JP3439581B2 (ja) * | 1995-10-31 | 2003-08-25 | シャープ株式会社 | 固体撮像装置 |
| WO1997018633A1 (en) * | 1995-11-07 | 1997-05-22 | California Institute Of Technology | Capacitively coupled successive approximation ultra low power analog-to-digital converter |
| JPH09232555A (ja) * | 1996-02-21 | 1997-09-05 | Sony Corp | イメージセンサ |
| US5844238A (en) * | 1996-03-27 | 1998-12-01 | David Sarnoff Research Center, Inc. | Infrared imager using room temperature capacitance sensor |
| US5869857A (en) * | 1997-04-07 | 1999-02-09 | Chen; Pao-Jung | CMOS photodetectors with wide range operating region |
| JP3359258B2 (ja) * | 1997-05-30 | 2002-12-24 | キヤノン株式会社 | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 |
-
1997
- 1997-05-30 JP JP14219397A patent/JP3359258B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-14 TW TW087107474A patent/TW393781B/zh not_active IP Right Cessation
- 1998-05-26 US US09/085,083 patent/US6150682A/en not_active Expired - Lifetime
-
2000
- 2000-10-06 US US09/684,360 patent/US6528832B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006566A1 (de) * | 1999-07-20 | 2001-01-25 | Institut Für Mikroelektronik Stuttgart | Bildzelle, bildsensor und herstellungsverfahren hierfür |
| JP2002062856A (ja) * | 2000-06-06 | 2002-02-28 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW393781B (en) | 2000-06-11 |
| US6150682A (en) | 2000-11-21 |
| JP3359258B2 (ja) | 2002-12-24 |
| US6528832B1 (en) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512547B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| US5608243A (en) | Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range | |
| KR100262286B1 (ko) | 증폭형고체촬상소자 | |
| US10367029B2 (en) | Image sensors having a separation impurity layer | |
| US9165972B2 (en) | Semiconductor structure, method of operating same, and production method | |
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| JP3359258B2 (ja) | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 | |
| US20040245433A1 (en) | Solid-state imaging device and method for driving the same | |
| JP3592037B2 (ja) | 光電変換装置 | |
| JP2004259733A (ja) | 固体撮像装置 | |
| JP5814818B2 (ja) | 固体撮像装置 | |
| JP4165250B2 (ja) | 固体撮像装置 | |
| JP3320335B2 (ja) | 光電変換装置及び密着型イメージセンサ | |
| US7034347B2 (en) | Charge detecting device | |
| US6882022B2 (en) | Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays | |
| US6653164B2 (en) | Solid state imaging device, manufacturing method thereof, and solid state imaging apparatus | |
| JP3442283B2 (ja) | リニアイメージセンサ | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| JP3891125B2 (ja) | 固体撮像装置 | |
| KR100204914B1 (ko) | 고체촬상소자의 신호검출장치 | |
| JP4779575B2 (ja) | 固体撮像素子 | |
| JP2898005B2 (ja) | 固体撮像素子 | |
| JP2006074497A (ja) | 固体撮像装置 | |
| Süss et al. | A novel JFET readout structure applicable for pinned and lateral drift-field photodiodes | |
| JP2005150564A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |