JPH09232555A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH09232555A JPH09232555A JP8033230A JP3323096A JPH09232555A JP H09232555 A JPH09232555 A JP H09232555A JP 8033230 A JP8033230 A JP 8033230A JP 3323096 A JP3323096 A JP 3323096A JP H09232555 A JPH09232555 A JP H09232555A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- conductivity
- impurity layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 144
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 138
- 238000001514 detection method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 206010047571 Visual impairment Diseases 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 235000015067 sauces Nutrition 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 画素間クロストークの発生を避けるために、
N型の半導体基板に設けたP型のウエル層に受光部とな
るN+ 型の不純物層を形成すると、P型のウエル層とN
+ 型の不純物層との接合容量が増加して検出感度を低下
させていた。 【解決手段】 第1導電型(N型)の半導体基板11に設
けた第2導電型(P型)のウエル層12に第1導電型の受
光部となるN+ 型の不純物層13を形成したイメージセン
サ1 において、N+ 型の不純物層13とP型のウエル層12
との間に、N+ 型の不純物層13よりも不純物濃度が低く
かつN+ 型の不純物層13の下部側に接続するN- 型の不
純物層14を備えたものである。またはP型のウエル層12
よりも不純物濃度が低くかつN+ 型の不純物層13の下部
側に接合するP型の不純物層(図示省略)を備えてもよ
い。
N型の半導体基板に設けたP型のウエル層に受光部とな
るN+ 型の不純物層を形成すると、P型のウエル層とN
+ 型の不純物層との接合容量が増加して検出感度を低下
させていた。 【解決手段】 第1導電型(N型)の半導体基板11に設
けた第2導電型(P型)のウエル層12に第1導電型の受
光部となるN+ 型の不純物層13を形成したイメージセン
サ1 において、N+ 型の不純物層13とP型のウエル層12
との間に、N+ 型の不純物層13よりも不純物濃度が低く
かつN+ 型の不純物層13の下部側に接続するN- 型の不
純物層14を備えたものである。またはP型のウエル層12
よりも不純物濃度が低くかつN+ 型の不純物層13の下部
側に接合するP型の不純物層(図示省略)を備えてもよ
い。
Description
【0001】
【発明の属する技術分野】本発明は、イメージセンサに
関するものである。
関するものである。
【0002】
【従来の技術】第1の従来の技術を図4の概略構成図に
よって説明する。図4に示すように、このイメージセン
サ110はいわゆるフォトゲートを用いている。すなわ
ち、P型の半導体基板111にフォトゲート112が形
成されている。このフォトゲート112のN+ 型の第1
不純物層113は転送ゲート114の一方の不純物層と
共有する状態に形成されている。また転送ゲート114
の他方のN+ 型の第2不純物層115には、ソースホロ
ワ〔例えばMOS(Metal-Oxide-Semiconductor )トラ
ンジスタで構成されている〕121のゲートが接続され
るとともにリセットゲート122の一方の拡散層が接続
されている。またソースホロワ121には垂直スイッチ
(例えばMOSトランジスタで構成されている)123
が直列に接続されている。
よって説明する。図4に示すように、このイメージセン
サ110はいわゆるフォトゲートを用いている。すなわ
ち、P型の半導体基板111にフォトゲート112が形
成されている。このフォトゲート112のN+ 型の第1
不純物層113は転送ゲート114の一方の不純物層と
共有する状態に形成されている。また転送ゲート114
の他方のN+ 型の第2不純物層115には、ソースホロ
ワ〔例えばMOS(Metal-Oxide-Semiconductor )トラ
ンジスタで構成されている〕121のゲートが接続され
るとともにリセットゲート122の一方の拡散層が接続
されている。またソースホロワ121には垂直スイッチ
(例えばMOSトランジスタで構成されている)123
が直列に接続されている。
【0003】次に第2の従来の技術として、図5の概略
構成図に示すような増幅型MOSイメージセンサ130
が日本放送協会の技術研究所から提案されている。すな
わち、P型の半導体基板(例えばシリコン基板)111
の上層の一部分に受光部になるN+ 型の不純物層131
が形成されている。上記N+ 型の不純物層131には、
ソースホロワ(例えばMOSトランジスタで構成されて
いる)121のゲートが接続されるとともに、リセット
ゲート122の一方の拡散層が接続されている。またソ
ースホロワ121には垂直スイッチ(例えばMOSトラ
ンジスタで構成されている)123が直列に接続されて
いる。
構成図に示すような増幅型MOSイメージセンサ130
が日本放送協会の技術研究所から提案されている。すな
わち、P型の半導体基板(例えばシリコン基板)111
の上層の一部分に受光部になるN+ 型の不純物層131
が形成されている。上記N+ 型の不純物層131には、
ソースホロワ(例えばMOSトランジスタで構成されて
いる)121のゲートが接続されるとともに、リセット
ゲート122の一方の拡散層が接続されている。またソ
ースホロワ121には垂直スイッチ(例えばMOSトラ
ンジスタで構成されている)123が直列に接続されて
いる。
【0004】
【発明が解決しようとする課題】微細化CMOSプロセ
スを用いて上記図4に示した構成のイメージセンサを形
成すると、フォトゲートのゲート電極はタングステンポ
リサイドで形成されることになる。そのため、ゲート電
極は光を透過しないものになる。そこで、いわゆるマス
ク工程を追加して行うことによって、タングステンポリ
サイドのタングステン層を除去し、光の透過性を高めた
ゲート電極の構成にすることが可能である。しかしなが
ら、ポリシリコンによる光の吸収、特に青色の光の吸収
を無視することができない。
スを用いて上記図4に示した構成のイメージセンサを形
成すると、フォトゲートのゲート電極はタングステンポ
リサイドで形成されることになる。そのため、ゲート電
極は光を透過しないものになる。そこで、いわゆるマス
ク工程を追加して行うことによって、タングステンポリ
サイドのタングステン層を除去し、光の透過性を高めた
ゲート電極の構成にすることが可能である。しかしなが
ら、ポリシリコンによる光の吸収、特に青色の光の吸収
を無視することができない。
【0005】また、赤い光は基板の内部まで入射するこ
と、および基板にP型の半導体基板を用いていることか
ら、P型の半導体基板自体で光電変換した電子がその周
囲の画素に侵入する、いわゆる画素間クロストークが発
生する。これは、いわゆる1チップカラー化のイメージ
センサを構成するに当たって重大な問題になる。
と、および基板にP型の半導体基板を用いていることか
ら、P型の半導体基板自体で光電変換した電子がその周
囲の画素に侵入する、いわゆる画素間クロストークが発
生する。これは、いわゆる1チップカラー化のイメージ
センサを構成するに当たって重大な問題になる。
【0006】さらに、イメージセンサでは残像の発生と
高感度化とは、いわゆるトレードオフの関係にある。す
なわち、電荷蓄積時には、フォトゲートのポテンシャル
は浅い状態にあり、転送ゲートのポテンシャルは中間状
態にある。またリセットゲートのポテンシャルは浅い状
態にある。このようなポテンシャル状態で動作させる
と、転送ゲートが横型のオーバフローゲートになり、前
記図4によって説明した不純物層(115)の電圧がV
DDとなってこの不純物層(115)がオーバフロードレ
インになる。
高感度化とは、いわゆるトレードオフの関係にある。す
なわち、電荷蓄積時には、フォトゲートのポテンシャル
は浅い状態にあり、転送ゲートのポテンシャルは中間状
態にある。またリセットゲートのポテンシャルは浅い状
態にある。このようなポテンシャル状態で動作させる
と、転送ゲートが横型のオーバフローゲートになり、前
記図4によって説明した不純物層(115)の電圧がV
DDとなってこの不純物層(115)がオーバフロードレ
インになる。
【0007】一方、検出時には、リセットゲートのポテ
ンシャルφRSを深くして、ソースホロワおよび垂直スイ
ッチを動作させると、リセットゲートのカットオフ時に
発生するもので、前記図4によって説明した不純物層
(115)におけるスイッチングノイズ(以下、kTCノ
イズという)が検出される。また、信号検出時には、フ
ォトゲートのポテンシャルを深くして、フォトゲートと
前記図4によって説明した不純物層(113)とにある
電荷を不純物層(115)へ移動させ、ソースホロワと
垂直スイッチとで不純物層(115)の電位を検出す
る。
ンシャルφRSを深くして、ソースホロワおよび垂直スイ
ッチを動作させると、リセットゲートのカットオフ時に
発生するもので、前記図4によって説明した不純物層
(115)におけるスイッチングノイズ(以下、kTCノ
イズという)が検出される。また、信号検出時には、フ
ォトゲートのポテンシャルを深くして、フォトゲートと
前記図4によって説明した不純物層(113)とにある
電荷を不純物層(115)へ移動させ、ソースホロワと
垂直スイッチとで不純物層(115)の電位を検出す
る。
【0008】上記検出方法では、不純物層(115)の
みが、いわゆるフローティングディフュージョンにな
り、キャパシタンス(容量)が最も小さく、かつスイッ
チングノイズのkTCノイズを検出でき、CDS(Correl
ated Double Sampling)が可能になる。つまり高感度化
がし易くなる。
みが、いわゆるフローティングディフュージョンにな
り、キャパシタンス(容量)が最も小さく、かつスイッ
チングノイズのkTCノイズを検出でき、CDS(Correl
ated Double Sampling)が可能になる。つまり高感度化
がし易くなる。
【0009】しかしながら、不純物層(113)から転
送ゲートを通過して不純物層(115)への電荷転送
は、キャパシタに信号電荷を蓄積し、これをMOS−F
ET(電界効果トランジスタ)のスイッチ作用で、次の
キャパシタにいわゆるバケツリレー式に転送する方式で
あるBBD(Bucket Brigade Device )方式であるの
で、残像が発生する。
送ゲートを通過して不純物層(115)への電荷転送
は、キャパシタに信号電荷を蓄積し、これをMOS−F
ET(電界効果トランジスタ)のスイッチ作用で、次の
キャパシタにいわゆるバケツリレー式に転送する方式で
あるBBD(Bucket Brigade Device )方式であるの
で、残像が発生する。
【0010】残像を無くそうとすると、リセット時に転
送ゲートの電圧を高くして不純物層(113)と不純物
層(115)との両方をリセットする必要がある。この
とき、フォトゲートの電荷もリセットされる。この場合
には、リセットゲートのポテンシャルφRSを浅くした
後、転送ゲートの電圧を高くして、フォトゲートと不純
物層(113)にある電荷を不純物層(113)と不純
物層(115)と転送ゲートとに移動して、ソースホロ
ワと垂直スイッチとで電位を検出する。しかしながら、
不純物層(113)と不純物層(115)と転送ゲート
とが、いわゆるフローティングディフュージョンになる
ため、このフローティングディフュージョンのキャパシ
タンス(容量)が増加する。
送ゲートの電圧を高くして不純物層(113)と不純物
層(115)との両方をリセットする必要がある。この
とき、フォトゲートの電荷もリセットされる。この場合
には、リセットゲートのポテンシャルφRSを浅くした
後、転送ゲートの電圧を高くして、フォトゲートと不純
物層(113)にある電荷を不純物層(113)と不純
物層(115)と転送ゲートとに移動して、ソースホロ
ワと垂直スイッチとで電位を検出する。しかしながら、
不純物層(113)と不純物層(115)と転送ゲート
とが、いわゆるフローティングディフュージョンになる
ため、このフローティングディフュージョンのキャパシ
タンス(容量)が増加する。
【0011】上記第2の従来の技術で説明したイメージ
センサも上記第1の従来の技術と同様の理由から画素間
クロストークを発生する。この画素間クロストークの発
生を避ける構造として、図6の概略構成図に示すような
構造が提案されている。
センサも上記第1の従来の技術と同様の理由から画素間
クロストークを発生する。この画素間クロストークの発
生を避ける構造として、図6の概略構成図に示すような
構造が提案されている。
【0012】図6に示すように、このイメージセンサ1
40は前記図5によって説明したイメージセンサ(13
0)において、基板にN型の半導体基板141を用い、
そのN型の半導体基板141にP型のウエル層142を
形成し、そのP型のウエル層142に受光部になるN+
型の不純物層143を形成したものである。ソースホロ
ワ121、リセットゲート122、垂直スイッチ123
の構成は、前記図5によって説明した構成と同様であ
る。
40は前記図5によって説明したイメージセンサ(13
0)において、基板にN型の半導体基板141を用い、
そのN型の半導体基板141にP型のウエル層142を
形成し、そのP型のウエル層142に受光部になるN+
型の不純物層143を形成したものである。ソースホロ
ワ121、リセットゲート122、垂直スイッチ123
の構成は、前記図5によって説明した構成と同様であ
る。
【0013】しかしながら、MOS構造を微細化するプ
ロセスにおいてはP型のウエル層142の不純物濃度が
高く設定されるようになってきているため、上記図6に
よって説明したイメージセンサでは、P型のウエル層1
42とN+ 型の不純物層143との接合容量が増加す
る。そのため、電荷検出容量(N+ 型の不純物層143
に係わる接合容量とソースホロワ121までの配線容
量)が大きくなるので、検出感度が低下する。
ロセスにおいてはP型のウエル層142の不純物濃度が
高く設定されるようになってきているため、上記図6に
よって説明したイメージセンサでは、P型のウエル層1
42とN+ 型の不純物層143との接合容量が増加す
る。そのため、電荷検出容量(N+ 型の不純物層143
に係わる接合容量とソースホロワ121までの配線容
量)が大きくなるので、検出感度が低下する。
【0014】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたイメージセンサである。すなわ
ち、第1のイメージセンサは、第1導電型の半導体基板
に設けた第2導電型のウエルに第1導電型の受光部を形
成し、この第1導電型の受光部と上記第2導電型のウエ
ルとの間に、上記第1導電型の受光部よりも不純物濃度
の低い第1導電型の不純物層を備えたものである。
決するためになされたイメージセンサである。すなわ
ち、第1のイメージセンサは、第1導電型の半導体基板
に設けた第2導電型のウエルに第1導電型の受光部を形
成し、この第1導電型の受光部と上記第2導電型のウエ
ルとの間に、上記第1導電型の受光部よりも不純物濃度
の低い第1導電型の不純物層を備えたものである。
【0015】上記構成の第1のイメージセンサでは、第
1導電型の受光部と第2導電型のウエルとの間に上記第
1導電型の受光部よりも不純物濃度の低い第1導電型の
不純物層を備えていることから、第1導電型の受光部と
第2導電型のウエルとの間の容量が低減される。
1導電型の受光部と第2導電型のウエルとの間に上記第
1導電型の受光部よりも不純物濃度の低い第1導電型の
不純物層を備えていることから、第1導電型の受光部と
第2導電型のウエルとの間の容量が低減される。
【0016】第2のイメージセンサは、第1導電型の半
導体基板に設けた第2導電型のウエルに第1導電型の受
光部を形成し、この第1導電型の受光部と上記第2導電
型のウエルとの間に、この第2導電型のウエルよりも不
純物濃度の低い第2導電型の不純物層を備えたものであ
る。
導体基板に設けた第2導電型のウエルに第1導電型の受
光部を形成し、この第1導電型の受光部と上記第2導電
型のウエルとの間に、この第2導電型のウエルよりも不
純物濃度の低い第2導電型の不純物層を備えたものであ
る。
【0017】上記構成の第2のイメージセンサでは、第
1導電型の受光部と第2導電型のウエルとの間に上記第
2導電型のウエルよりも不純物濃度の低い第2導電型の
不純物層を備えていることから、第1導電型の受光部と
第2導電型のウエルとの間の容量が低減される。
1導電型の受光部と第2導電型のウエルとの間に上記第
2導電型のウエルよりも不純物濃度の低い第2導電型の
不純物層を備えていることから、第1導電型の受光部と
第2導電型のウエルとの間の容量が低減される。
【0018】第3のイメージセンサは、第1導電型の半
導体基板に設けた第2導電型のウエル層に形成した受光
部と、この受光部に隣接して上記第2導電型のウエル層
に設けた転送ゲートとを備えたもので、上記受光部は、
第2導電型のウエルよりも不純物濃度の高い第2導電型
の不純物層と、この第2導電型の不純物層の下部に接合
する状態に形成した第1導電型の第1不純物層と、この
第1導電型の第1不純物層の下部に接続する状態に形成
したもので上記第1導電型の第1不純物層よりも不純物
濃度の低い第1導電型の第2不純物層とからなるもので
ある。
導体基板に設けた第2導電型のウエル層に形成した受光
部と、この受光部に隣接して上記第2導電型のウエル層
に設けた転送ゲートとを備えたもので、上記受光部は、
第2導電型のウエルよりも不純物濃度の高い第2導電型
の不純物層と、この第2導電型の不純物層の下部に接合
する状態に形成した第1導電型の第1不純物層と、この
第1導電型の第1不純物層の下部に接続する状態に形成
したもので上記第1導電型の第1不純物層よりも不純物
濃度の低い第1導電型の第2不純物層とからなるもので
ある。
【0019】上記構成の第3のイメージセンサでは、残
像が発生しないように、読み出し時に転送ゲートのポテ
ンシャルを浅い状態にして受光部の電荷を転送ゲートに
よって移動させても、受光部を構成する第1導電型の第
1不純物層の下部側にこれよりも不純物濃度の低い第1
導電型の第2不純物層が接続する状態に形成されている
ことから、第1導電型の第1不純物層と第2導電型のウ
エル層との間の容量が大きくなることはなく、その容量
は低減される。また受光部の表面層に第2導電型の不純
物層を形成したことから、表面暗電流の発生が防止され
る。さらに第1導電型としてN型の半導体基板を用いる
ことにより、基板自体で入射光によって光電変換を起こ
すことが無くなるので、いわゆる画素間クロストークの
発生が防止される。
像が発生しないように、読み出し時に転送ゲートのポテ
ンシャルを浅い状態にして受光部の電荷を転送ゲートに
よって移動させても、受光部を構成する第1導電型の第
1不純物層の下部側にこれよりも不純物濃度の低い第1
導電型の第2不純物層が接続する状態に形成されている
ことから、第1導電型の第1不純物層と第2導電型のウ
エル層との間の容量が大きくなることはなく、その容量
は低減される。また受光部の表面層に第2導電型の不純
物層を形成したことから、表面暗電流の発生が防止され
る。さらに第1導電型としてN型の半導体基板を用いる
ことにより、基板自体で入射光によって光電変換を起こ
すことが無くなるので、いわゆる画素間クロストークの
発生が防止される。
【0020】
【発明の実施の形態】本発明の第1実施形態の一例を図
1の概略構成図によって説明する。
1の概略構成図によって説明する。
【0021】図1に示すように、イメージセンサ1は以
下のように構成されている。すなわち、第1導電型(以
下N型として説明する)の半導体基板(例えばシリコン
基板)11の上層に第2導電型(以下P型として説明す
る)のウエル層12が形成され、そのP型のウエル層1
2の上層の一部分に受光部になるN+ 型の不純物層13
が形成されている。このN+ 型の不純物層13は、例え
ば1×1018個/cm3 〜1×1022個/cm3 程度の
濃度にN導電型の不純物(例えばヒ素、リン、アンチモ
ン等)が拡散されてなるものである。さらに上記N+ 型
の不純物層13の下部側に接続する状態に、N+ 型の不
純物層13よりも不純物濃度の低いN- 型の不純物層1
4が形成されている。このN - 型の不純物層14は、例
えば1×1013個/cm3 〜1×1016個/cm3 程度
の濃度にN導電型の不純物(例えばヒ素、リン、アンチ
モン等)が拡散されているものである。
下のように構成されている。すなわち、第1導電型(以
下N型として説明する)の半導体基板(例えばシリコン
基板)11の上層に第2導電型(以下P型として説明す
る)のウエル層12が形成され、そのP型のウエル層1
2の上層の一部分に受光部になるN+ 型の不純物層13
が形成されている。このN+ 型の不純物層13は、例え
ば1×1018個/cm3 〜1×1022個/cm3 程度の
濃度にN導電型の不純物(例えばヒ素、リン、アンチモ
ン等)が拡散されてなるものである。さらに上記N+ 型
の不純物層13の下部側に接続する状態に、N+ 型の不
純物層13よりも不純物濃度の低いN- 型の不純物層1
4が形成されている。このN - 型の不純物層14は、例
えば1×1013個/cm3 〜1×1016個/cm3 程度
の濃度にN導電型の不純物(例えばヒ素、リン、アンチ
モン等)が拡散されているものである。
【0022】上記N+ 型の不純物層13には、ソースホ
ロワ(例えばMOSトランジスタで構成されている)2
1のゲートが接続されるとともにリセットゲート22の
一方の拡散層が接続されている。またソースホロワ21
には垂直スイッチ(例えばMOSトランジスタで構成さ
れている)23が直列に接続されている。
ロワ(例えばMOSトランジスタで構成されている)2
1のゲートが接続されるとともにリセットゲート22の
一方の拡散層が接続されている。またソースホロワ21
には垂直スイッチ(例えばMOSトランジスタで構成さ
れている)23が直列に接続されている。
【0023】上記イメージセンサ1では、N+ 型の不純
物層13の下部側にN- 型の不純物層14が接続する状
態に形成されていることから、N+ 型の不純物層13と
P型のウエル層12との間の容量が低減される。そのた
め、電荷検出容量(N+ 型の不純物層13とP型のウエ
ル層12との接合容量とソースホロワ21までの配線容
量)が小さくなるので、検出感度が向上する。さらにN
型の半導体基板11を用いていることから、基板自体で
光電変換を起こすことが無くなるので、いわゆる画素間
クロストークの発生が防止できる。
物層13の下部側にN- 型の不純物層14が接続する状
態に形成されていることから、N+ 型の不純物層13と
P型のウエル層12との間の容量が低減される。そのた
め、電荷検出容量(N+ 型の不純物層13とP型のウエ
ル層12との接合容量とソースホロワ21までの配線容
量)が小さくなるので、検出感度が向上する。さらにN
型の半導体基板11を用いていることから、基板自体で
光電変換を起こすことが無くなるので、いわゆる画素間
クロストークの発生が防止できる。
【0024】また上記構成のイメージセンサ1では、相
補型MOSプロセスに対して1回のイオン注入工程を追
加するだけで形成することが可能になる。そのため、プ
ロセス的な負荷が少ない。
補型MOSプロセスに対して1回のイオン注入工程を追
加するだけで形成することが可能になる。そのため、プ
ロセス的な負荷が少ない。
【0025】次に本発明の第2実施形態の一例を図2の
概略構成図によって説明する。なお、図2では、上記第
1実施形態で説明した構成部品と同様のものには同一の
符号を付す。
概略構成図によって説明する。なお、図2では、上記第
1実施形態で説明した構成部品と同様のものには同一の
符号を付す。
【0026】図2に示すように、イメージセンサ2は以
下のように構成されている。すなわち、第1導電型(以
下N型として説明する)の半導体基板(例えばシリコン
基板)11の上層に第2導電型(以下P型として説明す
る)のウエル層12が形成され、そのP型のウエル層1
2の上層の一部分に受光部となるN+ 型の不純物層13
が形成されている。このN+ 型の不純物層13は、例え
ば1×1018個/cm3 〜1×1022個/cm3 程度の
濃度にN導電型の不純物(例えばヒ素、リン、アンチモ
ン等)が拡散されているものである。さらに上記N+ 型
の不純物層13の下部側に接合する状態に上記P型のウ
エル層12よりも不純物濃度の低いP- 型の不純物層1
5が形成されている。このP - 型の不純物層15は、例
えば1×1013個/cm3 〜1×1016個/cm3 程度
の濃度にP導電型の不純物(例えばホウ素)が拡散され
ているものである。
下のように構成されている。すなわち、第1導電型(以
下N型として説明する)の半導体基板(例えばシリコン
基板)11の上層に第2導電型(以下P型として説明す
る)のウエル層12が形成され、そのP型のウエル層1
2の上層の一部分に受光部となるN+ 型の不純物層13
が形成されている。このN+ 型の不純物層13は、例え
ば1×1018個/cm3 〜1×1022個/cm3 程度の
濃度にN導電型の不純物(例えばヒ素、リン、アンチモ
ン等)が拡散されているものである。さらに上記N+ 型
の不純物層13の下部側に接合する状態に上記P型のウ
エル層12よりも不純物濃度の低いP- 型の不純物層1
5が形成されている。このP - 型の不純物層15は、例
えば1×1013個/cm3 〜1×1016個/cm3 程度
の濃度にP導電型の不純物(例えばホウ素)が拡散され
ているものである。
【0027】上記N+ 型の不純物層13には、ソースホ
ロワ(例えばMOSトランジスタで構成されている)2
1のゲートが接続されるとともにリセットゲート22の
一方の拡散層が接続されている。またソースホロワ21
には垂直スイッチ(例えばMOSトランジスタで構成さ
れている)23が直列に接続されている。
ロワ(例えばMOSトランジスタで構成されている)2
1のゲートが接続されるとともにリセットゲート22の
一方の拡散層が接続されている。またソースホロワ21
には垂直スイッチ(例えばMOSトランジスタで構成さ
れている)23が直列に接続されている。
【0028】上記構成のイメージセンサ2では、N+ 型
の不純物層13の下部側に接合する状態にP- 型の不純
物層15が形成されていることから、N+ 型の不純物層
13とP型のウエル層12との間の容量が低減される。
そのため、電荷検出容量(N+ 型の不純物層13とP型
のウエル層12との接合容量とソースホロワ21までの
配線容量)が小さくなるので、検出感度が向上する。さ
らにN型の半導体基板11を用いていることから、基板
自体で光電変換を起こすことが無くなるので、いわゆる
画素間クロストークの発生が防止できる。
の不純物層13の下部側に接合する状態にP- 型の不純
物層15が形成されていることから、N+ 型の不純物層
13とP型のウエル層12との間の容量が低減される。
そのため、電荷検出容量(N+ 型の不純物層13とP型
のウエル層12との接合容量とソースホロワ21までの
配線容量)が小さくなるので、検出感度が向上する。さ
らにN型の半導体基板11を用いていることから、基板
自体で光電変換を起こすことが無くなるので、いわゆる
画素間クロストークの発生が防止できる。
【0029】また、通常、相補型MOSプロセスで形成
されるP型のウエル層12は、通常、イオン注入法によ
って形成される。そのため、浅い領域の濃度と深い領域
の濃度とを独立的に制御することが可能になっている。
このような場合には、例えば、P型のウエル層12の浅
い領域を形成するためのイオン注入マスクを、イオン注
入による不純物が受光部(N+ 型の不純物層13)に入
射されないようなマスクに変更して、P型のウエル層1
2を形成することにより、上記説明した第2実施形態の
構成を採ることが可能になる。
されるP型のウエル層12は、通常、イオン注入法によ
って形成される。そのため、浅い領域の濃度と深い領域
の濃度とを独立的に制御することが可能になっている。
このような場合には、例えば、P型のウエル層12の浅
い領域を形成するためのイオン注入マスクを、イオン注
入による不純物が受光部(N+ 型の不純物層13)に入
射されないようなマスクに変更して、P型のウエル層1
2を形成することにより、上記説明した第2実施形態の
構成を採ることが可能になる。
【0030】また、上記第1実施形態の構成と上記第2
実施形態の構成とを組み合わせた構成にしてもよい。図
示はしないが、上記第1実施形態で説明したのと同様
に、P型のウエル層12の上層の一部分に受光部となる
N+ 型の不純物層13を形成し、このN+ 型の不純物層
13の下部側に接続する状態にN+ 型の不純物層13よ
りも不純物濃度の低いN- 型の不純物層14を形成す
る。さらに、上記N- 型の不純物層14の下部側に接合
する状態に上記P型のウエル層12よりも不純物濃度の
低いP- 型の不純物層を形成する。このP- 型の不純物
層は、例えば1×1013個/cm3 〜1×1016個/c
m3 程度の濃度にP導電型の不純物(例えばホウ素)が
拡散されているものである。
実施形態の構成とを組み合わせた構成にしてもよい。図
示はしないが、上記第1実施形態で説明したのと同様
に、P型のウエル層12の上層の一部分に受光部となる
N+ 型の不純物層13を形成し、このN+ 型の不純物層
13の下部側に接続する状態にN+ 型の不純物層13よ
りも不純物濃度の低いN- 型の不純物層14を形成す
る。さらに、上記N- 型の不純物層14の下部側に接合
する状態に上記P型のウエル層12よりも不純物濃度の
低いP- 型の不純物層を形成する。このP- 型の不純物
層は、例えば1×1013個/cm3 〜1×1016個/c
m3 程度の濃度にP導電型の不純物(例えばホウ素)が
拡散されているものである。
【0031】次に本発明の第3実施形態の一例を図3の
概略構成図によって説明する。
概略構成図によって説明する。
【0032】図3に示すように、イメージセンサ3は以
下のように構成されている。すなわち、第1導電型(以
下N型として説明する)の半導体基板(例えばシリコン
基板)11の上層に第2導電型(以下P型として説明す
る)のウエル層12が形成され、そのP型のウエル層1
2の上層の一部分に受光部31が形成されている。この
受光部31は、上層にP+ 型の不純物層32が形成さ
れ、このP+ 型の不純物層32の下部側に接合する状態
にN+ 型の不純物層33が形成され、このN+ 型の不純
物層33の下部側に接続する状態にN- 型の不純物層3
4が形成されているものである。
下のように構成されている。すなわち、第1導電型(以
下N型として説明する)の半導体基板(例えばシリコン
基板)11の上層に第2導電型(以下P型として説明す
る)のウエル層12が形成され、そのP型のウエル層1
2の上層の一部分に受光部31が形成されている。この
受光部31は、上層にP+ 型の不純物層32が形成さ
れ、このP+ 型の不純物層32の下部側に接合する状態
にN+ 型の不純物層33が形成され、このN+ 型の不純
物層33の下部側に接続する状態にN- 型の不純物層3
4が形成されているものである。
【0033】上記P+ 型の不純物層32は、例えば1×
1018個/cm3 〜1×1022個/cm3 程度の濃度に
P導電型の不純物(例えばホウ素)が拡散されているも
のであり、上記N+ 型の不純物層33は、例えば1×1
016個/cm3 〜1×1019個/cm3 程度の濃度にN
導電型の不純物(例えばヒ素、リン、アンチモン等)が
拡散されているものである。また上記N- 型の不純物層
34は、例えば1×1013個/cm3 〜1×1016個/
cm3 程度の濃度にN導電型の不純物(例えばヒ素、リ
ン、アンチモン等)が拡散されているものである。
1018個/cm3 〜1×1022個/cm3 程度の濃度に
P導電型の不純物(例えばホウ素)が拡散されているも
のであり、上記N+ 型の不純物層33は、例えば1×1
016個/cm3 〜1×1019個/cm3 程度の濃度にN
導電型の不純物(例えばヒ素、リン、アンチモン等)が
拡散されているものである。また上記N- 型の不純物層
34は、例えば1×1013個/cm3 〜1×1016個/
cm3 程度の濃度にN導電型の不純物(例えばヒ素、リ
ン、アンチモン等)が拡散されているものである。
【0034】上記受光部31は転送ゲート41の一方の
拡散層と共有する状態に形成されている。また転送ゲー
ト41の他方のN+ 型の不純物層42には、ソースホロ
ワ(例えばMOSトランジスタで構成されている)21
のゲートが接続されるとともにリセットゲート22の一
方の拡散層が接続されている。またソースホロワ21に
は垂直スイッチ(例えばMOSトランジスタで構成され
ている)23が直列に接続されている。
拡散層と共有する状態に形成されている。また転送ゲー
ト41の他方のN+ 型の不純物層42には、ソースホロ
ワ(例えばMOSトランジスタで構成されている)21
のゲートが接続されるとともにリセットゲート22の一
方の拡散層が接続されている。またソースホロワ21に
は垂直スイッチ(例えばMOSトランジスタで構成され
ている)23が直列に接続されている。
【0035】上記構成のイメージセンサ3では、残像が
発生しないように、読み出し時に転送ゲート41に高い
電圧を印加して受光部31の電荷をN+ 型の不純物層4
2に移動させても、N+ 型の不純物層32の下部側に接
続する状態にN+ 型の不純物層32よりも不純物濃度の
低いN- 型の不純物層33が形成されていることから、
N+ 型の不純物層32とP型のウエル層12との間の容
量が大きくなることはなく、その容量は低減される。そ
のため、電荷検出容量(N+ 型の不純物層32とP型の
ウエル層12との接合容量とソースホロワ21までの配
線容量)が小さくなるので、検出感度が向上する。また
P+ 型の不純物層32を設けたことから、表面暗電流の
発生が防止される。さらにN型の半導体基板11を用い
ていることから、基板自体で光電変換を起こすことが無
くなるので、いわゆる画素間クロストークの発生が防止
される。
発生しないように、読み出し時に転送ゲート41に高い
電圧を印加して受光部31の電荷をN+ 型の不純物層4
2に移動させても、N+ 型の不純物層32の下部側に接
続する状態にN+ 型の不純物層32よりも不純物濃度の
低いN- 型の不純物層33が形成されていることから、
N+ 型の不純物層32とP型のウエル層12との間の容
量が大きくなることはなく、その容量は低減される。そ
のため、電荷検出容量(N+ 型の不純物層32とP型の
ウエル層12との接合容量とソースホロワ21までの配
線容量)が小さくなるので、検出感度が向上する。また
P+ 型の不純物層32を設けたことから、表面暗電流の
発生が防止される。さらにN型の半導体基板11を用い
ていることから、基板自体で光電変換を起こすことが無
くなるので、いわゆる画素間クロストークの発生が防止
される。
【0036】また上記イメージセンサ3は、相補型MO
Sプロセスに対して2回のイオン注入工程を追加するだ
けで形成することが可能になる。そのため、プロセス的
な負荷が少なくてすむ。
Sプロセスに対して2回のイオン注入工程を追加するだ
けで形成することが可能になる。そのため、プロセス的
な負荷が少なくてすむ。
【0037】また、上記第2実施形態の構成と上記第3
実施形態の構成とを組み合わせた構成にしてもよい。図
示はしないが、上記N- 型の不純物層33の下部側に上
記P型のウエル層12よりも不純物濃度の低いP- 型の
不純物層を接合する状態に形成する。このP - 型の不純
物層は、例えば1×1013個/cm3 〜1×1016個/
cm3 程度の濃度にP導電型の不純物(例えばホウ素)
が拡散されているものである。
実施形態の構成とを組み合わせた構成にしてもよい。図
示はしないが、上記N- 型の不純物層33の下部側に上
記P型のウエル層12よりも不純物濃度の低いP- 型の
不純物層を接合する状態に形成する。このP - 型の不純
物層は、例えば1×1013個/cm3 〜1×1016個/
cm3 程度の濃度にP導電型の不純物(例えばホウ素)
が拡散されているものである。
【0038】
【発明の効果】以上、説明したように本発明によれば、
第1導電型の半導体基板にN型の半導体基板を用いるこ
とによって、基板自体で光電変換を起こすことが無くな
るので、いわゆる画素間クロストークの発生が防止でき
るとともに、受光部の不純物濃度よりも低い不純物層ま
たはウエル層の不純物濃度よりも低い不純物層を受光部
とウエル層との間に設けたので、受光部とウエル層との
間の接合容量を低減することができる。よって、画素間
クロストークが防止されることによって1チップカラー
化を構成することが容易になるとともに、第1導電型の
受光部と第2導電型のウエル層との間の接合容量が低減
されることによって検出感度を向上させることが可能に
なる。さらに残像が発生しないようにしても、上記接合
容量の増加を招くことがないので、検出感度の低下は起
きない。よって、本発明のイメージセンサは高品質なも
のになる。
第1導電型の半導体基板にN型の半導体基板を用いるこ
とによって、基板自体で光電変換を起こすことが無くな
るので、いわゆる画素間クロストークの発生が防止でき
るとともに、受光部の不純物濃度よりも低い不純物層ま
たはウエル層の不純物濃度よりも低い不純物層を受光部
とウエル層との間に設けたので、受光部とウエル層との
間の接合容量を低減することができる。よって、画素間
クロストークが防止されることによって1チップカラー
化を構成することが容易になるとともに、第1導電型の
受光部と第2導電型のウエル層との間の接合容量が低減
されることによって検出感度を向上させることが可能に
なる。さらに残像が発生しないようにしても、上記接合
容量の増加を招くことがないので、検出感度の低下は起
きない。よって、本発明のイメージセンサは高品質なも
のになる。
【図1】本発明の第1実施形態の概略構成図である。
【図2】本発明の第2実施形態の概略構成図である。
【図3】本発明の第3実施形態の概略構成図である。
【図4】第1の従来の技術に係わる概略構成図である。
【図5】第2の従来の技術に係わる概略構成図である。
【図6】第3の従来の技術に係わる概略構成図である。
1 イメージセンサ 11 N型の半導体基板 1
2 P型のウエル層 13 N+ 型の不純物層 14 N- 型の不純物層
2 P型のウエル層 13 N+ 型の不純物層 14 N- 型の不純物層
Claims (4)
- 【請求項1】 第1導電型の半導体基板に設けた第2導
電型のウエル層に第1導電型の受光部を形成したイメー
ジセンサにおいて、 前記第1導電型の受光部と前記第2導電型のウエル層と
の間に、該第1導電型の受光部よりも不純物濃度が低く
かつ該第1導電型の受光部の下部側に接続する第1導電
型の不純物層を備えたことを特徴とするイメージセン
サ。 - 【請求項2】 第1導電型の半導体基板に設けた第2導
電型のウエル層に第1導電型の受光部を形成したイメー
ジセンサにおいて、 前記第1導電型の受光部と前記第2導電型のウエル層と
の間に、該第2導電型のウエル層よりも不純物濃度が低
くかつ該第1導電型の受光部の下部側に接合する第2導
電型の不純物層を備えたことを特徴とするイメージセン
サ。 - 【請求項3】 第1導電型の半導体基板に設けた第2導
電型のウエル層に形成した受光部と、 前記受光部に隣接して前記第2導電型のウエル層に設け
た転送ゲートとを備えたイメージセンサにおいて、 前記受光部は、 前記第2導電型のウエル層よりも不純物濃度の高いもの
で該第2導電型のウエル層の上層に形成した第2導電型
の不純物層と、 前記第2導電型の不純物層の下部側に接合する状態に形
成した第1導電型の第1不純物層と、 前記第1導電型の第1不純物層よりも不純物濃度の低い
もので該第1導電型の第1不純物層の下部側に接続する
状態に形成した第1導電型の第2不純物層とからなるこ
とを特徴とするイメージセンサ。 - 【請求項4】 請求項3記載のイメージセンサにおい
て、 前記受光部と前記第2導電型のウエル層との間に、該第
2導電型のウエル層よりも不純物濃度が低くかつ該受光
部の下部側に接合する第2導電型の不純物層を備えたこ
とを特徴とするイメージセンサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8033230A JPH09232555A (ja) | 1996-02-21 | 1996-02-21 | イメージセンサ |
US08/803,275 US5977576A (en) | 1996-02-21 | 1997-02-20 | Image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8033230A JPH09232555A (ja) | 1996-02-21 | 1996-02-21 | イメージセンサ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182863A Division JP2004349715A (ja) | 2004-06-21 | 2004-06-21 | イメージセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09232555A true JPH09232555A (ja) | 1997-09-05 |
Family
ID=12380665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8033230A Pending JPH09232555A (ja) | 1996-02-21 | 1996-02-21 | イメージセンサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5977576A (ja) |
JP (1) | JPH09232555A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020061502A (ko) * | 2001-01-15 | 2002-07-24 | 닛본 덴기 가부시끼가이샤 | 분할된 광전변환부를 구비한 고체촬상장치 |
US6448104B1 (en) | 1998-04-22 | 2002-09-10 | Sharp Kabushiki Kaisha | CMOS type solid imaging device |
KR20030052588A (ko) * | 2001-12-21 | 2003-06-27 | 주식회사 하이닉스반도체 | 전하운송효율을 높인 이미지센서 및 그 제조방법 |
US7034347B2 (en) | 2003-03-06 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Charge detecting device |
US7067785B2 (en) | 2002-05-17 | 2006-06-27 | Toko, Inc. | Solid-state image pickup device used as a photoelectric conversion device with improved dynamic range |
JP2006237622A (ja) * | 1997-10-06 | 2006-09-07 | Micron Technology Inc | 能動画素センサにおける量子効率の改善 |
JP2016100509A (ja) * | 2014-11-25 | 2016-05-30 | セイコーエプソン株式会社 | 固体撮像装置およびその製造方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815791B1 (en) * | 1997-02-10 | 2004-11-09 | Fillfactory | Buried, fully depletable, high fill factor photodiodes |
US7199410B2 (en) * | 1999-12-14 | 2007-04-03 | Cypress Semiconductor Corporation (Belgium) Bvba | Pixel structure with improved charge transfer |
JP3359258B2 (ja) * | 1997-05-30 | 2002-12-24 | キヤノン株式会社 | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 |
JP3874135B2 (ja) * | 1997-12-05 | 2007-01-31 | 株式会社ニコン | 固体撮像素子 |
JP3308904B2 (ja) * | 1998-06-24 | 2002-07-29 | キヤノン株式会社 | 固体撮像装置 |
US6489643B1 (en) * | 1998-06-27 | 2002-12-03 | Hynix Semiconductor Inc. | Photodiode having a plurality of PN junctions and image sensor having the same |
KR100298178B1 (ko) * | 1998-06-29 | 2001-08-07 | 박종섭 | 이미지센서의포토다이오드 |
US6084259A (en) * | 1998-06-29 | 2000-07-04 | Hyundai Electronics Industries Co., Ltd. | Photodiode having charge transfer function and image sensor using the same |
JP3457551B2 (ja) * | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
KR100399951B1 (ko) * | 1998-12-30 | 2003-12-18 | 주식회사 하이닉스반도체 | 칼라이미지센서제조방법 |
US6593607B1 (en) * | 1999-09-30 | 2003-07-15 | Pictos Technologies, Inc. | Image sensor with enhanced blue response and signal cross-talk suppression |
US6218692B1 (en) * | 1999-11-23 | 2001-04-17 | Eastman Kodak Company | Color active pixel sensor with electronic shuttering, anti-blooming and low cross talk |
JP3884600B2 (ja) | 1999-11-29 | 2007-02-21 | 富士通株式会社 | 光電変換装置及びその製造方法 |
US7087944B2 (en) * | 2003-01-16 | 2006-08-08 | Micron Technology, Inc. | Image sensor having a charge storage region provided within an implant region |
JP3977285B2 (ja) * | 2003-05-15 | 2007-09-19 | キヤノン株式会社 | 固体撮像素子の製造方法 |
JP3727639B2 (ja) * | 2004-04-16 | 2005-12-14 | 松下電器産業株式会社 | 固体撮像装置 |
JP4613305B2 (ja) * | 2004-10-19 | 2011-01-19 | 国立大学法人静岡大学 | 埋め込みフォトダイオード構造による撮像装置 |
US7808022B1 (en) | 2005-03-28 | 2010-10-05 | Cypress Semiconductor Corporation | Cross talk reduction |
US7750958B1 (en) | 2005-03-28 | 2010-07-06 | Cypress Semiconductor Corporation | Pixel structure |
KR100672812B1 (ko) * | 2005-05-02 | 2007-01-22 | 삼성전자주식회사 | 이미지 센서와 그 제조 방법 |
US20080296644A1 (en) * | 2005-05-02 | 2008-12-04 | Samsung Electronics Co., Ltd. | Cmos image sensors and methods of fabricating same |
KR100699849B1 (ko) * | 2005-06-21 | 2007-03-27 | 삼성전자주식회사 | 국부적인 불순물 영역을 갖는 cmos 이미지 소자 및 그제조방법 |
US8476567B2 (en) | 2008-09-22 | 2013-07-02 | Semiconductor Components Industries, Llc | Active pixel with precharging circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60251669A (ja) * | 1984-05-28 | 1985-12-12 | Toshiba Corp | 半導体装置 |
US5008723A (en) * | 1989-12-29 | 1991-04-16 | Kopin Corporation | MOS thin film transistor |
US5424567A (en) * | 1991-05-15 | 1995-06-13 | North American Philips Corporation | Protected programmable transistor with reduced parasitic capacitances and method of fabrication |
-
1996
- 1996-02-21 JP JP8033230A patent/JPH09232555A/ja active Pending
-
1997
- 1997-02-20 US US08/803,275 patent/US5977576A/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237622A (ja) * | 1997-10-06 | 2006-09-07 | Micron Technology Inc | 能動画素センサにおける量子効率の改善 |
US6448104B1 (en) | 1998-04-22 | 2002-09-10 | Sharp Kabushiki Kaisha | CMOS type solid imaging device |
US6642562B2 (en) | 1998-04-22 | 2003-11-04 | Sharp Kabushiki Kaisha | CMOS type solid imaging device |
KR20020061502A (ko) * | 2001-01-15 | 2002-07-24 | 닛본 덴기 가부시끼가이샤 | 분할된 광전변환부를 구비한 고체촬상장치 |
KR20030052588A (ko) * | 2001-12-21 | 2003-06-27 | 주식회사 하이닉스반도체 | 전하운송효율을 높인 이미지센서 및 그 제조방법 |
US7067785B2 (en) | 2002-05-17 | 2006-06-27 | Toko, Inc. | Solid-state image pickup device used as a photoelectric conversion device with improved dynamic range |
US7034347B2 (en) | 2003-03-06 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Charge detecting device |
CN100382329C (zh) * | 2003-03-06 | 2008-04-16 | 松下电器产业株式会社 | 电荷检测装置 |
JP2016100509A (ja) * | 2014-11-25 | 2016-05-30 | セイコーエプソン株式会社 | 固体撮像装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5977576A (en) | 1999-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09232555A (ja) | イメージセンサ | |
US10134798B2 (en) | Pixel with strained silicon layer for improving carrier mobility and blue response in imagers | |
US7517714B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
US6180969B1 (en) | CMOS image sensor with equivalent potential diode | |
US7833814B2 (en) | Method of forming pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor | |
EP0173542B1 (en) | A solid-state image sensor | |
US7335958B2 (en) | Tailoring gate work-function in image sensors | |
JP4406964B2 (ja) | 固体撮像素子及びその製造方法 | |
US20070034907A1 (en) | Image sensor with improved dynamic range and method of formation | |
JP2006261411A (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
JP2002043557A (ja) | 固体撮像素子を有する半導体装置およびその製造方法 | |
JP2005347759A (ja) | 暗電流を減少させるためのイメージセンサー及びその製造方法 | |
JPH11307752A (ja) | 固体撮像装置 | |
JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
JP3618842B2 (ja) | 光電変換装置 | |
JP5294534B2 (ja) | Cmosイメージセンサー及びその製造方法 | |
JP2008244496A (ja) | イメージセンサ | |
JP2004349715A (ja) | イメージセンサ | |
KR100674917B1 (ko) | Cmos 이미지 센서 및 그 제조 방법 | |
JP2001177085A (ja) | 固体撮像素子及び固体撮像装置 | |
JP3105781B2 (ja) | 固体撮像装置 | |
JPH07297295A (ja) | Mosトランジスタ構造およびこれを用いた電荷転送装置 | |
JPH03289173A (ja) | 電荷移送型固体撮像素子 | |
JPH09289302A (ja) | 増幅型固体撮像素子及びその製造方法 | |
JPH04340275A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040714 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040806 |