JP5294534B2 - Ｃｍｏｓイメージセンサー及びその製造方法 - Google Patents

Description

本発明は、光信号を電気信号に変換するイメージセンサー及びその製造方法に係り、特にＣＭＯＳイメージセンサー（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ；以下“ＣＩＳ”と称する）及びその製造方法に関する。

最近、携帯電話、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｔａｎｔｓ）、デジタルカメラのような新たな技術分野においてＣＩＳ及びＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）が主に使われている。そのうち、ＣＩＳは、２次元に配されたフォトダイオードに入射された光を電荷（電子）に変換して時間軸に従って順次に信号電圧として読み出す原理はＣＣＤと類似しているが、信号電荷を電圧に変える場所と、信号を出力端子まで伝送する方法においてＣＣＤと差がある。ＣＩＳは、複数の単位ピクセルで電荷を電圧に変換して信号線でスイッチング動作に従って信号を出力する。

従来のＣＭＯＳイメージセンサーでは、ノイズまたは暗電流によって電荷伝送効率の低下及び電荷貯蔵能力が減少して画像欠陥を引き起こすことが大きな問題点として指摘されてきた。暗電流は、イメージセンサーの感光素子で光の入力なしに蓄積された電荷を意味するものであって、主にシリコン基板表面に存在する各種の欠陥やシリコンダングリングボンド(silicon dangling bonds)によると報告されている。シリコン基板表面のシリコンダングリングボンドは、光による入力がなくても、熱的に電荷を発生させやすい状態となる。したがって、シリコン基板表面にダングリングボンドが多量存在すれば、暗い状態でも、イメージセンサーがあたかも光が入射されたような反応を表す非正常状態を示す。イメージセンサー内で発生した暗電流はイメージセンサーの画質に悪影響を及ぼす。

以上、イメージセンサーでの暗電流を低減させるための多様な技術が提案された（例えば、特許文献１、特許文献２、特許文献３参照）。しかし、これまで提案された従来の技術では、単位ピクセル内の特定の位置での欠陥によって発生する暗電流を効率よく低減するには限界があった。

特に、通常のＣＭＯＳイメージセンサーの構成では、フォトダイオード領域からＮ型のフォトダイオード上に形成されるＰ^＋型のＨＡＤ（Ｈｏｌｅ−Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）領域のうち、シリコン基板表面に隣接した部分に多様な界面欠陥、例えば、前記基板が多様な工程を経た結果として発生する多様な不純物及びシリコンダングリングボンドなどの欠陥が存在する。このような欠陥によって生成された電荷は多様な経路を通じてＮ型のフォトダイオード領域に流入し、フォトダイオードで入射光により生成された電子と共にトランスファゲート領域を通じてフローティング拡散領域に移動してソースフォロワバッファ増幅器を通じて出力として現れる。このような欠陥によって発生した出力は、入射光による出力に加えられて現れるので、画面上に白点（ｗｈｉｔｅ ｓｐｏｔ）という画像欠陥を引き起こす。
米国特許第６７３０８９９号明細書 米国特許第６７１４２４１号明細書 米国特許第６６４９９５０号明細書

本発明は、前記問題点を解決するために案出されたものであって、本発明の目的は、単位ピクセルを構成するフォトダイオード領域でシリコン基板の界面欠陥によって引き起こされる暗電流の発生を抑制して電荷伝達特性を向上させうるＣＭＯＳイメージセンサーを提供することである。

本発明の他の目的は、単位ピクセルを構成するフォトダイオード領域でシリコン基板の界面欠陥によって引き起こされる暗電流の発生を抑制するための構成を容易に具現しうるＣＭＯＳイメージセンサーの製造方法を提供することである。

前記目的を達成するために本発明の第１様態によるＣＭＯＳイメージセンサーは、半導体基板にその表面から第１深さまで形成されている第１導電型のフォトダイオードと、前記フォトダイオードの上で、前記半導体基板の表面から前記第１深さより浅い第２深さまで形成された第１導電型と反対である第２導電型のＨＡＤ領域と、前記ＨＡＤ領域上で、前記半導体基板の表面から前記第２深さより浅い第３深さまで形成された前記第１導電型の表面拡散領域と、を含む。前記フォトダイオードの近傍には、トランスファゲートが形成されており、前記トランスファゲートの下には前記第２導電型の第１チャンネル領域が形成されている。前記第１チャンネル領域を挟んで前記フォトダイオードから離隔されるように第１導電型のフローティング拡散領域が形成されている。前記第１チャンネル領域の上で、前記半導体基板表面には前記フォトダイオードと隔離され、前記表面拡散領域及びフローティング拡散領域には連結されるように前記第１導電型の第２チャンネル領域が形成されている。一例として、前記表面拡散領域は、前記第２チャンネル領域と同じか、前記第２チャンネル領域よりも浅く形成される。

また、前記目的を達成するために、本発明の第２様態によるＣＭＯＳイメージセンサーは、半導体基板に形成されているＮ型フォトダイオードと、前記Ｎ型フォトダイオード上で前記半導体基板表面に形成されたＰ^＋型領域と、Ｐ^＋型領域上で前記半導体基板の表面に形成された Ｎ⁻型表面拡散領域を含む。前記Ｎ型フォトダイオードの近傍にはトランスファゲートが形成されており、前記トランスファゲートの下にはＰ⁻型チャンネル領域が形成されている。前記Ｐ⁻型チャンネル領域を挟んで前記Ｎ型フォトダイオードから離隔されるようにＮ^＋型フローティング拡散領域が形成されている。前記Ｐ⁻型チャンネル領域上で、前記半導体基板表面には前記Ｎ型フォトダイオードは隔離され、前記Ｎ⁻型表面拡散領域及びＮ^＋型フローティング拡散領域には連結されるようにＮ⁻型チャンネル領域が形成されている。

また、前記目的を達成するために本発明の第３様態によるＣＭＯＳイメージセンサーは、ＣＭＯＳ制御回路と、少なくともフローティング拡散領域、トランスファトランジスタ及びソースフォロワバッファ増幅器を備えるトランジスタ領域と、フォトダイオード領域を各々有する複数の能動ピクセルを含む。前記能動ピクセルは、各々前記フォトダイオード領域に形成されたＮ型のフォトダイオードと、前記Ｎ型のフォトダイオード上に形成されたＰ型のＨＡＤ領域と、前記トランスファトランジスタを構成するＰ型の第１チャンネル領域と、前記フォトダイオードとは隔離されており、前記フローティング拡散領域とは連結されるように前記第１チャンネル領域上の前記トランジスタ領域表面に形成されているＮ型の第２チャンネル領域と、前記第２チャンネル領域とは連結され、隣接している他の能動ピクセルとは完全に隔離されるように前記ＨＡＤ領域上で前記半導体基板の表面に形成されているＮ型の表面拡散領域を含む。

前記他の目的を達成するための本発明の第１様態によるＣＭＯＳイメージセンサーの製造方法では、半導体基板のフォトダイオード領域とトランジスタ領域との境界近傍に第１導電型の第１チャンネル領域を形成する。前記第１チャンネル領域上の半導体基板表面に第１導電型と反対である第２導電型の第２チャンネル領域を形成する。前記第２チャンネル領域上に第１ゲート絶縁膜及びその上に積層されたトランスファゲートを形成する。前記フォトダイオード領域で前記半導体基板の表面に第１導電型のＨＡＤ領域を形成する。前記フォトダイオード領域に前記第２チャンネル領域と隔離されている第２導電型のフォトダイオードを形成する。前記ＨＡＤ領域上で前記半導体基板表面に前記第２導電型の表面拡散領域を前記第２チャンネル領域と連結されるように形成する。前記半導体基板に前記第２チャンネル領域を挟んで前記フォトダイオードと離隔されている第２導電型のフローティング拡散領域を前記第２チャンネル領域と連結されるように形成する。

また、前記他の目的を達成するために、本発明の第２様態によるＣＭＯＳイメージセンサーの製造方法では、半導体基板のフォトダイオード領域とトランジスタ領域との境界近傍に Ｐ⁻型の第１チャンネル領域を形成する。前記第１チャンネル領域上の半導体基板表面に Ｎ⁻型の第２チャンネル領域を形成する。前記第２チャンネル領域上に第１ゲート絶縁膜及びその上に積層されたトランスファゲートを形成する。前記フォトダイオード領域で前記半導体基板の表面にＰ^＋型のＨＡＤ領域を形成する。前記フォトダイオード領域に前記第１チャンネル領域に隣接して前記第２チャンネル領域とは隔離されているＮ型のフォトダイオードを形成する。前記ＨＡＤ領域上にある半導体基板表面に Ｎ⁻型の表面拡散領域を前記第２チャンネル領域と連結されるように形成する。前記第１チャンネル領域を挟んで前記フォトダイオードの反対側に前記第２チャンネル領域に連結されるＮ^＋型のフローティング拡散領域を形成する。

また、前記他の目的を達成するための本発明の第２様態によるＣＭＯＳイメージセンサーの製造方法では少なくともフローティング拡散領域、トランスファトランジスタ及びソースフォロワバッファ増幅器を備えるトランジスタ領域と、フォトダイオードを各々有する複数の能動ピクセルを備えたイメージセンサーを製造する。このために、まず前記フォトダイオード領域にＰ^＋型のＨＡＤ領域を形成する。前記フォトダイオード領域で前記ＨＡＤ領域の下にＮ型のフォトダイオードを形成する。前記ＨＡＤ領域上の半導体基板表面にそれぞれの能動ピクセルごとに分離されているＮ⁻型の表面拡散領域を形成する。

本発明によるＣＭＯＳイメージセンサーは、単位画素のフォトダイオード領域でＨＡＤ領域上に半導体基板表面から浅く形成されたＮ⁻型の表面拡散領域を備える。前記Ｎ⁻型の表面拡散領域は、トランスファトランジスタのＮ⁻型チャンネル領域に連結されており、フォトダイオード領域で基板表面及びその近辺で界面欠陥によって生成される電荷が、電位差によってトランスファゲート領域及びリセットゲート領域を通じて電源供給端子が連結されているＶ_ＤＤ領域に渡されることによって、ソースフォロワバッファ増幅器には出力されない。したがって、画像欠陥を引き起こさない。本発明によれば、基板の界面欠陥による白点発生の可能性を根本的に除去しうる。

本発明によるＣＭＯＳイメージセンサーは、単位画素のフォトダイオード領域でＨＡＤ領域上に半導体基板表面から浅く形成されたＮ⁻型の表面拡散領域を備える。前記Ｎ⁻型の表面拡散領域は、トランスファトランジスタのＮ⁻型チャンネル領域に連結されており、フォトダイオード領域で基板表面及びその近辺で界面欠陥によって生成される電荷が電位差によってトランスファゲート領域及びリセットゲート領域を通じて電源供給端子が連結されているＶ_ＤＤ領域に渡されることによって、ソースフォロワバッファ増幅器には出力されない。したがって、画像欠陥を引き起こさない。本発明によれば、基板の界面欠陥による白点の発生可能性を根本的に除去しうる。

次に例示する実施形態は多様な他の形に変形でき、本発明の範囲は後述する実施形態に限定されるものではない。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。添付図面において、膜または領域の大きさまたは厚さは、明細書の明確性のために誇張されたものである。

図１は、本発明によるＣＩＳの構成図である。
図１を参照すれば、ＣＩＳ １０は、回路基板上に形成された能動ピクセルアレイ領域２０及びＣＭＯＳ制御回路３０を含む。能動ピクセルアレイ領域２０は、マトリックス状に配された複数の単位ピクセル２２を含む。前記能動ピクセルアレイ領域２０の周囲に位置されている前記ＣＭＯＳ制御回路３０は複数のＣＭＯＳトランジスタ（図示せず）で構成され、前記能動ピクセルアレイ領域２０の各単位ピクセル２２に一定の信号を提供し、その一方、出力信号を制御する。

図２は、図１の単位ピクセル２２の等価回路図である。
図２を参照すれば、前記単位ピクセル２２は、光を印加されて光電荷を生成するフォトダイオードＰＤと、前記フォトダイオードＰＤで生成された電荷をフローティング拡散領域ＦＤに運送するトランスファトランジスタＴｘと、前記フローティング拡散領域ＦＤに保存されている電荷を周期的にリセットするリセットトランジスタＲｘと、ソースフォロワバッファ増幅器の役割を果たして前記フローティング拡散領域ＦＤに充電された電荷による信号をバッファリングするドライブトランジスタＤｘと、前記単位ピクセル２２を選択するためのスイッチング及びアドレッシングの役割を行うセレクトトランジスタＳｘとを含む。図２において、“ＲＳ”はリセットトランジスタＲｘのゲートに印加される信号であり、“ＴＧ”は、トランスファトランジスタＴｘのゲートに印加される信号である。

図２には、１つのフォトダイオードＰＤと４つのＭＯＳトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘで構成された単位ピクセルの回路構成を例示した。しかし、本発明はこれに限定されるものではなく、トランジスタ領域に少なくともトランスファトランジスタ及びソースフォロワバッファ増幅器を備える少なくとも３つのトランジスタとフォトダイオードとで構成される単位ピクセルよりなるものであれば、如何なる回路にも適用可能である。

図３は、本発明の望ましい実施形態によるＣＩＳの要部構成を示す断面図である。図３は、図２の単位ピクセル２２の一部構成を示す断面図である。
図３を参照すれば、本発明の望ましい実施形態によるＣＩＳは、フォトダイオード領域及びトランジスタ領域を有する半導体基板１００を備える。望ましい例として、前記半導体基板１００は、シリコン基板よりなる。前記半導体基板１００のフォトダイオード領域には、Ｎ型のフォトダイオード１４２が形成されている。前記Ｎ型のフォトダイオード１４２上には前記半導体基板１００の表面付近にＰ^＋型のＨＡＤ（Ｈｏｌｅ−Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）領域１４０が形成されている。前記ＨＡＤ領域１４０は、フォトダイオード領域でダングリングボンドが多く存在するシリコン基板表面での暗電流を減らすために形成されたものである。すなわち、前記半導体基板１００表面のダングリングボンドで熱的に発生した電子−ホール対のうち、ホールは前記ＨＡＤ領域１４０を通じて接地された基板に広がり、電子は前記ＨＡＤ領域１４０に広がる過程で正孔と再結合して消滅する。したがって、熱的に発生した電子が前記Ｎ型のフォトダイオード１４２に蓄積されることを減らして暗電流を減少させうる。

前記ＨＡＤ領域１４０上の半導体基板１００の表面には比較的浅い深さを有するＮ⁻型の表面拡散領域１４４が形成されている。
前記半導体基板１００のトランジスタ領域には、前記Ｎ型のフォトダイオード１４２で生成された電荷をＮ^＋型のフローティング拡散領域１５２に転送するためのトランスファトランジスタＴｘが形成されている。また、前記トランスファトランジスタＴｘに隣接してリセットトランジスタＲｘが形成されている。前記リセットトランジスタＲｘのリセットゲート１３４の両側にはフローティング拡散領域１５２とドレーン領域１５４とが各々形成されている。

前記トランスファトランジスタＴｘのトランスファゲート１３２の下にはＰ⁻型の第１チャンネル領域１１２が形成されている。そして、前記第１チャンネル領域１１２上の半導体基板１００の表面に前記第１チャンネル領域１１２より浅い深さにＮ⁻型の第２チャンネル領域１１４が形成されている。前記第１チャンネル領域１１２は、前記Ｎ型のフォトダイオード１４２より浅く形成されており、前記第２チャンネル領域１１４は前記ＨＡＤ領域１４０及び前記フローティング拡散領域１５２より浅く形成されている。前記フォトダイオード領域に形成されているＮ⁻型の表面拡散領域１４４は前記第２チャンネル領域１１４と同じか、浅く形成されている。図３では、前記Ｎ⁻型の表面拡散領域１４４が前記第２チャンネル領域１１４より浅く形成されている。前記Ｎ⁻型の表面拡散領域１４４は、前記第２チャンネル領域１１４とは連結されているが、隣接している他の能動ピクセルとは完全に隔離されている。

前記フローティング拡散領域１５２は、前記第１チャンネル領域１１２及び第２チャンネル領域１１４を挟んで前記Ｎ型のフォトダイオード１４２と離隔されている。ここで、前記第２チャンネル領域１１４は、前記Ｎ型のフォトダイオード１４２とは完全に隔離されており、前記Ｎ^＋型のフローティング拡散領域１５２には連結されるように形成されている。すなわち、前記Ｎ型のフォトダイオード１４２と前記Ｎ型のフォトダイオード１５２との間には、Ｐ型のイオン注入領域、すなわちＰ^＋型の前記ＨＡＤ領域１４０及びＰ⁻型の前記第１チャンネル領域１１２が存在し、これらによって前記第２チャンネル領域１１４と前記Ｎ型のフォトダイオード１４２とが完全に隔離されうる。

前記のように構成された本発明によるＣＩＳにおける動作を説明すれば次の通りである。
まず、外部から受光部であるフォトダイオード１４２に光が入射されれば、フォトダイオード１４２は感知された光量に比例した電子を発生させる。フォトダイオード１４２により発生された電荷はトランスファトランジスタＴｘのゲート障壁によりフォトダイオード領域に拘束される。リセットトランジスタＲｘが、オフ状態から、前記トランスファトランジスタＴｘがオン状態になれば、フォトダイオード１４２に蓄積された信号電荷はトランスファゲートを通じてさらに高い電位状態にあるフローティング拡散領域１５２に伝送され、以後トランスファゲートがオフ状態になって低い電位状態に戻れば、前記フォトダイオードは空乏状態になる。

その後、所定の蓄積時間、受光部に入射された光によりフォトダイオード１４２で発生した電荷は、前記フォトダイオード１４２の空乏領域に蓄積される。
その後、リセットトランジスタＲｘのリセットゲート１３４にリセット信号ＲＳが印加されてリセットゲートがオンになれば、フローティング拡散領域１５２がＶ_ＤＤレベルに充電され、リセットトランジスタＲｘのゲート電位障壁が低くなり、フローティング拡散領域１５２に充電されていた電荷が外部に放出される。これにより、フローティング拡散領域１５２は電荷の受け入れが可能な状態となる。リセットゲート１３４のオフ時には、リセットトランジスタＲｘのゲート電位障壁は元の状態に回復される。この際、ＣＩＳの出力電圧ＯＵＴは、フィードスルー（ｆｅｅｄ−ｔｈｒｏｕｇｈ）及びカップリングによって所定値だけ降下され、前記フローティング拡散領域１５２は通常Ｖ_ＤＤレベルより若干低いフィードスルーレベルになる。この際、フローティング拡散領域１５２の電位レベルを１次サンプリング電圧として検出する。

次いで、トランスファトランジスタＴｘのゲートにトランスファ信号ＴＧを印加すれば、トランスファゲート１３２の電位障壁が低くなり、その結果、フォトダイオード１４２で発生した電荷がトランスファゲート１３２下のチャンネル領域を通じてフローティング拡散領域１５２側に移動する。これにより、フローティング拡散領域１５２に電荷が充電され、出力電圧が減少する。この際、前記フローティング拡散領域１５２に伝送された電荷量に比例して変化されたフローティング拡散領域１５２での電位レベルを２次サンプリング電圧として検出する。ここで、ＣＩＳの出力信号は、１次サンプリング電圧と２次サンプリング電圧との差で定義される。

図３に示された本発明によるＣＩＳにおいて、前記トランスファゲート１３２の下部に形成されている前記第１チャンネル領域１１２は、Ｎ型フォトダイオード１４２とＮ^＋型のフローティング拡散領域１５２との電位障壁の役割を可能にするようにＰ型不純物をイオン注入して形成される。そして、前記トランスファゲート１３２にハイクロックが印加される時、前記Ｎ型のフォトダイオード１４２から前記フローティング拡散領域１５２への信号電子伝達を容易にするために前記第１チャンネル領域１１２は低濃度の不純物をイオン注入して形成される。前記トランスファゲート１３２の下部の半導体基板１００表面に形成されたＮ⁻型の第２チャンネル領域１１４が前記フローティング拡散領域１５２に連結されるように形成されることによって、前記トランスファゲート１３２の下部では、前記フローティング拡散領域１５２に近づくにつれて電位が高まる電位勾配が形成され、その結果、トランスファゲート１３２の下部で半導体基板１００の表面に熱的に生成される電子は、前記フローティング拡散領域１５２側にドリフトされうる。また、フォトダイオード領域で半導体基板１００の表面に形成されたＮ⁻型の表面拡散領域１４４が前記第２チャンネル領域１１４に連結されるように形成されることによって、前記フォトダイオード領域の半導体基板１００の表面では前記トランスファゲート１３２に近づくにつれて電位が高まる勾配が形成され、その結果、フォトダイオード領域では前記トランスファトランジスタＴｘから比較的遠い位置でも、界面欠陥によって生成された電荷が前記第２チャンネル領域１１４を通じてフローティング拡散領域１５２側にドリフトされうる。

リセットトランジスタＲｘがオンになりつつ、フローティング拡散領域１５２の電位がＶ_ＤＤになる。したがって、リセット動作時、トランスファゲート１３２の下部で半導体基板１００の表面に浅く形成されているＮ⁻型の第２チャンネル領域１１４では、電子がフローティング拡散領域１５２の電位によってフローティング拡散領域１５２に掃き出されて完全空乏状態になる。次いで、フォトダイオード領域で半導体基板の表面近傍に界面欠陥によって生成される電子とトランスファゲート１３２の下部の半導体基板１００の表面で熱的に生成される電子は、各々フローティング拡散領域１５２の電位によって矢印“Ａ”、“Ｂ”及び“Ｃ”で各々表示したように前記表面拡散領域１４４及び第２チャンネル領域１１４から前記フローティング拡散領域１５２に掃き出される。この際、前記第２チャンネル領域１１４の下にはＰ⁻型の第１チャンネル領域１１２が形成されているので、Ｎ型のフォトダイオード１４２側には、前記第１チャンネル領域１１２による電位障壁が存在する。したがって、前記表面拡散領域１４４及び第２チャンネル領域１１４にある電子は、前記Ｎ型のフォトダイオード１４２には拡散されない。フローティング拡散領域１５２に掃き込まれた電子は前記リセットトランジスタＲｘがオン状態でＶ_ＤＤ領域に移されてソースフォロワバッファ増幅器には出力されない。したがって、フォトダイオード領域及びトランスファゲート１３２下の半導体基板１００の表面で界面欠陥によって生成される電子によって発生するノイズまたは暗電流発生による画像欠陥を効率よく抑制しうる。

図４Ａは、図３に示した本発明によるＣＩＳ構造でフォトダイオード１４２及びトランスファゲート１３２の下部のチャンネル領域での電位プロファイルを示す図面である。
図４Ａに示したように、トランスファゲート１３２の下部のチャンネル領域での電位プロファイルはフローティング拡散領域１５２に近づくほど電位が高まる電位勾配が形成され、前記第２チャンネル領域１１４とフォトダイオード１４２との間には、電位障壁が形成される。すなわち、トランスファゲート１３２の下部の半導体基板１００の表面に第２チャンネル領域１１４を形成することによって、半導体基板１００の表面で熱的に生成される電子はフローティング拡散領域１５２の電位によってフローティング拡散領域１５２に掃き出され、前記Ｐ⁻型の第１チャンネル領域１１２による電位障壁によって前記第２チャンネル領域１１４で熱的に生成された電子は前記Ｎ型のフォトダイオード１４２には拡散されない。

図４Ｂは、図３に示した本発明によるＣＩＳ構造でフォトダイオード領域の半導体基板１００の表面と、トランスファゲート１３２の下部のチャンネル領域での電位プロファイルを示す図面である。

図４Ｂに示したように、フォトダイオード領域で半導体基板１００の表面での電位プロファイルは、トランスファゲート領域に近づくほど電位が高まる電位勾配が形成される。すなわち、ＨＡＤ領域１４０上で半導体基板１００の表面にＮ⁻型の表面拡散領域１４４を形成することによって、半導体基板１００の表面で界面欠陥によって生成される電子は、フローティング拡散領域１５２の電位によって第２チャンネル領域１１４を経てフローティング拡散領域１５２に掃き出される。これらは、再び前記リセットトランジスタＲｘがオン状態である時、Ｖ_ＤＤ領域に移動してソースフォロワバッファ増幅器には出力されない。

図４Ｃは、対照例として従来の技術によるＣＩＳにおけるフォトダイオード領域の基板表面及びトランスファゲート下部のチャンネル領域での電位プロファイルを示す図面である。図４Ｃは、前記Ｎ⁻型の表面拡散領域１４４を形成しないことを除いては、図３と同じ構成を有するＣＩＳ構造での電位プロファイルを示す図面である。
図４Ｃを参照すれば、フォトダイオード領域で半導体基板１００の表面での電位プロファイルは、フォトダイオード領域全体にわたって変化せずに一定している。したがって、フォトダイオード領域で基板の界面欠陥によって発生した電子は、前記フォトダイオード１４２に流入しやすく、結局ノイズまたは暗電流のような画像欠陥を招く。

図５Ａないし図５Ｈは、本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。本実施形態では、図３を参照して説明したようなＣＩＳを製造する方法を例として説明する。図５Ａないし図５Ｈにおいて、図３と同じ参照符号は同じ部材を表す。

図５Ａを参照すれば、半導体基板１００上に、例えばトレンチ素子分離方法によって素子分離膜１０２を形成して半導体基板１００の活性領域を定義した後、トランジスタ領域にＮＭＯＳトランジスタを形成するためのＰウェル（図示せず）を形成する。前記素子分離膜１０２を形成するために、ＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）方法を利用することもある。

図５Ｂを参照すれば、前記半導体基板１００のトランジスタ領域のうち、トランスファトランジスタが形成される第１領域１０４を露出させる第１マスクパターン１１０を形成した後、前記第１マスクパターン１１０をイオン注入マスクとしてＰ⁻イオンを注入して前記半導体基板１００にＰ⁻イオンでドーピングされた第１チャンネル領域１１２を形成する。この際、前記 Ｐ⁻イオン注入のためにホウ素（Ｂ）イオンを使用する場合、その注入エネルギーは、例えば、約３０ｋｅＶとし、ドーズ量は約１×１０^１２／ｃｍ^２とする。

図５Ｃを参照すれば、前記第１マスクパターン１１０をイオン注入マスクとしてＮ⁻イオンを注入して前記半導体基板１００にＮ⁻イオンでドーピングされた第２チャンネル領域１１４を形成する。ここで、前記第２チャンネル領域１１４の形成時、イオン注入マスクとして前記第１マスクパターン１１０を使用すると図示及び説明したが、本発明はこれに限定されず、前記第１チャンネル領域１１２及び第２チャンネル領域１１４の形成時に相異なるイオン注入マスクを使用しても良い。この際、前記Ｎ⁻イオン注入のために砒素（Ａｓ）イオンを使用する場合、その注入エネルギーは、例えば、約３０ｋｅＶとし、ドーズ量は約５×１０^１１／ｃｍ^２とし、前記第２チャンネル領域１１４を前記半導体基板１００の表面で前記第１チャンネル領域１１２よりさらに浅く形成する。

図５Ｄを参照すれば、前記半導体基板１００上に絶縁膜を形成し、その上に導電層、例えば、ドーピングされたポリシリコン層を形成した後、前記導電層及び絶縁膜をパターニングして、前記半導体基板１００のトランジスタ領域にイメージセンサーの形成に必要なゲート電極を形成する。この例では、第１ゲート絶縁膜１２２上に形成されたトランスファゲート１３２と、第２ゲート絶縁膜１２４上に形成されたリセットゲート１３４のみを図示した。この例では、図示していないが、具現しようとするＣＩＳのタイプによって必要なゲート電極を前記半導体基板１００上に形成する。例えば、１つのフォトダイオードＰＤと４つのＭＯＳトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘで構成された単位ピクセル（図２参照）を有するイメージセンサーを形成しようとする場合には、４つのＭＯＳトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘに必要なゲートを前記トランジスタ領域の何れにも形成する。

図５Ｅを参照すれば、前記半導体基板１００のフォトダイオード領域のみを選択的に露出させるマスクパターン（図示せず）をイオン注入マスクとして使用して、前記フォトダイオード領域にＰ^＋イオンを注入して前記半導体基板１００の表面にＰ^＋イオンでドーピングされたＨＡＤ領域１４０を形成する。ここで、前記ＨＡＤ領域１４０は、前記半導体基板１００の表面から前記第２チャンネル領域１１４より深く形成される。このために、例えば、前記ＨＡＤ領域１４０を形成するためのイオン注入のために二フッ化ホウ素（ＢＦ_２）を使用する場合、その注入エネルギーは、例えば、約５０ｋｅＶとし、ドーズ量は約５×１０^１３／ｃｍ^２とすることができる。

図５Ｆを参照すれば、前記半導体基板１００のフォトダイオード領域のみを選択的に露出させるマスクパターン（図示せず）をイオン注入マスクとして使用して、前記フォトダイオード領域にＮイオンを注入して前記半導体基板１００内で前記ＨＡＤ領域１４０より深く位置するＮ型のフォトダイオード１４２を形成する。この際、前記Ｎイオンの注入時に傾斜イオン注入方法を利用することによって、前記Ｎ型のフォトダイオード１４２の一部を、前記トランスファゲート１３２と共に所定幅Ｗを有する領域内で相互オーバーラップさせうる。ここで、Ｎ型のフォトダイオード領域１４２の形成時に使われるイオン注入マスクとして、前記Ｐ^＋型のＨＡＤ領域１４０の形成時にイオン注入マスクとして使われたマスクパターンを使用できるが、望ましくは、相異なるマスクパターンを使用する。前記フォトダイオード領域１４２を形成するためのイオン注入のためにＡｓイオンを使用する場合、その注入エネルギーは、例えば、約４００ｋｅＶとし、ドーズ量は約１．７×１０^１２／ｃｍ^２とすることができる。

図５Ｇを参照すれば、前記半導体基板１００のフォトダイオード領域のみを選択的に露出させるマスクパターン（図示せず）をイオン注入マスクとして使用して、前記フォトダイオード領域にＮ⁻イオンを注入して前記半導体基板１００内で前記ＨＡＤ領域１４０より浅く半導体基板１００の表面近傍に位置するＮ⁻型の表面拡散領域１４４を形成する。ここで、前記表面拡散領域１４４の形成時に使われるイオン注入マスクとして、前記Ｐ^＋型のＨＡＤ領域１４０及びＮ型のフォトダイオード領域１４２の形成時にイオン注入マスクとして使われたマスクパターンを使用できるが、望ましくは、相異なるマスクパターンを使用することが望ましい。前記表面拡散領域１４４を形成するためのイオン注入のためにＡｓイオンを使用する場合、その注入エネルギーは、例えば、約２０ｋｅＶとし、ドーズ量は約３×１０^１１／ｃｍ^２とすることができる。前記表面拡散領域１４４は、前記素子分離膜１０２によって隣接した他のピクセルとは隔離された状態で、前記第２チャンネル領域１１４には連結された構造で形成される。

図５Ｈを参照すれば、所定のイオン注入マスクを使用して前記トランジスタ領域の活性領域にＮ^＋型不純物をイオン注入し、前記トランスファゲート１３２と前記リセットゲート１３４との間の活性領域内にフローティング拡散領域１５２を形成し、前記リセットゲート１３４とドライブトランジスタＤｘ（図１参照）のゲート（図示せず）との間の活性領域にドレーン領域１５４を形成する。前記フローティング拡散領域１５２及びドレーン領域１５４は、前記半導体基板１００の表面から前記第２チャンネル領域１１４より深く形成される。

前記フローティング拡散領域１５２及びドレーン領域１５４を形成するためのイオン注入のために、Ａｓイオンを使用する場合、その注入エネルギーは、例えば、約４０ｋｅＶとし、ドーズ量は約３×１０^１５／ｃｍ^２とすることができる。
前記フローティング拡散領域１５２が形成された後、前記第２チャンネル領域１１４は前記フローティング拡散領域１５２と連結される構造を有する。
その後、通常の方法によって必要な配線形成工程を実施してＣＩＳを完成する。

以上、本発明を望ましい実施形態に基づいて詳細に説明したが、本発明は前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって多様な変形及び変更が可能である。

デジタルカメラ、携帯電話など家庭用製品のみならず、病院で使用する内視鏡、人工衛星の望遠鏡など多様な分野のイメージセンサーとして適用しうる。

本発明によるＣＩＳの構成図である。 本発明によるＣＩＳの単位ピクセルの等価回路図である。 本発明の望ましい実施形態によるＣＩＳの要部構成を示す断面図である。 本発明によるＣＩＳで、フォトダイオード及びトランスファゲート下部のチャンネル領域での電位プロファイルを示す図面である。 本発明によってフォトダイオード領域にＮ⁻型の表面拡散領域が形成された構成を有するＣＩＳで、フォトダイオード領域の基板表面及びトランスファゲート下部のチャンネル領域での電位プロファイルを示す図面である。 従来の技術によるＣＩＳで、フォトダイオード領域の基板表面及びトランスファゲート下部のチャンネル領域での電位プロファイルであって、フォトダイオード領域にＮ⁻型の表面拡散領域のない場合の電位プロファイルを示す図面である。 本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。 本発明の望ましい実施形態によるＣＩＳの製造方法を説明するために工程順序によって示す断面図である。

符号の説明

１０ ＣＩＳ
２０ 能動ピクセルアレイ領域
２２ 単位ピクセル
３０ ＣＭＯＳ制御回路

Claims (11)

1. 半導体基板にその表面から第１深さまで形成されている第１導電型のフォトダイオードと、
   前記フォトダイオード上で、前記半導体基板の表面から前記第１深さより浅い第２深さまで形成された第１導電型と反対である第２導電型のＨＡＤ（Ｈｏｌｅ−Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）領域と、
   前記ＨＡＤ領域上で、前記半導体基板の表面から前記第２深さより浅い第３深さまで形成された前記第１導電型の表面拡散領域と、
   前記フォトダイオードの近傍に形成されているトランスファゲートと、
   前記トランスファゲートの下に形成されている前記第２導電型の第１チャンネル領域と、
   前記第１チャンネル領域を挟んで前記フォトダイオードから離隔されている第１導電型のフローティング拡散領域と、
   前記フォトダイオードとは隔離され、前記表面拡散領域及びフローティング拡散領域には連結されるように前記第１チャンネル領域上で前記半導体基板表面に形成されている前記第１導電型の第２チャンネル領域と、を備えることを特徴とするＣＭＯＳイメージセンサー。
2. 前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
3. 前記第２チャンネル領域は、前記フローティング拡散領域より低いドーピング濃度を有することを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
4. 前記第２チャンネル領域は、前記ＨＡＤ領域及び前記フローティング拡散領域より浅く形成されていることを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
5. 前記表面拡散領域は、前記第２チャンネル領域と同じか、前記第２チャンネル領域よりも浅く形成されていることを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
6. 前記第１チャンネル領域は、前記ＨＡＤ領域より低いドーピング濃度を有することを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
7. 前記第１チャンネル領域は、前記フォトダイオードより浅く形成されていることを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
8. 半導体基板に形成されているＮ型フォトダイオードと、
   前記Ｎ型フォトダイオード上で前記半導体基板表面に形成されたＰ^＋型領域と、
   Ｐ^＋型領域上で前記半導体基板の表面に形成されたＮ⁻型表面拡散領域と、
   前記Ｎ型フォトダイオードの近傍に形成されたトランスファゲートと、
   前記トランスファゲートの下に形成されているＰ⁻型チャンネル領域と、
   前記Ｐ⁻型チャンネル領域を挟んで前記Ｎ型フォトダイオードから離隔されているＮ^＋型フローティング拡散領域と、
   前記Ｎ型フォトダイオードとは隔離され、前記Ｎ⁻型表面拡散領域及びＮ^＋型フローティング拡散領域には連結されるように前記Ｐ⁻型チャンネル領域上で前記半導体基板の表面に形成されたＮ⁻型チャンネル領域と、を含むことを特徴とするＣＭＯＳイメージセンサー。
9. 前記Ｎ⁻型チャンネル領域は、前記Ｐ^＋型領域及び前記Ｎ^＋型フローティング拡散領域より浅く形成されていることを特徴とする請求項８に記載のＣＭＯＳイメージセンサー。
10. 前記Ｎ⁻型表面拡散領域は、前記Ｎ⁻型チャンネル領域と同じか、前記Ｎ⁻型チャンネル領域よりも浅く形成されていることを特徴とする請求項８に記載のＣＭＯＳイメージセンサー。
11. 前記Ｐ⁻型チャンネル領域は、前記Ｎ型フォトダイオードより浅く形成されていることを特徴とする請求項８に記載のＣＭＯＳイメージセンサー。

Images