KR100761824B1 - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR100761824B1
KR100761824B1 KR1020040090444A KR20040090444A KR100761824B1 KR 100761824 B1 KR100761824 B1 KR 100761824B1 KR 1020040090444 A KR1020040090444 A KR 1020040090444A KR 20040090444 A KR20040090444 A KR 20040090444A KR 100761824 B1 KR100761824 B1 KR 100761824B1
Authority
KR
South Korea
Prior art keywords
region
type
channel region
photodiode
channel
Prior art date
Application number
KR1020040090444A
Other languages
English (en)
Other versions
KR20050115813A (ko
Inventor
신종철
박찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/032,147 priority Critical patent/US7214974B2/en
Priority to US11/143,783 priority patent/US7271430B2/en
Priority to JP2005164546A priority patent/JP2005347759A/ja
Priority to DE102005026629.0A priority patent/DE102005026629B4/de
Priority to JP2005164543A priority patent/JP5294534B2/ja
Publication of KR20050115813A publication Critical patent/KR20050115813A/ko
Priority to US11/707,897 priority patent/US7410823B2/en
Priority to US11/839,015 priority patent/US7517714B2/en
Application granted granted Critical
Publication of KR100761824B1 publication Critical patent/KR100761824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

포토다이오드를 구비하는 이미지 센서에서 트랜스퍼 트랜지스터의 채널 영역으로서 P-형의 제1 채널 영역과, 포토다이오드와는 격리되도록 상기 제1 채널 영역의 위에서 반도체 기판의 표면에 형성되어 있는 N-형의 제2 채널 영역을 구비하는 이미지 센서 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 이미지 센서는 CMOS 이미지 센서 및 CCD 이미지 센서에 모두 적용될 수 있다. CMOS 이미지 센서에서는 제2 채널 영역이 플로팅 확산 영역에 연결되고, CCD 이미지 센서에서는 제2 채널 영역이 BCCD 영역에 연결된다. 트랜스퍼 게이트의 하부에서 반도체 기판 표면에 열적으로 생성되는 전자의 포토다이오드 쪽으로의 확산은 억제되고, 플로팅 확산 영역의 전위에 의하여 플로팅 확산 영역 쪽으로 쓸려가게 된다.
이미지 센서, CIS, CCD, 채널 영역, 댕글링 본드, 암전류, 노이즈

Description

이미지 센서 및 그 제조 방법{Image sensor and method for manufacturing the same}
도 1은 본 발명에 따른 이미지 센서를 구현할 수 있는 CIS의 구성도이다.
도 2는 본 발명에 따른 이미지 센서를 구현할 수 있는 CIS의 단위 픽셀의 등가회로도이다.
도 3은 본 발명의 제1 실시예에 따른 이미지 센서의 요부 구성을 보여주는 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 이미지 센서의 요부 구성을 보여주는 단면도이다.
도 5a는 CIS 구조를 가지는 본 발명에 따른 이미지 센서에서 트랜스퍼 게이트 하부의 채널 영역에서의 전위 프로파일을 나타낸 도면이다.
도 5b는 CIS 구조를 가지는 종래 기술에 따른 이미지 센서에서 트랜스퍼 게이트 하부의 채널 영역에서의 전위 프로파일을 나타낸 도면이다.
도 6은 본 발명에 따른 이미지 센서를 구현할 수 있는 CCD 이미지 센서의 구성도이다.
도 7은 본 발명의 제3 실시예에 따른 이미지 센서를 구현할 수 있는 CCD 이미지 센서의 단위 픽셀을 구성하는 요부 구성의 단면도이다.
도 8a는 CCD 이미지 센서 구조를 가지는 본 발명에 따른 이미지 센서에서 트랜스퍼 게이트 하부의 채널 영역에서의 전위 프로파일을 나타낸 도면이다.
도 8b는 CCD 이미지 센서 구조를 가지는 종래 기술에 따른 이미지 센서에서 트랜스퍼 게이트 하부의 채널 영역에서의 전위 프로파일을 나타낸 도면이다.
도 9a 내지 도 9g는 본 발명의 제1 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 10a 내지 도 10f는 본 발명의 제2 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: CIS, 20: 능동 픽셀 어레이 영역, 22: 단위 픽셀, 30: CMOS 제어 회로, 100: 반도체 기판, 112: 제1 채널 영역, 114: 제2 채널 영역, 116: 제3 채널 영역, 132: 트랜스퍼 게이트, 134: 리셋 게이트, 139: 마스크 패턴, 140: HAD 영역, 141: 마스크 패턴, 142: 포토다이오드, 152: 플로팅 확산 영역, 154: 드레인 영역, 200: CCD 이미지 센서, 210: 단위 픽셀, 220: 수직 레지스터, 230: 수평 레지스터, 240: 전하 전압 변환 회로, 250: 센싱 앰프, 300: 반도체 기판, 302: P형 웰, 310: 포토다이오드, 312: HAD 영역, 320: BCCD 영역, 332: 제1 채널 영역, 334: 제2 채널 영역, 340: 채널 스톱 영역, 360: 트랜스퍼 게이트, 370: 금속 차광막, 372: 개구부.
본 발명은 광학 이미지를 전기 신호로 변환시키는 이미지 센서 및 그 제조 방법에 관한 것으로, 특히 CMOS 이미지 센서(CMOS image sensor, 이하 "CIS"라 함) 및 CCD 이미지 센서 (charge coupled device, 이하 "CCD"라 함)와 같은 고체 촬상 소자인 이미지 센서 및 그 제조 방법에 관한 것이다.
최근, 휴대전화, PDA (personal digital assitants), 디지탈 카메라 등과 같은 새로운 기술 분야에 있어서 CIS 및 CCD가 주로 사용되고 있다. CIS 및 CCD는 2차원으로 배치된 포토다이오드에 입사한 광을 신호 전하 (전자)로 변환시켜 시간 축에 따라 순차로 신호 전압으로 읽어낸다는 점에서 유사한 원리를 가지며 구조에 있어서도 매우 유사한 구조를 가지고 있다. 단, CIS 및 CCD는 신호 전하를 전압으로 바꾸는 장소와, 신호를 출력 단자까지 전송하는 방법에 있어서 차이가 있다. 즉, CIS는 복수의 단위 픽셀에서 전하를 전압으로 변환하여 신호선에서 스위칭 동작에 의하여 신호를 출력한다. 반면, CCD는 신호 전하를 수직 레지스터, 수평 레지스터의 순서로 전송하고 출력 단자의 바로 앞에서 전압으로 변환한다.
종래의 이미지 센서에서는 노이즈(noise) 또는 암전류(dark current)로 인하여 전하 전송 효율의 저하 및 전하 저장 능력이 감소되어 화상 결함이 야기되는 것이 큰 문제점으로 지적되어 왔다. 암전류는 이미지 센서의 감광 소자에서 광의 입력 없이 축적된 전하를 일컷는 것으로서, 주로 실리콘 기판 표면에 존재하는 각종 결함들이나 실리콘 댕글링 본드(dangling bond)에서 비롯된다고 보고되고 있다. 실리콘 기판 표면의 실리콘 댕글링 본드는 광에 의한 입력이 없어도 열적으로 전하를 발생시키기 쉬운 상태에 있게 된다. 따라서, 실리콘 기판 표면에 댕글링 본드가 다 량 존재하면 어두운 상태에서도 이미지 센서가 마치 광이 입사되는 듯한 반응을 보이는 비정상 상태를 보인다. 이미지 센서 내에서 발생된 암전류는 이미지 센서의 화질에 악영향을 미친다.
지금까지 이미지 센서에서의 암전류를 저감시키기 위한 다양한 기술들이 제안되었다. (예를 들면 미합중국 특허 제6,730,899호, 제6,714,241호 및 6,649,950호 참조) 그러나, 지금까지 제안된 종래 기술에서는 단위 픽셀 내에서의 특정한 위치에서의 결함으로 인하여 발생되는 암전류를 효과적으로 줄이는 데에는 한계가 있다.
특히, 이미지 센서의 단위 픽셀을 구성하는 트랜스퍼 게이트 (transfer gate) 하부에서 실리콘 기판 표면에서의 불순물에 의한 결함 또는 댕글링 본드에 의한 계면 결함으로 인하여 전자가 열적으로 생성되며, 이와 같이 열적으로 생성된 전자는 주변의 포토다이오드 영역으로 원하지 않게 확산된다. 이 때, 포토다이오드로 확산된 전자는 광의 입력에 상관없이 출력 신호로서 나타나므로 이미지 센서의 노이즈 또는 암전류를 발생시키고 화면상에 백점(white spot)이라는 화상 결함을 야기하게 된다.
본 발명의 목적은 이미지 센서의 단위 픽셀을 구성하는 트랜스퍼 게이트의 하부에서 실리콘 기판의 계면 결함으로 인하여 야기될 수 있는 암전류 발생을 억제하고 전하 전달 특성을 향상시킬 수 있는 이미지 센서를 제공하는 것이다.
본 발명의 다른 목적은 이미지 센서의 단위 픽셀을 구성하는 트랜스퍼 게이 트의 하부에서 실리콘 기판의 계면 결함으로 인하여 야기될 수 있는 암전류 발생을 억제하기 위한 구성을 용이하게 구현할 수 있는 이미지 센서의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 이미지 센서는 반도체 기판에 형성되어 있는 제1 도전형의 포토다이오드와, 상기 포토다이오드의 위에서 상기 반도체 기판의 표면에 형성된 제1 도전형과 반대인 제2 도전형의 HAD (hole accumulated device) 영역을 포함한다. 상기 포토다이오드의 근방에는 트랜스퍼 게이트가 형성되어 있다. 상기 트랜스퍼 게이트의 아래에는 상기 제2 도전형의 제1 채널 영역이 형성되어 있다. 상기 제1 채널 영역을 사이에 두고 상기 포토다이오드로부터 이격되도록 제1 도전형의 확산 영역이 형성되어 있다. 상기 제1 채널 영역의 위에서 상기 반도체 기판 표면에는 제1 도전형의 제2 채널 영역이 형성되어 있다. 상기 제2 채널 영역은 상기 포토다이오드와는 격리되고 상기 확산 영역에는 연결되어 있다.
상기 트랜스퍼 게이트의 하부에서 상기 제1 채널 영역 보다 더 깊은 깊이로 형성되어 있는 제1 도전형의 제3 채널 영역을 더 포함할 수도 있다. 이 때, 상기 제3 채널 영역은 상기 포토다이오드와 상기 확산 영역과의 사이에서 이들에 각각 연결된다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 이미지 센서는 반도체 기판에 형성되어 있는 N형 포토다이오드를 포함한다. 상기 N형 포토다 이오드 위에서 상기 반도체 기판 표면에는 P+형 영역이 형성되어 있다. 상기 N형 포토다이오드의 근방에 트랜스퍼 게이트가 형성되어 있으며, 상기 트랜스퍼 게이트의 아래에는 P-형 채널 영역이 형성되어 있다. 상기 P-형 채널 영역을 사이에 두고 상기 N형 포토다이오드로부터 이격되도록 N+형 확산 영역이 형성되어 있다. 상기 P-형 채널 영역 위에서 상기 반도체 기판 표면에 N-형 채널 영역이 형성되어 있다. N-형 채널 영역은 상기 N형 포토다이오드와는 격리되고 상기 N+형 확산 영역에는 연결되어 있다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 제3 양태에 따른 이미지 센서는 CMOS 제어 회로와, 복수의 능동 픽셀을 포함한다. 상기 복수의 능동 픽셀은 적어도 플로팅 확산 영역, 트랜스퍼 트랜지스터 및 소스 팔로워 버퍼 증폭기를 구비하는 트랜지스터 영역과, 포토다이오드 영역을 각각 가진다. 상기 포토다이오드 영역에는 N형의 포토다이오드가 형성되어 있다. 또한, 상기 트랜스퍼 트랜지스터를 구성하는 P형의 제1 채널 영역과, 상기 제1 채널 영역 위의 상기 트랜지스터 영역 표면에 형성되어 있는 N형의 제2 채널 영역을 포함한다. 상기 제2 채널 영역은 상기 포토다이오드와는 격리되어 있고 상기 플로팅 확산 영역과는 연결되어 있다.
또한, 상기 목적을 달성하기 위하여 본 발명의 제4 양태에 따른 이미지 센서는 반도체 기판의 소정 영역에 형성된 N형의 포토다이오드 및 트랜스퍼 게이트를 각각 구비하는 복수의 단위 픽셀을 포함한다. 수직 전하 전송 영역 및 수평 전하 전송 영역은 상기 단위 픽셀 내의 포토다이오드로부터 신호 전하를 전달받아 전송한다. 앰프는 상기 수평 신호 전송 영역의 출력단에 형성되어 전송되어 온 전하를 전기적 신호로 출력한다. 상기 단위 픽셀 내의 포토다이오드 위에서 상기 반도체 기판의 표면에는 HAD 영역이 형성되어 있다. 상기 트랜스퍼 게이트의 아래의 반도체 기판에는 N형의 BCCD (buried channel CCD) 영역이 형성되어 있다. 상기 트랜스퍼 게이트의 아래에서 상기 BCCD 영역과 상기 HAD 영역과의 사이에는 P형의 제1 채널 영역이 형성되어 있다. 상기 제1 채널 영역 위에서 상기 반도체 기판의 표면에는 상기 포토다이오드와는 격리되고 상기 BCCD 영역에는 연결되도록 N형의 제2 채널 영역이 형성되어 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 이미지 센서의 제조 방법에서는 포토다이오드 영역을 가지는 반도체 기판에 제1 도전형의 제1 채널 영역을 형성한다. 상기 제1 채널 영역 위의 반도체 기판 표면에 제1 도전형과 반대인 제2 도전형의 제2 채널 영역을 형성한다. 상기 제2 채널 영역 위에 제1 게이트 절연막 및 그 위에 적층된 트랜스퍼 게이트를 형성한다. 상기 포토다이오드 영역에서 상기 반도체 기판의 표면에 제1 도전형의 HAD (hole accumulated device) 영역을 형성한다. 상기 포토다이오드 영역에 상기 제2 채널 영역과 격리되어 있는 제2 도전형의 포토다이오드를 형성한다. 상기 반도체 기판에 상기 제2 채널 영역을 사이에 두고 상기 포토다이오드와 이격되어 있는 제2 도전형의 확산 영역을 상기 제2 채널 영역과 연결되도록 형성한다.
상기 제1 채널 영역을 형성하기 전에, 상기 제1 채널 영역이 형성될 영역에 서 상기 제1 채널 영역 보다 더 깊은 위치에 상기 제2 도전형의 제3 채널 영역을 형성하는 단계를 더 포함할 수도 있다.
또한, 상기 제2 채널 영역 및 포토다이오드는 동시에 형성될 수도 있다. 이를 위하여, 상기 제2 채널 영역 및 포토다이오드 형성 단계에서는 상기 반도체 기판상에 상기 포토다이오드 영역 및 트랜스퍼 게이트를 노출시키도록 형성된 마스크 패턴을 이온 주입 마스크로 사용하여 이온 주입을 행한다.
또한, 상기 다른 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 이미지 센서의 제조 방법에서는 포토다이오드 영역을 가지는 반도체 기판에 P-형의 제1 채널 영역을 형성한다. 상기 제1 채널 영역 위의 반도체 기판 표면에 N-형의 제2 채널 영역을 형성한다. 상기 제2 채널 영역 위에 제1 게이트 절연막 및 그 위에 적층된 트랜스퍼 게이트를 형성한다. 상기 포토다이오드 영역에 상기 제1 채널 영역에 인접하고 상기 제2 채널 영역과는 격리되어 있는 N형의 포토다이오드를 형성한다. 상기 제1 채널 영역을 중심으로 상기 포토다이오드의 반대측에 상기 제2 채널 영역에 연결되는 N+형의 확산 영역을 형성한다.
또한, 상기 다른 목적을 달성하기 위하여, 본 발명의 제3 양태에 따른 이미지 센서의 제조 방법에서는 적어도 플로팅 확산 영역, 트랜스퍼 트랜지스터 및 소스 팔로워 버퍼 증폭기를 구비하는 트랜지스터 영역과, 포토다이오드를 각각 가지는 복수의 능동 픽셀을 구비한 이미지 센서를 제조한다. 이를 위하여, 먼저 상기 트랜지스터 영역에서 상기 트랜스퍼 트랜지스터의 채널 영역을 구성하는 P-형의 제1 채널 영역을 반도체 기판에 형성한다. 그 후, 상기 트랜스퍼 트랜지스터의 채널 영역을 구성하는 N-형의 제2 채널 영역을 상기 제1 채널 영역 위의 상기 반도체 기판 표면에 형성한다.
본 발명에 따른 이미지 센서는 트랜스퍼 게이트 하부에 형성되어 있는 P-형 채널 영역 위에서 반도체 기판 표면에 얕게 형성되어 있는 N-형 채널 영역을 구비한다. 상기 N-형 채널 영역은 포토다이오드와는 격리되어 있고 N+형의 플로팅 확산 영역에는 연결되도록 형성되어 있으므로, 트랜스퍼 게이트의 하부에서 반도체 기판 표면에 열적으로 생성되는 전자의 포토다이오드 쪽으로의 확산은 억제되고, 플로팅 확산 영역의 전위에 의하여 플로팅 확산 영역 쪽으로 쓸려가게 된다. 따라서, 트랜스퍼 게이트 하부의 반도체 기판 표면에서 실리콘 댕글링 본드에 의하여 열적으로 생성되는 전자로 인하여 발생될 수 있는 노이즈 또는 암전류 발생을 방지할 수 있고, 화상 결함을 억제할 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하 여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 1은 본 발명에 따른 이미지 센서를 구현하는 데 있어서 유리하게 적용할 수 있는 CIS의 구성도이다.
도 1을 참조하면, CIS(10)는 회로 기판상에 형성된 능동 픽셀 어레이 영역(20) 및 CMOS 제어 회로(30)를 포함한다. 능동 픽셀 어레이 영역(20)은 매트릭스(matrix) 형태로 배치된 복수의 단위 픽셀(22)을 포함한다. 상기 능동 픽셀 어레이 영역(20)의 주위에 위치되어 있는 상기 CMOS 제어 회로(30)는 복수의 CMOS 트랜지스터들(도시되지 않음)로 구성되며, 상기 능동 픽셀 어레이 영역(20)의 각 단위 픽셀(22)에 일정한 신호를 제공하거나 출력 신호를 제어한다.
도 2는 도 1의 단위 픽셀(22)의 등가회로도이다.
도 2를 참조하면, 상기 단위 픽셀(22)은 광을 인가받아 광 전하를 생성하는 포토 다이오드(PD), 상기 포토 다이오드(PD)에서 생성된 전하를 플로팅 확산 영역(FD: floating diffusion region)에 운송하는 트랜스퍼 트랜지스터(Tx), 상기 플로팅 확산 영역(FD)에 저장되어 있는 전하를 주기적으로 리셋(reset)시키는 리셋 트랜지스터(Rx), 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며 상기 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링(buffering)하는 드라이브 트랜지스터(Dx), 그리고 상기 단위 픽셀(22)을 선택하기 위한 스위치 역할을 하는 셀렉트 트렌지스터(Sx)를 포함한다.
도 2에 있어서, "RS"는 리셋 트랜지스터(Rx)의 게이트에 인가되는 신호이고, "TG"는 트랜스퍼 트랜지스터(Tx)의 게이트에 인가되는 신호이다.
도 2에는 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터(Tx, Rx, Dx, Sx)로 구성된 단위 픽셀의 회로 구성을 예시하였다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 트랜지스터 영역에 적어도 트랜스퍼 트랜지스터 및 소스 팔로워 버퍼 증폭기를 구비하는 적어도 3개의 트랜지스터와 포토다이오드로 구성되는 단위 픽셀로 이루어지는 것이면 어느 회로에도 적용 가능하다.
도 3은 CIS로서 구현된 본 발명의 제1 실시예에 따른 이미지 센서의 요부 구성을 보여주는 단면도이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 이미지 센서로서 구현된 CIS는 포토다이오드 영역 및 트랜지스터 영역을 가지는 반도체 기판(100)을 구비한다. 상기 반도체 기판(100)은 실리콘 기판으로 이루어진다. 상기 반도체 기판(100)의 포토다이오드 영역에는 N형의 포토다이오드(142)가 형성되어 있다. 상기 N형의 포토다이오드(142) 위에는 상기 반도체 기판(100)의 표면에 P+형의 HAD(hole accumulated device) 영역(140)이 형성되어 있다. 상기 HAD 영역(140)은 포토다이오드 영역에서 댕글링 본드가 많이 존재하는 실리콘 기판 표면에서의 암전류를 줄이기 위하여 형성된 것이다. 즉, 상기 반도체 기판(100) 표면의 댕글링 본드에서 열적으로 발생된 전자-홀 쌍들 중 홀은 상기 HAD 영역(140)을 통하여 접지된 기판으로 확산되고, 전자는 상기 HAD 영역(140)에 확산되는 과정에서 정공과 재결합(recombination)하여 소멸한다. 따라서, 열적으로 발생된 전자가 상기 N형의 포토 다이오드(142)에 축적되는 것을 줄여 암전류를 감소시킬 수 있게 된다.
트랜지스터 영역에 있어서, 상기 N형의 포토다이오드(142)에서 생성된 전하를 N+형의 플로팅 확산 영역(152)으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)가 형성되어 있다. 또한, 상기 트랜스퍼 트랜지스터(Tx)에 인접하여 리셋 트랜지스터(Rx)가 형성되어 있다. 상기 리셋 트랜지스터(Rx)의 리셋 게이트(134) 양측에는 플로팅 확산 영역(152)과 드레인 영역(154)이 각각 형성되어 있다. 상기 트랜스퍼 트랜지스터(Tx)의 트랜스퍼 게이트(132) 아래에는 P-형의 제1 채널 영역(112)이 형성되어 있다. 상기 제1 채널 영역(112) 위의 반도체 기판(100) 표면에는 N-형의 제2 채널 영역(114)이 상기 제1 채널 영역(112)보다 얕은 깊이로 형성되어 있다. 상기 제1 채널 영역(112)은 상기 N형의 포토다이오드(142)보다 얕은 깊이로 형성되어 있으며, 상기 제2 채널 영역(114)은 상기 HAD 영역(140) 및 상기 플로팅 확산 영역(152)보다 얕은 깊이로 형성되어 있다.
상기 플로팅 확산 영역(152)은 상기 제1 채널 영역(112) 및 제2 채널 영역(114)을 사이에 두고 상기 N형의 포토다이오드(142)와 이격되어 있다. 여기서, 상기 제2 채널 영역(114)은 상기 N형의 포토다이오드(142)와는 완전히 격리되어 있으며, 상기 N+형의 플로팅 확산 영역(152)에는 연결되도록 형성되어 있다. 즉, 상기 제2 채널 영역(114)과 상기 N형의 포토다이오드(152)와의 사이에는 P형의 이온 주입 영역, 즉 P+형의 상기 HAD 영역(140) 및 P-형의 상기 제1 채널 영역(112)이 존재 하며, 이들에 의하여 상기 제2 채널 영역(114)과 상기 N형의 포토다이오드(142)가 완전히 격리될 수 있다.
상기와 같이 구성된 본 발명에 따른 CIS에 있어서의 동작을 설명하면 다음과 같다.
먼저, 외부로부터 수광부인 포토다이오드(142)에 빛이 입사되면 포토다이오드(142)는 감지된 광량에 비례하여 전자를 발생시킨다. 포토다이오드(142)에 의해 발생된 전하는 트랜스퍼 트랜지스터(Tx)의 게이트 장벽에 의해 포토다이오드 영역에 구속되어 있게 된다. 포토다이오드(142)에 축적된 신호 전자는 상기 트랜스퍼 트랜지스터(Tx)에 하이클럭(high clock)이 인가될 때 트랜스퍼 게이트를 통하여 보다 높은 전위 상태에 있는 플로팅 확산 영역(152)으로 전송되며, 이후 트랜스퍼 게이트가 낮은 전위 상태로 되돌아가면 상기 포토다이오드는 공핍 상태로 남아 있게 된다.
그 후, 소정의 축적 시간 동안 수광부에 입사된 빛에 의해 포토다이오드(142)에서 발생된 전자는 상기 포토다이오드(142)의 공핍 영역에 축적된다.
그 후, 리셋 트랜지스터(Rx)의 리셋 게이트(134)에 리셋 신호(RS)가 인가되어 리셋 게이트가 온(on)되면, 플로팅 확산 영역(152)은 VDD 레벨로 되고, 리셋 트랜지스터(Rx)의 게이트 전위 장벽이 낮아지게 되어, 플로팅 확산 영역(152)에 충전되어 있던 전하가 외부로 방출된다. 이에 따라, 플로팅 확산 영역(152)은 전하 수용 가능 상태가 된다. 리셋 게이트(134)의 오프(off)시에는 리셋 트랜지스터(Rx)의 게이트 전위 장벽은 원래 상태로 복원된다. 이 때, CIS의 출력 전압(Out)은 피드 쓰루(feed-through) 및 커플링(coupling)등에 의하여 소정치 만큼 강하되고, 상기 플로팅 확산 영역(152)은 통상적으로 VDD 레벨보다 약간 낮은 피드쓰루 레벨로 된다. 이 때의 플로팅 확산 영역(152)의 전위 레벨을 1차 샘플링한다.
그 후, 트랜스퍼 트랜지스터(Tx)의 게이트에 트랜스퍼 신호(TG)를 인가하면, 트랜스퍼 게이트(132)의 전위 장벽이 낮아지고, 그 결과 포토다이오드(142)에서 발생된 전하들이 트랜스퍼 게이트(132) 아래의 채널 영역을 통하여 플로팅 확산 영역(152)쪽으로 이동된다. 이에 따라, 플로팅 확산 영역(152)에 전하가 충전되고, 출력 전압이 감소된다. 이 때, 상기 플로팅 확산 영역(152)으로 전송된 전자의 양에 비례하여 변화된 플로팅 확산 영역(152)에서의 전위 레벨을 2차 샘플링한다. 여기서, CIS의 출력 신호는 1차 샘플링 데이타와 2차 샘플링 데이타와의 차이로 정의된다.
도 3에 도시된 본 발명에 따른 CIS에 있어서, 상기 트랜스퍼 게이트(132)의 하부에 형성되어 있는 상기 제1 채널 영역(112)은 N형 포토다이오드(142)와 N+형의 플로팅 확산 영역(152)과의 전위 장벽 역할을 할 수 있도록 P형 불순물을 이온주입하여 형성된다. 그리고, 상기 트랜스퍼 게이트(132)에 하이클럭(high clock)이 인가될 때 상기 N형의 포토다이오드(142)로부터 상기 플로팅 확산 영역(152)으로의 신호 전자 전달이 용이하도록 하기 위하여 상기 제1 채널 영역(112)은 저농도의 불순물을 이온주입하여 형성된다.
그러나, 상기 트랜스퍼 게이트(132) 아래의 채널 영역에 상기 제1 채널 영역(112) 만 형성한 경우에는, 상기 트랜스퍼 게이트(132) 하부의 실리콘 댕글링 본드에 의하여 열적으로 생성되는 전자는 상기 포토다이오드 영역에서 N형의 포토다이오드(142) 위의 반도체 기판 표면에 형성되어 있는 P+형의 HAD 영역에 비해 재결합율이 현저히 낮게 된다. 그 결과, 상기 트랜스퍼 게이트(132) 하부에서 열적으로 생성되는 전자는 N형의 포토다이오드(142) 및 플로팅 확산 영역(152)으로 나뉘어 확산된다. 이와 같은 현상이 발생되는 경우에, 상기 N형의 포토다이오드(142)로 유입된 전자는 수광부에서의 입사광에 상관없이 출력 신호로 나타나게 되며, 이는 이미지 센서에서의 노이즈 또는 암전류로 인한 화상 결함을 초래하게 된다.
본 발명에서는 상기와 같은 문제 발생을 최소화하기 위하여, 상기 트랜스퍼 게이트(132)하부의 반도체 기판(100) 표면에 N-형의 제2 채널 영역(114)을 형성하였다. 상기 제2 채널 영역(114)은 상기 플로팅 확산 영역(152)으로 연결되도록 형성됨으로써 상기 트랜스퍼 게이트(132) 하부에서는 상기 플로팅 확산 영역(152)에 가까워짐에 따라 전위가 높아지는 전위 구배가 형성되고, 그 결과 트랜스퍼 게이트(132)의 하부에서 반도체 기판(100) 표면에 열적으로 생성되는 전자는 상기 플로팅 확산 영역(152) 방향으로 드리프트(drift)될 수 있다.
리셋 트랜지스터(Rx)가 온(on)되면서 플로팅 확산 영역(152)의 전위가 VDD로 된다. 따라서, 리셋(reset) 동작시 트랜스퍼 게이트(132)의 하부에서 반도체 기판 (100)의 표면에 얕게 형성되어 있는 N-형의 제2 채널 영역(114)에서는 주된 캐리어(carrier)인 전자가 플로팅 확산 영역(152)의 전위에 의하여 플로팅 확산 영역(152)으로 쓸려나가 완전 공핍 상태로 된다. 그 이후에 트랜스퍼 게이트(132) 하부의 반도체 기판(100) 표면에서 열적으로 생성되는 전자는 플로팅 확산 영역(152)의 전위에 의하여 화살표 "A"로 표시한 바와 같이 상기 제2 채널 영역(114)으로부터 상기 플로팅 확산 영역(152)으로 쓸려나간다. 이 때, 상기 제2 채널 영역(114) 아래에는 P-형의 제1 채널 영역(112)이 형성되어 있으므로, N형의 포토다이오드(142) 쪽으로는 상기 제1 채널 영역(112)에 의한 전위 장벽이 존재하게 된다. 따라서, 상기 제2 채널 영역(114)에 있는 전자는 상기 N형의 포토다이오드(142)로는 확산하지 못한다. 따라서, 트랜스퍼 게이트(132) 아래의 반도체 기판(100) 표면에서 열적으로 생성되는 전자로 인하여 발생될 수 있는 노이즈 또는 암전류 발생으로 인한 화상 결함을 효과적으로 억제할 수 있다.
도 4는 CIS로서 구현된 본 발명의 제2 실시예에 따른 이미지 센서의 요부 구성을 보여주는 단면도이다.
도 4의 구성은 도 3의 구성과 대체로 동일하나, 단지 트랜스퍼 게이트(132)의 하부에 형성되어 있는 제1 채널 영역(112)의 아래에서 상기 제1 채널 영역(112) 보다 더 깊은 깊이로 형성되어 있는 N-형의 제3 채널 영역(116)이 형성되어 있다. 도 4에 있어서, 도 3에서와 동일한 참조 부호는 동일 부재를 나타낸다.
상기 제3 채널 영역(116)은 상기 포토다이오드(142)와 상기 플로팅 확산 영 역(152)과의 사이에서 이들에 각각 연결되어 있다. 상기 제1 채널 영역(112)의 아래에 상기 제3 채널 영역(116)을 형성함으로써, 하나의 단위 픽셀에서 발생된 전자가 인접한 픽셀에 옮겨가게 되어 발생되는 블루밍(blooming) 현상을 방지할 수 있다.
도 5a는 도 3에 도시한 본 발명에 따른 CIS 구조에서 트랜스퍼 게이트(132) 하부의 채널 영역에서의 전위 프로파일을 나타낸 도면이다.
도 5a에 도시한 바와 같이, 트랜스퍼 게이트(132) 하부의 채널 영역에서의 전위 프로파일은 플로팅 확산 영역(152)에 가까워짐에 따라 전위가 높아지는 전위 구배가 형성되며, 상기 제2 채널 영역(114)과 N형의 포토다이오드(142)와의 사이에는 전위 장벽이 형성된다. 즉, 트랜스퍼 게이트(132) 하부의 반도체 기판(100) 표면에 제2 채널 영역(114)을 형성함으로써 반도체 기판(100) 표면에서 열적으로 생성되는 전자는 플로팅 확산 영역(152)의 전위에 의하여 플로팅 확산 영역(152)으로 쓸려나가며, 상기 P-형의 제1 채널 영역(112)에 의한 전위 장벽에 의하여 상기 제2 채널 영역(114)에서 열적으로 생성된 전자는 상기 N형의 포토다이오드(142)로는 확산하지 못한다.
도 5b는 대조예로서 상기 제2 채널 영역(114)을 형성하지 않은 것을 제외하고 도 3과 동일한 구성을 가지는 CIS 구조에서의 전위 프로파일을 나타낸 도면이다.
도 5b에 도시한 바와 같이, 상기 트랜스퍼 게이트(132) 하부의 채널 영역에 상기 P-형의 제1 채널 영역(112)만 형성되어 있는 경우에는 상기 트랜스퍼 게이트(132) 하부에서 열적으로 생성되는 전자가 N형의 포토다이오드(142) 및 플로팅 확산 영역(152)으로 나뉘어 확산된다. 상기 N형의 포토다이오드(142)로 유입된 전자에 의하여 이미지 센서에서는 노이즈 또는 암전류와 같은 화상 결함이 초래된다.
도 6은 본 발명에 따른 이미지 센서를 구현하는 데 있어서 유리하게 적용할 수 있는 IT-CCD (interline transfer CCD) 이미지 센서의 구성도이다.
도 6을 참조하면, CCD 이미지 센서(200)는 반도체 기판에 매트릭스 형태로 배열되어 입사된 빛을 광전 변환하는 포토다이오드와 게이트로 구성되는 복수의 단위 픽셀(210)을 포함한다. 상기 단위 픽셀(210)의 포토다이오드로부터의 신호는 수직 레지스터(220)에 전송되고, 상기 수직 레지스터(220)의 일측에 형성되어 있는 수평 레지스터(230)는 상기 수직 레지스터(220)로부터 전송된 신호 전하를 수평 방향으로 전송한다. 상기 수평 레지스터(230)의 출력단에는 센싱 앰프(250)가 연결되어 있다. 상기 센싱 앰프(250)는 전하 전압 변환 회로(240)를 통하여 전송되어 온 신호 전하를 센싱하여 전기적인 신호로 출력한다.
CCD 이미지 센서의 신호 전송단은 복수의 게이트가 오버랩(overlap)되어 있는 구조이다. 신호 전송단의 신호 전달은 게이트에 가해진 클럭 펄스에 의한 게이트 하부에서의 전위 변화, 즉 실리콘 기판 내부에서의 전자 전위의 변화에 따른 전계에 의해서 이루어진다. 그리고, 신호 전송단은 전송 효율을 최대로 하기 위해 표면이 N형 불순물로 도핑된 매립 채널 (buried channel)을 적용하고 있다.
도 7은 CCD 이미지 센서로서 구현된 본 발명의 제3 실시예에 따른 이미지 센서의 단위 픽셀을 구성하는 요부 구성을 보여주는 단면도이다.
도 7을 참조하면, 본 발명의 제3 실시예에 따른 이미지 센서인 CCD 이미지 센서는 N형의 실리콘 기판으로 이루어지는 반도체 기판(300)에 P형 웰(302)이 형성되어 있다. 상기 P형 웰(302)에는 N형의 포토다이오드(310)가 형성되어 있으며, 상기 N형의 포토다이오드(310)에서의 표면 노이즈를 줄이기 위하여 상기 N형의 포토다이오드(310)의 위의 반도체 기판(300)의 표면 근방에는 P+형의 HAD 영역(312)이 형성되어 있다.
또한, 상기 P형 웰(302)에는 상기 N형의 포토다이오드(310)와의 사이에 일정 간격을 두고 N+형의 BCCD (buried channel CCD) 영역(320)이 형성되어 있다. 상기 BCCD 영역(320)은 신호 전송을 위한 수직 전송 채널인 수직 레지스터(220)(도 5 참조)로서의 역할을 한다. 인접해 있는 다른 단위 픽셀을 구성하는 N+형의 BCCD 영역(320)과 상기 N형의 포토다이오드(310)와의 사이의 절연을 위하여 이들 사이에는 P형의 채널 스톱 영역(340)이 형성되어 있다. 그리고, 상기 P형 웰(302)내에서 상기 N+형의 BCCD 영역(320)과 N형의 포토다이오드(310)와의 사이에는 P-형의 제1 채널 영역(332)이 형성되어 있다. 상기 제1 채널 영역(332)은 상기 N형의 포토다이오드(310)보다 얕은 깊이로 형성되어 있다.
상기 P-형의 제1 채널 영역(332) 위의 반도체 기판(300) 표면에는 N-형의 제 2 채널 영역(334)이 상기 제1 채널 영역(332) 보다 얇은 깊이로 형성되어 있다. 상기 제2 채널 영역(334)은 상기 P+형의 HAD 영역(312) 및 N+형의 BCCD 영역(320) 보다 얕은 깊이로 형성되어 있다.
상기 BCCD 영역(320)은 상기 제1 채널 영역(332) 및 제2 채널 영역(334)을 사이에 두고 상기 N형의 포토다이오드(310)와 이격되어 있다. 여기서, 상기 제2 채널 영역(334)은 상기 N형의 포토다이오드(310)와는 완전히 격리되어 있으며, 상기 N+형의 BCCD 영역(320)에는 연결되도록 형성되어 있다. 즉, 상기 제2 채널 영역(334)과 상기 N형의 포토다이오드(310)와의 사이에는 P형의 이온 주입 영역, 즉 P+형의 HAD 영역(312) 및 P-형의 제1 채널 영역(332)이 존재하며, 이들에 의하여 상기 제2 채널 영역(334)과 상기 N형의 포토다이오드(310)가 완전히 격리될 수 있다.
상기 반도체 기판(300)의 상면에 형성된 절연막(350) 위에는 트랜스퍼 게이트(360)가 형성되어 있다. 상기 트랜스퍼 게이트(360)는 상기 채널 스톱 영역(340), 상기 BCCD 영역(320), 상기 제1 채널 영역(332) 및 제2 채널 영역(334) 위에 위치된다. 상기 트랜스퍼 게이트(360) 위에는 금속 차광막(370)이 형성되어 있다. 상기 금속 차광막(370)에는 상기 N형의 포토다이오드(310)에만 선택적으로 빛이 입사되도록 개구부(372)가 형성되어 있다.
도 3을 참조하여 CIS의 경우에 대하여 설명한 바와 마찬가지로, 도 7의 CCD 이미지 센서의 구성에서는 상기 제1 채널 영역(332)의 위에서 상기 반도체 기판 (300) 표면에 상기 제2 채널 영역(334)이 형성됨으로써 상기 반도체 기판(300) 표면에서 열적으로 생성되는 전자는 상기 P+형의 HAD 영역(312) 및 P-형의 제1 채널 영역(332)에 의한 전위 장벽에 의하여 상기 N형의 포토다이오드(310) 쪽으로는 확산하지 못하고, 상기 N+형의 BCCD 영역(320)으로 쓸려나간다. 따라서, 상기 트랜스퍼 게이트(360) 아래의 반도체 기판(300) 표면에서 열적으로 생성되는 전자에 의하여 발생될 수 있는 노이즈 또는 암전류 발생에 따른 화상 결함을 효과적으로 억제할 수 있다.
도 8a는 도 7에 도시한 본 발명에 따른 CCD 이미지 센서 구조에서 축적 모드 (integration mode) 동작시 트랜스퍼 게이트(360) 하부의 채널 영역에서의 전위 프로파일을 나타낸 도면이다.
도 8a에 도시한 바와 같이, 축적 모드시에 상기 트랜스퍼 게이트(360)에는 0V의 전압을 인가한다. 이 때, 상기 제1 채널 영역(332) 아래의 전위 프로파일은 상기 BCCD 영역(320)에 가까워짐에 따라 전위가 높아지는 전위 구배가 형성되며, 상기 제2 채널 영역(334)과 상기 N형의 포토다이오드(310)와의 사이에는 전위 장벽이 형성된다. 즉, 상기 트랜스퍼 게이트(360) 하부의 반도체 기판(300) 표면에 제2 채널 영역(334)을 형성함으로써 반도체 기판(300) 표면에서 열적으로 생성되는 전자는 상기 BCCD 영역(320)의 전위에 의하여 상기 BCCD 영역(320)으로 쓸러나가며, 상기 제2 채널 영역(334) 아래 형성된 P-형의 제1 채널 영역(332)에 의한 전위 장벽에 의하여 상기 제2 채널 영역(334)에서 열적으로 생성된 전자는 상기 N형의 포토 다이오드(310)로는 확산하지 못한다.
도 8b는 대조예로서 상기 제2 채널 영역(334)을 형성하지 않은 것을 제외하고 도 7에서와 동일한 구성을 가지는 CCD 이미지 센서 구조에서의 전위 프로파일을 나타낸 도면이다.
도 8b에 도시한 바와 같이, 상기 트랜스퍼 게이트(360) 하부의 채널 영역에 상기 P-형의 제1 채널 영역(332)만 형성되어 있는 경우에는 상기 트랜스퍼 게이트(360) 하부의 반도체 기판(300) 표면에서 열적으로 생성되는 전자가 N형의 포토다이오드(310) 및 BCCD 영역(320)으로 나뉘어 확산된다. 상기 N형의 포토다이오드(310)로 유입된 전자에 의하여 이미지 센서에서는 노이즈 또는 암전류와 같은 화상 결함이 초래된다.
도 9a 내지 도 9g는 본 발명의 제1 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 제1 실시예에서는 도 3을 참조하여 설명한 바와 같은 CIS를 제조하는 방법을 예로 들어 설명한다. 도 9a 내지 도 9g에 있어서, 도 3에서와 동일 참조 부호는 동일 부재를 나타낸다.
도 9a를 참조하면, 반도체 기판(100)상에 예를 들면 트렌치 소자분리 방법에 의하여 소자분리막(102)을 형성하여 반도체 기판(100)의 활성 영역을 정의한 후, 트랜지스터 영역에 NMOS 트랜지스터를 형성하기 위한 P웰(도시하지 않음)을 형성한다. 상기 소자분리막(102) 형성을 위하여 LOCOS (local oxidation of silicon) 방법을 이용할 수도 있다.
도 9b를 참조하면, 상기 반도체 기판(100)의 트랜지스터 영역 중 트랜스퍼 트랜지스터가 형성될 제1 영역(104)을 노출시키는 제1 마스크 패턴(110)을 형성한 후, 상기 제1 마스크 패턴(110)을 이온주입 마스크로 하여 P- 이온을 주입하여 상기 반도체 기판(100)에 P- 이온으로 도핑된 제1 채널 영역(112)을 형성한다. 이 때, 상기 P- 이온 주입을 위하여 붕소(B) 이온을 사용하는 경우 그 주입 에너지는 예를 들면 약 30 keV로 하고, 도즈량은 약 1 × 1012/cm2 로 한다.
도 9c를 참조하면, 상기 제1 마스크 패턴(110)을 이온주입 마스크로 하여 N- 이온을 주입하여 상기 반도체 기판(100)에 N- 이온으로 도핑된 제2 채널 영역(114)을 형성한다. 여기서, 상기 제2 채널 영역(114) 형성시 이온주입 마스크로서 상기 제1 마스크 패턴(110)을 사용하는 것으로 도시 및 설명하였으나, 본 발명은 이에 한정되지 않으며, 상기 제1 채널 영역(112) 및 제2 채널 영역(114) 형성시 각각 별도의 이온주입 마스크를 사용할 수도 있다. 이 때, 상기 N- 이온 주입을 위하여 비소(As) 이온을 사용하는 경우 그 주입 에너지는 예를 들면 약 30 keV로 하고, 도즈량은 약 5 × 1011/cm2 로 하여, 상기 제2 채널 영역(114)이 상기 반도체 기판(100)의 표면에서 상기 제1 채널 영역(112)보다 훨씬 얕게 형성되도록 한다.
도 9d를 참조하면, 상기 반도체 기판(100) 위에 절연막을 형성하고 그 위에 도전층, 예를 들면 도핑된 폴리실리콘층을 형성한 후, 상기 도전층 및 절연막을 패 터닝하여, 상기 반도체 기판(100)의 트랜지스터 영역에 이미지 센서 형성에 필요한 게이트 전극들을 형성한다. 본 예에서는 제1 게이트 절연막(122) 위에 형성된 트랜스퍼 게이트(132)와, 제2 게이트 절연막(124) 위에 형성된 리셋 게이트(134) 만을도시하였다. 본 예에서는 도시하지는 않았으나, 구현하고자 하는 CIS의 타입에 따라 필요한 게이트 전극들을 상기 반도체 기판(100)상에 형성한다. 예를 들면, 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터(Tx, Rx, Dx, Sx)로 구성된 단위 픽셀(도 2 참조)을 가지는 이미지 센서를 형성하고자 하는 경우에는 4개의 MOS 트랜지스터(Tx, Rx, Dx, Sx)에 필요한 게이트들을 상기 트랜지스터 영역에 모두 형성한다.
도 9e를 참조하면, 상기 반도체 기판(100)의 포토다이오드 영역 만을 선택적으로 노출시키는 마스크 패턴(도시하지 않음)을 이온주입 마스크로 사용하여 상기 포토다이오드 영역에 P+ 이온을 주입하여 상기 반도체 기판(100)의 표면에 P+ 이온으로 도핑된 HAD 영역(140)을 형성한다. 여기서, 상기 HAD 영역(140)은 상기 반도체 기판(100)의 표면으로부터 상기 제2 채널 영역(114)보다 더 깊은 깊이를 가지도록 형성된다. 이를 위하여, 예를 들면 상기 HAD 영역(140) 형성을 위한 이온 주입을 위하여 이불화붕소(BF2)를 사용하는 경우, 그 주입 에너지는 예를 들면 약 50 keV로 하고, 도즈량은 약 5 × 1013/cm2 로 할 수 있다.
도 9f를 참조하면, 상기 반도체 기판(100)의 포토다이오드 영역 만을 선택적으로 노출시키는 마스크 패턴(도시하지 않음)을 이온주입 마스크로 사용하여 상기 포토다이오드 영역에 N 이온을 주입하여 상기 반도체 기판(100) 내에서 상기 HAD 영역(140) 보다 깊은 깊이로 위치되는 N형의 포토다이오드(142)를 형성한다. 이 때, 상기 N 이온을 주입할 때 경사 이온주입 방법을 이용함으로써 상기 N형의 포토다이오드(142)의 일부가 상기 트랜스퍼 게이트(132)와 함께 소정 폭(W)을 가지는 영역 내에서 상호 오버랩되도록 할 수 있다. 여기서, N형의 포토다이오드 영역(142) 형성시 사용되는 이온주입 마스크로서 상기 P+형의 HAD 영역(140) 형성시 이온주입 마스크로 사용되었던 마스크 패턴을 사용할 수도 있으나, 바람직하게는 각각 별도의 마스크 패턴을 사용하는 것이 바람직하다. 상기 포토다이오드(142) 형성을 위한 이온 주입을 위하여 비소(As) 이온을 사용하는 경우, 그 주입 에너지는 예를 들면 약 400 keV로 하고, 도즈량은 약 1.7 × 1012/cm2 로 할 수 있다.
이와 같이 상기 N형의 포토다이오드(142)를 형성함으로써, 포토다이오드 영역에서 상기 N형의 포토다이오드(142)는 상기 반도체 기판(100) 표면으로부터 소정 깊이에 위치하고, 상기 N형의 포토다이오드(142) 상부의 반도체 기판(100) 표면 근방에는 상기 P+형의 HAD 영역(140)이 위치한다. 또한, 상기 제2 채널 영역(114)과 상기 N형의 포토다이오드(142)와의 사이에는 상기 P+형의 HAD 영역(140) 및 P-형의 제1 채널 영역(112)이 위치하며, 이들에 의하여 상기 제2 채널 영역(114)과 상기 N형의 포토다이오드(142)는 완전히 격리된다. 상기 P+형의 HAD 영역(140) 및 P-형의 제1 채널 영역(112)은 전위 장벽 역할을 하게 되어 리셋 동작 후 반도체 기판(100) 표면에서 열적으로 생성되는 전자가 상기 제2 채널 영역(114)으로부터 상기 N형의 포토다이오드(142)로 확산되는 것을 억제하게 된다.
도 9g를 참조하면, 소정의 이온주입 마스크를 사용하여 상기 트랜지스터 영역의 활성 영역에 N+형 불순물을 이온주입하여, 상기 트랜스퍼 게이트(132)와 상기 리셋 게이트(134)와의 사이의 활성 영역 내에 플로팅 확산 영역(152)을 형성하고, 상기 리셋 게이트(134)와 드라이브 트랜지스터(Dx)(도 2 참조)의 게이트(도시하지 않음)와의 사이의 활성 영역에 드레인 영역(154)을 형성한다. 상기 플로팅 확산 영역(152) 및 드레인 영역(154)은 상기 반도체 기판(100)의 표면으로부터 상기 제2 채널 영역(114) 보다 깊은 깊이를 가지도록 형성된다.
상기 플로팅 확산 영역(152) 및 드레인 영역(154) 형성을 위한 이온 주입을 위하여 비소(As) 이온을 사용하는 경우, 그 주입 에너지는 예를 들면 약 40 keV로 하고, 도즈량은 약 3 × 1015/cm2 로 할 수 있다.
상기 플로팅 확산 영역(152)이 형성된 후, 상기 제2 채널 영역(114)은 상기 플로팅 확산 영역(152)과 연결되는 구조를 가지게 된다. 따라서, 리셋 동작 후 반도체 기판(100) 표면에서 열적으로 생성되는 전자는 상기 플로팅 확산 영역(152)의 전위에 의하여 화살표 "A"로 표시한 바와 같이 상기 제2 채널 영역(114)으로부터 상기 플로팅 확산 영역(152)으로 쓸려나갈 수 있게 된다.
그 후, 통상의 방법에 의하여 필요한 배선 형성 공정을 실시하여 CIS를 완성한다.
도 10a 내지 도 10f는 본 발명의 제2 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 제2 실시예에서는 도 4를 참조하여 설명한 바와 같은 CIS를 제조하는 방법을 예로 들어 설명한다. 도 10a 내지 도 10f에 있어서, 도 3 및 도 4에서와 동일 참조 부호는 동일 부재를 나타낸다.
도 10a를 참조하면, 도 9a를 참조하여 설명한 바와 같은 방법으로 반도체 기판(100)상에 소자분리막(102)을 형성한 후, 트랜지스터 영역에 NMOS 트랜지스터를 형성하기 위한 P웰(도시하지 않음)을 형성한다. 그 후, 상기 반도체 기판(100)의 트랜지스터 영역 중 트랜스퍼 트랜지스터가 형성될 제1 영역(104)을 노출시키는 제1 마스크 패턴(110)을 형성한 후, 상기 제1 마스크 패턴(110)을 이온주입 마스크로 하여 N- 이온을 주입하여 상기 반도체 기판(100)에 N- 이온으로 도핑된 제3 채널 영역(116)을 먼저 형성한다. 이 때, 상기 N- 이온 주입을 위하여 비소(As) 이온을 사용하는 경우 그 주입 에너지는 예를 들면 약 50 keV로 하고, 도즈량은 약 5 × 1011/cm2 로 한다. 경우에 따라, 상기 제3 채널 영역(116) 형성 공정은 생략할 수 있다.
도 10b를 참조하면, 상기 제1 마스크 패턴(110)을 이온주입 마스크로 하여 P- 이온을 주입하여 상기 반도체 기판(100)에 P- 이온으로 도핑된 제1 채널 영역(112)을 형성한다. 여기서, 상기 제1 채널 영역(112) 형성시 이온주입 마스크로서 상기 제1 마스크 패턴(110)을 사용하는 것으로 도시 및 설명하였으나, 본 발명은 이에 한정되지 않으며, 상기 제3 채널 영역(116) 및 제1 채널 영역(112) 형성시 각각 별도의 이온주입 마스크를 사용할 수도 있다. 이 때, 상기 P- 이온 주입을 위하여 붕소(B) 이온을 사용하는 경우 그 주입 에너지는 예를 들면 약 30 keV로 하고, 도즈량은 약 1 × 1012/cm2 로 한다.
도 10c를 참조하면, 도 9d를 참조하여 설명한 바와 같은 방법으로 상기 반도체 기판(100)의 트랜지스터 영역에 이미지 센서 형성에 필요한 게이트 전극들을 형성한다.
도 10d를 참조하면, 상기 반도체 기판(100)의 포토다이오드 영역 만을 선택적으로 노출시키는 마스크 패턴(139)을 이온주입 마스크로 사용하여 상기 포토다이오드 영역에 P+ 이온을 주입하여 상기 반도체 기판(100)의 표면에 P+ 이온으로 도핑된 HAD 영역(140)을 형성한다. 상기 HAD 영역(140)을 형성하기 위한 상세한 사항은 도 9e를 참조하여 설명한 바와 같다.
도 10e를 참조하면, 상기 마스크 패턴(139)을 제거한 후, 상기 반도체 기판(100)의 포토다이오드 영역과 상기 트랜스퍼 게이트(132)를 동시에 노출시키는 마스크 패턴(141)을 이온주입 마스크로 사용하여 상기 포토다이오드 영역 및 트랜스퍼 게이트(132)의 하부에 N형의 이온을 동시에 주입한다. 그 결과, 포토다이오드 영역에서는 상기 반도체 기판(100)의 상면이 노출되어 있으므로 상기 반도체 기판(100) 내에서 상기 HAD 영역(140) 보다 깊은 깊이에 N형의 포토다이오드(142)가 형 성되고, 트랜지스터 영역에서는 트랜스퍼 게이트(132)가 노출되어 있으므로 상기 반도체 기판(100)의 표면에서 상기 제1 채널 영역(112)보다 훨씬 얕게 제2 채널 영역(114)이 형성된다. 이 때, 도 9f를 참조하여 설명한 바와 같이 경사 이온주입 방법을 이용할 수 있다.
상기 포토다이오드(142) 및 제2 채널 영역(114) 형성을 위한 이온 주입을 위하여 비소(As) 이온을 사용하는 경우, 그 주입 에너지는 예를 들면 약 400 keV로 하고, 도즈량은 약 1 × 1012/cm2 로 할 수 있다.
도 10f를 참조하면, 상기 마스크 패턴(141)을 제거한 후, 도 9g를 참조하여 설명한 바와 같이 플로팅 확산 영역(152) 및 드레인 영역(154)을 형성한다.
그 후, 통상의 방법에 의하여 필요한 배선 형성 공정을 실시하여 CIS를 완성한다.
도 9a 내지 도 9g와 도 10a 내지 도 10f를 참조하여 설명한 본 발명의 제1 실시예 및 제2 실시예에 따른 이미지 센서의 제조 방법에서는 각각 도 3 및 도 4를 참조하여 설명한 바와 같은 CIS를 제조하는 방법 만을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않는다. 즉, 제1 실시예 및 제2 실시예에서 각각 상기 제1 채널 영역(112) 및 제2 채널 영역(114)을 형성한 바와 같은 방법을 이용하여, 도 7에 도시한 바와 같은 CCD 이미지 센서를 구성하는 제1 채널 영역(332) 및 제2 채널 영역(334)을 형성함으로써 본 발명에 따른 CCD 이미지 센서를 제조할 수 있다.
본 발명에 따른 이미지 센서는 트랜스퍼 게이트 하부에 형성되어 있는 P-형 채널 영역 위에서 반도체 기판 표면에 얕게 형성되어 있는 N-형 채널 영역을 구비한다. 상기 N-형 채널 영역은 CIS에서는 N+형의 플로팅 확산 영역에 연결되도록 형성하고, CCD 이미지 센서에서는 N+형의 BCCD 영역에 연결되도록 형성한다. 상기 N-형 채널 영역과 N형의 포토다이오드와의 사이에는 P-형의 채널 영역에 의한 전위 장벽이 형성된다. 이로 인하여, 트랜스퍼 게이트의 하부에서 반도체 기판 표면에 열적으로 생성되는 전자의 포토다이오드 쪽으로의 확산은 억제되고, 플로팅 확산 영역의 전위에 의하여 플로팅 확산 영역 쪽으로 쓸려가게 된다. 따라서, 트랜스퍼 게이트 하부의 반도체 기판 표면에서 실리콘 댕글링 본드에 의하여 열적으로 생성되는 전자로 인하여 발생될 수 있는 노이즈 또는 암전류 발생을 방지할 수 있으며, 노이즈 또는 암전류로 인한 화상 결함을 효과적으로 억제할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (67)

  1. 반도체 기판에 형성되어 있는 제1 도전형의 포토다이오드와,
    상기 포토다이오드의 위에서 상기 반도체 기판의 표면에 형성된 제1 도전형과 반대인 제2 도전형의 HAD (hole accumulated device) 영역과,
    상기 포토다이오드의 근방에 형성되어 있는 트랜스퍼 게이트와,
    상기 트랜스퍼 게이트의 아래에 형성되어 있는 상기 제2 도전형의 제1 채널 영역과,
    상기 제1 채널 영역을 사이에 두고 상기 포토다이오드로부터 이격되어 있는 제1 도전형의 확산 영역과,
    상기 포토다이오드와는 격리되고 상기 확산 영역에는 연결되도록 상기 제1 채널 영역의 위에서 상기 반도체 기판 표면에 형성되어 있는 상기 제1 도전형의 제2 채널 영역과,
    상기 트랜스퍼 게이트의 하부에서 상기 제1 채널 영역 보다 더 깊은 깊이로 형성되어 있는 제1 도전형의 제3 채널 영역을 포함하는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    상기 제1 도전형은 N형이고, 상기 제2 도전형은 P형인 것을 특징으로 하는 이미지 센서.
  3. 제1항에 있어서,
    상기 제2 채널 영역은 상기 확산 영역에서보다 낮은 도핑 농도를 가지는 것을 특징으로 하는 이미지 센서.
  4. 제1항에 있어서,
    상기 제2 채널 영역은 상기 HAD 영역 및 상기 확산 영역보다 얕은 깊이로 형 성되어 있는 것을 특징으로 하는 이미지 센서.
  5. 제1항에 있어서,
    상기 제1 채널 영역은 상기 HAD 영역보다 낮은 도핑 농도를 가지는 것을 특징으로 하는 이미지 센서.
  6. 제1항에 있어서,
    상기 제1 채널 영역은 상기 포토다이오드보다 얕은 깊이로 형성되어 있는 것을 특징으로 하는 이미지 센서.
  7. 제1항에 있어서,
    상기 확산 영역은 CMOS형 이미지 센서에서 상기 포토다이오드에 의해 생성된 전하를 저장하기 위한 플로팅 확산 영역인 것을 특징으로 하는 이미지 센서.
  8. 제1항에 있어서,
    상기 확산 영역은 CCD (charge coupled device)를 구성하는 수직 전하 전송 영역에 형성되는 BCCD (buried channel CCD) 영역인 것을 특징으로 하는 이미지 센서.
  9. 삭제
  10. 제1항에 있어서,
    상기 제3 채널 영역은 상기 포토다이오드와 상기 확산 영역과의 사이에서 이들에 각각 연결되어 있는 것을 특징으로 하는 이미지 센서.
  11. 반도체 기판에 형성되어 있는 N형 포토다이오드와,
    상기 N형 포토다이오드 위에서 상기 반도체 기판 표면에 형성된 P+형 영역과,
    상기 N형 포토다이오드의 근방에 형성된 트랜스퍼 게이트와,
    상기 트랜스퍼 게이트의 아래에 형성되어 있는 P-형 채널 영역과,
    상기 P-형 채널 영역을 사이에 두고 상기 N형 포토다이오드로부터 이격되어 있는 N+형 확산 영역과,
    상기 N형 포토다이오드와는 격리되고 상기 N+형 확산 영역에는 연결되도록 상기 P-형 채널 영역 위에서 상기 반도체 기판 표면에 형성된 N-형 채널 영역과,
    상기 트랜스퍼 게이트의 하부에서 상기 P-형 채널 영역 보다 더 깊은 깊이로 형성되어 있는 N-형의 제3 채널 영역을 포함하는 것을 특징으로 하는 이미지 센서.
  12. 제11항에 있어서,
    상기 N-형 채널 영역은 상기 P+형 영역 및 상기 N+형 확산 영역보다 얕은 깊이로 형성되어 있는 것을 특징으로 하는 이미지 센서.
  13. 제11항에 있어서,
    상기 P-형 채널 영역은 상기 N형 포토다이오드보다 얕은 깊이로 형성되어 있는 것을 특징으로 하는 이미지 센서.
  14. 제11항에 있어서,
    상기 P+형 영역은 CMOS형 이미지 센서의 HAD (hole accumulated device) 영역을 구성하는 것을 특징으로 하는 이미지 센서.
  15. 제11항에 있어서,
    상기 P+형 영역은 CCD의 HAD 영역을 구성하는 것을 특징으로 하는 이미지 센서.
  16. 제11항에 있어서,
    상기 N+형 확산 영역은 CMOS형 이미지 센서에서 상기 N형 포토다이오드에 의해 생성된 전하를 저장하기 위한 플로팅 확산 영역인 것을 특징으로 하는 이미지 센서.
  17. 제11항에 있어서,
    상기 N+형 확산 영역은 IT-CCD의 수직 전하 전송 영역 또는 수평 전하 전송 영역에 형성되는 BCCD (buried channel CCD) 영역을 구성하는 것을 특징으로 하는 이미지 센서.
  18. 삭제
  19. 제11항에 있어서,
    상기 제3 채널 영역은 상기 포토다이오드와 상기 확산 영역과의 사이에서 이들에 각각 연결되어 있는 것을 특징으로 하는 이미지 센서.
  20. CMOS 제어 회로와,
    적어도 플로팅 확산 영역, 트랜스퍼 트랜지스터 및 소스 팔로워 버퍼 증폭기를 구비하는 트랜지스터 영역과, 포토다이오드 영역을 각각 가지는 복수의 능동 픽셀과,
    상기 포토다이오드 영역에 형성된 N형의 포토다이오드와,
    상기 트랜스퍼 트랜지스터를 구성하는 P형의 제1 채널 영역과,
    상기 포토다이오드와는 격리되어 있고 상기 플로팅 확산 영역과는 연결되도록 상기 제1 채널 영역 위의 상기 트랜지스터 영역 표면에 형성되어 있는 N형의 제2 채널 영역과,
    상기 트랜스퍼 게이트의 하부에서 상기 제1 채널 영역 보다 더 깊은 깊이로 형성되어 있는 N형의 제3 채널 영역을 포함하는 것을 특징으로 하는 이미지 센서.
  21. 제20항에 있어서,
    상기 제2 채널 영역 및 상기 포토다이오드는 P형의 이온 주입 영역을 사이에 두고 상호 격리되어 있는 것을 특징으로 하는 이미지 센서.
  22. 제21항에 있어서,
    상기 P형의 이온 주입 영역은 상기 제1 채널 영역인 것을 특징으로 하는 이미지 센서.
  23. 제20항에 있어서,
    상기 N형의 포토다이오드의 위에서 상기 반도체 기판의 표면에 형성되어 있는 P형의 HAD 영역을 더 포함하는 것을 특징으로 하는 이미지 센서.
  24. 제20항에 있어서,
    상기 제2 채널 영역은 상기 플로팅 확산 영역에서보다 낮은 도핑 농도를 가지는 것을 특징으로 하는 이미지 센서.
  25. 제23항에 있어서,
    상기 제2 채널 영역은 상기 HAD 영역 및 상기 플로팅 확산 영역보다 얕은 깊이로 형성되어 있는 것을 특징으로 하는 이미지 센서.
  26. 제23항에 있어서,
    상기 제1 채널 영역은 상기 HAD 영역보다 낮은 도핑 농도를 가지는 것을 특징으로 하는 이미지 센서.
  27. 제20항에 있어서,
    상기 제1 채널 영역은 상기 포토다이오드보다 얕은 깊이로 형성되어 있는 것을 특징으로 하는 이미지 센서.
  28. 삭제
  29. 제20항에 있어서,
    상기 제3 채널 영역은 상기 포토다이오드와 상기 플로팅 확산 영역과의 사이에서 이들에 각각 연결되어 있는 것을 특징으로 하는 이미지 센서.
  30. 제20항에 있어서,
    상기 능동 픽셀은 적어도 3개의 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
  31. 제20항에 있어서,
    상기 능동 픽셀은 상기 플로팅 확산 영역을 주기적으로 리셋(reset)시키는 리셋 트랜지스터를 더 포함하는 것을 특징으로 하는 이미지 센서.
  32. 제20항에 있어서,
    상기 능동 픽셀을 선택하기 위한 셀렉트 트렌지스터를 더 포함하는 것을 특징으로 하는 이미지 센서.
  33. 반도체 기판의 소정 영역에 형성된 N형의 포토다이오드 및 트랜스퍼 게이트를 각각 구비하는 복수의 단위 픽셀과,
    상기 단위 픽셀 내의 포토다이오드로부터 신호 전하를 전달받아 전송하는 수직 전하 전송 영역 및 수평 전하 전송 영역과,
    상기 수평 신호 전송 영역의 출력단에 형성되어 전송되어 온 전하를 전기적 신호로 출력하는 앰프와,
    상기 단위 픽셀 내의 포토다이오드 위에서 상기 반도체 기판의 표면에 형성되어 있는 P형의 HAD 영역과,
    상기 트랜스퍼 게이트의 아래의 반도체 기판에 형성된 N형의 BCCD (buried channel CCD) 영역과,
    상기 트랜스퍼 게이트의 아래에서 상기 BCCD 영역과 상기 HAD 영역과의 사이에 형성되어 있는 P형의 제1 채널 영역과,
    상기 포토다이오드와는 격리되고 상기 BCCD 영역에는 연결되도록 상기 제1 채널 영역 위에서 상기 반도체 기판의 표면에 형성되어 있는 N형의 제2 채널 영역을 포함하는 것을 특징으로 하는 이미지 센서.
  34. 제33항에 있어서,
    상기 제2 채널 영역 및 상기 포토다이오드는 P형의 이온 주입 영역을 사이에 두고 상호 격리되어 있는 것을 특징으로 하는 이미지 센서.
  35. 제34항에 있어서,
    상기 P형의 이온 주입 영역은 상기 제1 채널 영역인 것을 특징으로 하는 이미지 센서.
  36. 제34항에 있어서,
    상기 P형의 이온 주입 영역은 상기 HAD 영역인 것을 특징으로 하는 이미지 센서.
  37. 제33항에 있어서,
    상기 제2 채널 영역은 상기 BCCD 영역에서보다 낮은 도핑 농도를 가지는 것을 특징으로 하는 이미지 센서.
  38. 제33항에 있어서,
    상기 제2 채널 영역은 상기 HAD 영역 및 상기 BCCD 영역보다 얕은 깊이로 형성되어 있는 것을 특징으로 하는 이미지 센서.
  39. 제33항에 있어서,
    상기 제1 채널 영역은 상기 HAD 영역보다 낮은 도핑 농도를 가지는 것을 특징으로 하는 이미지 센서.
  40. 제33항에 있어서,
    상기 제1 채널 영역은 상기 포토다이오드보다 얕은 깊이로 형성되어 있는 것을 특징으로 하는 이미지 센서.
  41. 제33항에 있어서,
    상기 BCCD 영역은 상기 트랜스퍼 게이트의 아래에 형성된 P형의 웰 내에 형성되어 있는 것을 특징으로 하는 이미지 센서.
  42. 포토다이오드 영역을 가지는 반도체 기판에 제1 도전형의 제1 채널 영역과, 상기 제1 채널 영역 보다 더 깊은 위치에서 상기 제1 채널 영역을 감싸는 상기 제1 도전형과 반대인 제2 도전형의 제3 채널 영역을 형성하는 단계와,
    상기 제1 채널 영역 위의 반도체 기판 표면에 상기 제2 도전형의 제2 채널 영역을 형성하는 단계와,
    상기 제2 채널 영역 위에 제1 게이트 절연막 및 그 위에 적층된 트랜스퍼 게이트를 형성하는 단계와,
    상기 포토다이오드 영역에서 상기 반도체 기판의 표면에 제1 도전형의 HAD (hole accumulated device) 영역을 형성하는 단계와,
    상기 포토다이오드 영역에 상기 제2 채널 영역과 격리되어 있는 제2 도전형의 포토다이오드를 형성하는 단계와,
    상기 반도체 기판에 상기 제2 채널 영역을 사이에 두고 상기 포토다이오드와 이격되어 있는 제2 도전형의 확산 영역을 상기 제2 채널 영역과 연결되도록 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법
  43. 제42항에 있어서,
    상기 제1 도전형은 P형이고, 상기 제2 도전형은 N형인 것을 특징으로 하는 이미지 센서의 제조 방법.
  44. 제42항에 있어서,
    상기 반도체 기판 위에 제2 게이트 절연막 및 그 위에 적층된 리셋 게이트를 형성하는 단계를 더 포함하고,
    상기 확산 영역은 상기 트랜스퍼 게이트와 상기 리셋 게이트와의 사이에 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  45. 제44항에 있어서,
    상기 확산 영역은 CIS의 플로팅 확산 영역을 구성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  46. 제42항에 있어서,
    상기 제2 채널 영역은 상기 확산 영역에서보다 낮은 도핑 농도를 가지도록 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  47. 제42항에 있어서,
    상기 제2 채널 영역은 상기 HAD 영역 및 상기 확산 영역보다 얕은 깊이로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  48. 제42항에 있어서,
    상기 제1 채널 영역은 상기 HAD 영역보다 낮은 도핑 농도를 가지는 것을 특징으로 하는 이미지 센서의 제조 방법.
  49. 제42항에 있어서,
    상기 제1 채널 영역은 상기 포토다이오드 보다 얕은 깊이로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  50. 제42항에 있어서,
    상기 확산 영역은 CCD를 구성하는 BCCD 영역인 것을 특징으로 하는 이미지 센서의 제조 방법.
  51. 삭제
  52. 제42항에 있어서,
    상기 제2 채널 영역 및 포토다이오드는 동시에 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  53. 제52항에 있어서,
    상기 제2 채널 영역 및 포토다이오드 형성 단계에서는 상기 반도체 기판상에 상기 포토다이오드 영역 및 트랜스퍼 게이트를 노출시키도록 형성된 마스크 패턴을 이온 주입 마스크로 사용하여 이온 주입을 행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  54. 포토다이오드 영역을 가지는 반도체 기판에 P-형의 제1 채널 영역과, 상기 제1 채널 영역 보다 더 깊은 위치에서 상기 제1 채널 영역을 감싸는 N-형의 제3 채널 영역을 형성하는 단계와,
    상기 제1 채널 영역 위의 반도체 기판 표면에 N-형의 제2 채널 영역을 형성하는 단계와,
    상기 제2 채널 영역 위에 제1 게이트 절연막 및 그 위에 적층된 트랜스퍼 게이트를 형성하는 단계와,
    상기 포토다이오드 영역에 상기 제1 채널 영역에 인접하고 상기 제2 채널 영역과는 격리되어 있는 N형의 포토다이오드를 형성하는 단계와,
    상기 제1 채널 영역을 중심으로 상기 포토다이오드의 반대측에 상기 제2 채널 영역에 연결되는 N+형의 확산 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  55. 제54항에 있어서,
    상게 제1 채널 영역은 상기 포토다이오드보다 얕은 깊이로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  56. 제54항에 있어서,
    상기 포토다이오드 영역에서 상기 반도체 기판의 표면에 P+형의 HAD 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  57. 제56항에 있어서,
    상기 제2 채널 영역은 상기 HAD 영역보다 얕은 깊이로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  58. 삭제
  59. 제54항에 있어서,
    상기 제2 채널 영역 및 포토다이오드는 동시에 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  60. 제59항에 있어서,
    상기 제2 채널 영역 및 포토다이오드 형성 단계에서는 상기 반도체 기판상에 상기 포토다이오드 영역 및 트랜스퍼 게이트를 노출시키도록 형성된 마스크 패턴을 이온 주입 마스크로 사용하여 이온 주입을 행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  61. 적어도 플로팅 확산 영역, 트랜스퍼 트랜지스터 및 소스 팔로워 버퍼 증폭기를 구비하는 트랜지스터 영역과, 포토다이오드를 각각 가지는 복수의 능동 픽셀을 구비한 이미지 센서의 제조 방법에 있어서,
    상기 트랜지스터 영역에서 상기 트랜스퍼 트랜지스터의 채널 영역을 구성하는 P-형의 제1 채널 영역과, 상기 제1 채널 영역 보다 더 깊은 위치에서 상기 제1 채널 영역을 감싸는 N-형의 제3 채널 영역을 형성하는 단계와,
    상기 트랜스퍼 트랜지스터의 채널 영역을 구성하는 N-형의 제2 채널 영역을 상기 제1 채널 영역 위의 상기 반도체 기판 표면에 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  62. 제61항에 있어서,
    상기 제2 채널 영역은 상기 포토다이오드와는 격리되고 상기 플로팅 확산 영역과는 연결되도록 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  63. 제61항에 있어서,
    상기 포토다이오드의 위에 P+형의 HAD 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  64. 제63항에 있어서,
    상기 제2 채널 영역은 상기 HAD 영역보다 얕게 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  65. 삭제
  66. 제61항에 있어서,
    상기 제2 채널 영역 및 포토다이오드는 동시에 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  67. 제66항에 있어서,
    상기 제2 채널 영역 및 포토다이오드 형성 단계에서는 상기 반도체 기판상에 포토다이오드 영역 및 트랜스퍼 트랜지스터 영역을 노출시키도록 형성된 마스크 패턴을 이온 주입 마스크로 사용하여 이온 주입을 행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
KR1020040090444A 2004-06-04 2004-11-08 이미지 센서 및 그 제조 방법 KR100761824B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
US11/032,147 US7214974B2 (en) 2004-06-04 2005-01-11 Image sensors for reducing dark current and methods of manufacturing the same
US11/143,783 US7271430B2 (en) 2004-06-04 2005-06-03 Image sensors for reducing dark current and methods of fabricating the same
JP2005164546A JP2005347759A (ja) 2004-06-04 2005-06-03 暗電流を減少させるためのイメージセンサー及びその製造方法
DE102005026629.0A DE102005026629B4 (de) 2004-06-04 2005-06-03 Bildsensor und zugehöriges Herstellungsverfahren
JP2005164543A JP5294534B2 (ja) 2004-06-04 2005-06-03 Ｃｍｏｓイメージセンサー及びその製造方法
US11/707,897 US7410823B2 (en) 2004-06-04 2007-02-20 Image sensors for reducing dark current and methods of manufacturing the same
US11/839,015 US7517714B2 (en) 2004-06-04 2007-08-15 Image sensors for reducing dark current and methods of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040040900 2004-06-04
KR20040040900 2004-06-04

Publications (2)

Publication Number Publication Date
KR20050115813A KR20050115813A (ko) 2005-12-08
KR100761824B1 true KR100761824B1 (ko) 2007-09-28

Family

ID=35581553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090444A KR100761824B1 (ko) 2004-06-04 2004-11-08 이미지 센서 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR100761824B1 (ko)
CN (1) CN100557808C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003869B1 (ko) * 2006-08-31 2010-12-30 앱티나 이미징 코포레이션 고성능 화상 센서용 투명 채널 박막 트랜지스터 기반 픽셀
US8823125B2 (en) 2009-10-09 2014-09-02 Canon Kabushiki Kaisha Solid-state image pickup device and method for manufacturing the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782312B1 (ko) 2006-10-25 2007-12-06 한국전자통신연구원 고화질 ｃｍｏｓ 이미지 센서 및 포토 다이오드
KR100827447B1 (ko) * 2007-01-24 2008-05-06 삼성전자주식회사 이미지 센서와 그 제조 방법 및 이미지 센싱 방법
KR100808950B1 (ko) * 2007-01-30 2008-03-04 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100825804B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조방법
KR100880528B1 (ko) 2007-06-01 2009-01-28 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서
JP4752926B2 (ja) * 2009-02-05 2011-08-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
JP5375141B2 (ja) * 2009-02-05 2013-12-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US8237207B2 (en) * 2010-01-12 2012-08-07 Himax Imaging, Inc. Back side illumination image sensor and a process thereof
WO2011111549A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2013016675A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
DE102013110695A1 (de) * 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
CN104505395A (zh) * 2014-12-29 2015-04-08 北京思比科微电子技术股份有限公司 无图像拖尾的cmos图像传感器像素结构及其控制方法
KR102621066B1 (ko) * 2016-03-22 2024-01-08 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
CN106129076B (zh) * 2016-07-18 2018-12-18 上海集成电路研发中心有限公司 一种用于减小暗电流的像素单元结构及其制造方法
CN112885931B (zh) * 2021-01-08 2022-09-06 广东顺德侨安电子有限公司 一种光电转换装置的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291961A (ja) 1986-06-12 1987-12-18 Hitachi Ltd 固体撮像装置
JPH11274450A (ja) 1998-03-19 1999-10-08 Toshiba Corp 固体撮像装置
JP2003188367A (ja) * 2001-12-14 2003-07-04 Toshiba Corp 固体撮像装置
KR20040075709A (ko) * 2003-02-21 2004-08-30 마쯔시다덴기산교 가부시키가이샤 고체 촬상 장치와 그 제조 방법 및 인터라인 전송형ｃｃｄ 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291961A (ja) 1986-06-12 1987-12-18 Hitachi Ltd 固体撮像装置
JPH11274450A (ja) 1998-03-19 1999-10-08 Toshiba Corp 固体撮像装置
JP2003188367A (ja) * 2001-12-14 2003-07-04 Toshiba Corp 固体撮像装置
KR20040075709A (ko) * 2003-02-21 2004-08-30 마쯔시다덴기산교 가부시키가이샤 고체 촬상 장치와 그 제조 방법 및 인터라인 전송형ｃｃｄ 이미지 센서

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003869B1 (ko) * 2006-08-31 2010-12-30 앱티나 이미징 코포레이션 고성능 화상 센서용 투명 채널 박막 트랜지스터 기반 픽셀
US8823125B2 (en) 2009-10-09 2014-09-02 Canon Kabushiki Kaisha Solid-state image pickup device and method for manufacturing the same
KR101442358B1 (ko) * 2009-10-09 2014-09-17 캐논 가부시끼가이샤 고체 촬상 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050115813A (ko) 2005-12-08
CN1707804A (zh) 2005-12-14
CN100557808C (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
US7271430B2 (en) Image sensors for reducing dark current and methods of fabricating the same
KR100761824B1 (ko) 이미지 센서 및 그 제조 방법
US6967316B2 (en) Method for fabricating image sensor including isolation layer having trench structure
KR0168902B1 (ko) 고체 촬상장치
US8580595B2 (en) Solid-state image sensing device and camera system the same
US7235831B2 (en) Light-receiving element and photoelectric conversion device
KR100808950B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
US8754458B2 (en) Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit
US7410823B2 (en) Image sensors for reducing dark current and methods of manufacturing the same
KR980012585A (ko) 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법
KR100672666B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672663B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672670B1 (ko) 씨모스 이미지 센서의 제조방법
KR100660345B1 (ko) 씨모스 이미지 센서 및 그의 제조방법
JP5294534B2 (ja) Ｃｍｏｓイメージセンサー及びその製造方法
KR100674917B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR100833609B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100748318B1 (ko) 이미지센서 및 그 제조 방법
KR20040058692A (ko) 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법
KR20040065332A (ko) 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법
KR20040058689A (ko) 시모스 이미지센서의 제조방법
KR20020048705A (ko) 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법
KR100606912B1 (ko) 씨모스 이미지 센서의 제조방법
KR20020058919A (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법
KR100606911B1 (ko) 씨모스 이미지 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee