JP3105781B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3105781B2 JP3105781B2 JP07341650A JP34165095A JP3105781B2 JP 3105781 B2 JP3105781 B2 JP 3105781B2 JP 07341650 A JP07341650 A JP 07341650A JP 34165095 A JP34165095 A JP 34165095A JP 3105781 B2 JP3105781 B2 JP 3105781B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- type
- diffusion layer
- type diffusion
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 40
- 238000002955 isolation Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000002513 implantation Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- -1 Boron ions Chemical class 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に関
し、特に基板シャッタ動作が可能な縦型オーバーフロー
ドレイン構造を有するＣＣＤ型の固体撮像装置に関す
る。
し、特に基板シャッタ動作が可能な縦型オーバーフロー
ドレイン構造を有するＣＣＤ型の固体撮像装置に関す
る。
【０００２】
【従来の技術】図３は、一般的なインターラインＣＣＤ
型固体撮像装置の概略構成図である。インターラインＣ
ＣＤ型固体撮像装置は、複数のフォトダイオード１０１
と、フォトダイオードからの電荷を受け取って転送する
垂直ＣＣＤレジスタ１０２と、垂直ＣＣＤレジスタから
の電荷を受け取って転送する水平ＣＣＤレジスタ１０３
と、水平ＣＣＤレジスタにより転送されてきた電荷を検
出する電荷検出部１０４と、出力増幅器１０５とにより
構成される。破線で囲まれた部分は単位画素１０６であ
る。
型固体撮像装置の概略構成図である。インターラインＣ
ＣＤ型固体撮像装置は、複数のフォトダイオード１０１
と、フォトダイオードからの電荷を受け取って転送する
垂直ＣＣＤレジスタ１０２と、垂直ＣＣＤレジスタから
の電荷を受け取って転送する水平ＣＣＤレジスタ１０３
と、水平ＣＣＤレジスタにより転送されてきた電荷を検
出する電荷検出部１０４と、出力増幅器１０５とにより
構成される。破線で囲まれた部分は単位画素１０６であ
る。
【０００３】図４は、この従来の固体撮像装置における
単位画素の構造を説明するための図であり、図（ａ）は
平面図、図（ｂ）は図（ａ）におけるＡ−Ａ断面図、図
（ｃ）は図（ａ）におけるＢ−Ｂ断面図である。まず、
画素の構成について説明する。Ｎ型シリコン基板１１１
の一主面上にＰ型ウェル領域１１２が形成されている。
その内部にフォトダイオード１０１を構成するＮ型拡散
層１１３、およびその表面に暗電流の発生を抑制するた
めのＰ+ 型拡散層１１４が形成されている。また、垂直
ＣＣＤレジスタ１０２を構成するＮ型拡散層１１５、お
よびその下部にＰ型拡散層１１６が形成されている。各
フォトダイオード１０１の周囲には、読み出しゲート領
域１１７を除いて、Ｐ+ 型素子分離層１１８が形成され
ている。なお、本図では省略されているが、読み出しゲ
ート領域１１７の基板表面近傍にはしきい値電圧調整の
ために追加の不純物層が形成される場合もある。シリコ
ン基板１１１の一主面上には、二酸化シリコン膜や窒化
シリコン膜などからなる絶縁膜１１９が形成されてお
り、その上にポリシリコン膜などからなる転送電極１２
０および１２１が形成されている。転送電極１２０と転
送電極１２１との間にも二酸化シリコン膜などからなる
絶縁膜１２２が存在する。さらにその上には二酸化シリ
コン膜などからなる絶縁膜（図示しない）を介して、タ
ングステン膜やアルミニウム膜などからなる遮光膜（図
示しない）が形成されている。さらにその上には、二酸
化シリコン膜などからなるカバー膜（図示しない）が形
成されている。
単位画素の構造を説明するための図であり、図（ａ）は
平面図、図（ｂ）は図（ａ）におけるＡ−Ａ断面図、図
（ｃ）は図（ａ）におけるＢ−Ｂ断面図である。まず、
画素の構成について説明する。Ｎ型シリコン基板１１１
の一主面上にＰ型ウェル領域１１２が形成されている。
その内部にフォトダイオード１０１を構成するＮ型拡散
層１１３、およびその表面に暗電流の発生を抑制するた
めのＰ+ 型拡散層１１４が形成されている。また、垂直
ＣＣＤレジスタ１０２を構成するＮ型拡散層１１５、お
よびその下部にＰ型拡散層１１６が形成されている。各
フォトダイオード１０１の周囲には、読み出しゲート領
域１１７を除いて、Ｐ+ 型素子分離層１１８が形成され
ている。なお、本図では省略されているが、読み出しゲ
ート領域１１７の基板表面近傍にはしきい値電圧調整の
ために追加の不純物層が形成される場合もある。シリコ
ン基板１１１の一主面上には、二酸化シリコン膜や窒化
シリコン膜などからなる絶縁膜１１９が形成されてお
り、その上にポリシリコン膜などからなる転送電極１２
０および１２１が形成されている。転送電極１２０と転
送電極１２１との間にも二酸化シリコン膜などからなる
絶縁膜１２２が存在する。さらにその上には二酸化シリ
コン膜などからなる絶縁膜（図示しない）を介して、タ
ングステン膜やアルミニウム膜などからなる遮光膜（図
示しない）が形成されている。さらにその上には、二酸
化シリコン膜などからなるカバー膜（図示しない）が形
成されている。
【０００４】
【発明が解決しようとする課題】現在、固体撮像装置の
多画素化、高密度化に伴い、単位画素１０６の寸法は５
μｍ平方程度に縮小されている。これに伴い、フォトダ
イオード１０１の面積が減少してフォトダイオードの感
度や容量が減少している。これを改善するために、フォ
トダイオードを１μｍ以上の深さにまで深く形成するよ
うになってきた。一方、フォトダイオード周囲に形成さ
れているＰ+ 型素子分離層の深さは、垂直ＣＣＤレジス
タ１０２のＮ型拡散層１１５の側面を覆う程度の深さ、
すなわち０．３〜０．５μｍ程度の深さに形成されてい
た。
多画素化、高密度化に伴い、単位画素１０６の寸法は５
μｍ平方程度に縮小されている。これに伴い、フォトダ
イオード１０１の面積が減少してフォトダイオードの感
度や容量が減少している。これを改善するために、フォ
トダイオードを１μｍ以上の深さにまで深く形成するよ
うになってきた。一方、フォトダイオード周囲に形成さ
れているＰ+ 型素子分離層の深さは、垂直ＣＣＤレジス
タ１０２のＮ型拡散層１１５の側面を覆う程度の深さ、
すなわち０．３〜０．５μｍ程度の深さに形成されてい
た。
【０００５】ところで、最近のマルチメディア機器への
画像入力装置として用いられる固体撮像装置では、順次
走査と呼ばれる駆動方式を採用するものが主流となって
いる。この方式では、通常、各画素の信号が独立に読み
出されるので、最大信号電荷量は１画素のフォトダイオ
ード容量に対応する。一方、１転送段が２画素に対応す
る飛び越し走査方式の場合には、上下方向に隣接する２
画素のフォトダイオードの信号電荷を加算することが可
能であったため、比較的大きな信号電荷量を得ることが
できた。しかるに、順次走査方式の固体撮像装置を用い
たカメラにおいて、飛び越し走査方式の固体撮像装置を
用いたカメラと同等のＳ／Ｎを保つために標準信号電荷
量の設定を同一にした場合、ダイナミックレンジが小さ
くなってしまう。これを改善するためには、よりいっそ
うのフォトダイオード容量の拡大が必要となる。
画像入力装置として用いられる固体撮像装置では、順次
走査と呼ばれる駆動方式を採用するものが主流となって
いる。この方式では、通常、各画素の信号が独立に読み
出されるので、最大信号電荷量は１画素のフォトダイオ
ード容量に対応する。一方、１転送段が２画素に対応す
る飛び越し走査方式の場合には、上下方向に隣接する２
画素のフォトダイオードの信号電荷を加算することが可
能であったため、比較的大きな信号電荷量を得ることが
できた。しかるに、順次走査方式の固体撮像装置を用い
たカメラにおいて、飛び越し走査方式の固体撮像装置を
用いたカメラと同等のＳ／Ｎを保つために標準信号電荷
量の設定を同一にした場合、ダイナミックレンジが小さ
くなってしまう。これを改善するためには、よりいっそ
うのフォトダイオード容量の拡大が必要となる。
【０００６】フォトダイオード容量を拡大をするための
１つの方法として、公開特許公報昭６０−１９７９号に
開示された方法がある。この公報に記載された発明は、
プラズマ結合素子を利用た固体撮像装置のフォトダイオ
ード周囲の拡散層の不純物濃度を局部的に高くすること
で、フォトダイオード周囲の接合容量を増加させるとい
うものである。この考え方を図４のフォトダイオードに
適用した場合、Ｎ型拡散層１１３の周囲に新たなＰ型拡
散層を形成することになる。ここで、公開特許公報昭６
０−１９７９号によれば、フォトダイオード周囲のＰ型
拡散層の濃度は、Ｎ型拡散層１１３の濃度より低く、か
つ、Ｐ型ウェル領域１１２の濃度より高く設定すること
になる。例えば、Ｎ型拡散層１１３の濃度が１×１０16
ｃｍ-3で、その周囲のＰ型ウェル領域の濃度が５×１０
15ｃｍ-3の場合、その接合部の空乏層幅は０．５μｍ程
度である。接合容量は接合部の空乏層幅の逆数に比例す
ることから、接合容量を大きくするには、フォトダイオ
ード周囲に設けるＰ型拡散層の濃度を高くすればよい。
例えば、その濃度を１×１０17ｃｍ-3とした場合には、
接合部の空乏層幅は０．３μｍ程度になり、一段と接合
容量が増加する。しかし、同時に、フォトダイオード底
面のＰ型不純物濃度も高くなるため、フォトダイオード
内に蓄積された電荷をＮ型シリコン基板１１１に掃き出
す場合に基板に印加する基板シャッタ電圧が上昇する、
もしくは、基板シャッタ自体が機能しなくなるという問
題がある。
１つの方法として、公開特許公報昭６０−１９７９号に
開示された方法がある。この公報に記載された発明は、
プラズマ結合素子を利用た固体撮像装置のフォトダイオ
ード周囲の拡散層の不純物濃度を局部的に高くすること
で、フォトダイオード周囲の接合容量を増加させるとい
うものである。この考え方を図４のフォトダイオードに
適用した場合、Ｎ型拡散層１１３の周囲に新たなＰ型拡
散層を形成することになる。ここで、公開特許公報昭６
０−１９７９号によれば、フォトダイオード周囲のＰ型
拡散層の濃度は、Ｎ型拡散層１１３の濃度より低く、か
つ、Ｐ型ウェル領域１１２の濃度より高く設定すること
になる。例えば、Ｎ型拡散層１１３の濃度が１×１０16
ｃｍ-3で、その周囲のＰ型ウェル領域の濃度が５×１０
15ｃｍ-3の場合、その接合部の空乏層幅は０．５μｍ程
度である。接合容量は接合部の空乏層幅の逆数に比例す
ることから、接合容量を大きくするには、フォトダイオ
ード周囲に設けるＰ型拡散層の濃度を高くすればよい。
例えば、その濃度を１×１０17ｃｍ-3とした場合には、
接合部の空乏層幅は０．３μｍ程度になり、一段と接合
容量が増加する。しかし、同時に、フォトダイオード底
面のＰ型不純物濃度も高くなるため、フォトダイオード
内に蓄積された電荷をＮ型シリコン基板１１１に掃き出
す場合に基板に印加する基板シャッタ電圧が上昇する、
もしくは、基板シャッタ自体が機能しなくなるという問
題がある。
【０００７】従って本発明の目的は、基板シャッタ電圧
の上昇を伴なうことなくフォトダイオードの接合容量を
大きくできる固体撮像装置を提供することにある。
の上昇を伴なうことなくフォトダイオードの接合容量を
大きくできる固体撮像装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の個体撮像装置
は、複数のフォトダイオードと、該フォトダイオードか
らの電荷を受け取って転送する垂直ＣＣＤレジスタと、
該垂直ＣＣＤレジスタからの電荷を受け取って転送する
水平ＣＣＤレジスタと、該水平ＣＣＤレジスタからの電
荷を検出する電荷検出部と、出力増幅器とからなる固体
撮像装置において、前記フォトダイオードが第１導電型
半導体基板表面部の第２導電型領域の表面部に選択的に
形成され、前記第２導電型領域より不純物濃度の高い第
２導電型素子分離層に接触して区画された第１導電型拡
散層を有し、該第２導電型素子分離層の深さを該第１導
電型拡散層の深さと同等とし、かつ、前記第２導電型素
子分離層の幅を底部で上部より狭くし、前記第１導電型
拡散層の幅を底部で上部より広くして前記フォトダイオ
ードの接合容量を大きくしたというものである。
は、複数のフォトダイオードと、該フォトダイオードか
らの電荷を受け取って転送する垂直ＣＣＤレジスタと、
該垂直ＣＣＤレジスタからの電荷を受け取って転送する
水平ＣＣＤレジスタと、該水平ＣＣＤレジスタからの電
荷を検出する電荷検出部と、出力増幅器とからなる固体
撮像装置において、前記フォトダイオードが第１導電型
半導体基板表面部の第２導電型領域の表面部に選択的に
形成され、前記第２導電型領域より不純物濃度の高い第
２導電型素子分離層に接触して区画された第１導電型拡
散層を有し、該第２導電型素子分離層の深さを該第１導
電型拡散層の深さと同等とし、かつ、前記第２導電型素
子分離層の幅を底部で上部より狭くし、前記第１導電型
拡散層の幅を底部で上部より広くして前記フォトダイオ
ードの接合容量を大きくしたというものである。
【０００９】
【００１０】又、加速電圧を変化させてイオン注入を行
なうことによって第２導電型素子分離層の深さ方向の不
純物濃度分布を均一化することができる。
なうことによって第２導電型素子分離層の深さ方向の不
純物濃度分布を均一化することができる。
【００１１】第２導電型素子分離層が素子分離層として
本来必要な値より深くなっているのでこれと接触してい
るフォトダイオードの第１導電型拡散層の接合容量を大
きくとれる。
本来必要な値より深くなっているのでこれと接触してい
るフォトダイオードの第１導電型拡散層の接合容量を大
きくとれる。
【００１２】
【発明の実施の形態】図１は、本発明の第１の実施の形
態における単位画素の構造を説明するための図であり、
図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ線断面
図、図（ｃ）は図（ａ）のＢ−Ｂ線断面図である。
態における単位画素の構造を説明するための図であり、
図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ線断面
図、図（ｃ）は図（ａ）のＢ−Ｂ線断面図である。
【００１３】この実施の形態は、１×１０14ｃｍ-3程度
の不純物濃度のＮ型シリコン基板１１の一主表面部に形
成されたＰ型ウェル領域１２（不純物濃度５×１０14〜
５×１０15ｃｍ-3）を有している。Ｐ型ウェル領域１２
の表面部にはＮ型拡散層１３（不純物濃度５×１０15〜
５×１０16ｃｍ-3、深さ１μｍ程度）が選択的に形成さ
れてフォトダイオード（図３の１０１）を構成してい
る。なおＮ型拡散層１４の表面部には、暗電流の発生を
抑制するためのＰ+ 型拡散層１４（不純物濃度１０17〜
１０18ｃｍ-3）が形成されている。
の不純物濃度のＮ型シリコン基板１１の一主表面部に形
成されたＰ型ウェル領域１２（不純物濃度５×１０14〜
５×１０15ｃｍ-3）を有している。Ｐ型ウェル領域１２
の表面部にはＮ型拡散層１３（不純物濃度５×１０15〜
５×１０16ｃｍ-3、深さ１μｍ程度）が選択的に形成さ
れてフォトダイオード（図３の１０１）を構成してい
る。なおＮ型拡散層１４の表面部には、暗電流の発生を
抑制するためのＰ+ 型拡散層１４（不純物濃度１０17〜
１０18ｃｍ-3）が形成されている。
【００１４】また、フォトダイオードに隣接して垂直Ｃ
ＣＤレジスタ１０２を構成する１０16〜１０17ｃｍ-3程
度の濃度を有するＮ型拡散層１５、およびその下部に５
×１０15〜５×１０16ｃｍ-3程度の濃度を有するＰ型拡
散層１６が形成されている。各フォトダイオード１０１
の周囲には、読み出しゲート領域１７を除いて、１０17
〜１０19ｃｍ-3程度の濃度を有するＰ+ 型素子分離層１
８が形成されている。ここで、Ｐ+ 型素子分離層１８の
深さは、Ｎ型拡散層１３の深さと同等であり、例えば１
μｍ程度である。Ｎ型シリコン基板１１の一主面上に
は、二酸化シリコン膜や窒化膜などからなる絶縁膜１９
が形成されており、その上にポリシリコン膜などからな
る転送電極２０および２１（Ｎ型拡散層１５とともに垂
直ＣＣＤレジスタを構成する。）が形成されている。転
送電極２０と転送電極２１との間にも二酸化シリコン膜
などからなる絶縁膜（図示しない）を介して、タングス
テン膜やアルミニウム膜などからなる遮光膜（図示しな
い）が形成されている。さらにその上には、二酸化シリ
コン膜などからなるカバー膜（図示しない）が形成され
ている。
ＣＤレジスタ１０２を構成する１０16〜１０17ｃｍ-3程
度の濃度を有するＮ型拡散層１５、およびその下部に５
×１０15〜５×１０16ｃｍ-3程度の濃度を有するＰ型拡
散層１６が形成されている。各フォトダイオード１０１
の周囲には、読み出しゲート領域１７を除いて、１０17
〜１０19ｃｍ-3程度の濃度を有するＰ+ 型素子分離層１
８が形成されている。ここで、Ｐ+ 型素子分離層１８の
深さは、Ｎ型拡散層１３の深さと同等であり、例えば１
μｍ程度である。Ｎ型シリコン基板１１の一主面上に
は、二酸化シリコン膜や窒化膜などからなる絶縁膜１９
が形成されており、その上にポリシリコン膜などからな
る転送電極２０および２１（Ｎ型拡散層１５とともに垂
直ＣＣＤレジスタを構成する。）が形成されている。転
送電極２０と転送電極２１との間にも二酸化シリコン膜
などからなる絶縁膜（図示しない）を介して、タングス
テン膜やアルミニウム膜などからなる遮光膜（図示しな
い）が形成されている。さらにその上には、二酸化シリ
コン膜などからなるカバー膜（図示しない）が形成され
ている。
【００１５】Ｐ+ 型素子分離層１８は、素子分離本来の
役割をはたすためには、前述したように０．３〜〜０．
５μｍ程度の深さであれば十分であるが、本実施の形態
ではそれより深くＮ型拡散層１３の深さと同等になって
いる。これにより、フォトダイオードのＰＮ接合容量を
大きくできる。この容量増加の程度はフォトダイオード
の大きさによる。単位画素の寸法５μｍ平方，フォトダ
イオードの面積２μｍ×３．５μｍの場合，約２０％の
増加と見積ることができる。多画素化が更に進むと一層
の増加が可能となる。一方、フォトダイオード底面は、
従来と同程度の不純物濃度を有するＰ型ウェル領域１２
と接しているため、基板シャッタ電圧も従来と同程度の
値に維持することが可能となる。
役割をはたすためには、前述したように０．３〜〜０．
５μｍ程度の深さであれば十分であるが、本実施の形態
ではそれより深くＮ型拡散層１３の深さと同等になって
いる。これにより、フォトダイオードのＰＮ接合容量を
大きくできる。この容量増加の程度はフォトダイオード
の大きさによる。単位画素の寸法５μｍ平方，フォトダ
イオードの面積２μｍ×３．５μｍの場合，約２０％の
増加と見積ることができる。多画素化が更に進むと一層
の増加が可能となる。一方、フォトダイオード底面は、
従来と同程度の不純物濃度を有するＰ型ウェル領域１２
と接しているため、基板シャッタ電圧も従来と同程度の
値に維持することが可能となる。
【００１６】Ｐ+ 型素子分離層１８の深さ方向の不純物
濃度分布はできるだけ均一であることが望しい。そのた
めには、イオン注入を利用する場合、加速電圧を変化さ
せて注入を行えばよい。ここでは、１μｍ程度の深さを
有するＰ+ 型素子分離層１８の形成方法の一例について
説明する。Ｐ+ 型素子分離層１８のフォトレジスト工程
直前までは従来と同様に形成され、Ｎ型シリコン基板１
１上に２０ｎｍ程度の熱酸化膜が形成されているとす
る。熱酸化膜上に塗布された３μｍ程度の厚さを有する
レジスト膜をパターニングし、それをマスクとして４５
０ｋｅＶ程度、２５０ｋｅＶ程度、１００ｋｅＶ程度、
および３０ｋｅＶ程度の注入エネルギーでそれぞれ１０
13ｃｍ-2程度のドーズ量で４回のボロンイオン注入を行
ない、アニールを行なう。複数回の異なる注入エネルギ
ーのイオン注入を行なうのは、より均一な不純物濃度分
布となるようにするためである。この結果、素子分離層
は、基板表面から１μｍ程度の深さまでは、少なくとも
１０17ｃｍ-3の不純物濃度にすることができる。ここで
は注入エネルギーの異なる４回のイオン注入により形成
する場合を示したが、３回もしくは５回以上のイオン注
入により形成されてもかまわない。更には、連続的に注
入エネルギーを変化させてもよい。なお、注入エネルギ
ーの異なる２回のイオン注入を利用して、０．８μｍ程
度の深さを有する少なくとも不純物濃度が１０17ｃｍ-3
のＰ+ 型素子分離層１８を形成可能である。
濃度分布はできるだけ均一であることが望しい。そのた
めには、イオン注入を利用する場合、加速電圧を変化さ
せて注入を行えばよい。ここでは、１μｍ程度の深さを
有するＰ+ 型素子分離層１８の形成方法の一例について
説明する。Ｐ+ 型素子分離層１８のフォトレジスト工程
直前までは従来と同様に形成され、Ｎ型シリコン基板１
１上に２０ｎｍ程度の熱酸化膜が形成されているとす
る。熱酸化膜上に塗布された３μｍ程度の厚さを有する
レジスト膜をパターニングし、それをマスクとして４５
０ｋｅＶ程度、２５０ｋｅＶ程度、１００ｋｅＶ程度、
および３０ｋｅＶ程度の注入エネルギーでそれぞれ１０
13ｃｍ-2程度のドーズ量で４回のボロンイオン注入を行
ない、アニールを行なう。複数回の異なる注入エネルギ
ーのイオン注入を行なうのは、より均一な不純物濃度分
布となるようにするためである。この結果、素子分離層
は、基板表面から１μｍ程度の深さまでは、少なくとも
１０17ｃｍ-3の不純物濃度にすることができる。ここで
は注入エネルギーの異なる４回のイオン注入により形成
する場合を示したが、３回もしくは５回以上のイオン注
入により形成されてもかまわない。更には、連続的に注
入エネルギーを変化させてもよい。なお、注入エネルギ
ーの異なる２回のイオン注入を利用して、０．８μｍ程
度の深さを有する少なくとも不純物濃度が１０17ｃｍ-3
のＰ+ 型素子分離層１８を形成可能である。
【００１７】なお、本実施の形態は、Ｐ+ 型素子分離層
の形成工程を修正するだけでその他の製造工程に変更す
ることなく従来例と同様に製造できる。
の形成工程を修正するだけでその他の製造工程に変更す
ることなく従来例と同様に製造できる。
【００１８】図２は、本発明の第２の実施の形態におけ
る単位画素の構造を説明するための図であり、図（ａ）
は平面図、図（ｂ）は図（ａ）におけるＡ−Ａ線断面
図、図（ｃ）は図（ａ）におけるＢ−Ｂ線断面図であ
る。なお、図１と同様の構成要素については同じ符合を
付しており、その説明は省略する。各フォトダイオード
１０１の周囲には、読み出しゲート領域１７を除いて、
Ｐ+ 型素子分離層１８ＡおよびＰ+ 型素子分離層２３が
形成されている。ここで、Ｐ+ 型素子分離層１８Ａの深
さは０．３〜０．６μｍ程度であり、Ｐ+ 型素子分離層
２３の深さはＮ型拡散層１３Ａと同等であり、例えば１
μｍ程度である。また、Ｐ+ 型素子分離層２３は、Ｐ+
型素子分離層１８ＡよりもＮ型拡散層１３Ａの中心から
離れた領域に形成される。なお、Ｎ型拡散層１３Ａを形
成するためのイオン注入領域は、Ｐ+型素子分離層２３
と接触するように、第１の実施の形態のＮ型拡散層１３
を形成する場合よりも多少広げればよい。
る単位画素の構造を説明するための図であり、図（ａ）
は平面図、図（ｂ）は図（ａ）におけるＡ−Ａ線断面
図、図（ｃ）は図（ａ）におけるＢ−Ｂ線断面図であ
る。なお、図１と同様の構成要素については同じ符合を
付しており、その説明は省略する。各フォトダイオード
１０１の周囲には、読み出しゲート領域１７を除いて、
Ｐ+ 型素子分離層１８ＡおよびＰ+ 型素子分離層２３が
形成されている。ここで、Ｐ+ 型素子分離層１８Ａの深
さは０．３〜０．６μｍ程度であり、Ｐ+ 型素子分離層
２３の深さはＮ型拡散層１３Ａと同等であり、例えば１
μｍ程度である。また、Ｐ+ 型素子分離層２３は、Ｐ+
型素子分離層１８ＡよりもＮ型拡散層１３Ａの中心から
離れた領域に形成される。なお、Ｎ型拡散層１３Ａを形
成するためのイオン注入領域は、Ｐ+型素子分離層２３
と接触するように、第１の実施の形態のＮ型拡散層１３
を形成する場合よりも多少広げればよい。
【００１９】このようにＰ+ 型素子分離層１８Ａ、Ｐ+
型素子分離層２３、およびＮ型拡散層１３Ａを形成する
ことで、結果的にＮ型拡散層１３Ａは深さ方向に向かっ
て幅の広がった形となる。これにより、接合容量を一層
大きくできるばかりでなくフォトダイオード１０１内に
蓄積されている電荷をＮ型シリコン基板１１に掃き出す
際に導通するＮＰＮトランジスタ（Ｎ型拡散層１３Ａ−
Ｐ型ウェル領域１２−Ｎ型シリコン基板でなる）の電流
通路が広くなるので狭チャネル効果が緩和され第１の実
施の形態に比べてより低い基板シャッタ電圧で電荷の掃
き出しが行なえるという利点がある。
型素子分離層２３、およびＮ型拡散層１３Ａを形成する
ことで、結果的にＮ型拡散層１３Ａは深さ方向に向かっ
て幅の広がった形となる。これにより、接合容量を一層
大きくできるばかりでなくフォトダイオード１０１内に
蓄積されている電荷をＮ型シリコン基板１１に掃き出す
際に導通するＮＰＮトランジスタ（Ｎ型拡散層１３Ａ−
Ｐ型ウェル領域１２−Ｎ型シリコン基板でなる）の電流
通路が広くなるので狭チャネル効果が緩和され第１の実
施の形態に比べてより低い基板シャッタ電圧で電荷の掃
き出しが行なえるという利点がある。
【００２０】第２の実施の形態を製造するにあたって
は、Ｐ+ 型素子分離層２３の形成には、例えば４５０ｋ
ｅＶ、および２５０ｋｅＶ程度の注入エネルギーで、そ
れぞれドーズ量１０17ｃｍ-2のボロンイオン注入を行な
い、Ｐ+ 型素子分離層１８Ａの形成には、１００ｋｅＶ
および３０ｋｅＶ程度の注入エネルギーで、ドーズ量１
１０17ｃｍ-2のボロンイオン注入を行ない、アニールを
行えばよい。なお、両者のイオン注入時のマスクは、図
２（ｂ）、（ｃ）に示された注入幅となるように、それ
ぞれ個別のものを用いることは言うまでもない。
は、Ｐ+ 型素子分離層２３の形成には、例えば４５０ｋ
ｅＶ、および２５０ｋｅＶ程度の注入エネルギーで、そ
れぞれドーズ量１０17ｃｍ-2のボロンイオン注入を行な
い、Ｐ+ 型素子分離層１８Ａの形成には、１００ｋｅＶ
および３０ｋｅＶ程度の注入エネルギーで、ドーズ量１
１０17ｃｍ-2のボロンイオン注入を行ない、アニールを
行えばよい。なお、両者のイオン注入時のマスクは、図
２（ｂ）、（ｃ）に示された注入幅となるように、それ
ぞれ個別のものを用いることは言うまでもない。
【００２１】
【発明の効果】本発明によれば、フォトダイオードの第
１導電型拡散層の側面に接触する第２導電型素子分離を
行なうに本来必要とされるより深くまですることで、フ
ォトダイオードの接合容量を大きくすることができ、ダ
イナミックレンズを改善できる。しかも、フォトダイオ
ード底面の第２導電型領域の濃度を素子分離層に比べて
従来例と同様に１桁以上低く設定できるので、基板への
電子の引き抜きを行なう基板シャッタ電圧も低く維持で
きる。
１導電型拡散層の側面に接触する第２導電型素子分離を
行なうに本来必要とされるより深くまですることで、フ
ォトダイオードの接合容量を大きくすることができ、ダ
イナミックレンズを改善できる。しかも、フォトダイオ
ード底面の第２導電型領域の濃度を素子分離層に比べて
従来例と同様に１桁以上低く設定できるので、基板への
電子の引き抜きを行なう基板シャッタ電圧も低く維持で
きる。
【図１】本発明の第１の実施の形態を示す平面図（図１
（ａ）），図１（ａ）のＡ−Ａ線断面図（図１（ｂ））
及びＢ−Ｂ線断面図（図１（ｃ））である。
（ａ）），図１（ａ）のＡ−Ａ線断面図（図１（ｂ））
及びＢ−Ｂ線断面図（図１（ｃ））である。
【図２】本発明の第２の実施の形態を示す平面図（図２
（ａ）），図２（ａ）のＡ−Ａ線断面図（図２（ｂ））
及びＢ−Ｂ線断面図（図２（ｃ））である。
（ａ）），図２（ａ）のＡ−Ａ線断面図（図２（ｂ））
及びＢ−Ｂ線断面図（図２（ｃ））である。
【図３】一般的なインターラインＣＣＤ型固体撮像装置
の概略構成図である。
の概略構成図である。
【図４】従来の固体撮像装置を示す平面図（図４
（ａ）），図４（ａ）のＡ−Ａ線断面図（図４（ｂ））
及びＢ−Ｂ線断面図（図４（ｃ））である。
（ａ）），図４（ａ）のＡ−Ａ線断面図（図４（ｂ））
及びＢ−Ｂ線断面図（図４（ｃ））である。
１１，１１１ Ｎ型シリコン半導体基板 １２，１１２ Ｐ型ウェル領域 １３，１３Ａ，１１３ Ｎ型拡散層 １４，１４Ａ，１１４ Ｐ+ 型拡散層 １５，１１５ Ｎ型拡散層 １６，１１６ Ｐ型拡散層 １７，１１７ 読み出しゲート領域 １８，１８Ａ，２３ Ｐ+ 型素子分離層 １９，２２，１１９，１２２ 絶縁膜 ２０，２１，１２０，１２１ 転送電極 １０１ フォトダイオード １０２ 垂直ＣＣＤレジスタ １０３ 水平ＣＣＤレジスタ １０４ 電荷検出部 １０５ 出力増幅器 １０６ 単位画素
Claims (1)
- 【請求項１】 複数のフォトダイオードと、該フォトダ
イオードからの電荷を受け取って転送する垂直ＣＣＤレ
ジスタと、該垂直ＣＣＤレジスタからの電荷を受け取っ
て転送する水平ＣＣＤレジスタと、該水平ＣＣＤレジス
タからの電荷を検出する電荷検出部と、出力増幅器とか
らなる固体撮像装置において、前記フォトダイオードが
第１導電型半導体基板表面部の第２導電型領域の表面部
に選択的に形成され、前記第２導電型領域より不純物濃
度の高い第２導電型素子分離層に接触して区画された第
１導電型拡散層を有し、該第２導電型素子分離層の深さ
を該第１導電型拡散層の深さと同等とし、かつ、前記第
２導電型素子分離層の幅を底部で上部より狭くし、前記
第１導電型拡散層の幅を底部で上部より広くして前記フ
ォトダイオードの接合容量を大きくしたことを特徴とす
る固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07341650A JP3105781B2 (ja) | 1995-12-27 | 1995-12-27 | 固体撮像装置 |
| KR1019960074057A KR970054294A (ko) | 1995-12-26 | 1996-12-27 | Ccd형 고체 촬상 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07341650A JP3105781B2 (ja) | 1995-12-27 | 1995-12-27 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186310A JPH09186310A (ja) | 1997-07-15 |
| JP3105781B2 true JP3105781B2 (ja) | 2000-11-06 |
Family
ID=18347738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07341650A Expired - Fee Related JP3105781B2 (ja) | 1995-12-26 | 1995-12-27 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3105781B2 (ja) |
| KR (1) | KR970054294A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014161717A (ja) * | 2013-02-26 | 2014-09-08 | Tadahiro Manabe | 靴中敷接着用特殊鼻緒 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165462A (ja) | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP5056928B2 (ja) * | 2010-09-21 | 2012-10-24 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04316367A (ja) * | 1991-04-16 | 1992-11-06 | Matsushita Electron Corp | 固体撮像装置とその製造方法 |
| JPH04372170A (ja) * | 1991-06-21 | 1992-12-25 | Fujitsu Ltd | 固体撮像装置 |
-
1995
- 1995-12-27 JP JP07341650A patent/JP3105781B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-27 KR KR1019960074057A patent/KR970054294A/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014161717A (ja) * | 2013-02-26 | 2014-09-08 | Tadahiro Manabe | 靴中敷接着用特殊鼻緒 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186310A (ja) | 1997-07-15 |
| KR970054294A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8354699B2 (en) | Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors | |
| KR0168902B1 (ko) | 고체 촬상장치 | |
| US7148528B2 (en) | Pinned photodiode structure and method of formation | |
| EP1661184B1 (en) | Supression of dark current in a photosensor for imaging | |
| US7696597B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
| US6967316B2 (en) | Method for fabricating image sensor including isolation layer having trench structure | |
| US20040251481A1 (en) | Isolation region implant permitting improved photodiode structure | |
| JPH1070263A (ja) | 固体撮像素子 | |
| JP2003188367A (ja) | 固体撮像装置 | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2797993B2 (ja) | 固体撮像装置およびその製造方法 | |
| US8044444B2 (en) | CMOS image sensor and fabricating method thereof | |
| JP2008153566A (ja) | 固体撮像装置及びその製造方法 | |
| JP2005019781A (ja) | 固体撮像装置およびその製造方法 | |
| JP2000012823A (ja) | 固体撮像装置およびその製造方法 | |
| JP3695748B2 (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
| JP4359739B2 (ja) | 光電変換素子および固体撮像素子 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP4247235B2 (ja) | 固体撮像装置およびその駆動方法 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
| JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH08330561A (ja) | 固体撮像装置 | |
| JPH06310702A (ja) | 固体撮像装置およびその製造方法 | |
| JPH03285355A (ja) | 固体撮像素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |