JP3320589B2 - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法Info
- Publication number
- JP3320589B2 JP3320589B2 JP13031795A JP13031795A JP3320589B2 JP 3320589 B2 JP3320589 B2 JP 3320589B2 JP 13031795 A JP13031795 A JP 13031795A JP 13031795 A JP13031795 A JP 13031795A JP 3320589 B2 JP3320589 B2 JP 3320589B2
- Authority
- JP
- Japan
- Prior art keywords
- vertical transfer
- photodiode
- region
- vertical
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000012535 impurity Substances 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000926 separation method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 93
- 125000004429 atom Chemical group 0.000 description 24
- 230000007423 decrease Effects 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- -1 that is Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は固体撮像素子およびその
製造方法に関し、特に画素部の微細化に際して転送電荷
量の低下をまねくことのない固体撮像素子およびその製
造方法に関するものである。
製造方法に関し、特に画素部の微細化に際して転送電荷
量の低下をまねくことのない固体撮像素子およびその製
造方法に関するものである。
【０００２】
【従来の技術】図１０は従来のビデオカメラ等に固体撮
像素子として使用されているＣＣＤ固体撮像素子の一画
素部におけるフォトダイオード部（光を光電変換により
電荷として蓄える部分）と垂直ＣＣＤ部の構成を示す断
面図である。図において、Ｎ（１００）シリコン基板１
に第１ｐ型ウエル２が形成され、第１ｐ型ウエル２内に
第２ｐ型ウエル３とフォトダイオードｎ層８が形成され
ている。前記第２ｐ型ウエル３内に垂直ＣＣＤｎ+ 層４
が形成され、前記フォトダイオードｎ層８内に埋め込み
フォトダイオードｐ+ 層９が形成されている。前記第１
ｐ型ウエル２（第２ｐ型ウエル３）内の前記垂直ＣＣＤ
ｎ+ 層４に隣接する一方の領域にはフォトダイオードｎ
層８から垂直ＣＣＤｎ+ 層４への電荷の読み出し制御を
担うｐ- 領域１６が形成され、他方の領域には前記垂直
ＣＣＤｎ+ 層４とこれに隣接するフォトダイオードｎ層
８との電気的分離を担うｐ+ 領域１５が形成されてい
る。そして、ｎ型シリコン基板１表面にゲート絶縁膜６
が形成され、ゲート絶縁膜６の垂直ＣＣＤ部（第２ｐ型
ウエル３，垂直ＣＣＤｎ+ 層４）を覆っている部分の表
面にポリシリコン電極７が形成されている。ここで、埋
め込みフォトダイオードｐ+ 層９は暗電流対策のために
形成されたものであり、ポリシリコン電極７は垂直ＣＣ
Ｄ部におけるフォトダイオード部からの電荷の読み出し
と，読み出された電荷の転送の両方を制御する電極、即
ち、読み出し兼転送電極として機能する。また、垂直Ｃ
ＣＤｎ+ 層４は高い転送効率が得られるように、通常、
砒素とリンの２重注入によって形成されている。なお、
この図１０はポリシリコン電極７まで形成した状態を示
しており、通常、ポリシリコン電極を形成した後、図示
しない層間絶縁膜と遮光膜が形成される。
像素子として使用されているＣＣＤ固体撮像素子の一画
素部におけるフォトダイオード部（光を光電変換により
電荷として蓄える部分）と垂直ＣＣＤ部の構成を示す断
面図である。図において、Ｎ（１００）シリコン基板１
に第１ｐ型ウエル２が形成され、第１ｐ型ウエル２内に
第２ｐ型ウエル３とフォトダイオードｎ層８が形成され
ている。前記第２ｐ型ウエル３内に垂直ＣＣＤｎ+ 層４
が形成され、前記フォトダイオードｎ層８内に埋め込み
フォトダイオードｐ+ 層９が形成されている。前記第１
ｐ型ウエル２（第２ｐ型ウエル３）内の前記垂直ＣＣＤ
ｎ+ 層４に隣接する一方の領域にはフォトダイオードｎ
層８から垂直ＣＣＤｎ+ 層４への電荷の読み出し制御を
担うｐ- 領域１６が形成され、他方の領域には前記垂直
ＣＣＤｎ+ 層４とこれに隣接するフォトダイオードｎ層
８との電気的分離を担うｐ+ 領域１５が形成されてい
る。そして、ｎ型シリコン基板１表面にゲート絶縁膜６
が形成され、ゲート絶縁膜６の垂直ＣＣＤ部（第２ｐ型
ウエル３，垂直ＣＣＤｎ+ 層４）を覆っている部分の表
面にポリシリコン電極７が形成されている。ここで、埋
め込みフォトダイオードｐ+ 層９は暗電流対策のために
形成されたものであり、ポリシリコン電極７は垂直ＣＣ
Ｄ部におけるフォトダイオード部からの電荷の読み出し
と，読み出された電荷の転送の両方を制御する電極、即
ち、読み出し兼転送電極として機能する。また、垂直Ｃ
ＣＤｎ+ 層４は高い転送効率が得られるように、通常、
砒素とリンの２重注入によって形成されている。なお、
この図１０はポリシリコン電極７まで形成した状態を示
しており、通常、ポリシリコン電極を形成した後、図示
しない層間絶縁膜と遮光膜が形成される。
【０００３】
【発明が解決しようとする課題】図１１は上記図１０に
示した従来の固体撮像素子の画素部における垂直ＣＣＤ
ｎ+ 層（垂直ＣＣＤｎ+ 領域とも呼ぶ。）４とその周辺
領域における不純物の拡散状態を示した概念図である。
この図に示すように、上記図１１に示した従来の固体撮
像素子において、ｐ- 領域１６及びｐ+ 領域１５を垂直
ＣＣＤｎ+ 領域４に隣接するよう形成する場合、ｐ- 領
域１６及びｐ+ 領域１５から垂直ＣＣＤｎ + 領域４にｐ
型不純物が拡散し、垂直ＣＣＤｎ+ 領域４からｐ- 領域
１６及びｐ + 領域１５にｎ型不純物が拡散する。従っ
て、実際には、図中のＡ−Ｂ線に対応して、Ａ側から真
のｐ+ 領域１５，ｐ+ 領域１５と垂直ＣＣＤｎ+ 領域４
が重なった不純物拡散領域４ａ，真の垂直ＣＣＤｎ+ 領
域４，垂直ＣＣＤｎ+ 領域４とｐ- 領域１６が重なった
不純物拡散領域４ｂ，真のｐ- 領域１６が形成されたも
のとなる。このため、画素部を微細化するために垂直Ｃ
ＣＤｎ+ 領域４の面積を縮小していくと、上記のｐ- 領
域１６およびｐ+ 領域１５と垂直ＣＣＤｎ+ 領域４間の
不純物の相互の拡散、すなわち、不純物拡散領域４ａ及
び不純物拡散領域４ｂが、垂直ＣＣＤ部（垂直ＣＣＤｎ
+ 領域４）の中央部の電位ポテンシャルに影響を与え、
空乏化電圧の低下と有効チャネル体積の減少を生じ、そ
の結果、垂直ＣＣＤ部の飽和電荷容量が低下して、垂直
ＣＣＤ部における転送電荷量が減少してしまうという問
題点があった。
示した従来の固体撮像素子の画素部における垂直ＣＣＤ
ｎ+ 層（垂直ＣＣＤｎ+ 領域とも呼ぶ。）４とその周辺
領域における不純物の拡散状態を示した概念図である。
この図に示すように、上記図１１に示した従来の固体撮
像素子において、ｐ- 領域１６及びｐ+ 領域１５を垂直
ＣＣＤｎ+ 領域４に隣接するよう形成する場合、ｐ- 領
域１６及びｐ+ 領域１５から垂直ＣＣＤｎ + 領域４にｐ
型不純物が拡散し、垂直ＣＣＤｎ+ 領域４からｐ- 領域
１６及びｐ + 領域１５にｎ型不純物が拡散する。従っ
て、実際には、図中のＡ−Ｂ線に対応して、Ａ側から真
のｐ+ 領域１５，ｐ+ 領域１５と垂直ＣＣＤｎ+ 領域４
が重なった不純物拡散領域４ａ，真の垂直ＣＣＤｎ+ 領
域４，垂直ＣＣＤｎ+ 領域４とｐ- 領域１６が重なった
不純物拡散領域４ｂ，真のｐ- 領域１６が形成されたも
のとなる。このため、画素部を微細化するために垂直Ｃ
ＣＤｎ+ 領域４の面積を縮小していくと、上記のｐ- 領
域１６およびｐ+ 領域１５と垂直ＣＣＤｎ+ 領域４間の
不純物の相互の拡散、すなわち、不純物拡散領域４ａ及
び不純物拡散領域４ｂが、垂直ＣＣＤ部（垂直ＣＣＤｎ
+ 領域４）の中央部の電位ポテンシャルに影響を与え、
空乏化電圧の低下と有効チャネル体積の減少を生じ、そ
の結果、垂直ＣＣＤ部の飽和電荷容量が低下して、垂直
ＣＣＤ部における転送電荷量が減少してしまうという問
題点があった。
【０００４】本発明は上記のような問題点を解消するた
めになされたものであり、画素部を微細化しても、垂直
ＣＣＤ部における転送電荷量の低下を招くことのない素
子構造を備えた固体撮像素子およびその製造方法を提供
することを目的とする。
めになされたものであり、画素部を微細化しても、垂直
ＣＣＤ部における転送電荷量の低下を招くことのない素
子構造を備えた固体撮像素子およびその製造方法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明にかかる固体撮像
素子は、半導体基板に、暗電流防止層を有するフォトダ
イオード部と、当該フォトダイオード部に蓄積された電
荷を読み出し、転送する垂直転送部と、前記フォトダイ
オード部と前記垂直転送部との間で前記電荷の読み出し
の制御を行う読み出し制御部とを有する画素部が行列状
に配置して形成され、隣接する２つの前記画素部間にお
ける前記フォトダイオード部と前記垂直転送部との分離
を行う分離部が形成された固体撮像素子において、前記
基板表面部における前記垂直転送部の形成領域と前記垂
直転送部の周辺領域とに、前記垂直転送部を構成する不
純物原子とは反対導電型の不純物原子がドープされた不
純物層が、前記暗電流防止層よりも前記基板深くまで形
成され、当該不純物層の前記垂直転送部の一方の側に隣
接する部分を前記分離部にし、他方の側に隣接する部分
を前記読み出し制御部にしたことを特徴とする。
素子は、半導体基板に、暗電流防止層を有するフォトダ
イオード部と、当該フォトダイオード部に蓄積された電
荷を読み出し、転送する垂直転送部と、前記フォトダイ
オード部と前記垂直転送部との間で前記電荷の読み出し
の制御を行う読み出し制御部とを有する画素部が行列状
に配置して形成され、隣接する２つの前記画素部間にお
ける前記フォトダイオード部と前記垂直転送部との分離
を行う分離部が形成された固体撮像素子において、前記
基板表面部における前記垂直転送部の形成領域と前記垂
直転送部の周辺領域とに、前記垂直転送部を構成する不
純物原子とは反対導電型の不純物原子がドープされた不
純物層が、前記暗電流防止層よりも前記基板深くまで形
成され、当該不純物層の前記垂直転送部の一方の側に隣
接する部分を前記分離部にし、他方の側に隣接する部分
を前記読み出し制御部にしたことを特徴とする。
【０００６】次に、本発明にかかる固体撮像素子の製造
方法は、半導体基板に、各々がフォトダイオード部，当
該フォトダイオード部に蓄積された電荷を読み出し、転
送するための垂直転送部，及び前記フォトダイオード部
と前記垂直転送部との間で前記電荷の読み出しの制御を
行う読み出し制御部を有する複数の画素部がアレイ状に
配置して形成され、かつ、前記複数の画素部の隣接する
２つの画素部間における前記フォトダイオード部と前記
垂直転送部の分離を行う分離部が形成された固体撮像素
子を製造する方法において、前記垂直転送部を前記基板
の所定領域に形成した後、前記垂直転送部を構成する不
純物原子とは反対導電型の不純物原子を、前記基板の表
面部における前記垂直転送部の形成領域と前記垂直転送
部の周辺領域とを含む基板領域にのみ選択的にイオン注
入して、前記垂直転送部の両側隣接部に前記分離部と前
記読み出し制御部を同時形成することを特徴とする。
方法は、半導体基板に、各々がフォトダイオード部，当
該フォトダイオード部に蓄積された電荷を読み出し、転
送するための垂直転送部，及び前記フォトダイオード部
と前記垂直転送部との間で前記電荷の読み出しの制御を
行う読み出し制御部を有する複数の画素部がアレイ状に
配置して形成され、かつ、前記複数の画素部の隣接する
２つの画素部間における前記フォトダイオード部と前記
垂直転送部の分離を行う分離部が形成された固体撮像素
子を製造する方法において、前記垂直転送部を前記基板
の所定領域に形成した後、前記垂直転送部を構成する不
純物原子とは反対導電型の不純物原子を、前記基板の表
面部における前記垂直転送部の形成領域と前記垂直転送
部の周辺領域とを含む基板領域にのみ選択的にイオン注
入して、前記垂直転送部の両側隣接部に前記分離部と前
記読み出し制御部を同時形成することを特徴とする。
【０００７】
【０００８】上記製造方法においては、前記基板の第１
領域に砒素を注入し、前記第１領域内の当該第１領域よ
りも狭い幅の第２領域にリンを注入し、この後、前記基
板のアニールを行うことにより、前記垂直転送部を前記
基板の所定領域に形成するのが好ましい。
領域に砒素を注入し、前記第１領域内の当該第１領域よ
りも狭い幅の第２領域にリンを注入し、この後、前記基
板のアニールを行うことにより、前記垂直転送部を前記
基板の所定領域に形成するのが好ましい。
【０００９】
【００１０】
【作用】前記した本発明の固体撮像素子の構成によれ
ば、電荷の読み出しの制御を行う読み出し制御部及び垂
直転送部とフォトダイオード部との分離を行う分離部か
らの垂直転送部における不純物（原子）の拡散状態に与
える影響が小さくなり、画素部（垂直転送部）を微細化
しても、垂直転送部のエッジ領域における不純物（原
子）濃度の急峻な変化が保たれることとなり、その結
果、ナローチャンネル効果により空乏化電圧が低下した
り，有効チャンネル体積が減少してしまうことを防止で
き、垂直転送部における飽和電荷容量の低下を防止する
ことができる。
ば、電荷の読み出しの制御を行う読み出し制御部及び垂
直転送部とフォトダイオード部との分離を行う分離部か
らの垂直転送部における不純物（原子）の拡散状態に与
える影響が小さくなり、画素部（垂直転送部）を微細化
しても、垂直転送部のエッジ領域における不純物（原
子）濃度の急峻な変化が保たれることとなり、その結
果、ナローチャンネル効果により空乏化電圧が低下した
り，有効チャンネル体積が減少してしまうことを防止で
き、垂直転送部における飽和電荷容量の低下を防止する
ことができる。
【００１１】次に、前記した本発明の固体撮像素子の製
造方法の構成によれば、半導体基板に、各々がフォトダ
イオード部，当該フォトダイオード部に蓄積された電荷
を読み出し、転送するための垂直転送部，及び前記フォ
トダイオード部と垂直転送部との間で前記電荷の読み出
しの制御を行う読み出し制御部を有する複数の画素部が
アレイ状に配置して形成され、かつ、前記複数の画素部
の隣接する２つの画素部間における前記フォトダイオー
ド部と前記垂直転送部の分離を行う分離部が形成された
固体撮像素子を製造する方法において、前記垂直転送部
を前記半導体基板の所定領域に形成した後、前記垂直転
送部を構成する不純物原子とは反対導電型の不純物原子
を、前記半導体基板の表面層における前記垂直転送部の
形成領域とこれの周辺領域を含む基板領域にのみ選択的
にイオン注入して、前記垂直転送部の両側隣接部に前記
分離部と前記読み出し制御部を同時形成することによ
り、前記の垂直転送部における飽和電荷容量の低下を生
じることなく，画素部（垂直転送部）の微細化が図られ
た固体撮像素子を、従来よりも少ないマスク及び工程数
で製造することができる。
造方法の構成によれば、半導体基板に、各々がフォトダ
イオード部，当該フォトダイオード部に蓄積された電荷
を読み出し、転送するための垂直転送部，及び前記フォ
トダイオード部と垂直転送部との間で前記電荷の読み出
しの制御を行う読み出し制御部を有する複数の画素部が
アレイ状に配置して形成され、かつ、前記複数の画素部
の隣接する２つの画素部間における前記フォトダイオー
ド部と前記垂直転送部の分離を行う分離部が形成された
固体撮像素子を製造する方法において、前記垂直転送部
を前記半導体基板の所定領域に形成した後、前記垂直転
送部を構成する不純物原子とは反対導電型の不純物原子
を、前記半導体基板の表面層における前記垂直転送部の
形成領域とこれの周辺領域を含む基板領域にのみ選択的
にイオン注入して、前記垂直転送部の両側隣接部に前記
分離部と前記読み出し制御部を同時形成することによ
り、前記の垂直転送部における飽和電荷容量の低下を生
じることなく，画素部（垂直転送部）の微細化が図られ
た固体撮像素子を、従来よりも少ないマスク及び工程数
で製造することができる。
【００１２】
【００１３】また、前記製造方法の好ましい例によれ
ば、前記垂直転送部のエッジ領域における不純物（原
子）濃度の変化がより一層急峻な変化となり、画素部
（垂直転送部）の微細化による垂直転送部の飽和電荷容
量の低下がより確実に防止される。
ば、前記垂直転送部のエッジ領域における不純物（原
子）濃度の変化がより一層急峻な変化となり、画素部
（垂直転送部）の微細化による垂直転送部の飽和電荷容
量の低下がより確実に防止される。
【００１４】
【００１５】
【実施例】以下、本発明の実施例を図について説明す
る。 （実施例１）図１は本発明の実施例１によるＣＣＤ固体
撮像素子の一画素部におけるフォトダイオード部と垂直
ＣＣＤ部の構成を示す断面図であり、図において、図９
と同一符号は同一または相当する部分を示し、５は垂直
ＣＣＤｎ+ 部４とフォトダイオードｎ層８間の電気的分
離と、フォトダイオードｎ層８から垂直ＣＣＤｎ+ 部４
への電荷の読み出し制御とを担うｐ- 層で、これはＮ
（１００）シリコン基板１の上層部分に第２ｐ型ウエル
３及び垂直ＣＣＤｎ+ 層４の一部を含むように形成され
ている。５ａは前記ｐ- 層５のうちの垂直ＣＣＤｎ+ 部
４とフォトダイオードｎ層８間の電気的分離を行う部分
（分離部）、５ｂは前記ｐ- 層５のうちのフォトダイオ
ードｎ層８から垂直ＣＣＤｎ+ 部４への電荷の読み出し
制御を行う部分（読み出し制御部）である。なお、ここ
では、前記のように、ｐ- 層５が、第２ｐ型ウエル３の
一部を含むように形成されているが、このｐ- 層５は前
記第２ｐ型ウエル３の一部を含まないように形成されて
いてもよい。図２は上記図１に示した本実施例のＣＣＤ
固体撮像素子の製造工程を示す工程別断面図であり、図
において、図１と同一符号は同一または相当する部分を
示している。以下この図２に基づいて製造工程を説明す
る。
る。 （実施例１）図１は本発明の実施例１によるＣＣＤ固体
撮像素子の一画素部におけるフォトダイオード部と垂直
ＣＣＤ部の構成を示す断面図であり、図において、図９
と同一符号は同一または相当する部分を示し、５は垂直
ＣＣＤｎ+ 部４とフォトダイオードｎ層８間の電気的分
離と、フォトダイオードｎ層８から垂直ＣＣＤｎ+ 部４
への電荷の読み出し制御とを担うｐ- 層で、これはＮ
（１００）シリコン基板１の上層部分に第２ｐ型ウエル
３及び垂直ＣＣＤｎ+ 層４の一部を含むように形成され
ている。５ａは前記ｐ- 層５のうちの垂直ＣＣＤｎ+ 部
４とフォトダイオードｎ層８間の電気的分離を行う部分
（分離部）、５ｂは前記ｐ- 層５のうちのフォトダイオ
ードｎ層８から垂直ＣＣＤｎ+ 部４への電荷の読み出し
制御を行う部分（読み出し制御部）である。なお、ここ
では、前記のように、ｐ- 層５が、第２ｐ型ウエル３の
一部を含むように形成されているが、このｐ- 層５は前
記第２ｐ型ウエル３の一部を含まないように形成されて
いてもよい。図２は上記図１に示した本実施例のＣＣＤ
固体撮像素子の製造工程を示す工程別断面図であり、図
において、図１と同一符号は同一または相当する部分を
示している。以下この図２に基づいて製造工程を説明す
る。
【００１６】先ず、図２（ａ）に示すように、Ｎ（１０
０）シリコン基板１に第１ｐ型ウエル（キャリア濃度：
１０14〜１０15cm-3）２と第２ｐ型ウエル（キャリア濃
度：１０15〜１０16cm-3）３を形成した後、前記第２ｐ
型ウエル３内に垂直ＣＣＤｎ + 領域（キャリア濃度：１
０16〜１０17cm-3）４を形成する。次に図２（ｂ）に示
すように、基板１の表面にレジストパターン１０を形成
した後、このレジストパターン１０をマスクにして基板
１のフォトダイオードを形成すべき領域以外の，前記垂
直ＣＣＤｎ+ 部４および第２ｐ型ウエル３の上層部を含
む領域に、ボロンをドーズ量５×１０11ｍ-2程度で注入
し、ｐ- 層（キャリア濃度：１０16cm-3程度）５形成す
る。次に、図２（ｃ）に示すように、例えばＳｉＯ2 か
らなるゲート絶縁膜６を形成した後、このゲート絶縁膜
６上にポリシリコンを堆積し、ドライエッチング法を用
いて読み出し兼転送電極であるポリシリコン電極７を形
成する。次に、図２（ｄ）に示すように、前記ポリシリ
コン電極７をマスクにして埋め込みフォトダイオードｎ
層（キャリア濃度：５×１０15〜５×１０16cm-3）８お
よび埋め込みフォトダイオードｐ+ 層（キャリア濃度：
１０17〜１０20cm-3）９をイオン注入によりセルフアラ
インで形成した後、図示しない層間絶縁膜および遮光膜
を必要に応じて形成し、ＣＣＤ固体撮像素子を完成す
る。ここで、ｐ - 層５を１度のイオン注入工程で形成す
るため、従来素子の分離用ｐ+ 層１５と同等のキャリア
濃度の分離領域を形成することはできないが、ポリシリ
コン電極７と分離領域とのオーバーラップ寸法を小さく
したり、また、フォトダイオードｎ層８と垂直ＣＣＤｎ
+ 層４間の距離を大きくすることにより、垂直ＣＣＤｎ
+層４とフォトダイオードｎ層８間の電気的分離を行う
ことができる。なお、前記各層のキャリア濃度は素子完
成時、すなわち、不純物原子のドーピング後、基板アニ
ールにより拡散した状態での濃度である。
０）シリコン基板１に第１ｐ型ウエル（キャリア濃度：
１０14〜１０15cm-3）２と第２ｐ型ウエル（キャリア濃
度：１０15〜１０16cm-3）３を形成した後、前記第２ｐ
型ウエル３内に垂直ＣＣＤｎ + 領域（キャリア濃度：１
０16〜１０17cm-3）４を形成する。次に図２（ｂ）に示
すように、基板１の表面にレジストパターン１０を形成
した後、このレジストパターン１０をマスクにして基板
１のフォトダイオードを形成すべき領域以外の，前記垂
直ＣＣＤｎ+ 部４および第２ｐ型ウエル３の上層部を含
む領域に、ボロンをドーズ量５×１０11ｍ-2程度で注入
し、ｐ- 層（キャリア濃度：１０16cm-3程度）５形成す
る。次に、図２（ｃ）に示すように、例えばＳｉＯ2 か
らなるゲート絶縁膜６を形成した後、このゲート絶縁膜
６上にポリシリコンを堆積し、ドライエッチング法を用
いて読み出し兼転送電極であるポリシリコン電極７を形
成する。次に、図２（ｄ）に示すように、前記ポリシリ
コン電極７をマスクにして埋め込みフォトダイオードｎ
層（キャリア濃度：５×１０15〜５×１０16cm-3）８お
よび埋め込みフォトダイオードｐ+ 層（キャリア濃度：
１０17〜１０20cm-3）９をイオン注入によりセルフアラ
インで形成した後、図示しない層間絶縁膜および遮光膜
を必要に応じて形成し、ＣＣＤ固体撮像素子を完成す
る。ここで、ｐ - 層５を１度のイオン注入工程で形成す
るため、従来素子の分離用ｐ+ 層１５と同等のキャリア
濃度の分離領域を形成することはできないが、ポリシリ
コン電極７と分離領域とのオーバーラップ寸法を小さく
したり、また、フォトダイオードｎ層８と垂直ＣＣＤｎ
+ 層４間の距離を大きくすることにより、垂直ＣＣＤｎ
+層４とフォトダイオードｎ層８間の電気的分離を行う
ことができる。なお、前記各層のキャリア濃度は素子完
成時、すなわち、不純物原子のドーピング後、基板アニ
ールにより拡散した状態での濃度である。
【００１７】次に、本実施例のＣＣＤ固体撮像素子の素
子構造により、画素部を微細化した際の垂直ＣＣＤ部に
おける転送電荷量の低下を抑制することができる理由に
ついて説明する。図７は上記図１に示した本実施例のＣ
ＣＤ固体撮像素子の画素部における垂直ＣＣＤｎ+ 領域
４とその周辺領域における不純物の拡散状態を示した概
念図である。また、図９は前記図１０に示した従来のＣ
ＣＤ固体撮像素子の図１１中のＡ−Ｂ線で特定した領域
の不純物濃度分布，本実施例のＣＣＤ固体撮像素子の図
７中のＡ′−Ｂ′線で特定した領域の不純物濃度分布及
び後述の図５に示す実施例３のＣＣＤ固体撮像素子の図
８中のＡ″−Ｂ″線で特定した領域の不純物濃度分布を
示した図である。
子構造により、画素部を微細化した際の垂直ＣＣＤ部に
おける転送電荷量の低下を抑制することができる理由に
ついて説明する。図７は上記図１に示した本実施例のＣ
ＣＤ固体撮像素子の画素部における垂直ＣＣＤｎ+ 領域
４とその周辺領域における不純物の拡散状態を示した概
念図である。また、図９は前記図１０に示した従来のＣ
ＣＤ固体撮像素子の図１１中のＡ−Ｂ線で特定した領域
の不純物濃度分布，本実施例のＣＣＤ固体撮像素子の図
７中のＡ′−Ｂ′線で特定した領域の不純物濃度分布及
び後述の図５に示す実施例３のＣＣＤ固体撮像素子の図
８中のＡ″−Ｂ″線で特定した領域の不純物濃度分布を
示した図である。
【００１８】図９から分かるように、従来の素子（図中
実線）では垂直ＣＣＤ部（垂直ＣＣＤｎ+ 領域４）のエ
ッジ領域周辺における不純物濃度の変化が非常に緩やか
であり、また、分離領域（ｐ+ 層１５）と読み出し領域
（ｐ- 領域１６）の不純物濃度に差があるため、図１１
中のＡ点およびＢ点付近の不純物濃度変化の傾きに差が
生じている。これに対し、本実施例の素子（図中点線）
では垂直ＣＣＤ部（垂直ＣＣＤｎ+ 領域４）のエッジ領
域周辺における不純物濃度の変化が急峻である。通常、
不純物濃度の変化と電位ポテンシャルの変化は対応関係
にある。従って、従来の素子では垂直ＣＣＤ部のエッジ
領域における電位ポテンシャルの変化も緩やかで、これ
が画素部の微細化により垂直ＣＣＤ部（垂直ＣＣＤｎ+
領域４）を微細に形成した場合に、垂直ＣＣＤ部中央の
電位ポテンシャルに影響を与え、ナローチャンネル効果
により、垂直ＣＣＤ部の空乏化電圧の低下と有効チャネ
ル体積の減少をまねくことになっていたが、本実施例の
素子では、垂直ＣＣＤ部のエッジ領域周辺における不純
物濃度の変化が急峻であり、垂直ＣＣＤ部のエッジ領域
周辺における電位ポテンシャルの変化も急峻になるの
で、画素部の微細化により垂直ＣＣＤ部（垂直ＣＣＤｎ
+ 領域４）を微細に形成した場合に、垂直ＣＣＤ部中央
の電位ポテンシャルは影響を受けることなく、すなわ
ち、ナローチャンネル効果の影響が従来よりも緩やかに
なり、垂直ＣＣＤ部の空乏化電圧の低下と有効チャネル
体積の減少を従来構造よりも軽減することができる。こ
のため、本実施例の素子では、画素部の微細化による垂
直ＣＣＤ部（垂直ＣＣＤｎ+ 領域４）の転送電荷量の低
下を防止することができる。 （実施例２）図３は本発明の実施例２によるＣＣＤ固体
撮像素子の構成を示す断面図であり、図において、図１
と同一符号は同一または相当する部分を示し、５′は垂
直ＣＣＤｎ+ 部４とフォトダイオードｎ層８間の電気的
分離と、フォトダイオードｎ層８から垂直ＣＣＤｎ+ 部
４への電荷の読み出し制御とを担うｐ- 層である。本発
明の固体撮像素子は、ｐ- 層５′をウエハ（Ｎ（１０
０）シリコン基板１）の全面に対してボロンをイオン注
入することにより形成して構成されたものである。
実線）では垂直ＣＣＤ部（垂直ＣＣＤｎ+ 領域４）のエ
ッジ領域周辺における不純物濃度の変化が非常に緩やか
であり、また、分離領域（ｐ+ 層１５）と読み出し領域
（ｐ- 領域１６）の不純物濃度に差があるため、図１１
中のＡ点およびＢ点付近の不純物濃度変化の傾きに差が
生じている。これに対し、本実施例の素子（図中点線）
では垂直ＣＣＤ部（垂直ＣＣＤｎ+ 領域４）のエッジ領
域周辺における不純物濃度の変化が急峻である。通常、
不純物濃度の変化と電位ポテンシャルの変化は対応関係
にある。従って、従来の素子では垂直ＣＣＤ部のエッジ
領域における電位ポテンシャルの変化も緩やかで、これ
が画素部の微細化により垂直ＣＣＤ部（垂直ＣＣＤｎ+
領域４）を微細に形成した場合に、垂直ＣＣＤ部中央の
電位ポテンシャルに影響を与え、ナローチャンネル効果
により、垂直ＣＣＤ部の空乏化電圧の低下と有効チャネ
ル体積の減少をまねくことになっていたが、本実施例の
素子では、垂直ＣＣＤ部のエッジ領域周辺における不純
物濃度の変化が急峻であり、垂直ＣＣＤ部のエッジ領域
周辺における電位ポテンシャルの変化も急峻になるの
で、画素部の微細化により垂直ＣＣＤ部（垂直ＣＣＤｎ
+ 領域４）を微細に形成した場合に、垂直ＣＣＤ部中央
の電位ポテンシャルは影響を受けることなく、すなわ
ち、ナローチャンネル効果の影響が従来よりも緩やかに
なり、垂直ＣＣＤ部の空乏化電圧の低下と有効チャネル
体積の減少を従来構造よりも軽減することができる。こ
のため、本実施例の素子では、画素部の微細化による垂
直ＣＣＤ部（垂直ＣＣＤｎ+ 領域４）の転送電荷量の低
下を防止することができる。 （実施例２）図３は本発明の実施例２によるＣＣＤ固体
撮像素子の構成を示す断面図であり、図において、図１
と同一符号は同一または相当する部分を示し、５′は垂
直ＣＣＤｎ+ 部４とフォトダイオードｎ層８間の電気的
分離と、フォトダイオードｎ層８から垂直ＣＣＤｎ+ 部
４への電荷の読み出し制御とを担うｐ- 層である。本発
明の固体撮像素子は、ｐ- 層５′をウエハ（Ｎ（１０
０）シリコン基板１）の全面に対してボロンをイオン注
入することにより形成して構成されたものである。
【００１９】図４は上記図３に示した本実施例のＣＣＤ
固体撮像素子の製造工程を示す工程別断面図であり、図
において、図３と同一符号は同一または相当する部分を
示している。以下この図３に基づいて製造工程を説明す
る。
固体撮像素子の製造工程を示す工程別断面図であり、図
において、図３と同一符号は同一または相当する部分を
示している。以下この図３に基づいて製造工程を説明す
る。
【００２０】先ず、図４（ａ）に示すように、実施例１
と同様に、Ｎ（１００）シリコン基板１に第１ｐ型ウエ
ル２と第２ｐ型ウエル３を形成した後、前記第２ｐ型ウ
エル３内に垂直ＣＣＤｎ+ 部４を形成する。次に、図４
（ｂ）に示すように、Ｎ（１００）シリコン基板１の全
面にボロン原子をドーズ量５×１０11ｍ-2程度で注入し
て、ｐ-層５′を形成する。次に、図４（ｃ）に示すよ
うに、例えばＳｉＯ2からなるゲート絶縁膜６を形成し
た後、このゲート絶縁膜６上にポリシリコンを堆積し、
ドライエッチング法を用いて読み出し兼転送電極である
ポリシリコン電極７を形成する。次に、図４（ｄ）に示
すように、前記ポリシリコン電極７をマスクにして埋め
込みフォトダイオードｎ層８および埋め込みフォトダイ
オード ｐ+層９をイオン注入によりセルフアラインで形
成した後、図示しない層間絶縁膜および遮光膜を必要に
応じて形成して、ＣＣＤ固体撮像素子を完成する。な
お、以上の工程において、ｐ- 層５′を形成する際のイ
オン注入工程における加速エネルギーは、素子形成工程
終了時（図４（ｄ））にこのｐ- 層５′が埋め込みフォ
トダイオードｐ+ 層９中に取り込まれてしまうような加
速エネルギーに設定している。もしｐ- 層５′を形成す
る際のイオン注入工程における加速エネルギーが、埋め
込みフォトダイオードｐ+ 層９より深い位置まで当該ｐ
- 層５′が形成されてしまうようなものである場合は、
埋め込みフォトダイオードｎ層８を形成する際の不純物
原子のドーズ量を大きくして、フォトダイオード部にお
けるｐ- 層５′の影響を無くする。
と同様に、Ｎ（１００）シリコン基板１に第１ｐ型ウエ
ル２と第２ｐ型ウエル３を形成した後、前記第２ｐ型ウ
エル３内に垂直ＣＣＤｎ+ 部４を形成する。次に、図４
（ｂ）に示すように、Ｎ（１００）シリコン基板１の全
面にボロン原子をドーズ量５×１０11ｍ-2程度で注入し
て、ｐ-層５′を形成する。次に、図４（ｃ）に示すよ
うに、例えばＳｉＯ2からなるゲート絶縁膜６を形成し
た後、このゲート絶縁膜６上にポリシリコンを堆積し、
ドライエッチング法を用いて読み出し兼転送電極である
ポリシリコン電極７を形成する。次に、図４（ｄ）に示
すように、前記ポリシリコン電極７をマスクにして埋め
込みフォトダイオードｎ層８および埋め込みフォトダイ
オード ｐ+層９をイオン注入によりセルフアラインで形
成した後、図示しない層間絶縁膜および遮光膜を必要に
応じて形成して、ＣＣＤ固体撮像素子を完成する。な
お、以上の工程において、ｐ- 層５′を形成する際のイ
オン注入工程における加速エネルギーは、素子形成工程
終了時（図４（ｄ））にこのｐ- 層５′が埋め込みフォ
トダイオードｐ+ 層９中に取り込まれてしまうような加
速エネルギーに設定している。もしｐ- 層５′を形成す
る際のイオン注入工程における加速エネルギーが、埋め
込みフォトダイオードｐ+ 層９より深い位置まで当該ｐ
- 層５′が形成されてしまうようなものである場合は、
埋め込みフォトダイオードｎ層８を形成する際の不純物
原子のドーズ量を大きくして、フォトダイオード部にお
けるｐ- 層５′の影響を無くする。
【００２１】このように本実施例では、垂直ＣＣＤｎ+
部４とフォトダイオードｎ層８間の電気的分離と、フォ
トダイオードｎ層８から垂直ＣＣＤｎ+ 部４への電荷の
読み出し制御とを担うｐ- 層５′を選択的に形成せず、
Ｎ（１００）シリコン基板１の全面に対して形成するの
で、前記実施例１のようなレジストマスク（レジストパ
ターン１０）を形成する必要がなく、前記実施例１に比
して、製造工程を簡略化することができる。 （実施例３）図５は本発明の実施例３によるＣＣＤ固体
撮像素子の構成を示す断面図であり、図において、図３
と同一符号は同一または相当する部分を示し、１２は垂
直ＣＣＤ砒素注入層、１４は垂直ＣＣＤリン注入層であ
る。図６は上記図５に示した本実施例のＣＣＤ固体撮像
素子の製造工程を示す工程別断面図であり、図におい
て、図５と同一符号は同一または相当する部分を示し、
１１，１３はレジストパターンである。以下この図６に
基づいて製造工程を説明する。
部４とフォトダイオードｎ層８間の電気的分離と、フォ
トダイオードｎ層８から垂直ＣＣＤｎ+ 部４への電荷の
読み出し制御とを担うｐ- 層５′を選択的に形成せず、
Ｎ（１００）シリコン基板１の全面に対して形成するの
で、前記実施例１のようなレジストマスク（レジストパ
ターン１０）を形成する必要がなく、前記実施例１に比
して、製造工程を簡略化することができる。 （実施例３）図５は本発明の実施例３によるＣＣＤ固体
撮像素子の構成を示す断面図であり、図において、図３
と同一符号は同一または相当する部分を示し、１２は垂
直ＣＣＤ砒素注入層、１４は垂直ＣＣＤリン注入層であ
る。図６は上記図５に示した本実施例のＣＣＤ固体撮像
素子の製造工程を示す工程別断面図であり、図におい
て、図５と同一符号は同一または相当する部分を示し、
１１，１３はレジストパターンである。以下この図６に
基づいて製造工程を説明する。
【００２２】先ず、図６（ａ）に示すように、Ｎ（１０
０）シリコン基板１に第１ｐ型ウエル２と第２ｐ型ウエ
ル３を形成した後、基板１の表面にレジストパターン１
１を形成し、このレジストパターン１１をマスクにして
前記第２ｐ型ウエル３内に砒素原子をイオン注入し、垂
直ＣＣＤｎ+ 層４の一方の構成要素である垂直ＣＣＤ砒
素注入層１２を形成する。次にレジストパターン１１を
除去した後、図６（ｂ）に示すように、基板１の表面に
新たにレジストパターン１３を形成し、このレジストパ
ターン１３をマスクにして前記砒素注入層１２の内側に
リン原子をイオン注入し、垂直ＣＣＤｎ+ 層４の他方の
構成要素である垂直ＣＣＤリン注入層１４を形成する。
次に、図６（ｃ）に示すように、基板１の全面に対して
ボロンをドーズ量５×１０11ｍ-2程度で注入し、ｐ- 領
域５′を形成する。次に図６（ｄ）に示すように、例え
ばＳｉＯ2 からなるゲート絶縁膜６を形成した後、この
ゲート絶縁膜６上にポリシリコンを堆積し、ドライエッ
チング法を用いて読み出し兼転送電極であるポリシリコ
ン電極７を形成し、この後、ポリシリコン電極７をマス
クにして埋め込みフォトダイオードｎ層８および埋め込
みフォトダイオードｐ+ 層９をイオン注入によりセルフ
アラインで形成し、さらに、図示しない層間絶縁膜およ
び遮光膜を必要に応じて形成して、ＣＣＤ固体撮像素子
を完成する。なお、以上の工程で、垂直ＣＣＤリン注入
層１４は、注入当初、垂直ＣＣＤ砒素注入層１２の内側
に形成されるが、素子形成工程終了時（図６（ｃ））、
すなわち、基板アニール後にそのエッジが垂直ＣＣＤ砒
素注入層１２のエッジに重なるように、注入当初の注入
領域を設定している。また、前記実施例２と同様に、ｐ
- 層５′を形成する際のイオン注入工程における加速エ
ネルギーは、素子形成工程終了時（図４（ｄ））に、こ
のｐ- 層５′が埋め込みフォトダイオードｐ+ 層９中に
取り込まれてしまうような加速エネルギーに設定してい
る。もしｐ- 層５′を形成する際のイオン注入工程にお
ける加速エネルギーが、埋め込みフォトダイオードｐ+
層９より深い位置 までｐ- 層５′が形成されてしまう
ようなものである場合は、埋め込みフォトダイオードｎ
層８を形成する際の不純物原子のドーズ量を大きくし
て、フォトダイオード部におけるｐ- 層５′の影響を無
くしている。
０）シリコン基板１に第１ｐ型ウエル２と第２ｐ型ウエ
ル３を形成した後、基板１の表面にレジストパターン１
１を形成し、このレジストパターン１１をマスクにして
前記第２ｐ型ウエル３内に砒素原子をイオン注入し、垂
直ＣＣＤｎ+ 層４の一方の構成要素である垂直ＣＣＤ砒
素注入層１２を形成する。次にレジストパターン１１を
除去した後、図６（ｂ）に示すように、基板１の表面に
新たにレジストパターン１３を形成し、このレジストパ
ターン１３をマスクにして前記砒素注入層１２の内側に
リン原子をイオン注入し、垂直ＣＣＤｎ+ 層４の他方の
構成要素である垂直ＣＣＤリン注入層１４を形成する。
次に、図６（ｃ）に示すように、基板１の全面に対して
ボロンをドーズ量５×１０11ｍ-2程度で注入し、ｐ- 領
域５′を形成する。次に図６（ｄ）に示すように、例え
ばＳｉＯ2 からなるゲート絶縁膜６を形成した後、この
ゲート絶縁膜６上にポリシリコンを堆積し、ドライエッ
チング法を用いて読み出し兼転送電極であるポリシリコ
ン電極７を形成し、この後、ポリシリコン電極７をマス
クにして埋め込みフォトダイオードｎ層８および埋め込
みフォトダイオードｐ+ 層９をイオン注入によりセルフ
アラインで形成し、さらに、図示しない層間絶縁膜およ
び遮光膜を必要に応じて形成して、ＣＣＤ固体撮像素子
を完成する。なお、以上の工程で、垂直ＣＣＤリン注入
層１４は、注入当初、垂直ＣＣＤ砒素注入層１２の内側
に形成されるが、素子形成工程終了時（図６（ｃ））、
すなわち、基板アニール後にそのエッジが垂直ＣＣＤ砒
素注入層１２のエッジに重なるように、注入当初の注入
領域を設定している。また、前記実施例２と同様に、ｐ
- 層５′を形成する際のイオン注入工程における加速エ
ネルギーは、素子形成工程終了時（図４（ｄ））に、こ
のｐ- 層５′が埋め込みフォトダイオードｐ+ 層９中に
取り込まれてしまうような加速エネルギーに設定してい
る。もしｐ- 層５′を形成する際のイオン注入工程にお
ける加速エネルギーが、埋め込みフォトダイオードｐ+
層９より深い位置 までｐ- 層５′が形成されてしまう
ようなものである場合は、埋め込みフォトダイオードｎ
層８を形成する際の不純物原子のドーズ量を大きくし
て、フォトダイオード部におけるｐ- 層５′の影響を無
くしている。
【００２３】次に、本実施例のＣＣＤ固体撮像素子の素
子構造により、画素部を微細化した際の垂直ＣＣＤ部に
おける転送電荷量の低下を防止できる理由について説明
する。図８は本実施例のＣＣＤ固体撮像素子の画素部に
おける垂直ＣＣＤｎ+ 領域４（垂直ＣＣＤリン注入層１
４と垂直ＣＣＤ砒素注入層１２）とその周辺領域におけ
る不純物の拡散状態を示した概念図である。本実施例の
素子は、前記実施例１，２と同様の作用により、垂直Ｃ
ＣＤ部のエッジ領域における電位ポテンシャルの変化が
急峻になり、垂直ＣＣＤ部の空乏化電圧の低下と有効チ
ャネル体積の減少をまねくことはなく、転送電荷量の低
下を防止することができる。そして、本実施例の素子で
は、その熱拡散係数が砒素原子の熱拡散係数より大きい
リン原子の注入領域（垂直ＣＣＤリン注入層１４）を砒
素原子の注入領域（垂直ＣＣＤ砒素注入層１２）より狭
くし、基板アニール後に各々のエッジが同一位置に重な
るようにして、垂直ＣＣＤｎ+ 領域４を形成しているの
で、垂直ＣＣＤｎ+ 領域４のエッジの不純物濃度（キャ
リア濃度）を、単に砒素原子とリン原子を不純物原子と
して用いて垂直ＣＣＤｎ+ 領域４を形成している（すな
わち、砒素原子とリン原子の熱拡散係数の違いを考慮す
ることなく，同一基板領域に砒素原子とリン原子を注入
して垂直ＣＣＤｎ+ 領域４を形成している）前記実施例
１，２の素子の垂直ＣＣＤｎ+ 領域４のそれに比して、
高く保持することができる。従って、垂直ＣＣＤ部エッ
ジ領域周辺の不純物濃度の変化がより急峻となり、前記
実施例１，２の素子に比して、より高いレベルで垂直Ｃ
ＣＤ部の空乏化電圧の低下と有効チャネル体積の減少を
防止することができ、画素部（垂直転送部）の微細化に
よる垂直転送部の飽和電荷容量の低下がより確実に防止
される。
子構造により、画素部を微細化した際の垂直ＣＣＤ部に
おける転送電荷量の低下を防止できる理由について説明
する。図８は本実施例のＣＣＤ固体撮像素子の画素部に
おける垂直ＣＣＤｎ+ 領域４（垂直ＣＣＤリン注入層１
４と垂直ＣＣＤ砒素注入層１２）とその周辺領域におけ
る不純物の拡散状態を示した概念図である。本実施例の
素子は、前記実施例１，２と同様の作用により、垂直Ｃ
ＣＤ部のエッジ領域における電位ポテンシャルの変化が
急峻になり、垂直ＣＣＤ部の空乏化電圧の低下と有効チ
ャネル体積の減少をまねくことはなく、転送電荷量の低
下を防止することができる。そして、本実施例の素子で
は、その熱拡散係数が砒素原子の熱拡散係数より大きい
リン原子の注入領域（垂直ＣＣＤリン注入層１４）を砒
素原子の注入領域（垂直ＣＣＤ砒素注入層１２）より狭
くし、基板アニール後に各々のエッジが同一位置に重な
るようにして、垂直ＣＣＤｎ+ 領域４を形成しているの
で、垂直ＣＣＤｎ+ 領域４のエッジの不純物濃度（キャ
リア濃度）を、単に砒素原子とリン原子を不純物原子と
して用いて垂直ＣＣＤｎ+ 領域４を形成している（すな
わち、砒素原子とリン原子の熱拡散係数の違いを考慮す
ることなく，同一基板領域に砒素原子とリン原子を注入
して垂直ＣＣＤｎ+ 領域４を形成している）前記実施例
１，２の素子の垂直ＣＣＤｎ+ 領域４のそれに比して、
高く保持することができる。従って、垂直ＣＣＤ部エッ
ジ領域周辺の不純物濃度の変化がより急峻となり、前記
実施例１，２の素子に比して、より高いレベルで垂直Ｃ
ＣＤ部の空乏化電圧の低下と有効チャネル体積の減少を
防止することができ、画素部（垂直転送部）の微細化に
よる垂直転送部の飽和電荷容量の低下がより確実に防止
される。
【００２４】なお、前記実施例１〜３では、ｐ- 層５，
５′を形成する際のｐ型不純物原子としてボロンを用い
たが、本発明では、アルミニウムやガリウム等のボロン
以外の他のｐ型不純物原子を使用できることは言うまで
もない。
５′を形成する際のｐ型不純物原子としてボロンを用い
たが、本発明では、アルミニウムやガリウム等のボロン
以外の他のｐ型不純物原子を使用できることは言うまで
もない。
【００２５】また、前記実施例１〜３では、垂直ＣＣＤ
部を形成した後、ｐ- 層５，５′を形成したが、本発明
ではこれらを逆の順序で形成しても同様の効果を得るこ
とができる。
部を形成した後、ｐ- 層５，５′を形成したが、本発明
ではこれらを逆の順序で形成しても同様の効果を得るこ
とができる。
【００２６】また、前記実施例１〜３ではｎ型半導体基
板を用い、垂直ＣＣＤ領域がｎ+ 領域からなる固体撮像
素子について説明したが、本発明がｐ型半導体基板を用
いた前記実施例１〜３の固体撮像素子とは逆導電型の固
体撮像素子に適用できることは言うまでもない。
板を用い、垂直ＣＣＤ領域がｎ+ 領域からなる固体撮像
素子について説明したが、本発明がｐ型半導体基板を用
いた前記実施例１〜３の固体撮像素子とは逆導電型の固
体撮像素子に適用できることは言うまでもない。
【００２７】
【発明の効果】以上のように、本発明の固体撮像素子に
よれば、半導体基板に、各々がフォトダイオード部，当
該フォトダイオード部に蓄積された電荷を読み出し、転
送するための垂直転送部，及び前記フォトダイオード部
と垂直転送部との間で前記電荷の読み出しの制御を行う
読み出し制御部を有する複数の画素部がアレイ状に配置
して形成され、かつ、前記複数の画素部の隣接する２つ
の画素部間における前記フォトダイオード部と前記垂直
転送部の分離を行う分離部が形成された固体撮像素子に
おいて、前記基板表面層における前記垂直転送部の形成
領域とこれの周辺領域を含む基板領域に、前記垂直転送
部を構成する不純物原子とは反対導電型の不純物原子が
ドープされた低濃度不純物層が形成され、当該低濃度不
純物層の前記垂直転送部の一方の側に隣接する部分を前
記分離部にし、他方の側に隣接する部分を前記読み出し
制御部にしたので、電荷の読み出しの制御を行う読み出
し制御部及び垂直転送部とフォトダイオード部との分離
を行う分離部からの垂直転送部における不純物（原子）
の拡散状態に与える影響が小さくなり、画素部（垂直転
送部）を微細化しても、垂直転送部のエッジ領域におけ
る不純物（原子）濃度の急峻な変化が保たれ、ナローチ
ャンネル効果により空乏化電圧が低下したり，有効チャ
ンネル体積が減少してしまうことがなく、垂直転送部に
おける飽和電荷容量の低下を防止することができる。従
って、画素部を微細化しても、垂直ＣＣＤ部における転
送電荷量の低下を招くことのない固体撮像素子を得るこ
とができる。
よれば、半導体基板に、各々がフォトダイオード部，当
該フォトダイオード部に蓄積された電荷を読み出し、転
送するための垂直転送部，及び前記フォトダイオード部
と垂直転送部との間で前記電荷の読み出しの制御を行う
読み出し制御部を有する複数の画素部がアレイ状に配置
して形成され、かつ、前記複数の画素部の隣接する２つ
の画素部間における前記フォトダイオード部と前記垂直
転送部の分離を行う分離部が形成された固体撮像素子に
おいて、前記基板表面層における前記垂直転送部の形成
領域とこれの周辺領域を含む基板領域に、前記垂直転送
部を構成する不純物原子とは反対導電型の不純物原子が
ドープされた低濃度不純物層が形成され、当該低濃度不
純物層の前記垂直転送部の一方の側に隣接する部分を前
記分離部にし、他方の側に隣接する部分を前記読み出し
制御部にしたので、電荷の読み出しの制御を行う読み出
し制御部及び垂直転送部とフォトダイオード部との分離
を行う分離部からの垂直転送部における不純物（原子）
の拡散状態に与える影響が小さくなり、画素部（垂直転
送部）を微細化しても、垂直転送部のエッジ領域におけ
る不純物（原子）濃度の急峻な変化が保たれ、ナローチ
ャンネル効果により空乏化電圧が低下したり，有効チャ
ンネル体積が減少してしまうことがなく、垂直転送部に
おける飽和電荷容量の低下を防止することができる。従
って、画素部を微細化しても、垂直ＣＣＤ部における転
送電荷量の低下を招くことのない固体撮像素子を得るこ
とができる。
【００２８】次に、本発明の固体撮像素子の製造方法に
よれば、半導体基板に、各々がフォトダイオード部，当
該フォトダイオード部に蓄積された電荷を読み出し、転
送するための垂直転送部，及び前記フォトダイオード部
と垂直転送部との間で前記電荷の読み出しの制御を行う
読み出し制御部を有する複数の画素部がアレイ状に配置
して形成され、かつ、前記複数の画素部の隣接する２つ
の画素部間における前記フォトダイオード部と前記垂直
転送部の分離を行う分離部が形成された固体撮像素子を
製造する方法において、前記垂直転送部を前記半導体基
板の所定領域に形成した後、前記垂直転送部を構成する
不純物原子とは反対導電型の不純物原子を、前記半導体
基板の表面層における前記垂直転送部の形成領域とこれ
の周辺領域を含む基板領域にのみ選択的にイオン注入し
て、前記垂直転送部の両側隣接部に前記分離部と前記読
み出し制御部を同時形成するので、前記の垂直転送部に
おける飽和電荷容量の低下を生じることなく，画素部
（垂直転送部）の微細化が図られた固体撮像素子を、従
来よりも少ないマスク及び工程数で製造することができ
る。
よれば、半導体基板に、各々がフォトダイオード部，当
該フォトダイオード部に蓄積された電荷を読み出し、転
送するための垂直転送部，及び前記フォトダイオード部
と垂直転送部との間で前記電荷の読み出しの制御を行う
読み出し制御部を有する複数の画素部がアレイ状に配置
して形成され、かつ、前記複数の画素部の隣接する２つ
の画素部間における前記フォトダイオード部と前記垂直
転送部の分離を行う分離部が形成された固体撮像素子を
製造する方法において、前記垂直転送部を前記半導体基
板の所定領域に形成した後、前記垂直転送部を構成する
不純物原子とは反対導電型の不純物原子を、前記半導体
基板の表面層における前記垂直転送部の形成領域とこれ
の周辺領域を含む基板領域にのみ選択的にイオン注入し
て、前記垂直転送部の両側隣接部に前記分離部と前記読
み出し制御部を同時形成するので、前記の垂直転送部に
おける飽和電荷容量の低下を生じることなく，画素部
（垂直転送部）の微細化が図られた固体撮像素子を、従
来よりも少ないマスク及び工程数で製造することができ
る。
【００２９】更に、本発明の固体撮像素子の製造方法に
よれば、半導体基板に、各々がフォトダイオード部，当
該フォトダイオード部に蓄積された電荷を読み出し、転
送するための垂直転送部，及び前記フォトダイオード部
と垂直転送部との間で前記電荷の読み出しの制御を行う
読み出し制御部を有する複数の画素部がアレイ状に配置
して形成され、かつ、前記複数の画素部の隣接する２つ
の画素部間における前記フォトダイオード部と前記垂直
転送部の分離を行う分離部が形成された固体撮像素子を
製造する方法において、前記垂直転送部を前記半導体基
板の所定領域に形成した後、前記垂直転送部を構成する
不純物原子とは反対導電型の不純物原子を、前記半導体
基板の表面層全域にイオン注入して、前記垂直転送部の
両側隣接部に前記分離部と前記読み出し制御部を同時形
成するので、前記製造方法に比して更に製造工程数を削
減でき、製造効率をより一層向上することができる。
よれば、半導体基板に、各々がフォトダイオード部，当
該フォトダイオード部に蓄積された電荷を読み出し、転
送するための垂直転送部，及び前記フォトダイオード部
と垂直転送部との間で前記電荷の読み出しの制御を行う
読み出し制御部を有する複数の画素部がアレイ状に配置
して形成され、かつ、前記複数の画素部の隣接する２つ
の画素部間における前記フォトダイオード部と前記垂直
転送部の分離を行う分離部が形成された固体撮像素子を
製造する方法において、前記垂直転送部を前記半導体基
板の所定領域に形成した後、前記垂直転送部を構成する
不純物原子とは反対導電型の不純物原子を、前記半導体
基板の表面層全域にイオン注入して、前記垂直転送部の
両側隣接部に前記分離部と前記読み出し制御部を同時形
成するので、前記製造方法に比して更に製造工程数を削
減でき、製造効率をより一層向上することができる。
【図１】本発明の実施例１によるＣＣＤ固体撮像素子の
一画素部におけるフォトダイオード部と垂直ＣＣＤ部の
構成を示す断面図である。
一画素部におけるフォトダイオード部と垂直ＣＣＤ部の
構成を示す断面図である。
【図２】図１に示したＣＣＤ固体撮像素子の製造工程を
示す工程別断面図である。
示す工程別断面図である。
【図３】本発明の実施例２によるＣＣＤ固体撮像素子の
一画素部におけるフォトダイオード部と垂直ＣＣＤ部の
構成を示す断面図である。
一画素部におけるフォトダイオード部と垂直ＣＣＤ部の
構成を示す断面図である。
【図４】図３に示したＣＣＤ固体撮像素子の製造工程を
示す工程別断面図である。
示す工程別断面図である。
【図５】本発明の実施例３によるＣＣＤ固体撮像素子の
一画素部におけるフォトダイオード部と垂直ＣＣＤ部の
構成を示す断面図である。
一画素部におけるフォトダイオード部と垂直ＣＣＤ部の
構成を示す断面図である。
【図６】図５に示したＣＣＤ固体撮像素子の製造工程を
示す工程別断面図である。
示す工程別断面図である。
【図７】図１に示したＣＣＤ固体撮像素子の画素部にお
ける垂直ＣＣＤｎ+ 領域とその周辺領域における不純物
の拡散状態を示した概念図である。
ける垂直ＣＣＤｎ+ 領域とその周辺領域における不純物
の拡散状態を示した概念図である。
【図８】図５に示したＣＣＤ固体撮像素子の画素部にお
ける垂直ＣＣＤｎ+ 領域とその周辺領域における不純物
の拡散状態を示した概念図である。
ける垂直ＣＣＤｎ+ 領域とその周辺領域における不純物
の拡散状態を示した概念図である。
【図９】本発明の実施例１〜３によるＣＣＤ固体撮像素
子，および従来のＣＣＤ固体撮像素子における垂直ＣＣ
Ｄｎ+ 領域とその周辺領域における不純物濃度の分布を
示した図である。
子，および従来のＣＣＤ固体撮像素子における垂直ＣＣ
Ｄｎ+ 領域とその周辺領域における不純物濃度の分布を
示した図である。
【図１０】従来のＣＣＤ固体撮像素子の一画素部におけ
るフォトダイオード部と垂直ＣＣＤ部の構成を示す断面
図である。
るフォトダイオード部と垂直ＣＣＤ部の構成を示す断面
図である。
【図１１】図１０に示したＣＣＤ固体撮像素子の画素部
における垂直ＣＣＤｎ+ 領域とその周辺領域における不
純物の拡散状態を示した概念図である。
における垂直ＣＣＤｎ+ 領域とその周辺領域における不
純物の拡散状態を示した概念図である。
１ ｎ型シリコン基板（Ｎ（１００）シリコン基板） ２ 第１ｐ型ウエル ３ 第２ｐ型ウエル ４ 垂直ＣＣＤｎ+ 層 ５，５′ｐ- 層 ５ａ 分離部 ５ｂ 読み出し制御部 ６ ゲート絶縁膜 ７ ポリシリコン電極 ８ 埋め込みフォトダイオードｎ層 ９ 埋め込みフォトダイオードｐ+ 層 １０，１１，１３ レジストパターン １２ 垂直ＣＣＤ部砒素注入層 １４ 垂直ＣＣＤ部リン注入層 １５ 垂直ＣＣＤ部とこれに隣接するフォトダイオード
部との電気的分離を担うｐ+ 領域（層） １６ フォトダイオード部から垂直ＣＣＤ部への電荷の
読み出し制御を担うｐ- 領域（層）
部との電気的分離を担うｐ+ 領域（層） １６ フォトダイオード部から垂直ＣＣＤ部への電荷の
読み出し制御を担うｐ- 領域（層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 庭山 雅彦 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平４−152675（ＪＰ，Ａ) 特開 平６−53472（ＪＰ，Ａ) 特開 平６−314780（ＪＰ，Ａ) 特開 平５−291553（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/148
Claims (3)
- 【請求項１】 半導体基板に、暗電流防止層を有するフ
ォトダイオード部と、当該フォトダイオード部に蓄積さ
れた電荷を読み出し、転送する垂直転送部と、前記フォ
トダイオード部と前記垂直転送部との間で前記電荷の読
み出しの制御を行う読み出し制御部とを有する画素部が
行列状に配置して形成され、隣接する２つの前記画素部
間における前記フォトダイオード部と前記垂直転送部と
の分離を行う分離部が形成された固体撮像素子におい
て、 前記基板表面部における前記垂直転送部の形成領域と前
記垂直転送部の周辺領域とに、前記垂直転送部を構成す
る不純物原子とは反対導電型の不純物原子がドープされ
た不純物層が、前記暗電流防止層よりも前記基板深くま
で形成され、当該不純物層の前記垂直転送部の一方の側
に隣接する部分を前記分離部にし、他方の側に隣接する
部分を前記読み出し制御部にしたことを特徴とする固体
撮像素子。 - 【請求項２】 半導体基板に、各々がフォトダイオード
部，当該フォトダイオード部に蓄積された電荷を読み出
し、転送するための垂直転送部，及び前記フォトダイオ
ード部と前記垂直転送部との間で前記電荷の読み出しの
制御を行う読み出し制御部を有する複数の画素部がアレ
イ状に配置して形成され、かつ、前記複数の画素部の隣
接する２つの画素部間における前記フォトダイオード部
と前記垂直転送部の分離を行う分離部が形成された固体
撮像素子を製造する方法において、 前記垂直転送部を前記基板の所定領域に形成した後、前
記垂直転送部を構成する不純物原子とは反対導電型の不
純物原子を、前記基板の表面部における前記垂直転送部
の形成領域と前記垂直転送部の周辺領域とを含む基板領
域にのみ選択的にイオン注入して、前記垂直転送部の両
側隣接部に前記分離部と前記読み出し制御部を同時形成
することを特徴とする固体撮像素子の製造方法。 - 【請求項３】 前記基板の第１領域に砒素を注入し、前
記第１領域内の当該第１領域よりも狭い幅の第２領域に
リンを注入し、この後、前記基板のアニールを行うこと
により、前記垂直転送部を前記基板の所定領域に形成す
ることを特徴とする請求項２に記載の固体撮像装置の製
造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13031795A JP3320589B2 (ja) | 1995-05-29 | 1995-05-29 | 固体撮像素子及びその製造方法 |
| EP96108513A EP0746034A3 (en) | 1995-05-29 | 1996-05-29 | Solid-state image pick-up device and method for manufacturing the same |
| US08/654,962 US5786607A (en) | 1995-05-29 | 1996-05-29 | Solid-state image pick-up device and method for manufacturing the same |
| CN96110466A CN1132252C (zh) | 1995-05-29 | 1996-05-29 | 固体摄象器件及其制造方法 |
| KR1019960018478A KR100240188B1 (ko) | 1995-05-29 | 1996-05-29 | 고체촬상소자 및 그 제조방법 |
| US08/796,887 US6046069A (en) | 1995-05-29 | 1997-02-05 | Solid-state image pick-up device and method for manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13031795A JP3320589B2 (ja) | 1995-05-29 | 1995-05-29 | 固体撮像素子及びその製造方法 |
| US08/654,962 US5786607A (en) | 1995-05-29 | 1996-05-29 | Solid-state image pick-up device and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330562A JPH08330562A (ja) | 1996-12-13 |
| JP3320589B2 true JP3320589B2 (ja) | 2002-09-03 |
Family
ID=26465479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13031795A Expired - Fee Related JP3320589B2 (ja) | 1995-05-29 | 1995-05-29 | 固体撮像素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3320589B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8446508B2 (en) | 2005-07-27 | 2013-05-21 | Sony Corporation | Solid state imaging device with optimized locations of internal electrical components |
-
1995
- 1995-05-29 JP JP13031795A patent/JP3320589B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8446508B2 (en) | 2005-07-27 | 2013-05-21 | Sony Corporation | Solid state imaging device with optimized locations of internal electrical components |
| US8643757B2 (en) | 2005-07-27 | 2014-02-04 | Sony Corporation | Method of producing solid state imaging device with optimized locations of internal electrical components |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330562A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7141836B1 (en) | Pixel sensor having doped isolation structure sidewall | |
| JPH04355964A (ja) | 固体撮像装置及びその製造方法 | |
| US5238864A (en) | Method of making solid-state imaging device | |
| KR100595875B1 (ko) | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 | |
| EP0178664B1 (en) | Solid state image sensing device and method for making the same | |
| JP2575907B2 (ja) | 固体撮像装置とその製造方法 | |
| JP3322341B2 (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
| JP3008163B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR20010021375A (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
| CN100527429C (zh) | Cmos图像传感器及其制造方法 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| JPH08264747A (ja) | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| KR100873288B1 (ko) | 이미지센서 및 그 제조방법 | |
| JPH0438872A (ja) | 固体撮像素子 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| KR100813800B1 (ko) | 암전류 특성과 전하저장능력을 향상시킨 이미지센서 및 그제조방법 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100870823B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100240188B1 (ko) | 고체촬상소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |