JPH0438872A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0438872A JPH0438872A JP2146975A JP14697590A JPH0438872A JP H0438872 A JPH0438872 A JP H0438872A JP 2146975 A JP2146975 A JP 2146975A JP 14697590 A JP14697590 A JP 14697590A JP H0438872 A JPH0438872 A JP H0438872A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- region
- semiconductor layer
- negative charge
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- -1 aluminum ions Chemical class 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、固体撮像素子に係り、特にその光電変換部
の構造に関するものである。
の構造に関するものである。
第４図は、例えばＩｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｅｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ ’８４
の２８ページに記載された従来の固体撮像装置の画素領
域を示す断面図である。
ｅｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ ’８４
の２８ページに記載された従来の固体撮像装置の画素領
域を示す断面図である。
この図において、１はｐ型半導体基板、２は第１の領域
としてのｎ型半導体層、３は第２の領域としてのｎ型半
導体層、４はｐ型半導体層、５はシリコン酸化膜、７は
ゲート電極、１２はｐ型半導体層である。
としてのｎ型半導体層、３は第２の領域としてのｎ型半
導体層、４はｐ型半導体層、５はシリコン酸化膜、７は
ゲート電極、１２はｐ型半導体層である。
次に、動作について説明する。
ｎ型半導体層２に光が入射すると、その空乏層内で電子
正孔対が発生し、電子がｎ型半導体層２のポテンシャル
ウェルの中に！積されていく。ある蓄積時間後、ゲート
電極７に正の電圧を印加して、光で発生した電子をれ型
半導体層３のポテンシャルウェル内に転送する。このｎ
型半導体層３は読出し手段としてのＣＣＤの一部となっ
てお９、そのＣＣＤで光電子が外部へ読み出されろ。し
たがって、光が入射しない時は読み出される電荷はない
はずであるが、実際にはいくつかの電子が読み出される
。これを暗電流と呼ぶ。この暗電流発生の主因は、第５
図に示すような構造の固体撮像素子の場合、第６図のボ
テンレヤル分布図に示されるようなｎ型半導体層２と表
面のンリコン酸化験５との界面に存在する界面準位１４
が介在して熱的に発生する電子１３といわれている。そ
のため、第４図では充電変換素子としてのフォトダイオ
ードを構成するｎ型半導体層２の表面にｐ型半導体層１
２を形成して表面を正孔の蓄積状態として非空乏化して
いる。それにより、界面準位１４からたとえ電子１３が
発生しても、すぐ正孔と再結合してしまい、暗１４流を
減らすことができろ。
正孔対が発生し、電子がｎ型半導体層２のポテンシャル
ウェルの中に！積されていく。ある蓄積時間後、ゲート
電極７に正の電圧を印加して、光で発生した電子をれ型
半導体層３のポテンシャルウェル内に転送する。このｎ
型半導体層３は読出し手段としてのＣＣＤの一部となっ
てお９、そのＣＣＤで光電子が外部へ読み出されろ。し
たがって、光が入射しない時は読み出される電荷はない
はずであるが、実際にはいくつかの電子が読み出される
。これを暗電流と呼ぶ。この暗電流発生の主因は、第５
図に示すような構造の固体撮像素子の場合、第６図のボ
テンレヤル分布図に示されるようなｎ型半導体層２と表
面のンリコン酸化験５との界面に存在する界面準位１４
が介在して熱的に発生する電子１３といわれている。そ
のため、第４図では充電変換素子としてのフォトダイオ
ードを構成するｎ型半導体層２の表面にｐ型半導体層１
２を形成して表面を正孔の蓄積状態として非空乏化して
いる。それにより、界面準位１４からたとえ電子１３が
発生しても、すぐ正孔と再結合してしまい、暗１４流を
減らすことができろ。
従来の固体撮像素子は、υ上のように構成されているの
で、ｎ型半導体層２の中に十分藏いｐ型半導体層１２を
形成しなければならないが、それを形成するボロンは拡
散係数が非常に大きいため、ｎ型半導体層２が消えない
ようにｐ型半導体層１２を濃く浅く形成するのが困難で
あった。つまり、注入したボロンを広がらないように低
温でアニールするとボロンが活性化しなかったり、注入
時の欠陥が回復しないという問題があった。
で、ｎ型半導体層２の中に十分藏いｐ型半導体層１２を
形成しなければならないが、それを形成するボロンは拡
散係数が非常に大きいため、ｎ型半導体層２が消えない
ようにｐ型半導体層１２を濃く浅く形成するのが困難で
あった。つまり、注入したボロンを広がらないように低
温でアニールするとボロンが活性化しなかったり、注入
時の欠陥が回復しないという問題があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ｎ型半導体層の中にｐ型半導体層を形成し
なくても表面を非空乏化の状態にでき、暗電流の発生を
低減することができろ固体撮像素子を得る乙とを目的と
する。
れたもので、ｎ型半導体層の中にｐ型半導体層を形成し
なくても表面を非空乏化の状態にでき、暗電流の発生を
低減することができろ固体撮像素子を得る乙とを目的と
する。
この発明に係る固体撮像素子は、光電変換素子を構成す
る第１の領域上の絶縁膜中に負の電荷を埋め込んだもの
である。
る第１の領域上の絶縁膜中に負の電荷を埋め込んだもの
である。
この発明においては、第１の領域の表面ポテンシャルが
持ち上ることにより正孔が流れ込み、表面が正孔の蓄積
状態となる。
持ち上ることにより正孔が流れ込み、表面が正孔の蓄積
状態となる。
以下、この発明の一実施例を第１図（、）の断面図およ
び第１図（ｂ）のポテンシャル分布図を参照して説明す
る。第１図ｆａ）において、第４図と同一符号は同一の
ものを示し、６は前記シリコン酸化膜５中の負電荷が埋
め込まれた負電荷領域である。この負電荷領域６はフォ
トダイオードを構成する第１の領域としてのｎ型半導体
層２の上部に位置させる。
び第１図（ｂ）のポテンシャル分布図を参照して説明す
る。第１図ｆａ）において、第４図と同一符号は同一の
ものを示し、６は前記シリコン酸化膜５中の負電荷が埋
め込まれた負電荷領域である。この負電荷領域６はフォ
トダイオードを構成する第１の領域としてのｎ型半導体
層２の上部に位置させる。
次に、この構造を実現するための製造方法について述べ
る。Ｓ、Ｔ、Ｗａｎｇら（ＩＥＥＥ Ｔｒｉｎｓ、、Ｎ
５−２２．２１６８（１９７５））によれば、シリコン
酸化膜中にアルミイオンを注入すると、負の固定電荷に
なる。したがって、第２図に示すようにゲート電極７を
形成した後に、レジスト１０をマスクにしてアルミイオ
ン９を注入すると、ゲート電極７にセルフアライメント
で負電荷領域６をｎ型半導体層２の上に形成することが
できる。
る。Ｓ、Ｔ、Ｗａｎｇら（ＩＥＥＥ Ｔｒｉｎｓ、、Ｎ
５−２２．２１６８（１９７５））によれば、シリコン
酸化膜中にアルミイオンを注入すると、負の固定電荷に
なる。したがって、第２図に示すようにゲート電極７を
形成した後に、レジスト１０をマスクにしてアルミイオ
ン９を注入すると、ゲート電極７にセルフアライメント
で負電荷領域６をｎ型半導体層２の上に形成することが
できる。
乙の構造においても基本的な動作は従来例と全く同じで
あり、第１図（ｂ）で示すように、ｎ型半導体層２中で
発生し蓄積された電子を、ＣＣＤの一部であるｎ型半導
体層３に転送して、ＣＯＤを通して外部へ呼び出す。
あり、第１図（ｂ）で示すように、ｎ型半導体層２中で
発生し蓄積された電子を、ＣＣＤの一部であるｎ型半導
体層３に転送して、ＣＯＤを通して外部へ呼び出す。
次に、この発明の特徴を第３図を用いて説明する。
第３図は、第１図のＡ−Ａ’断画のポテンシャル分布を
示す図である。ｎ型半導体層２の中の電子が全て読み出
されて完全空乏化した場合は、前述した第６図のような
ポテンシャル分布になるが、第３図のように表面のンリ
フン酸化ＰＪ：５中に負電荷１１があると、ｎ型半導体
層２の表面ポテンシャルがその電荷量によって持ち上げ
られろ。そして、そのポテンシャルがｐ型半導体基板１
のポテンシャルより上がると、Ｐ型半導体基板１がら正
孔が流れ込んできてｎ型半導体層２の表面が正孔の蓄積
層となり、ｐ型反転領域８が形成されて非空乏化する。
示す図である。ｎ型半導体層２の中の電子が全て読み出
されて完全空乏化した場合は、前述した第６図のような
ポテンシャル分布になるが、第３図のように表面のンリ
フン酸化ＰＪ：５中に負電荷１１があると、ｎ型半導体
層２の表面ポテンシャルがその電荷量によって持ち上げ
られろ。そして、そのポテンシャルがｐ型半導体基板１
のポテンシャルより上がると、Ｐ型半導体基板１がら正
孔が流れ込んできてｎ型半導体層２の表面が正孔の蓄積
層となり、ｐ型反転領域８が形成されて非空乏化する。
暗電流は、先に述べたようにフォトダイオードとその表
面にあるシリコン酸化＃５の界面にある界面準位１４に
起因する。したがって、ｎ型半導体層２の表面が非空乏
化していると、界面準位１４によって熱的に電子正孔対
が発生しても、すぐに再結合して、暗電流には寄与しな
くなる。また、ｎ型半導体層２中にｐ型半導体層を形成
しないので、ｎ型半導体層２の不純物プロファイルに自
由度ができ、フォトダイオードの飽和蓄積電荷量の設定
に余裕が増える。
面にあるシリコン酸化＃５の界面にある界面準位１４に
起因する。したがって、ｎ型半導体層２の表面が非空乏
化していると、界面準位１４によって熱的に電子正孔対
が発生しても、すぐに再結合して、暗電流には寄与しな
くなる。また、ｎ型半導体層２中にｐ型半導体層を形成
しないので、ｎ型半導体層２の不純物プロファイルに自
由度ができ、フォトダイオードの飽和蓄積電荷量の設定
に余裕が増える。
なお、上記実施例では、シリコン酸化膜５中の負電荷領
域６の形成にアルミイオンを用いたが、酸化膜中で負電
荷となるものであれば何でもよい。
域６の形成にアルミイオンを用いたが、酸化膜中で負電
荷となるものであれば何でもよい。
また、上記実施例では、電子の読み出しにＣＯＤを用い
ろ構造のものについて説明したが、ＭＯＳ、Ｃ８Ｄ型の
ものについても同様である。
ろ構造のものについて説明したが、ＭＯＳ、Ｃ８Ｄ型の
ものについても同様である。
また、フォトダイオードを構成するｎ型半導体層２の上
のシリコン酸化［５は、絶縁物なら何でもよいことはい
うまでもない。
のシリコン酸化［５は、絶縁物なら何でもよいことはい
うまでもない。
以上説明したように、この発明は、光電変換素子を構成
する第】の領域上の絶縁膜中に負の電荷を埋め込んだの
で、第１の領域の表面に正孔が流れ込み、非空乏化して
暗電流を低減する効果がある。また、従来のように第１
の領域内に反対導電型の半導体層を形成しないので、第
１の領域の不純物プロファイルに自由度が増し、プロフ
ァイルの設計に余裕ができる。
する第】の領域上の絶縁膜中に負の電荷を埋め込んだの
で、第１の領域の表面に正孔が流れ込み、非空乏化して
暗電流を低減する効果がある。また、従来のように第１
の領域内に反対導電型の半導体層を形成しないので、第
１の領域の不純物プロファイルに自由度が増し、プロフ
ァイルの設計に余裕ができる。
第１図はこの発明の固体撮像素子の一実施例を説明する
ための図、第２図はこの発明の一実施例の製造方法を示
す断面図、第３図はこの発明におけるボ子ンンヤル分布
図、第４図は従来の固体撮像素子を示す断面図、第５図
は他の従来例を示す断面図、第６図は従来例におけろポ
テンシャル分布図である。 図において、１はｐ型半導体基板、２，３はｎ型半導体
層、４はｐ型半導体層、５はシリコン酸化膜、６は負電
荷領域、７はゲート電極、８はｐ型反転領域、９はアル
ミイオン、１０はレジスト、１１は負電荷である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 ／ す−ト罷母
ための図、第２図はこの発明の一実施例の製造方法を示
す断面図、第３図はこの発明におけるボ子ンンヤル分布
図、第４図は従来の固体撮像素子を示す断面図、第５図
は他の従来例を示す断面図、第６図は従来例におけろポ
テンシャル分布図である。 図において、１はｐ型半導体基板、２，３はｎ型半導体
層、４はｐ型半導体層、５はシリコン酸化膜、６は負電
荷領域、７はゲート電極、８はｐ型反転領域、９はアル
ミイオン、１０はレジスト、１１は負電荷である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 ／ す−ト罷母
Claims (1)
- 第１導電型の半導体基板表面に、光電変換素子を構成
するための第２導電型の第１の領域と、この第２導電型
の第１の領域で発生し、蓄積した電荷を読み出す読出し
手段を構成するための第２導電型の第２の領域とからな
り、前記第１の領域上に絶縁膜を有する画素領域を備え
た固体撮像素子において、前記第１の領域上の絶縁膜中
に負の電荷を埋め込んだことを特徴とする固体撮像素子
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146975A JPH0438872A (ja) | 1990-06-04 | 1990-06-04 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146975A JPH0438872A (ja) | 1990-06-04 | 1990-06-04 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0438872A true JPH0438872A (ja) | 1992-02-10 |
Family
ID=15419795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2146975A Pending JPH0438872A (ja) | 1990-06-04 | 1990-06-04 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438872A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044405A (ja) * | 1999-06-28 | 2001-02-16 | Hyundai Electronics Ind Co Ltd | イメージセンサ及びその製造方法 |
| WO2007081881A1 (en) * | 2006-01-09 | 2007-07-19 | Micron Technology, Inc. | Image sensor with improved surface depletion |
| JP2010239155A (ja) * | 2007-05-07 | 2010-10-21 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
| WO2013080769A1 (ja) * | 2011-12-01 | 2013-06-06 | シャープ株式会社 | 固体撮像素子 |
| JP2013145897A (ja) * | 2013-02-25 | 2013-07-25 | Toshiba Corp | 固体撮像装置および携帯情報端末 |
| US8704321B2 (en) | 2009-11-05 | 2014-04-22 | Panasonic Corporation | Solid-state imaging device |
-
1990
- 1990-06-04 JP JP2146975A patent/JPH0438872A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044405A (ja) * | 1999-06-28 | 2001-02-16 | Hyundai Electronics Ind Co Ltd | イメージセンサ及びその製造方法 |
| WO2007081881A1 (en) * | 2006-01-09 | 2007-07-19 | Micron Technology, Inc. | Image sensor with improved surface depletion |
| US7619266B2 (en) | 2006-01-09 | 2009-11-17 | Aptina Imaging Corporation | Image sensor with improved surface depletion |
| JP2010239155A (ja) * | 2007-05-07 | 2010-10-21 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
| US8410418B2 (en) | 2007-05-07 | 2013-04-02 | Sony Corporation | Solid-state imaging device, method for manufacturing the same, and imaging apparatus |
| US8704321B2 (en) | 2009-11-05 | 2014-04-22 | Panasonic Corporation | Solid-state imaging device |
| WO2013080769A1 (ja) * | 2011-12-01 | 2013-06-06 | シャープ株式会社 | 固体撮像素子 |
| JPWO2013080769A1 (ja) * | 2011-12-01 | 2015-04-27 | シャープ株式会社 | 固体撮像素子 |
| JP2013145897A (ja) * | 2013-02-25 | 2013-07-25 | Toshiba Corp | 固体撮像装置および携帯情報端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4756839B2 (ja) | 固体撮像装置及びカメラ | |
| US7943962B2 (en) | Solid-state image pickup device and method for producing the same | |
| JPH04355964A (ja) | 固体撮像装置及びその製造方法 | |
| JPH02168670A (ja) | 固体撮像装置およびその製造方法 | |
| US7432543B2 (en) | Image sensor pixel having photodiode with indium pinning layer | |
| JPH0438872A (ja) | 固体撮像素子 | |
| JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
| KR100263474B1 (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP3326798B2 (ja) | 固体撮像装置 | |
| JPH03261172A (ja) | 固体撮像素子 | |
| JPH0230183A (ja) | 固体撮像素子 | |
| JP4561328B2 (ja) | 固体撮像装置およびその製造方法 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JP2004063498A (ja) | Ｍｏｓ型固体撮像装置及びその製造方法 | |
| JPH01211966A (ja) | 固体撮像素子およびその製造方法 | |
| JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2768452B2 (ja) | 固体撮像装置の製造方法 | |
| JPS5917585B2 (ja) | 固体撮像装置 | |
| JPH02253658A (ja) | 固体撮像素子 | |
| JPS58125975A (ja) | 固体撮像素子 | |
| JPH0318059A (ja) | 固体撮像装置の製造方法 | |
| JPH06163870A (ja) | 固体撮像素子 | |
| JP2006147757A (ja) | 固体撮像装置およびその製造方法 | |
| JPH0685233A (ja) | 固体撮像装置の製造方法 |