KR100672812B1 - 이미지 센서와 그 제조 방법 - Google Patents

이미지 센서와 그 제조 방법 Download PDF

Info

Publication number
KR100672812B1
KR100672812B1 KR1020050036632A KR20050036632A KR100672812B1 KR 100672812 B1 KR100672812 B1 KR 100672812B1 KR 1020050036632 A KR1020050036632 A KR 1020050036632A KR 20050036632 A KR20050036632 A KR 20050036632A KR 100672812 B1 KR100672812 B1 KR 100672812B1
Authority
KR
South Korea
Prior art keywords
oxide
insulating film
image sensor
photodiode
gate
Prior art date
Application number
KR1020050036632A
Other languages
English (en)
Other versions
KR20060114499A (ko
Inventor
유영섭
오정환
형용우
임헌형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050036632A priority Critical patent/KR100672812B1/ko
Priority to US11/222,363 priority patent/US20060244087A1/en
Priority to TW094138926A priority patent/TW200640026A/zh
Priority to CNA200510125139XA priority patent/CN1858914A/zh
Priority to DE200610017281 priority patent/DE102006017281A1/de
Priority to JP2006116500A priority patent/JP2006313899A/ja
Publication of KR20060114499A publication Critical patent/KR20060114499A/ko
Application granted granted Critical
Publication of KR100672812B1 publication Critical patent/KR100672812B1/ko
Priority to US12/187,103 priority patent/US20080296644A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서 및 그 제조 방법이 개시되어 있다. 상기 이미지 센서는 기판 표면 아래에 형성되는 포토 다이오드와, 상기 포토 다이오드가 형성되는 기판 일측 상에 형성되는 게이트 구조물을 포함한다. 상기 게이트 구조물은 질소를 포함하지 않는 산화물로 이루어지는 게이트 절연막과 상기 게이트 절연막 상에 형성되는 게이트 도전막을 포함한다. 그리고, 상기 게이트 도전막과 접하는 게이트 절연막의 표면에는 질화 영역이 형성된다. 그러므로, 이미지 센서의 랜덤 노이즈 특성과 보론 침투 현상으로 인한 문턱 전압 특성을 용이하게 개선할 수 있다.

Description

이미지 센서와 그 제조 방법{image sensor and method of manufacturing the same}
도 1은 일반적인 씨모스 이미지 센서를 개략적으로 나타내는 등가회로도이다.
도 2는 본 발명의 실시예 1에 따른 이미지 센서를 개략적으로 나타내는 단면도이다.
도 3은 도 2의 게이트 구조물의 일부를 확대한 도면이다.
도 4a 내지 도 4d는 도 2의 이미지 센서를 제조하는 방법을 개략적으로 나타내는 단면도들이다.
도 5는 도 4b의 절연막으로서 라디칼 산화 공정을 수행하여 실리콘 산화막을 형성하는 방법을 설명하기 위한 시간 흐름도이다.
도 6은 도 4c에서의 질화 처리를 수행하는 방법을 설명하기 위한 공정 흐름도이다.
도 7은 도 4c에서의 열처리를 수행하는 방법을 설명하기 위한 시간 흐름도이다.
도 8은 본 발명의 실시예 2에 따른 씨모스 이미지 센서를 개략적으로 나타내는 평면도이다.
도 9는 본 발명의 실시예 2에 따른 씨모스 이미지 센서를 개략적으로 나타내는 단면도이다.
도 10a 내지 도 10c는 도 9의 씨모스 이미지 센서를 제조하는 방법을 개략적으로 나타내는 단면도들이다.
도 11은 본 발명의 방법에 따라 제조한 게이트 구조물을 갖는 이미지 센서의 랜덤 노이즈 특성을 평가하기 위한 그래프이다.
도 12는 본 발명의 방법에 따라 제조한 질화 영역을 더 포함하는 게이트 구조물을 갖는 이미지 센서의 랜덤 노이즈 특성을 평가하기 위한 그래프이다.
도 13은 본 발명의 방법에 따라 제조한 이미지 센서의 절연막이 질소 농도에 따라 변화하는 랜덤 노이즈 특성을 평가하기 위한 그래프이다.
도 14는 본 발명의 방법에 따라 제조한 게이트 구조물을 갖는 이미지 센서의 문턱 전압 특성을 평가하기 위한 그래프이다.
도 15는 본 발명의 방법에 따른 플라즈마 질화 처리를 수행할 때 형성되는 질화 영역의 분포를 평가하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
20 : 기판 22 : 포토 다이오드
23 : 채널 영역 24 : 게이트 절연막
26 : 게이트 도전막 29 : 게이트 구조물
30 : 질화 영역
본 발명은 이미지 센서 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 포토 다이오드와 게이트 구조물을 포함하는 이미지 센서 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 장치 중에서 이미지 센서는 광학 영상을 전기적 신호로 변환시키는 소자이다. 상기 이미지 센서의 예로서는 전하 결합 소자(charge coupled device : CCD), 씨모스(CMOS) 이미지 센서 등이 있다. 특히, 최근에는 신호 처리 알고리즘(signal processing algorithm)의 개선, 씨모스 공정 기술의 발달 등에 의해 씨모스 이미지 센서가 가지고 있던 단점들을 극복하고 있고, 전하 결합 소자의 제조 공정을 씨모스 이미지 센서의 제조 공정에 부분적으로 적용함으로써 씨모스 이미지 센서의 품질을 개선하고 있다.
그리고, 상기 씨모스 이미지 센서는 단위 화소로서 광을 감지하는 포토 다이오드와 상기 광을 전기적 신호로 변환하는 로직 회로를 포함하는데, 최근의 씨모스 이미지 센서는 단위 화소로서 1개의 포토 다이오드와 4개의 트랜지스터를 포함하는 것이 일반적이다.
도 1은 일반적인 씨모스 이미지 센서를 나타내는 등가회로도이다.
도 1을 참조하면, 씨모스 이미지 센서는 포토 다이오드(P/D)와, 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 선택 트랜지스터(Sx) 그리고 액세스 트랜지스터(Ax)를 포함한다. 상기 포토 다이오드(P/D)는 상기 트랜스터 트랜지스터(Tx) 및 상기 리셋 트랜지스터(Rx)와 직렬로 접속되고, 상기 리셋 트랜지스터(Rx)의 드레인은 인가 전압(VDD)과 접속된다. 또한, 상기 선택 트랜지스터(Sx)의 게이트는 플로팅 확산 영역(F/D)과 접속된다. 여기서, 상기 플로팅 확산 영역(F/D)은 트랜스터 트랜지스터(Tx)의 드레인(리셋 트랜지스터(Rx)의 소스)에 해당한다. 그리고, 상기 선택 트랜지스터(Sx)는 상기 액세스 트랜지스터(Ax)와 직렬로 접속되고, 상기 선택 트랜지스터(Sx)의 드레인은 인가 전압(VDD)과 접속된다.
상기 씨모스 이미지 센서의 동작 방법을 설명하면 다음과 같다.
먼저, 상기 리셋 트랜지스터(Rx)가 턴-온되면 상기 플로팅 확산 영역(F/D)의 전위가 인가 전압이 된다. 이때, 외부로부터 상기 포토 다이오드(P/D)로 광이 입사되면 전자-홀 쌍(electron-hole pair : EHP)이 생성되어 신호 전하가 상기 트랜스퍼 트랜지스터(Tx)의 소스에 축적된다. 그리고, 상기 트랜스퍼 트랜지스터(Tx)가 턴-온되면 상기 트랜스퍼 트랜지스터(Tx)의 소스에 축적된 신호 전하가 상기 플로팅 확산 영역(F/D)으로 전달된다. 그 결과, 상기 플로팅 확산 영역(F/D)의 전위가 변화함과 동시에 상기 선택 트랜지스터(Sx)의 게이트의 전위도 변화된다. 이어서, 선택 신호(Row)에 의해 상기 액세스 트랜지스터(Ax)가 턴-온되면 출력단(Out)으로 데이터가 출력된다. 그리고, 전술한 과정을 계속적으로 반복함으로써 광학 영상이 전기적 신호로 변환된다.
상기 씨모스 이미지 센서의 동작에서, 상기 트랜스터 트랜지스터(Tx)가 턴-온될 때 상기 포토 다이오드(P/D)로부터 상기 트랜스퍼 트랜지스터(Tx)의 소스에 축적된 신호 전하가 상기 플로팅 확산 영역(F/D)으로 실질적으로 완전히 전달되어야 한다. 만약, 상기 신호 전하가 실질적으로 완전히 전달되지 않고, 상기 신호 전하의 일부가 상기 포토 다이오드(P/D)에 잔류할 경우에는 상기 포토 다이오드(P/D)에 잔류하는 신호 전하가 후속의 신호 전하와 썩임으로써 이미지 레그(lag)와 같은 랜덤 노이즈(random noise)가 발생한다.
그리고, 상기 씨모스 이미지 센서에서, 상기 트랜지스터들(Rx, Tx, Sx, Ax)의 게이트 절연막은 주로 실리콘 산질화물로 형성한다. 특히, 상기 트랜지스터들(Rx, Tx, Sx, Ax)의 소스/드레인의 형성에서 빈번하게 발생하는 보론 침투 현상(boron penetration)을 감소시키기 위해서 상기 게이트 절연막을 형성할 때 기판과 접하는 상기 게이트 절연막의 표면에 질화물을 집중시킨다. 그러나, 상기 기판과 접하는 상기 게이트 절연막의 표면에 질화물을 집중시킬 경우에는 상기 랜덤 노이즈가 더욱 심각하게 발생하는 것으로 확인되고 있다.
언급한 바와 같이, 상기 씨모스 이미지 센서에서 발생하는 렌덤 노이즈에 대하여 한정하여 설명하고 있지만, 상기 랜덤 노이지는 전하 결합 소자에서도 빈번하게 발생하고 있다.
본 발명의 목적은 랜덤 노이즈의 발생이 충분하게 감소되는 이미지 센서와 씨모스 이미지 센서를 제공하는데 있다.
본 발명의 다른 목적은 상기 이미지 센서와 씨모스 이미지 센서를 용이하게 제조하기 위한 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 이미지 센서는 기판 표면 아래에 형성되는 포토 다이오드와, 상기 포토 다이오드가 형성되는 기판 일측 상에 형성되고, 질소를 포함하지 않는 산화물로 이루어지는 게이트 절연막과 상기 게이트 절연막 상에 형성되는 게이트 도전막을 갖는 게이트 구조물을 포함한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 이미지 센서는 기판 표면 아래에 형성되는 포토 다이오드와, 상기 포토 다이오드가 형성되는 기판 일측 상에 형성되고, 게이트 절연막과 게이트 도전막을 갖는 게이트 구조물을 포함하고, 특히 상기 게이트 절연막은 상기 기판과 접하는 영역에서는 질소를 포함하지 않는 물질로 이루어지고, 상기 게이트 도전막과 접하는 영역에서는 질소를 포함하는 물질로 이루어진다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 씨모스 이미지 센서는 기판 표면 아래에 형성되는 포토 다이오드와, 상기 포토 다이오드가 형성되는 기판 일측 상에 형성되고, 질소를 포함하지 않는 산화물로 이루어지는 게이트 절연막과 상기 게이트 절연막 상에 형성되는 게이트 도전막을 갖는 게이트 구조물 및 상기 게이트 구조물 사이에서 상기 포토 다이오드와 마주보는 상기 기판 타측 표면 아래에 형성되는 플로팅 확산 영역을 포함한다. 그리고, 상기 기판 상에 형성되고, 충분한 광 투과성 물질로 이루어지는 층간 절연막과, 상기 층간 절연막 내부에 상기 포토 다이오드와 중첩되지 않게 형성되는 금속 배선과, 상기 층간 절연막 상에 형성되는 컬러 필터 및 상기 컬러 필터 상에 형성되는 마이크로 렌즈를 포함한다.
상기 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법은 기판 표면 아래에 포토 다이오드를 형성한다. 이어서, 상기 포토 다이오드가 형성되는 기판 상에 질소를 포함하지 않는 산화물로 이루어지는 절연막과 상기 절연막 상에 도전막을 순차적으로 형성한다. 그리고, 상기 도전막과 절연막을 순차적으로 패터닝하여 상기 포토 다이오드가 형성되는 기판의 일측 상에 게이트 절연막과 게이트 도전막을 갖는 게이트 구조물을 형성한다.
상기 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 제조 방법은 기판 표면 아래에 불순물을 도핑하여 포토 다이오드를 형성한다. 그리고, 상기 포토 다이오드가 형성되는 기판 상에 질소를 포함하지 않는 산화물로 이루어지는 절연막과 상기 절연막 상에 도전막을 순차적으로 형성한다. 이어서, 상기 도전막과 절연막을 순차적으로 패터닝하여 상기 포토 다이오드가 형성되는 기판의 일측 상에 게이트 절연막과 게이트 도전막을 갖는 게이트 구조물을 형성한다. 그리고, 상기 게이트 구조물 사이에서 상기 포토 다이오드와 마주보는 상기 기판 타측 표면 아래에 불순물을 도핑하여 플로팅 확산 영역을 형성한다. 이어서, 상기 기판 상부에 충분한 광 투과성 물질로 이루어지는 층간 절연막을 형성하면서 상기 포토 다이오드와 중첩되지 않게 상기 층간 절연막 내부에 금속 배선을 형성한 후, 상기 층간 절연막 상에 컬러 필터를 형성하고, 상기 컬러 필터 상에 마이크로 렌즈를 형성한다.
본 발명에 의하면, 종래와는 달리 이미지 센서 특히, 씨모스 이미지 센서에서 게이트 구조물의 게이트 절연막을 질소를 포함하지 않는 산화물로 형성한다. 그 결과, 종래에 빈번하게 발생하던 랜덤 노이즈가 현저하게 감소되는 것이 확인되고 있다.
그리고, 본 발명에서는 이미지 센서 중에서 씨모스 이미지 센서에 한정하여 설명하고 있지만, 상기 포토 다이오드와 게이트 구조물은 전하 결합 소자에도 충분하게 적용될 수 있다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세하게 설명하고자 한다.
실시예 1
도 2는 본 발명의 실시예 1에 따른 이미지 센서를 개략적으로 나타내는 단면도이다.
도 2를 참조하면, 이미지 센서는 기판(20) 표면 아래에 형성되는 포토 다이오드(22)와 상기 포토 다이오드(22)가 형성되는 기판(20) 일측 상에 형성되는 게이트 구조물(29)을 포함한다. 특히, 상기 게이트 구조물(29)은 불순물을 도핑하여 형성하는 기판(20)의 채널 영역(23) 상에 형성하는 것이 바람직하다.
구체적으로, 상기 포토 다이오드(22)는 상기 기판(20) 표면으로부터 아래에 형성되는 제1 포토 다이오드(22a)와 상기 제1 포토 다이오드(22a)로부터 아래에 형성되는 제2 포토 다이오드(22b)를 포함한다. 상기 제1 포토 다이오드(22a)는 제1 불순물을 도핑함으로써 형성하고, 상기 제2 포토 다이오드(22b)는 제2 불순물을 도핑함으로써 형성한다. 그리고, 상기 제1 불순물은 3족 원소를 포함하는 것이 바람 직하고, 상기 제2 불순물은 5족 원소를 포함하는 것이 바람직하다. 상기 3족 원소의 예로서는 보론(B)을 들 수 있고, 상기 5족 원소의 예로서는 포스포러스(P), 아르제닉(As) 등을 들 수 있다. 특히, 본 실시예에서는 상기 제1 불순물로서 BF2를 도핑시켜 상기 제1 포토 다이오드(22a)를 형성하고, 상기 제2 불순물로서 As를 도핑시켜 상기 제2 포토 다이오드(22b)를 형성한다.
그리고, 상기 게이트 구조물(29)은 게이트 절연막(24)과 게이트 도전막(26)을 포함한다. 특히, 본 실시예에서의 상기 게이트 절연막(24)은 질소를 포함하지 않는 산화물로 이루어지는 것이 바람직하다. 상기 질소를 포함하지 않는 산화물의 예로서는 실리콘 산화물, 금속 산화물 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서 이들을 혼합하여 사용할 수도 있다. 만약, 상기 실리콘 산화물과 금속 산화물을 혼합할 경우에는 실리콘 금속 산화물로 이해될 수 있다. 그리고, 상기 금속 산화물의 경우에는 다양하게 마련할 수 있는데, 예를 들면 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 티타늄 산화물 등이 있다. 이들은 단독으로 사용하는 것이 바람직하고, 둘 이상을 혼합하여 사용할 수도 있다.
또한, 본 실시예에서의 상기 게이트 도전막(26)은 폴리 실리콘, 금속 또는 금속 질화물로 이루어지는 것이 바람직하다. 상기 금속의 예로서는 티타늄, 탄탈륨, 텅스텐, 알루미늄, 하프늄, 지르코늄, 구리 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하지만, 둘 이상을 혼합하여 사용할 수도 있다. 또한, 상기 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 알루미늄 질화물, 하프늄 질화물, 지르코늄 질화물, 구리 질화물 등을 들 수 있다. 이들 또한 단독으로 사용하는 것이 바람직하지만, 경우에 따라서는 둘 이상을 혼합하여 사용할 수도 있다.
보다 구체적으로, 상기 게이트 절연막(24)이 실리콘 산화막을 포함할 경우, 상기 실리콘 산화막은 라디칼 산화 공정을 수행하여 형성하거나, 열산화 공정을 수행하여 형성하거나 또는 화학기상증착 공정을 수행하여 형성할 수 있다. 또한, 상기 게이트 절연막(24)이 금속 산화막을 포함할 경우에는 화학기상증착 공정을 수행하여 형성하거나 또는 원자층 적층 공정을 수행하여 형성할 수 있다. 아울러, 상기 게이트 절연막(24)이 상기 실리콘 금속 산화물로 이루어지는 박막일 경우에도 화학기상증착 공정을 수행하여 형성하거나 또는 원자층 적층 공정을 수행하여 형성할 수 있다.
그리고, 본 실시예의 게이트 구조물(29)에서는, 도 3에 도시된 바와 같이, 상기 게이트 도전막(26)과 접하는 상기 게이트 절연막(24)의 표면에 질화 영역(30)을 더 포함하는 것이 바람직하다. 상기 질화 영역(30)은 주로 질화 처리를 수행하여 형성한다. 특히, 상기 질화 영역(30)은 상기 게이트 도전막(26)과 접하는 상기 게이트 절연막(24)의 표면에 집중하도록 형성하는 것이 바람직하다. 그러나, 상기 질화 영역(30)이 상기 기판(20)과 접하는 영역까지 확장되지 않을 경우에는 상기 게이트 절연막(24)의 표면으로부터 아래 영역까지 확장되어도 무방하다.
본 실시예에 의하면, 이미지 센서로 사용하기 위한 게이트 구조물(29)의 게 이트 절연막(24)을 질소를 포함하지 않는 산화물로 형성함으로서 랜덤 노이즈가 현저하게 감소하는 것을 확인할 수 있다. 또한, 상기 질화 영역(30)을 추가적으로 형성함으로서 소스/드레인의 형성에서 빈번하게 발생하는 보론 침투 현상을 충분하게 줄일 수 있다.
그리고, 본 실시예에서 언급하고 있는 상기 포토 다이오드(22)와 게이트 구조물(29)은 전하 결합 소자, 씨모스 이미지 센서 등과 같은 이미지 센서에 적절하게 적용할 수 있다. 또한, 상기 게이트 구조물(29)의 적용은 로직 회로 뿐만 아니라 페리 영역까지 확장하여도 무방하다.
이하, 상기 이미지 센서를 제조하는 방법에 대하여 설명하고자 한다.
도 4a 내지 도 4d는 도 2의 이미지 센서를 제조하는 방법을 개략적으로 나타내는 단면도들이다.
도 4a를 참조하면, 기판(20)의 액티브 영역 내에 부분적으로 불순물을 도핑하여 채널 영역(23)을 형성한다. 이때, 상기 채널 영역(23)은 그 상부에 게이트 구조물이 형성될 영역에 해당한다. 여기서, 상기 채널 영역(23)을 형성하기 위한 불순물의 예로서는 3족 원소인 p형 불순물, 5족 원소인 n형 불순물 등을 들 수 있고, 그 선택은 트랜지스터의 타입(NMOS 또는 PMOS)에 의존한다. 즉, 상기 트랜지스터의 타입이 NMOS이면 p형 불순물을 도핑하여 상기 채널 영역(23)을 형성하고, 상기 트랜지스터의 타입이 PMOS이면 n형 불순물을 도핑하여 상기 채널 영역(23)을 형성한다.
도시하지 않았지만, 상기 기판(20) 아래에 에피택시얼 영역과 깊은 웰 영역 을 형성하는 것이 바람직하다. 여기서, 상기 에피택시얼 영역은 주로 에피텍시얼 성장을 수행하여 형성하고, 상기 깊은 웰 영역은 주로 상기 에피택시얼 영역에 불순물을 도핑하여 형성한다. 특히, 상기 깊은 웰 영역은 보론 등과 같은 3족 원소인 p형 불순물을 도핑하여 형성하는 것이 바람직하다. 이때, 상기 깊은 웰 영역은 상기 에피택시얼 영역보다 높은 농도를 갖는 것이 바람직하다. 그리고, 상기 에피택시얼 영역은 상기 기판(20)에 의존하는데, 상기 기판(20)이 n형 기판이면 상기 에피텍시얼 영역은 n형 에피택시얼 영역으로 형성되고, 상기 기판(20)이 p형 기판이면 상기 에피택시얼 영역은 p형 에피택시얼 영역으로 형성된다. 또한, 상기 기판(20)에 소자 분리 영역을 형성하여 필드 영역과 액티브 영역을 한정하는 것이 바람직하다. 상기 소자 분리 영역의 예로서는 트랜치 소자 분리막, 필드 산화막 등을 들 수 있다.
이어서, 상기 채널 영역(23)과 인접하는 기판(20) 아래에 포토 다이오드(22)를 형성한다. 구체적으로, 표면으로부터 이격된 기판(20) 아래에 제2 불순물을 도핑하여 제2 포토 다이오드(22b)를 형성한다. 그리고, 상기 제2 포토 다이오드(22b) 상에 제1 불순물을 도핑하여 제1 포토 다이오드(22a)를 형성한다. 특히, 상기 제2 불순물로서는 포스포러스, 아르제닉 등과 같은 5족 원소를 선택하고, 상기 제1 불순물로서는 보론 등과 같은 3족 원소를 선택한다. 그러므로, 상기 제1 포토 다이오드(22a)는 p형 포토 다이오드인 것이 바람직하고, 상기 제2 포토 다이오드(22b)는 n형 포토 다이오드인 것이 바람직하다. 그리고, 상기 포토 다이오드(22)의 형성에서는 주로 이온 주입 공정을 수행하기 때문에 상기 제1 포토 다이오드(22a)와 상기 제2 포토 다이오드(22b)의 형성에 따른 깊이 제어를 적절하게 수행할 수 있다.
본 실시예에서는 상기 채널 영역(23), 제2 포토 다이오드(22b) 및 제1 포토 다이오드(22a)의 순서로 공정을 수행하는 것으로 설명하고 있지만, 경우에 따라서는 상기 공정 순서를 적절하게 조절하여도 무방하다. 다른 실시예로서 상기 채널 영역(23), 제1 포토 다이오드(22a) 및 제2 포토 다이오드(22b)의 순서로 공정을 수행하여도 무방하다.
도 4b를 참조하면, 상기 채널 영역(23)과 포토 다이오드(22)가 형성된 기판(20) 상에 질소를 포함하지 않는 산화물로 이루어지는 절연막(41)을 형성한다. 언급한 바와 같이, 상기 질소를 포함하지 않는 산화물의 예로서는 실리콘 산화물, 금속 산화물 등을 들 수 있다. 그리고, 상기 금속 산화물의 예로서는 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 티타늄 산화물 등을 들 수 있다.
본 실시예에서, 상기 절연막(41)이 실리콘 산화물로 이루어지는 실리콘 산화막일 경우 상기 절연막(41)은 라디칼 산화 공정, 열산화 공정, 화학기상증착 공정 등을 수행하여 형성할 수 있다.
먼저, 상기 라디칼 산화 공정을 수행하여 절연막(41)을 형성하는 방법에 대하여 구체적으로 설명한다.
상기 라디칼 산화 공정의 수행에서 공정 온도가 약 850℃ 미만이면 산화가 용이하게 이루어지지 않기 때문에 바람직하지 않고, 약 1,050℃를 초과하면 공정 제어를 적절하게 수행하지 못하기 때문에 바람직하지 않다. 따라서, 상기 라디칼 산화 공정은 약 850 내지 1,050℃의 온도에서 수행하는 것이 바람직하다. 또한, 상기 라디칼 산화 공정에서는 수소와 산소가 0.01 내지 1.0 : 9.0의 혼합비를 갖는 혼합 가스를 사용하여 수행하는 것이 바람직하다. 특히, 상기 수소와 산소의 혼합비를 적절하게 조절함으로서 상기 라디칼 산화 공정을 수행함에 따라 형성되는 실리콘 산화막의 두께를 용이하게 조절할 수 있다. 뿐만 아니라, 상기 라디칼 산화 공정에서의 공정 시간을 조절할 경우에도 상기 실리콘 산화막의 두께 조절이 가능하다.
이하, 상기 라디칼 산화 공정을 수행하여 약 76Å의 두께를 갖는 실리콘 산화막을 형성하는 방법에 대하여 설명하고자 한다.
도 5는 도 4b의 절연막으로서 라디칼 산화 공정을 수행하여 약 76Å의 두께를 갖는 실리콘 산화막을 형성하는 방법을 설명하기 위한 시간 흐름도이다.
도 5를 참조하면, 상기 기판(20)을 공정 챔버로 로딩시킨 후, 상기 공정 챔버 내부의 온도를 약 450℃로 조절한다.(S1 단계) 상기 S1 단계는 약 5초 동안 수행하고, 질소 가스를 약 2slm 제공한다. 이어서, 상기 공정 챔버 내부의 압력을 초당 약 2Torr로 상승시켜 약 6.8Torr로 유지시킨다.(S3 단계) 상기 S3 단계는 약 450℃의 온도를 유지하면서 약 12초 동안 수행하고, 산소 가스를 약 6slm 제공한다. 그리고, 상기 공정 챔버 내부의 온도를 약 480℃로 상승시킨다.(S5 단계) 상기 S5 단계는 약 3초 동안 수행하고, 산소 가스를 약 6slm 제공한다. 계속해서, 상기 공정 챔버 내부의 온도를 초당 약 20℃로 상승시켜 약 580℃로 유지시킨다.(S7 단계) 상기 S7 단계는 약 30초 동안 수행하고, 산소 가스를 약 9slm 제공한다. 이어 서, 상기 공정 챔버 내부의 온도를 초당 약 35℃로 상승시켜 약 850℃로 유지시킨다.(S9 단계) 상기 S9 단계는 약 30초 동안 수행하고, 산소 가스를 약 6slm 제공한다. 그리고, 상기 공정 챔버 내부의 온도를 초당 30℃로 상승시켜 약 900℃로 유지시킨다.(S11 단계) 상기 S11 단계는 약 30초 동안 수행하고, 산소 가스를 약 6slm 제공한다. 계속해서, 상기 공정 챔버 내부의 온도를 초당 약 15℃로 상승시켜 약 950℃로 유지시킨다.(S13 단계) 상기 S13 단계는 약 30초 동안 수행하고, 산소 가스를 약 9slm 제공하고, 수소 가스를 약 1slm 제공한다.
이와 같이, 상기 S1 단계 내지 S13 단계를 수행하여 상기 실리콘 산화막을 형성하기 위한 공정 분위기를 조성한다.
그리고, 상기 공정 챔버 내부의 온도를 약 950℃로 유지한 상태에서 산소 가스를 약 9slm 제공하고, 수소 가스를 약 1slm 제공한다.(S15 단계) 특히, 상기 S15 단계는 약 12초 동안 수행한다. 이와 같이, 상기 S15 단계를 수행한 결과, 상기 기판(20) 상에는 약 76Å의 두께를 갖는 절연막(41)으로서 실리콘 산화막이 형성된다. 이때, 상기 실리콘 산화막은 상기 기판(20) 표면 아래에도 부분적으로 형성되는 것이 일반적이다.
계속해서, 상기 기판(20) 상에 절연막(41)으로서 상기 실리콘 산화막을 형성한 후, 후처리를 수행한다. 먼저, 공정 챔버 내부의 온도를 약 650℃로 조절하고, 압력을 초당 약 20Torr로 하강시켜 약 0.1Torr로 조절한다.(S17 단계) 상기 S17 단계는 약 30초 동안 수행하고, 질소 가스를 약 5slm 제공한다. 그리고, 상기 공정 챔버 내부의 온도를 약 650℃ 미만으로 조절하고, 압력을 약 5Torr로 조절한다 .(S19 단계) 상기 S19 단계는 약 90초 동안 수행하고, 질소 가스를 약 5slm 제공한다. 계속해서, 상기 공정 챔버 내부의 압력을 약 5Torr로 조절하고, 질소 가스를 약 5slm 제공하여 상기 실리콘 산화막을 형성하는 공정을 종료한다.(S21 단계)
전술한 라디칼 산화 공정은 약 76Å의 두께를 갖는 실리콘 산화막을 형성하기 위한 조건이다. 그러나, 상기 S13 단계와 상기 S15 단계에서 산소 가스와 수소 가스의 제공 범위를 조절할 경우에는 상기 실리콘 산화막의 두께를 적절하게 조절할 수 있다. 다른 실시예로서, 상기 S13 단계와 상기 S15 단계에서 산소 가스를 약 9slm 제공하고, 수소 가스를 약 0.1slm 제공하면 상기 절연막(41)으로서 약 33Å의 두께를 갖는 실리콘 산화막을 형성할 수 있다.
언급한 바와 같이, 상기 라디칼 산화 공정을 수행함으로서 상기 절연막(41)으로서 질소를 포함하지 않는 산화물로 이루어지는 실리콘 산화막을 기판(20) 상에 용이하게 형성할 수 있다.
그리고, 상기 열산화 공정을 수행하여 절연막(41)을 형성하는 방법에 대하여 구체적으로 설명한다.
상기 열산화 공정의 수행에서 공정 온도가 약 900℃ 미만일 경우에는 산화가 용이하게 이루어지지 않기 때문에 바람직하지 않고, 약 1,200℃ 초과할 경우에는 공정 제어가 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 열산화 공정은 약 900 내지 1,200℃의 온도에서 수행하는 것이 바람직하다. 그리고, 상기 열산화 공정은 수증기 또는 산소 분위기를 조성하여 수행하는 것이 바람직하다.
이와 같이, 본 실시예에서는 상기 열산화 공정을 수행하여도 상기 절연막 (41)으로서 질소를 포함하지 않는 산화물로 이루어지는 실리콘 산화막을 용이하게 형성할 수 있다.
또한, 상기 화학기상증착 공정을 수행하여 절연막(41)을 형성하는 방법에 대하여 구체적으로 설명한다.
상기 화학기상증착 공정에서는 실리콘 소스 가스와 산화제를 사용한다. 상기 실리콘 소스 가스의 예로서는 실란(SiH4), 디클로로실란(SiCl2H2), 테오스(Si(OC2H5)4) 등을 들 수 있다. 특히, 상기 실란을 사용할 경우에는 약 300 내지 500℃의 온도에서 공정을 수행하는 것이 바람직하고, 상기 디클로로실란을 사용할 경우에는 약 800 내지 950℃의 온도에서 공정을 수행하는 것이 바람직하고, 상기 테오스를 사용할 경우에는 약 650 내지 750℃의 온도에서 공정을 수행하는 것이 바람직하다. 그리고, 상기 화학기상증착 공정은 저압화학기상증착(LPCVD) 공정인 것이 보다 바람직하다.
이와 같이, 본 실시예에서는 상기 화학기상증착 공정을 수행하여도 상기 절연막(41)으로서 질소를 포함하지 않는 산화물로 이루어지는 실리콘 산화막을 용이하게 형성할 수 있다.
또한, 본 실시예에서 상기 절연막(41)이 금속을 포함하는 금속 산화막일 경우, 화학기상증착 공정, 원자층 적층 공정 등을 수행하여 상기 절연막(41)을 형성할 수도 있다.
상기 화학기상증착 공정을 수행하여 상기 절연막(41)으로서 금속 산화막을 형성하는 방법은 다음과 같다.
먼저, 상기 기판(20)을 공정 챔버로 로딩시킨 후, 상기 기판(20) 상부로 금속 전구체 소스를 제공하면서 상기 금속 전구체 소스를 산화제와 반응시킨다. 그리고, 상기 산화제와 반응시킨 금속 전구체 소스를 상기 기판 상에 증착시킨다. 그 결과, 상기 기판(20) 상에는 상기 절연막(41)으로서 금속 산화막이 형성된다.
그리고, 상기 금속 전구체 소스가 하프늄 전구체 소스일 경우에는 Hf(OtBu)4, Hf(NEtMe)4, Hf(MMP)4, Hf(NEt2)4, Hf(NMe2) 등을 예로 들 수 있고, 알루미늄 전구체 소스일 경우에는 TMA(trimethyl aluminum, Al(CH3)3) 등을 예로 들 수 있고, 지르코늄 전구체 소스일 경우에는 TEMAZ(tetrakis methylethylamino zirconium, Zr[N(CH3)(C2H5)]4), 지르코늄 부틸옥사이드(Zr(O-tBu)4) 등을 예로 들 수 있다. 여기서, 상기 금속 전구체 소스로서 하프늄 전구체 소스, 알루미늄 전구체 소스 및 지로코늄 전구체 소스를 예로 들고 있지만, 이에 한정되지는 않는다. 또한, 상기 산화제의 예로서는 O3, H2O, H2O2, CH3OH, C2H5OH, 플라즈마 O2, 리모트 플라즈마 O2 등을 들 수 있다.
이와 같이, 본 실시예에서는 상기 화학기상증착 공정을 수행하여도 상기 절연막(41)으로서 질소를 포함하지 않는 산화물로 이루어지는 금속 산화막을 용이하게 형성할 수 있다.
그리고, 상기 원자층 적층 공정을 수행하여 상기 절연막(41)으로서 금속 산 화막을 형성하는 방법은 다음과 같다.
먼저, 상기 기판(20)을 공정 챔버로 로딩시킨 후, 상기 기판(20) 주변의 공정 분위기를 적절하게 조성한다. 특히, 공정 온도가 너무 낮을 경우에는 반응 물질들의 반응성이 양호하지 못하여 증착 속도가 저하되기 때문에 바람직하지 않고, 너무 높을 경우에는 원자층 적층의 특성보다는 화학기상증착의 특성을 나타내기 때문에 바람직하지 않다.
이어서, 상기 기판(20) 상부로 반응 물질로서 금속 전구체 소스를 수초 동안 도입한다. 이에 따라, 상기 금속 전구체 소스의 제1 부분은 상기 기판(20) 상에 화학 흡착된다. 그리고, 상기 금속 전구체 소스의 제1 부분을 제외한 제2 부분은 상기 기판(20) 상에 화학 흡착된 제1 부분에 물리 흡착되거나 상기 기판(20) 주변에 표류한다. 계속해서, 상기 기판(20) 상부로 아르곤 가스와 같은 퍼지 가스를 수 내지 수십초 동안 도입한다. 이에 따라, 상기 기판(20) 주변에 표류하거나 상기 물리 흡착된 제2 부분은 제거된다. 그 결과, 상기 기판(20) 상에는 상기 금속 전구체 소스의 화학 흡착된 제1 부분이 남는다. 그리고, 상기 기판(20) 상부로 산화제를 수초 동안 도입한다. 이에 따라, 상기 산화제는 상기 기판(20) 상에 화학 흡착된 금속 전구체 소스의 제1 부분과 화학적으로 반응하여 상기 금속 전구체 소스의 제1 부분을 산화시킨다. 계속해서, 상기 기판(20) 상부로 상기 퍼지 가스를 수 내지 수십초 동안 도입한다. 이에 따라, 상기 기판(20) 주변에 표류하거나 상기 화학적으로 반응하지 않은 산화제를 제거한다.
그리고, 원하는 두께를 갖는 상기 금속 산화막을 형성할 때까지 상기 금속 전구체 소스 → 상기 퍼지 가스 → 상기 산화제 → 상기 퍼지 가스의 도입을 반복적으로 수행한다. 이에 따라, 상기 기판(20) 상에는 절연막(41)으로서 원하는 두께를 갖는 금속 산화막이 형성된다.
상기 원자층 적층 공정에서 사용하는 금속 전구체 소스와 산화제는 상기 화학기상증착 공정에서 사용하는 것과 동일하다.
이와 같이, 본 실시예에서는 상기 원자층 적층 공정을 수행하여도 상기 절연막(41)으로서 질소를 포함하지 않는 산화물로 이루어지는 금속 산화막을 용이하게 형성할 수 있다.
그러므로, 본 실시예에서는 다양한 방법을 수행하여 질소를 포함하지 않는 산화물로 이루어지는 절연막(41)을 형성할 수 있다.
도 4c를 참조하면, 상기 절연막(41)을 대상으로 질화 처리를 수행하여 상기 절연막(41)의 표면에 광역 질화 영역(43)을 형성한다. 이때, 상기 광역 질화 영역(43)은 상기 절연막(41)의 표면에 집중하도록 형성하는 것이 바람직하다. 그러나, 상기 광역 질화 영역(43)이 상기 기판(20)과 접하는 영역까지 확장되지 않는 것을 전제할 경우에는 상기 절연막(41)의 상부 표면으로부터 아래 영역까지 확장되어도 무방하다.
본 실시예에서의 상기 질화 처리는 플라즈마 질화 처리를 수행하는 것이 바람직하다. 여기서, 상기 플라즈마 질화 처리를 약 200℃를 초과하는 온도에서 수행할 경우에는 상기 광역 질화 영역의 분포를 적절하게 제어하지 못하기 때문에 바람직하지 않다. 즉, 상기 광역 질화 영역이 상기 기판과 접하는 영역까지 확장될 수 있기 때문에 바람직하지 않다. 따라서, 본 실시예에서의 상기 플라즈마 질화 처리는 약 20 내지 200℃의 온도에서 수행하는 것이 바람직하다. 또한, 상기 플라즈마 질화 처리는 400 내지 600Watt의 파워와 50 내지 150mTorr의 압력을 갖는 조건에서 수행하는 것이 바람직하고, 질소를 포함하는 가스와 헬륨 가스가 약 0.8 내지 1.2 : 1.0의 혼합비를 갖는 혼합 가스를 사용하는 것이 바람직하다. 특히, 상기 질소를 포함하는 가스의 예로서는 N2, N2O, NO, NH3 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하지만, 둘 이상을 혼합하여 사용할 수도 있다.
이하, 상기 플라즈마 질화 처리에 대해서 보다 구체적으로 설명하기로 한다.
도 6은 도 4c에서의 질화 처리를 수행하는 방법을 설명하기 위한 공정 흐름도이다.
도 6을 참조하면, 안정화 단계로서 질화 처리를 위한 공정 챔버 내부가 약 23℃의 온도와 약 80mTorr의 압력을 갖도록 공정 조건을 조절한다.(S61 단계) 상기 안정화 단계는 약 10초 동안 수행하고, 약 100sccm의 질소 가스와 약 100sccm의 헬륨 가스를 제공한다.
이어서, 스트라이크 단계로서 상기 안정화 단계와 동일한 온도와 압력을 유지한 상태에서 상기 공정 챔버 내부에 약 500Watt의 파워를 인가한다.(S63 단계) 상기 스트라이크 단계는 약 5초 동안 수행하고, 약 100sccm의 질소 가스와 약 100sccm의 헬륨 가스를 제공한다.
이와 같이, 상기 안정화 단계와 스트라이크 단계를 수행하여 상기 질화 처리 를 위한 공정 분위를 조성한다.
그리고, 질화 처리 단계로서 약 23℃의 온도와 약 80mTorr의 압력 및 약 500mTorr의 파워가 인가되는 공정 조건으로 조성한다.(S65 단계) 상기 질화 처리 단계는 약 60초 동안 수행하고, 약 100sccm의 질소 가스와 약 100sccm의 헬륨 가스를 제공한다.
이어서, 디척킹 단계로서 상기 질화 처리 단계와 동일한 온도, 압력 및 파워를 갖는 공정 조건을 유지한다.(S67 단계) 그러나, 상기 디척킹 단계는 약 5초 동안 수행하고, 약 100sccm의 질소 가스와 약 100sccm의 헬륨 가스를 제공한다.
그리고, 퍼지 단계로서 상기 파워의 인가를 종료한 상태에서 약 23℃의 온도와 약 80mTorr의 압력을 갖는 공정 조건을 유지한다.(S69 단계) 상기 퍼지 단계는 약 5초 동안 수행하고, 약 100sccm의 질소 가스와 약 100sccm의 헬륨 가스를 제공한다.
이와 같이, 본 실시예에서는 상기 S61 단계 내지 S69 단계를 순차적으로 수행하여 상기 절연막(41)의 표면에 광역 질화 영역(43)을 형성한다. 특히, 상기 광역 질화 영역(41)은 후속 공정을 수행함에 따라 질화 영역(30)으로 형성되는데, 상기 질화 영역(30)을 형성하는 것은 후속되는 소스/드레인의 형성에서 빈번하게 발생하는 보론 침투 현상에 대비하기 위함이다.
또한, 본 실시예에서는 상기 질화 처리를 수행한 후, 열처리를 선택적으로 수행할 수 있다. 본 실시예에서의 상기 열처리는 800 내지 1,200℃의 온도와 3 내지 10Torr의 압력에서 산소 가스를 사용하여 수행하는 것이 바람직하다.
이하, 상기 열처리에 대해서 보다 구체적으로 설명하기로 한다.
도 7은 도 4c에서의 열처리를 수행하는 방법을 설명하기 위한 시간 흐름도이다.
도 7을 참조하면, 상기 질화 처리가 이루어진 기판(20)을 열처리를 위한 공정 챔버로 로딩시킨 후, 상기 공정 챔버 내부의 온도를 450℃ 미만으로 조절한다.(S71 단계) 상기 S71 단계는 약 5초 동안 수행하고, 질소 가스를 약 5slm 제공한다. 이어서, 상기 공정 챔버 내부의 압력을 약 5Torr로 조절한다.(S73 단계) 상기 S73 단계는 약 7초 동안 수행하고, 질소 가스를 약 5slm 제공한다. 계속해서, 상기 온도를 약 450℃로 조절한다.(S75 단계) 상기 S75 단계는 약 120초 동안 수행하고, 산소 가스를 약 1slm 제공한다. 그리고, 상기 온도를 초당 약 20℃로 상승시켜 약 620℃로 유지시킨다.(S77 단계) 상기 S77 단계는 약 30초 동안 수행하고, 산소 가스를 약 1slm 제공한다. 이어서, 상기 온도를 초당 약 35℃로 상승시켜 약 950℃로 유지시킨다.(S79 단계) 상기 S79 단계는 약 30초 동안 수행하고, 산소 가스를 약 1slm 제공한다. 계속해서, 상기 온도를 초당 25℃로 상승시켜 약 1,000℃로 유지시킨다.(S81 단계) 상기 S81 단계는 약 30초 동안 수행하고, 산소 가스를 약 1slm 제공한다.
이와 같이, 상기 S71 단계 내지 S81 단계를 수행하여 상기 열처리를 위한 공정 분위기를 조성한다.
그리고, 상기 공정 챔버 내부의 온도를 약 1,000℃로 유지한 상태에서 산소 가스를 약 1slm 제공한다.(S83 단계) 특히, 상기 S83 단계는 약 10초 동안 수행한 다. 이에 따라, 상기 질화 처리에 의해 상기 절연막(41)이 표면에 집중적으로 형성된 광역 질화 영역(43)이 보다 안정화된다.
이어서, 후처리의 수행으로서 상기 온도를 초당 20초로 하강시켜 약 550℃의 온도를 유지시킨다.(S85 단계) 상기 S85 단계는 약 70초 동안 수행하고, 질소 가스를 약 2slm 제공한다. 그리고, 상기 온도를 450℃ 미만으로 조절하여 공정을 종료한다.(S87 단계) 상기 S87 단계는 약 60초 동안 수행하고, 질소 가스를 약 5slm 제공한다.
상기 열처리에서는 질소 가스를 부분적으로 사용한다. 그러나, 상기 열처리에 직접적인 영향을 끼치는 온도 조건을 갖는 단계들(S75 단계 내지 S83 단계)에서는 산소 가스를 사용하기 때문에 상기 질소 가스의 부분적인 사용으로 인하여 상기 절연막(41)이 질화되는 상황은 발생하지 않는다.
이와 같이, 본 실시예에서는 상기 기판(20) 상에 절연막(41)을 형성한 후, 질화 처리와 열처리를 수행한다.
도 4d를 참조하면, 상기 광역 질화 영역(43)을 갖는 절연막(41) 상에 도전막(45)을 형성한다.
언급한 바와 같이, 본 실시예에서의 상기 도전막(45)은 폴리 실리콘, 금속, 금속 질화물 등을 포함하는 것이 바람직하다. 상기 금속의 예로서는 티타늄, 탄탈륨, 텅스텐, 알루미늄, 하프늄, 지르코늄, 구리 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 둘 이상을 혼합하여 사용하여도 무방하다. 또한, 상기 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 알루미늄 질화물, 하프늄 질화물, 지르코늄 질화물, 구리 질화물 등을 들 수 있다. 이들의 경우에도 단독으로 사용하는 것이 바람직하고, 둘 이상을 혼합하여 사용하여도 무방하다.
일 예로서, 상기 도전막(45)이 폴리 실리콘으로 이루어질 경우에는 상기 도전막(45)은 주로 실란(SiH4)을 사용하는 열분해를 수행하여 형성하는 것이 바람직하다. 구체적으로, 상기 실란을 사용한 열분해는 적층이 이루어지는 제1 공정과 불순물을 도핑시키는 제2 공정을 포함하고, 약 500 내지 650℃의 온도와 약 25 내지 150Pa의 압력에서 수행하는 것이 바람직하다.
또한, 상기 도전막(45)이 금속 또는 금속 질화물로 이루어질 경우에는 상기 도전막(45)은 화학기상증착 또는 원자층 적층을 수행하여 형성하는 것이 바람직하다.
이어서, 상기 도전막(45)과 절연막(41)을 순차적으로 패터닝한다. 이때, 상기 패터닝은 주로 사진 식각 공정을 수행하고, 상기 기판(20)의 채널 영역(23) 상부에만 상기 도전막(45)의 일부와 절연막(41)의 일부를 남긴다. 그 결과, 상기 기판(20) 상에는, 도 2에 도시된 바와 같이, 게이트 절연막(24)과 게이트 도전막(26)을 포함하는 게이트 구조물(29)이 형성된다. 또한, 상기 게이트 도전막(26)과 접하는 상기 게이트 절연막(24)의 표면에는 질화 영역(30)이 형성된다.
이와 같이, 본 실시예에서는 전술한 공정을 수행함으로서 상기 기판(20) 표면으로부터 아래에 포토 다이오드(22)를 형성하고, 상기 기판(20) 상에 질소를 포 함하지 않은 산화물로 이루어지는 게이트 절연막(24)을 포함하는 게이트 구조물(29)을 용이하게 형성할 수 있다.
따라서, 본 실시예에서의 이미지 센서는 종래에 빈번하게 발생하던 랜덤 노이즈를 충분하게 줄일 수 있다. 또한, 상기 질화 영역의 형성에 의해 후속되는 공정에서 빈번하게 발생하던 보론 침투 현상도 충분하게 줄일 수 있다.
그리고, 본 실시예에서는 전하 결합 소자 또는 씨모스 이미지 센서 모두에 적용이 가능한 포토 다이오드와 게이트 구조물을 갖는 이미지 센서에 대해서 설명하고 있지만, 하기 실시예 2에서는 상기 이미지 센서 중에서 씨모스 이미지 센서에 한정하여 설명하기로 한다.
실시예 2
도 8은 본 발명의 실시예 2에 따른 씨모스 이미지 센서를 개략적으로 나타내는 평면도이다.
도 8을 참조하면, 씨모스 이미지 센서의 일부인 단위 픽셀로서 상기 단위 픽셀은 소자 분리 영역(81)에 의해 한정되는 기판의 액티브 영역(82)에 형성되는 포토 다이오드(84)와 게이트 구조물들(86, 88, 90)을 포함한다. 특히, 상기 포토 다이오드(80)는 기판 표면으로부터 아래에 형성되고, 상기 게이트 구조물들(86, 88, 90)은 상기 포토 다이오드(84)가 형성되는 기판 일측 상에 형성된다.
구체적으로, 상기 포토 다이오드(84)는 광효율을 높이기 위하여 다소 넓은 영역을 차지한다. 그리고, 상기 게이트 구조물들(86, 88, 90)은 트랜스퍼 트랜지스 터의 게이트 구조물(86)(이하, '트랜스퍼 게이트'라 한다), 리셋 트랜지스터의 게이트 구조물(88)(이하, '리셋 게이트'라 한다) 및 선택 트랜지스터의 게이트 구조물(90)(이하, '선택 게이트'라 한다)을 포함한다. 도시하지 않았지만, 상기 게이트 구조물로서 상기 선택 게이트(90)와 인접하는 영역의 기판 상에 액세스 트랜지스터의 게이트 구조물(이하, '액세스 게이트'라 한다)을 더 포함한다. 그리고, 상기 트랜스퍼 게이트(86)와 상기 리셋 게이트(88)는 플로팅 확산 영역(92)에 의해 연결된다. 또한, 상기 플로팅 확산 영역(92)과 상기 선택 게이트(90)는 금속 배선(도시하지 않음)에 의해 전기적으로 연결된다.
이하, 언급하는 도 8에 도시된 씨모스 이미지 센서에 대하여 설명하기로 한다.
도 9는 본 발명의 실시예 2에 따른 씨모스 이미지 센서를 개략적으로 나타내는 단면도이다. 그리고, 이하에서는 도 8에 도시된 동일한 부재에 대하여 동일한 참조 부호로 나타낸다.
도 9를 참조하면, 씨모스 이미지 센서는 소자 분리 영역(81)에 의해 필드 영역과 액티브 영역으로 한정되는 기판(80)을 포함한다. 상기 소자 분리 영역(81)의 예로서는 트랜치 소자 분리막, 필드 산화막 등을 들 수 있고, 본 실시예에서는 상기 소자 분리 영역(81)으로서 트랜치 소자 분리막을 형성한다. 또한, 본 실시예의 경우에도, 도시하지는 않았지만, 실시예 1과 동일하게 상기 기판(80) 아래에 에피택시얼 영역과 깊은 웰 영역을 형성하는 것이 바람직하다.
그리고, 본 실시예의 씨모스 이미지 센서는 기판(80) 표면 아래에 형성되는 포토 다이오드(84)와 상기 포토 다이오드(84)가 형성되는 기판(80) 일측 상에 형성되는 게이트 구조물들(86, 88, 90)을 포함한다. 특히, 본 실시예의 포토 다이오드(84)는 실시예 1의 포토 다이오드와 동일하게 제1 포토 다이오드(84a)와 제2 포토 다이오드(84b)를 포함한다. 그리고, 상기 게이트 구조물들(86, 88, 90)은 트랜스퍼 게이트(86), 리셋 게이트(88), 선택 게이트(90) 및 액세스 게이트(도시하지 않음)를 포함한다. 여기서, 상기 트랜스퍼 게이트(86)의 경우에는 불순물을 도핑하여 형성하는 채널 영역(83) 상에 형성하는 것이 바람직하다. 또한, 상기 게이트 구조물들(86, 88, 90) 중에서 상기 트랜스퍼 게이트(86) 사이에서 상기 포토 다이오드(84)와 마주보는 상기 기판(80) 타측의 표면 아래에는 플로팅 확산 영역(92)이 형성된다. 이때, 상기 플로팅 확산 영역(92)은 상기 채널 영역(83)과 연결되는 것이 바람직하다. 또한, 상기 게이트 구조물들(86, 88, 90) 사이의 기판(80) 표면으로부터 아래에는 저농도 확산 영역(94, 95)이 형성된다. 여기서, 상기 저농도 확산 영역(94, 95)은 상기 플로팅 확산 영역(92)과 함께 트랜지스터의 소스/드레인 영역으로 이해할 수 있다.
특히, 본 실시예에서의 게이트 구조물들(86, 88, 90)은 서로 동일한 게이트 절연막들(86a, 88a, 90a)과 게이트 도전막들(86c, 88c, 90c)을 포함한다. 구체적으로, 본 실시예의 상기 게이트 절연막들(86a, 88a, 90a)은 실시예 1의 게이트 절연막과 동일한 것이 바람직하다. 따라서, 상기 게이트 절연막들(86a, 88a, 90a)은 산소를 포함하지 않는 산화물로 이루어진다. 그리고, 상기 게이트 도전막들(86c, 88c, 90c)의 경우에도 실시예 1의 게이트 도전막과 동일한 것이 바람직하다. 또한, 상기 게이트 도전막들(86c, 88c, 90c)과 접하는 게이트 절연막들(86a, 88a, 90a)의 표면 각각에 형성되는 질화 영역들(86b, 88b, 90b)도 실시예 1의 질화 영역과 동일한 것이 바람직하다.
그리고, 본 실시예에서의 씨모스 이미지 센서는 상기 게이트 구조물들(86, 88, 90)을 갖는 기판(80) 상에 형성되는 층간 절연막(98)과 상기 층간 절연막(98) 내부에 상기 포토 다이오드(84)와 중첩되지 않게 형성되는 금속 배선(100, 102)을 포함한다. 본 실시예에서의 상기 층간 절연막(98)은 충분한 광 투광성 물질로 이루어지는 것이 바람직하다. 따라서, 상기 층간 절연막(98)은 주로 실리콘 산화물로 형성한다. 또한, 상기 층간 절연막(98)은 다층으로 이루어지는 것이 바람직하다. 따라서, 상기 금속 배선(100, 102)의 경우에도 다층으로 이루어진다.
아울러, 본 실시예의 씨모스 이미지 센서는 상기 층간 절연막(98) 상에 형성되는 컬러 필터(104)와 마이크로 렌즈(108)를 포함한다. 그리고, 상기 컬러 필터(104)와 마이크로 렌즈(108) 사이에 평탄층(over coating layer)(106)을 더 포함하기도 한다. 상기 컬러 필터(104), 마이크로 렌즈(108) 및 평탄층(106)은 주로 포토레지스트로 형성한다. 또한, 상기 평탄층(106)의 경우에는 컬러 필터(104)에 의해 발생하는 단차를 평탄화시키고, 초점 거리를 적절하게 조절하기 위한 것으로서, 경우에 따라서는 생략하여도 무방하다. 아울러, 상기 컬러 필터(104)와 층간 절연막(98) 사이에 실리콘 산화물과 실리콘 질화물을 포함하는 보호막(도시되지 않음)을 더 형성하기도 한다.
이와 같이, 본 실시예에서도 실시예 1과 동일하게 게이트 절연막들(86a, 88a, 90a)로서 질소를 포함하지 않는 산화물로 형성하기 때문에 상기 씨모스 이미지 센서의 동작시 빈번하게 발생하는 랜덤 노이즈를 충분하게 줄일 수 있다. 아울러, 상기 질화 영역들(86b, 88b, 90b)을 확보함으로서 상기 저농도 확산 영역(94, 95)과 상기 플로팅 확산 영역(92)으로 이해되는 소스/드레인 영역을 형성할 때 빈번하게 발생하는 보론 침투 현상도 충분하게 줄일 수 있다.
이하, 상기 씨모스 이미지 센서를 제조하는 방법에 대하여 설명하고자 한다.
도 10a 내지 도 10c는 도 9의 씨모스 이미지 센서를 제조하는 방법을 개략적으로 나타내는 단면도들이다.
도 10a를 참조하면, 기판(80)에 소자 분리 영역(81)으로서 트랜치 소자 분리막을 형성한다. 특히, 상기 트랜치 소자 분리막은 식각 공정, 적층 공정 및 평탄화 공정을 적절하게 수행하여 형성한다. 이어서, 실시예 1과 동일한 방법을 수행하여 상기 기판(80) 표면 아래에 제1 포토 다이오드(84a)와 제2 포토 다이오드(84b)를 포함하는 포토 다이오드(84)와 채널 영역(83)을 형성한다.
계속해서, 실시예 1과 동일한 방법을 수행하여 상기 기판(80) 상에 절연막(110)을 형성한다. 그러므로, 상기 절연막(110)은 산소를 포함하지 않는 산화물로 이루어진다. 이어서, 상기 절연막(110)을 대상으로 질화 처리를 수행하여 상기 절연막(110)의 표면에 광역 질화 영역(112)을 형성한다. 본 실시예에서의 질화 처리의 경우에도 실시예 1의 질화 처리와 동일한 방법으로 수행한다. 그러므로, 본 실시예에서의 질화 처리는 플라즈마 질화 처리를 수행한다. 계속해서, 실시예 1과 동일한 방법을 수행하여 상기 질화 처리가 이루어진 절연막(110) 상에 도전막(114)을 형성한다.
도 10b를 참조하면, 상기 도전막(114)과 절연막(112)을 대상으로 패터닝을 수행한다. 이때, 상기 패터닝은 사진 식각 공정으로 이해할 수 있다. 그 결과, 상기 기판(80) 상에는 게이트 구조물들(86, 88, 90)로서 트랜스퍼 게이트(86), 리셋 게이트(88), 선택 게이트(90) 및 액세스 게이트(도시되지 않음)가 형성된다. 특히, 상기 게이트 구조물들(86, 88, 90)은 상기 포토 다이오드(84)가 형성된 기판(80) 일측에 형성되는 것이 바람직하고, 상기 트랜스퍼 게이트(86)는 상기 채널 영역(83) 상에 형성되는 것이 바람직하다. 또한, 상기 게이트 구조물들(86, 88, 90)은 동일한 게이트 절연막들(86a, 88a, 90a), 질화 영역들(86b, 88b, 90b) 및 게이트 도전막들(86c, 88c, 90c)을 포함한다.
이어서, 상기 게이트 구조물들(86, 88, 90) 사이의 기판(80) 표면으로부터 아래에 플로팅 확산 영역(92)과 저농도 확산 영역(94, 95)을 형성한다. 본 실시예에서는 상기 게이트 구조물들(86, 88, 90)을 마스크로 사용하는 이온 주입을 수행하여 상기 플로팅 확산 영역(92)과 저농도 확산 영역(94, 95)을 형성하는 것이 바람직하다. 특히, 상기 플로팅 확산 영역(92)은 상기 트랜스퍼 게이트(86) 사이에서 상기 포토 다이오드(84)와 마주보는 기판(80) 타측 표면 아래에 형성되고, 상기 채널 영역(83)과 연결되는 것이 바람직하다.
도 10c를 참조하면, 상기 게이트 구조물들(86, 88, 90)을 갖는 기판(80) 상에 층간 절연막(98)과 금속 배선(100, 102)을 형성한다. 특히, 상기 층간 절연막(98)은 다층 구조로 이루어지고, 상기 금속 배선(100, 102)은 상기 층간 절연막 (98) 내부에 상기 포토 다이오드(84)와 중첩되지 않게 형성되는 것이 바람직하다. 또한, 상기 층간 절연막(98)은 광 투광성이 우수한 물질을 사용하여 형성한다. 이에 따라, 본 실시예에서는 실리콘 산화물을 사용하여 상기 층간 절연막(98)을 형성한다.
구체적으로, 상기 다층 구조를 갖는 상기 층간 절연막(98)과 금속 배선(100, 102)의 형성은 다음과 같다.
먼저, 하부 층간 절연막을 형성한 후, 전기적 연결을 위한 부위에 하부 콘택홀을 형성한다. 그리고, 상기 콘택홀을 포함하는 하부 층간 절연막 상에 하부 금속막을 형성한 후, 상기 하부 금속막을 패터닝하여 하부 금속 배선을 형성한다. 이어서, 상기 하부 금속 배선을 갖는 하부 층간 절연막 상에 상부 층간 절연막을 형성한 후, 전기적 연결을 위한 부위에 상부 콘택홀을 형성한다. 계속해서, 상기 상부 콘택홀을 포함하는 상부 층간 절연막 상에 상부 금속막을 형성한 후, 상기 상부 금속막을 패터닝하여 상부 금속 배선을 형성한다.
그리고, 상기 공정을 반복적으로 수행함으로서 다층 구조를 갖는 상기 층간 절연막(98)과 상기 층간 절연막(98) 내부에 금속 배선(100, 102)을 형성할 수 있다. 아울러, 다층 구조를 갖는 상기 층간 절연막(98)의 형성에서는 상기 층간 절연막(98)의 표면을 평탄화하기 위한 화학기계적 연마와 같은 공정을 필요에 따라서 더 수행하기도 한다.
이어서, 상기 층간 절연막(98) 상에 컬러 필터(104), 평탄층(106) 및 마이크로 렌즈(108)를 차례로 형성한다. 여기서, 상기 컬러 필터(104)를 컬러 이미지의 구현을 위하여 형성하는 것으로서, 주로 레드(R), 그린(G), 블루(B)로 염색된 포토레지스트를 상기 층간 절연막(98) 상에 형성한 후, 선택적으로 패터닝하여 형성한다. 그리고, 상기 컬러 필터(104) 상에 포토레지스트로 이루어지는 평탄층(106)을 형성한 후, 상기 평탄층(106) 상에 마이크로 렌즈(108)를 형성한다. 상기 마아크로 렌즈(108)는 주로 상기 평탄층 상에 포토레지스트를 도포한 후, 열처리를 수행함으로서 형성된다. 또한, 도시하지는 않았지만, 상기 마이크로 렌즈(108) 표면 상에 상기 마이크로 렌즈(108)를 보호하기 위하여 엘티오(LTO : low temperature oxide)와 같은 캡핑막을 더 형성하기도 한다.
언급한 공정을 순차적으로 형성함으로서, 도 9에 도시된 씨모스 이미지 센서를 획득한다.
따라서, 본 실시예에서의 씨모스 이미지 센서는 종래에 빈번하게 발생하던 랜덤 노이즈를 충분하게 줄일 수 있다. 또한, 상기 질화 영역의 형성에 의해 보론 침투 현상도 충분하게 줄일 수 있다.
랜덤 노이즈 특성 평가 1
도 11은 본 발명의 방법에 따라 제조한 게이트 구조물을 갖는 이미지 센서의 랜덤 노이즈 특성을 평가하기 위한 그래프이다.
도 11을 참조하면, 곡선 Ⅰ은 본 발명의 방법에 따라 제조한 게이트 구조물을 갖는 이미지 센서(샘플 1)의 랜덤 노이즈 특성을 나타내고, 곡선 Ⅱ는 종래의 방법에 따라 제조한 게이트 구조물을 갖는 이미지 센서(샘플 2)의 랜덤 노이즈 특 성을 나타낸다.
특히, 상기 샘플 1의 이미지 센서는 산소를 포함하지 않지 않는 산화물로서 라티칼 산화 공정을 수행하여 형성한 실리콘 산화물로 이루어지는 게이트 절연막을 포함하는 게이트 구조물을 갖고, 상기 샘플 2의 이미지 센서는 실리콘 산질화물로 이루어지는 게이트 절연막을 포함하는 게이트 구조물을 갖는다.
상기 랜덤 노이즈 특성을 파악하기 위하여 상기 샘플 1과 샘플 2 각각에 약 2.8V의 VDS와 약 2.0V의 VGS를 인가하였다. 그 결과, 상기 샘플 2의 랜덤 노이즈에 비하여 상기 샘플 1의 랜덤 노이즈가 현저하게 감소하는 것을 확인할 수 있었다.
랜덤 노이즈 특성 평가 2
계속해서, 본 발명에서와 같이 게이트 도전막과 접하는 게이트 절연막의 표면에 질화 영역을 형성할 경우 랜덤 노이즈 특성에 어떠한 영향을 끼치는 가를 확인하였다.
도 12는 본 발명의 방법에 따라 제조한 질화 영역을 더 포함하는 게이트 구조물을 갖는 이미지 센서의 랜덤 노이즈 특성을 평가하기 위한 그래프이다.
도 12을 참조하면, 곡선 Ⅲ은 도 11에서의 샘플 1과 동일한 이미지 센서의 랜덤 노이즈 특성을 나타내고, 곡선 Ⅳ는 본 발명의 방법에 따라 게이트 도전막과 접하는 게이트 절연막의 표면에 질화 영역을 형성한 게이트 구조물을 갖는 이미지 센서(샘플 3)의 랜덤 노이즈 특성을 나타낸다.
특히, 상기 샘플 3의 이미지 센서는 약 23℃의 온도에서 약 500Watt의 파워를 인가하는 공정 조건을 갖는 플라즈마 처리를 수행하여 형성한 질화 영역을 포함한다.
상기 랜덤 노이즈 특성을 파악하기 위하여 상기 샘플 1과 샘플 3 각각에 약 2.8V의 VDS와 약 2.0V의 VGS를 인가하였다. 그 결과, 상기 샘플 1의 랜덤 노이즈와 상기 샘플 3의 랜덤 노이즈가 거의 유사한 것을 확인할 수 있었다.
그러므로, 본 발명에서와 같이, 상기 게이트 도전막과 접하는 게이트 절연막의 표면에 질화 영역을 형성하여도 랜덤 노이즈 특성에는 별다른 영향을 끼치지 않는 것을 알 수 있다.
랜덤 노이즈 특성 평가 3
도 13은 본 발명의 방법에 따라 제조한 이미지 센서의 절연막이 질소 농도에 따라 변화하는 랜덤 노이즈 특성을 평가하기 위한 그래프이다.
도 13을 참조하면, 샘플 5는 본 발명에서와 같이 라디칼 산화 공정을 수행하여 형성하는 질소를 전혀 포함하지 않는 산화물인 실리콘 산화물로 이루어지는 게이트 절연막을 포함하는 이미지 센서이다. 그리고, 샘플 6은 상기 샘플 5을 대상으로 일산화질소 가스(NO)를 사용하는 열처리를 수행하여 약 0.5%의 질소가 첨가된 게이트 절연막을 포함하는 이미지 센서이고, 샘플 7은 상기 샘플 5을 대상으로 질소 가스(N2)를 사용하는 열처리를 수행하여 약 0.4%의 질소가 첨가된 게이트 절연막 을 포함하는 이미지 센서이다. 또한, 샘플 8은 종래의 방법에 따라 형성한 약 1.95%의 질소가 첨가된 실리콘 산질화물로 이루어지는 게이트 절연막을 포함하는 이미지 센서이다.
상기 샘플 5 내지 샘플 8을 대상으로 랜덤 노이즈 특성을 평가한 결과, 질소 첨가량이 적을수록 랜덤 노이즈 특성이 개선되는 것을 확인할 수 있었다.
특히, 상기 평가 결과에 의하면, 기판과 접하는 게이트 절연막의 표면에 존재하는 질소가 증가할수록 게이트 절연막의 이동도에 영향을 끼쳐서 상기 랜덤 노이즈 특성을 악화시키는 것으로 예상할 수 있다.
문턱 전압 특성 평가
도 14는 본 발명의 방법에 따라 제조한 게이트 구조물을 갖는 이미지 센서의 문턱 전압 특성을 평가하기 위한 그래프이다.
도 14를 참조하면, 곡선 Ⅴ는 종래의 방법에 따라 제조한 실리콘 산질화물로 이루어지는 게이트 절연막을 갖는 이미지 센서(샘플 10)의 문턱 전압 특성을 나타낸다. 그리고, 곡선 Ⅵ과 곡선 Ⅶ은 본 발명에 따른 플라즈마 질화 처리를 수행하여 게이트 도전막과 접하는 게이트 절연막의 표면에 질화 영역을 갖는 이미지 센서들(샘플 11과 샘플 12)의 문턱 전압 특성을 나타낸다. 특히, 상기 샘플 11에서의 플라즈마 질화 처리는 약 23℃의 온도에서 약 100Watt의 파워를 인가하는 공정 조건으로 수행하였고, 상기 샘플 12에서의 플라즈마 질화 처리는 약 23℃의 온도에서 약 900Watt의 파워를 인가하는 공정 조건으로 수행하였다.
상기 문턱 전압 특성을 파악하기 위하여 상기 샘플 10 내지 샘플 11 각각에 약 2.8V의 VDS와 약 2.0V의 VGS를 인가하였다. 그 결과, 상기 샘플 10 내지 샘플 12 모두가 유사한 문턱 전압 특성을 갖는 것으로 확인되었다.
그러므로, 본 발명에서와 같이 게이트 도전막과 접하는 게이트 절연막의 표면에 질화 영역을 형성하여도 보론 침투 현상에 의하여 빈번하게 발생하는 문턱 전압 특성이 영향을 받지 않음을 확인할 수 있었다.
질화 영역의 분포에 대한 평가
도 15는 본 발명의 방법에 따른 플라즈마 질화 처리를 수행할 때 형성되는 질화 영역의 분포를 평가하기 위한 그래프이다.
도 15를 참조하면, 곡선 Ⅷ은 본 발명의 게이트 절연막에 약 23℃의 온도에서 약 500Watt의 파워를 인가하는 공정 조건으로 플라즈마 질화 처리를 수행하여 형성한 질화 영역의 분포를 나타낸다.(샘플 16)
그리고, 곡선 Ⅸ는 본 발명의 게이트 절연막에 약 800℃의 온도에서 플라즈마 질화 처리를 수행하여 형성한 질화 영역의 분포를 나타낸다.(샘플 17) 특히, 상기 샘플 17에서의 플라즈마 질화 처리는 대한민국 공개특허 2004-7968호에 개시된 방법과 거의 유사하다. 또한, 곡선 Ⅹ는 종래의 방법에 따라 형성한 실리콘 산질화막에 약 800℃의 온도에서 플라즈마 질화 처리를 수행하여 형성한 질화 영역의 분포를 나타낸다.(샘플 18)
심스(SIMS : secondary ion mass spectroscopy)를 사용하여 상기 샘플 16 내지 샘플 18 각각에 대한 질화 영역의 분포를 측정하였다. 상기 측정 결과, 상기 샘플 16의 경우에만 게이트 도전막과 접하는 게이트 절연막의 표면 즉, 상부 계면에 질화 영역이 집중되어 있는 것을 확인할 수 있었다.
따라서, 본 발명의 방법과 다른 방법으로 질화 영역을 형성할 경우에는 상기 게이트 절연막의 상부 계면에만 질화 영역을 형성할 수 없는 것을 확인할 수 있다. 그러므로, 본 발명에서는 상기 질화 영역의 분포를 적절하게 제어함으로서 상기 질화 영역의 잘못된 분포로 인한 이미지 센서의 랜덤 노이즈 특성을 저하를 충분하게 방지할 수 있다.
본 발명에 의하면, 질소를 포함하지 않는 산화물로 이미지 센서의 게이트 도전막을 형성한다. 따라서, 종래에 빈번하게 발생하던 랜덤 노이즈를 충분하게 감소시킬 수 있다. 그러므로, 본 발명은 양호한 특성을 갖는 이미지 센서의 획득이 가능하다.
또한, 본 발명에 의하면 게이트 도전막과 접하는 게이트 절연막의 표면에 질화 영역을 집중적으로 형성함으로서 랜덤 노이즈 특성에 영향을 끼치지 않으면서도 보론 침투 현상을 충분하게 방지할 수 있다. 따라서, 보론 침투 현상으로 인하여 문턱 전압 특성이 변화하는 것을 충분하게 줄일 수 있다. 그러므로, 본 발명은 전기적 특성이 양호한 이미지 센서의 획득이 가능하다.
이와 같이, 본 발명은 랜덤 노이즈 특성과 보론 침투 현상으로 인한 문턱 전 압 특성을 동시에 개선한 이미지 센서를 용이하게 획득할 수 있다.
전술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (51)

  1. 기판 표면 아래에 형성되는 포토 다이오드; 및
    상기 포토 다이오드가 형성되는 기판 일측 상에 형성되고, 질소를 포함하지 않는 산화물로 이루어지는 게이트 절연막과 상기 게이트 절연막 상에 형성되는 게이트 도전막을 갖고, 상기 게이트 도전막과 접하는 상기 게이트 절연막의 표면에 질화 처리를 수행하여 형성하는 질화 영역을 갖는 게이트 구조물을 포함하는 이미지 센서.
  2. 제1 항에 있어서, 상기 포토 다이오드는 상기 기판 표면으로부터 아래에 제1 불순물이 도핑된 제1 포토 다이오드와 상기 제1 포토 다이오드로부터 아래에 제2 불순물이 도핑된 제2 포토 다이오드를 포함하는 것을 특징으로 하는 이미지 센서.
  3. 제2 항에 있어서, 상기 제1 불순물은 3족 원소를 포함하고, 상기 제2 불순물은 5족 원소를 포함하는 것을 특징으로 하는 이미지 센서.
  4. 제1 항에 있어서, 상기 질소를 포함하지 않는 산화물은 실리콘 산화물, 금속 산화물 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 이미지 센서.
  5. 제4 항에 있어서, 상기 금속 산화물은 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 알루미늄 산화물 및 티타늄 산화물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 이미지 센서.
  6. 제1 항에 있어서, 상기 게이트 절연막은 라디칼 산화 공정을 수행하여 형성하는 실리콘 산화막을 포함하는 것을 특징으로 하는 이미지 센서.
  7. 제1 항에 있어서, 상기 게이트 절연막은 열산화 공정을 수행하여 형성하는 실리콘 산화막을 포함하는 것을 특징으로 하는 이미지 센서.
  8. 제1 항에 있어서, 상기 게이트 절연막은 화학기상증착 공정을 수행하여 형성하는 실리콘 산화막을 포함하는 것을 특징으로 하는 이미지 센서.
  9. 제1 항에 있어서, 상기 게이트 절연막은 화학기상증착 공정을 수행하여 형성하는 금속 산화막을 포함하는 것을 특징으로 하는 이미지 센서.
  10. 제1 항에 있어서, 상기 게이트 절연막은 원자층 적층 공정을 수행하여 형성하는 금속 산화막을 포함하는 것을 특징으로 하는 이미지 센서.
  11. 제1 항에 있어서, 상기 게이트 도전막은 폴리 실리콘, 금속 또는 금속 질화물을 포함하는 것을 특징으로 하는 이미지 센서.
  12. 제11 항에 있어서, 상기 금속은 티타늄, 탄탈륨, 텅스텐, 알루미늄, 하프늄, 지르코늄 및 구리로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하고, 상기 금속 질화물은 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 알루미늄 질화물, 하프늄 질화물, 지르코늄 질화물 및 구리 질화물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 이미지 센서.
  13. 삭제
  14. 제1 항에 있어서, 상기 질화 처리는 플라즈마 질화 처리를 포함하는 것을 특징으로 하는 이미지 센서.
  15. 기판 표면 아래에 형성되는 포토 다이오드; 및
    상기 포토 다이오드가 형성되는 기판 일측 상에 형성되고, 게이트 절연막과 게이트 도전막을 갖는 게이트 구조물을 포함하고,
    상기 게이트 절연막은 상기 기판과 접하는 영역에서는 질소를 포함하지 않는 물질로 이루어지고, 상기 게이트 도전막과 접하는 영역에서는 질소를 포함하는 물질로 이루어지는 것을 특징으로 하는 이미지 센서.
  16. 기판 표면 아래에 형성되는 포토 다이오드;
    상기 포토 다이오드가 형성되는 기판 일측 상에 형성되고, 질소를 포함하지 않는 산화물로 이루어지는 게이트 절연막과 상기 게이트 절연막 상에 형성되는 게이트 도전막을 갖고, 상기 게이트 도전막과 접하는 상기 게이트 절연막의 표면에 질화 처리를 수행하여 형성하는 질화 영역을 포함하는 게이트 구조물;
    상기 게이트 구조물 사이에서 상기 포토 다이오드와 마주보는 상기 기판 타측 표면 아래에 형성되는 플로팅 확산 영역;
    상기 기판 상에 형성되고, 충분한 광 투과성 물질로 이루어지는 층간 절연막;
    상기 층간 절연막 내부에 상기 포토 다이오드와 중첩되지 않게 형성되는 금속 배선;
    상기 층간 절연막 상에 형성되는 컬러 필터; 및
    상기 컬러 필터 상에 형성되는 마이크로 렌즈를 포함하는 씨모스 이미지 센서.
  17. 제16 항에 있어서, 상기 질소를 포함하지 않는 산화물은 실리콘 산화물, 금속 산화물 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
  18. 제17 항에 있어서, 상기 금속 산화물은 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 알루미늄 산화물 및 티타늄 산화물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
  19. 제17 항에 있어서, 상기 질소를 포함하지 않는 산화물이 실리콘 산화물일 때, 상기 게이트 절연막은 라디칼 산화 공정, 열산화 공정 또는 화학기상증착 공정을 수행하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서.
  20. 제17 항에 있어서, 상기 질소를 포함하지 않는 산화물이 금속 산화물일 때, 상기 게이트 절연막은 화학기상증착 공정 또는 원자층 적층 공정을 수행하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서.
  21. 삭제
  22. 제16 항에 있어서, 상기 질화 처리는 플라즈마 질화 처리를 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
  23. 기판 표면 아래에 포토 다이오드를 형성하는 단계;
    상기 기판 상에 질소를 포함하지 않는 산화물로 이루어지는 절연막을 형성하는 단계;
    상기 절연막 표면을 질화 처리하는 단계;
    상기 절연막 상에 도전막을 형성하는 단계; 및
    상기 도전막과 절연막을 순차적으로 패터닝하여 상기 포토 다이오드가 형성되는 기판의 일측 상에 게이트 절연막과 게이트 도전막을 갖고, 상기 게이트 도전막과 접하는 상기 게이트 절연막의 표면에 질화 영역을 갖는 게이트 구조물을 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
  24. 제23 항에 있어서, 상기 포토 다이오드를 형성하는 단계는
    표면으로부터 이격된 기판 아래에 제2 불순물을 도핑하여 제2 포토 다이오드를 형성하는 단계; 및
    상기 제2 포토 다이오드 상에 제1 불순물을 도핑하여 제1 포토 다이오드를 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
  25. 제24 항에 있어서, 상기 제1 불순물은 3족 원소를 포함하고, 상기 제2 불순물은 5족 원소를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  26. 제23 항에 있어서, 상기 질소를 포함하지 않는 산화물은 실리콘 산화물, 금속 산화물 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  27. 제26 항에 있어서, 상기 금속 산화물은 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 알루미늄 산화물 및 티타늄 산화물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  28. 제23 항에 있어서, 상기 절연막은 라디칼 산화 공정을 수행하여 형성하는 실리콘 산화막을 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  29. 제28 항에 있어서, 상기 라디칼 산화 공정은 850 내지 1,050℃의 온도에서 수소와 산소가 0.01 내지 1.0 : 9.0의 혼합비를 갖는 혼합 가스를 사용하여 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  30. 제23 항에 있어서, 상기 절연막은 열산화 공정을 수행하여 형성하는 실리콘 산화막을 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  31. 제30 항에 있어서, 상기 열산화 공정은 900 내지 1,200℃의 온도에서 수증기 또는 산소 분위기를 조성하여 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  32. 제23 항에 있어서, 상기 절연막은 화학기상증착 공정을 수행하여 형성하는 실리콘 산화막을 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  33. 제32 항에 있어서, 상기 화학기상증착 공정은 실란, 디클로로실란 또는 테오스를 사용하여 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  34. 제23 항에 있어서, 상기 도전막은 폴리 실리콘, 금속 또는 금속 질화물을 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  35. 제34 항에 있어서, 상기 금속은 티타늄, 탄탈륨, 텅스텐, 알루미늄, 하프늄, 지르코늄 및 구리로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하고, 상기 금속 질화물은 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 알루미늄 질화물, 하프늄 질화물, 지르코늄 질화물 및 구리 질화물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  36. 삭제
  37. 제23 항에 있어서, 상기 질화 처리는 플라즈마 질화 처리를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  38. 제37 항에 있어서, 상기 플라즈마 질화 처리는 20 내지 200℃의 온도에서 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  39. 제38 항에 있어서, 상기 플라즈마 질화 처리는 400 내지 600Watt의 파워와 50 내지 150mTorr의 압력을 갖는 조건에서 질소를 포함하는 가스와 헬륨 가스가 약 0.8 내지 1.2 : 1.0의 혼합비를 갖는 혼합 가스를 사용하여 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  40. 제39 항에 있어서, 상기 질소를 포함하는 가스는 N2, N2O, NO 및 NH3로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  41. 제23 항에 있어서, 상기 질화 처리를 수행한 이후에 열처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  42. 제41 항에 있어서, 상기 열처리는 800 내지 1,200℃의 온도와 3 내지 10Torr의 압력에서 산소 가스를 사용하여 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  43. 기판 표면 아래에 불순물을 도핑하여 포토 다이오드를 형성하는 단계;
    상기 포토 다이오드가 형성되는 기판 상에 질소를 포함하지 않는 산화물로 이루어지는 절연막을 형성하는 단계;
    상기 절연막 상에 도전막을 형성하는 단계;
    상기 절연막 표면을 질화 처리하는 단계;
    상기 도전막과 절연막을 순차적으로 패터닝하여 상기 포토 다이오드가 형성되는 기판의 일측 상에 게이트 절연막과 게이트 도전막을 갖고, 상기 게이트 도전막과 접하는 상기 게이트 절연막의 표면에 질화 영역을 갖는 게이트 구조물을 형성하는 단계;
    상기 게이트 구조물 사이에서 상기 포토 다이오드와 마주보는 상기 기판 타측 표면 아래에 불순물을 도핑하여 플로팅 확산 영역을 형성하는 단계;
    상기 기판 상부에 충분한 광 투과성 물질로 이루어지는 층간 절연막을 형성하면서 상기 포토 다이오드와 중첩되지 않게 상기 층간 절연막 내부에 금속 배선을 형성하는 단계;
    상기 층간 절연막 상에 컬러 필터를 형성하는 단계; 및
    상기 컬러 필터 상에 마이크로 렌즈를 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법.
  44. 제43 항에 있어서, 상기 질소를 포함하지 않는 산화물은 실리콘 산화물, 금속 산화물 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  45. 제44 항에 있어서, 상기 금속 산화물은 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 알루미늄 산화물 및 티타늄 산화물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  46. 제43 항에 있어서, 상기 절연막은 850 내지 1,050℃의 온도에서 수소와 산소가 0.01 내지 1.0 : 9.0의 혼합비를 갖는 혼합 가스를 사용하는 라디칼 산화 공정을 수행하여 형성하는 실리콘 산화막을 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  47. 제43 항에 있어서, 상기 절연막은 900 내지 1,200℃의 온도에서 수증기 또는 산소 분위기로 이루어지는 열산화 공정을 수행하여 형성하는 실리콘 산화막을 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  48. 삭제
  49. 제43 항에 있어서, 상기 질화 처리는 20 내지 200℃의 온도에서 수행하는 플라즈마 질화 처리를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  50. 제49 항에 있어서, 상기 플라즈마 질화 처리는 400 내지 600Watt의 파워와 50 내지 150mTorr의 압력을 갖는 조건에서 질소를 포함하는 가스와 헬륨 가스가 약 0.8 내지 1.2 : 1.0의 혼합비를 갖는 혼합 가스를 사용하여 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  51. 제43 항에 있어서, 상기 질화 처리를 수행한 이후에 800 내지 1,200℃의 온도와 3 내지 10Torr의 압력에서 산소 가스를 사용하는 열처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
KR1020050036632A 2005-05-02 2005-05-02 이미지 센서와 그 제조 방법 KR100672812B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020050036632A KR100672812B1 (ko) 2005-05-02 2005-05-02 이미지 센서와 그 제조 방법
US11/222,363 US20060244087A1 (en) 2005-05-02 2005-09-08 CMOS image sensors and methods of fabricating same
TW094138926A TW200640026A (en) 2005-05-02 2005-11-07 CMOS image sensors and methods of fabricating same
CNA200510125139XA CN1858914A (zh) 2005-05-02 2005-11-21 Cmos图像传感器及其制造方法
DE200610017281 DE102006017281A1 (de) 2005-05-02 2006-04-12 CMOS-Bildsensoren und Verfahren zum Herstellen derselben
JP2006116500A JP2006313899A (ja) 2005-05-02 2006-04-20 イメージセンサとその製造方法
US12/187,103 US20080296644A1 (en) 2005-05-02 2008-08-06 Cmos image sensors and methods of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036632A KR100672812B1 (ko) 2005-05-02 2005-05-02 이미지 센서와 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060114499A KR20060114499A (ko) 2006-11-07
KR100672812B1 true KR100672812B1 (ko) 2007-01-22

Family

ID=37233644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036632A KR100672812B1 (ko) 2005-05-02 2005-05-02 이미지 센서와 그 제조 방법

Country Status (4)

Country Link
US (1) US20060244087A1 (ko)
KR (1) KR100672812B1 (ko)
CN (1) CN1858914A (ko)
TW (1) TW200640026A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929349B1 (ko) * 2007-01-30 2009-12-03 삼성전자주식회사 유기물 컬러 필터를 포함하지 않는 컬러 픽셀, 이미지 센서, 및 컬러 보간방법
CN102456732B (zh) * 2010-10-19 2014-10-08 格科微电子（上海）有限公司 Mos晶体管及其制造方法、cmos图像传感器
CN103855006A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
US10177091B2 (en) * 2016-02-19 2019-01-08 Globalfoundries Inc. Interconnect structure and method of forming

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232555A (ja) * 1996-02-21 1997-09-05 Sony Corp イメージセンサ
US6002432A (en) * 1996-09-10 1999-12-14 Foveon, Inc. Method for operating an active pixel sensor cell that reduces noise in the photo information extracted from the cell
US5869857A (en) * 1997-04-07 1999-02-09 Chen; Pao-Jung CMOS photodetectors with wide range operating region
US6307243B1 (en) * 1999-07-19 2001-10-23 Micron Technology, Inc. Microlens array with improved fill factor
US6909162B2 (en) * 2001-11-02 2005-06-21 Omnivision Technologies, Inc. Surface passivation to reduce dark current in a CMOS image sensor
US6734099B2 (en) * 2001-12-28 2004-05-11 Texas Insturments Incorporated System for preventing excess silicon consumption in ultra shallow junctions
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US6933157B2 (en) * 2003-11-13 2005-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
US7056782B2 (en) * 2004-02-25 2006-06-06 International Business Machines Corporation CMOS silicide metal gate integration
KR100632954B1 (ko) * 2005-05-06 2006-10-12 삼성전자주식회사 씨모스 이미지센서 및 그 제조방법
US7728330B2 (en) * 2005-08-24 2010-06-01 Aptina Imaging Corporation CMOS imager with nitrided gate oxide and method of fabrication

Also Published As

Publication number Publication date
CN1858914A (zh) 2006-11-08
TW200640026A (en) 2006-11-16
KR20060114499A (ko) 2006-11-07
US20060244087A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
US7253123B2 (en) Method for producing gate stack sidewall spacers
EP0617461B1 (en) Oxynitride dielectric process for IC manufacture
US8043907B2 (en) Atomic layer deposition processes for non-volatile memory devices
KR100514131B1 (ko) 반도체 장치의 제조 방법과 제조 장치
US7772643B2 (en) Methods of fabricating semiconductor device having a metal gate pattern
KR100399952B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
KR100753391B1 (ko) 씨모스 이미지센서
US20030096438A1 (en) Method of manufacturing image sensor for reducing dark current
US8982254B2 (en) Solid-state image sensor and manufacturing method thereof, and camera
US20060040497A1 (en) Material for contact etch layer to enhance device performance
KR20160141705A (ko) Cmos 프로세스 흐름을 이용하여 전하-트랩핑 게이트 스택을 제조하는 방법
KR20030066462A (ko) 반도체 장치, 반도체 장치 제조 방법 및 반도체 제조 장치
US7166516B2 (en) Method for fabricating a semiconductor device including the use of a compound containing silicon and nitrogen to form an insulation film of SiN or SiCN
KR100672812B1 (ko) 이미지 센서와 그 제조 방법
US20030020111A1 (en) Economic and low thermal budget spacer nitride process
JP2006313899A (ja) イメージセンサとその製造方法
US7772625B2 (en) Image sensor having an RPO layer containing nitrogen
EP1796174A1 (en) Highly dielectric film, and utilizing the same, field-effect transistor and semiconductor integrated circuit apparatus, and process for producing the highly dielectric film
KR100600957B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
JP2008010881A (ja) 半導体装置の製造方法
KR20030002690A (ko) 플래쉬 메모리 소자의 제조 방법
KR100644025B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
US20080296644A1 (en) Cmos image sensors and methods of fabricating same
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
JPH09205155A (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee