CN100378946C - 使用掺杂氧化物沟槽填充的沟槽绝缘结构和其形成方法 - Google Patents

使用掺杂氧化物沟槽填充的沟槽绝缘结构和其形成方法 Download PDF

Info

Publication number
CN100378946C
CN100378946C CNB2004100312669A CN200410031266A CN100378946C CN 100378946 C CN100378946 C CN 100378946C CN B2004100312669 A CNB2004100312669 A CN B2004100312669A CN 200410031266 A CN200410031266 A CN 200410031266A CN 100378946 C CN100378946 C CN 100378946C
Authority
CN
China
Prior art keywords
substrate
perforate
layer
oxide material
doped oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100312669A
Other languages
English (en)
Other versions
CN1542941A (zh
Inventor
M·贝延斯基
O·格鲁斯臣科夫
A·克诺尔
C·帕克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of CN1542941A publication Critical patent/CN1542941A/zh
Application granted granted Critical
Publication of CN100378946C publication Critical patent/CN100378946C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种沟槽绝缘结构被形成于该基板内，一或更多开孔形成于该基板表面，及内衬层被沉积于至少沿该开孔的底部及侧壁。掺杂氧化物材料层被沉积于至少在该开孔，及该基板被退火以回焊该掺杂氧化物材料层，仅接近该基板表面的部分被自在该开孔内的掺杂氧化物材料层被移除，覆盖层被沉积于在该开孔的掺杂氧化物材料层的其余部分的顶部。

Description

使用掺杂氧化物沟槽填充的沟槽绝缘结构和其形成方法
技术领域
本发明是关于半导体集成电路装置，及更特别是关于包括低泄漏晶体管的绝缘沟槽的半导体集成电路装置的制造方法。
背景技术
各种绝缘方法已被使用以将一或更多形成于基板的半导体装置组件与其它装置组件电绝缘。此种方法已包括p-n接合绝缘及硅的局部氧化(LOCOS)。更新一代的半导体装置特征变得愈来愈小且组件数目增加，这些已知方法一般为不合适或增加困难的以可控制方式制造。为绝缘此种更小的及更高度积体的半导体装置组件，沟槽绝缘普遍被使用，其中沟槽形成于半导体基板内及围绕要被电绝缘的区域及绝缘材料被填充于该沟槽。
一类超低泄漏晶体管，称之为信道晶体管，被广泛地用于动态随机存取内存(DRAM)数组以存取经储存电荷。随着减少的记忆胞元尺寸及减少的操作电压，在胞元的经储存电荷范围自约10,000至100,000单电子电荷或自约6至60fC。为保留大部分的此种低电荷于合理量的时间(典型上数百毫秒)，在每一胞元的漏电流应小于10fA。各种装置绝缘技术会影响在此种超低泄漏区域的漏电流。
为形成该绝缘沟槽，一或更多蚀刻屏蔽层典型上被沉积于半导体基板上，及之后光致抗蚀剂膜被沉积于蚀刻屏蔽层及被图案化，该蚀刻屏蔽层的经选择区域接着被移除及曝光半导体基板的区域。该半导体基板的经曝光区域接着被蚀刻至所欲深度，及绝缘材料被沉积以填充该沟槽。沉积于沟槽开孔外侧或在其上方的任何绝缘材料接着被移除，该蚀刻屏蔽材料亦接着被移除或可在该绝缘材料的沉积前被移除。
当半导体装置特征尺寸进一步减少时，该绝缘沟槽的宽度同样地被减少，该绝缘沟槽的深度是由形成于该基板的各种装置的深度及由提供装置间有效绝缘所需的最小绝缘沟槽的周围所定义，因此，例如该沟槽深度可被增加以保持装置间的固定沟槽周围。沟槽高度与沟槽宽度的比值，已知为特性比，亦被增加。而且，该装置的三度空间(3D)整合需要甚至更深的绝缘沟槽，产生更高的特性比。做为实例，DRAM胞元可使用堆栈在储存电容顶部的垂直存取晶体管。此种垂直晶体管DRAM胞元的绝缘沟槽必需足够深以绝缘该垂直信道晶体管的下方接点。对以使用100奈米最小特征尺寸的半导体技术所制造的垂直DRAM胞元，该绝缘沟槽的特性比约为10∶1。当绝缘材料，如高密度电浆(HDP)氧化物，被沉积于具此种特性比的沟槽，空隙或接合线常形成于位于该沟槽的绝缘材料内。该空隙可完全位于该半导体基板表面下方使得该绝缘沟槽及该绝缘材料的绝缘性质被降级，或者该空隙可延伸超过该半导体基板的表面使得当该装置被后续平面化时，接合线在该绝缘材料开启，其可能接着以多晶硅膜或其它传导材料填充，其产生装置组件间的短路。
因此希望提供一种沟槽绝缘方法，其中该沟槽以一种防止该空隙及接合线形成的方式使用该绝缘材料填充。
做为替代方案，掺杂氧化物如硼磷硅玻璃(BPSG)可被使用以填充该绝缘沟槽。因为当置于高温时，此种掺杂氧化物软化及回焊，该高特性比沟槽可以掺杂氧化物填充及接着进行高温退火，其回焊该掺杂氧化物及消除当该掺杂氧化物沉积于该沟槽内所形成的该空隙及接合线。然而，此种掺杂氧化物的使用具缺点为在退火步骤及其它后续高温处理步骤期间，在该氧化物的掺杂剂，如硼、砷、或磷，可自掺杂氧化物扩散出来及进入该装置区域及改变该装置的特性。而且当暴露于湿溶剂如酸中，此种掺杂氧化物具高蚀刻速率的缺点，及因而无法以容易控制及可重复的方式被蚀刻。
另一已知替代方案被叙述于颁给Yabu等的美国专利第6,143,626号及标题为”使用沟槽绝缘技术制造半导体装置的方法”。一种沟槽形成于半导体基板及由高温氧化物(HTO)膜组成的下方绝缘膜形成于该基板上，可回焊膜接着以大于约沟槽深度一半的厚度沉积及接着由热处理回焊以消除空隙。该可回焊膜接着被回蚀使得仅少部分的膜留在该沟槽底部，接着，二氧化硅膜以大于沟槽深度的厚度沉积以形成填充该沟槽的绝缘层。在此机制中，当掺杂氧化物被用做可回焊膜，该HTO扩散阻挡膜必需足够厚以防止掺杂剂穿透进入该装置区域。做为实例，在晶体管制造期间的典型热处理包括在950℃-1050℃间进行的高温掺杂剂活化步骤，该HTO层必需为至少400-600埃厚以基本上停止自氧化物进入硅基板的任何掺杂剂穿透。因为目前的本技艺制造方法使用仅100奈米宽的绝缘沟槽，当该可回焊材料为高掺杂氧化物时防止掺杂剂穿透的基本保护是不实际的。如此，该方法不合适用于具愈来愈小特征尺寸(约120奈米或更少)及更高特性比(约5或更高)的沟槽。
而且，该绝缘材料及其相关沉积方法具用于超低泄漏应用如DRAM数组的特定要求，伴随在晶体管接合的不纯物、结构、及表面缺陷的电泄漏必需最小化以增加其电荷保存特性。在硅/绝缘沟槽边界的硅电荷保存间隙间能量位准附近的表面悬挂键及伴随电子捕获典型上由生长高品质热硅氧化物而被最小化。在该技艺中于过去的三十年硅的热氧化已被使用以制造近乎完美的硅氧化物/硅接口。对典型热生长硅氧化物，在硅间隙间能量的接口捕获密度为约或少于1E11公分- 2电子伏特-1(及典型约3E10公分-2电子伏特-1)于(100)硅晶体平面，在少于约5E11公分-2电子伏特-1的硅间隙间能量位准的表面捕获密度为高度所欲的以用于超低泄漏应用。
已知掺杂氧化物，BPSG，显现离子吸着性质，亦即，可移动金属离子(如K+、Na+)扩散进入BPSG层及快速地化学键结至在玻璃基质内的磷原子。所以，位于晶体管接合区域附近的BPSG材料可吸收来自该接合的金属污染，由此减少晶体管泄漏。由BPSG的有效离子吸着的唯一要求为离子扩散进入BPSG层的能力，当该可移动离子不会遇到在该BPSG层及该晶体管活性区域间的任何基本扩散阻挡层时，此种要求可被满足。
因此期望提供避免空隙与接合线的形成及不会有掺杂剂扩散及高湿蚀刻速率及减少晶体管截止电流的沟槽绝缘材料。
发明内容
本发明提供一种绝缘沟槽，其中经回焊掺杂氧化物材料被使用以采用一种无空隙方式填充该沟槽，薄的内衬层被使用以排列该沟槽的壁及底部及当为该可移动离子可透过的，用做氧化物掺杂剂的有效扩散阻挡层，及薄的覆盖层被使用以保护该掺杂氧化物不致湿蚀刻处理及用做扩散阻挡层。此外，薄的内衬具可接受的接口品质(由在硅间隙间能量状态的接口密度决定的)，其与超低泄漏应用为可兼容的。
根据本发明的一方向，提出在基板中形成沟槽绝缘结构的方法，包括：至少一开孔形成于该基板表面，及内衬层至少沿该开孔的底部及侧壁形成。掺杂氧化物材料层沉积于该至少一开孔中，及该基板被退火以回焊在该开孔内的掺杂氧化物材料层，接近该基板表面的部分被仅自在该开孔内的掺杂氧化物材料层被移除，及在掺杂氧化物材料层的其余部分上方的覆盖层被沉积于该开孔中，该覆盖层为一氧化物层。
根据本发明的另一方向，沟槽绝缘结构被形成于该基板内，至少一开孔形成于该基板表面及具至少5∶1的深度与宽度特性比，约100埃或更少厚度的薄的高品质硅氧化物层被热生长于至少沿该开孔的侧壁。氮化硅(SiN)内衬层至少沿该开孔的底部及侧壁沉积及具厚度至少60埃但不超过200埃。掺杂氧化物材料层被沉积于该开孔，及该基板于至少800℃的温度退火至少10分钟以回焊在该开孔内的掺杂氧化物材料层。接近该基板表面的约500埃厚度部分被自在该开孔内的掺杂氧化物材料层被移除，高密度电浆(HDP)沉积氧化物层被沉积于在该开孔内的掺杂氧化物材料层的其余部分上。
根据本发明的另一方向，沟槽绝缘结构被沉积于该基板内，至少一开孔位于该基板表面及具至少5∶1的深度与宽度特性比，约100埃或更少厚度的薄的高品质硅氧化物层被热生长于至少该开孔的侧壁。氮化硅(SiN)内衬层至少位于沿该开孔的底部及侧壁及具厚度至少60埃但不超过200埃。经回焊、掺杂氧化物材料层位于该开孔内及基本上填充所有该开孔除了接近该基板表面的约500埃厚度区域，高密度电浆(HDP)沉积氧化物层被位于在该掺杂氧化物材料层上方的开孔。
也提出一种在基板中形成沟槽绝缘结构的方法，该方法包括：形成至少一开孔于该基板的表面，在该基板的该开孔具深度与宽度特性比为至少5∶1；至少沿该开孔的底部及侧壁沉积氮化硅内衬层，该氮化硅内衬层的厚度至少为60埃；沉积掺杂氧化物材料层于该开孔；于至少800℃的温度退火该基板至少10分钟以回焊在该开孔内的该掺杂氧化物材料层；自在该开孔内的该掺杂氧化物材料层移除接近该基板的该表面的约500埃厚度部分；及在该开孔，沉积高密度电浆沉积氧化物层于该掺杂氧化物材料层的其余部分的顶部。
还提出一种位于基板中的沟槽绝缘结构，该沟槽绝缘结构包括：至少一开孔形成于该基板的表面；掺杂氧化物材料层，沉积于该开孔内及实质上填充所有该开孔，除了接近该基板的该表面的区域；及覆盖层，位于该掺杂氧化物材料层的顶部的该开孔中，且该覆盖层为一氧化物层。
也提出一种形成于该基板中的沟槽绝缘结构，该沟槽绝缘结构包括：至少一开孔形成于该基板的表面，在该基板的该开孔的深度与宽度特性比为至少5∶1；位于至少沿该开孔的底部及侧壁的氮化硅内衬层，该氮化硅内衬层的厚度至少为60埃；经回焊掺杂氧化物材料层，位于该开孔中及实质上填充所有该开孔，除了接近该基板的该表面的区域的约500埃厚度部分；及高密度电浆沉积氧化物层，位于该掺杂氧化物材料层的顶部的该开孔中。
当参考较佳具体实施例的下列叙述及相关图式，本发明的先前方向、特征及优点被进一步了解。
附图说明
图1为说明包括根据本发明的方向的沟槽绝缘结构的半导体基板部份的截面图。
图2A-2F为说明形成根据本发明方法的半导体基板区域的沟槽绝缘结构的方法步骤的截面图。
图3显示在BPSG层(其由20埃厚度的SiN层与该基板隔离)的1050℃、30秒退火后在结晶性硅基板的磷(P)及硼(B)浓度的二次离子质谱仪(SIMS)深度数据。
图4显示在BPSG层(其由40埃厚度的SiN层与该基板隔离)的1050℃、30秒退火后在结晶性硅基板的磷(P)及硼(B)浓度的SIMS深度数据。
图5显示在BPSG层(其由60埃厚度的SiN层与该基板隔离)的1050℃、30秒退火后在结晶性硅基板的磷(P)及硼(B)浓度的SIMS深度数据。
图6显示在BPSG层(其由80埃厚度的SiN层与该基板隔离)的1050℃、30秒退火后在结晶性硅基板的磷(P)及硼(B)浓度的SIMS深度数据。
图7显示在BPSG层(其由该HDP氧化物层覆盖所覆盖)的800℃、10分钟的退火及1050℃、90秒的第二次退火后在具HDP氧化物覆盖的结晶性硅基板的磷(P)及硼(B)浓度的SIMS深度数据。
具体实施方式
图1显示基板部份的截面视图，其中沟槽结构是为根据本发明形成，具至少5∶1的特性比的沟槽102形成于半导体基板100。该沟槽102的底部及侧壁，除了该沟槽的最上方部份，与薄内衬材料104排列，其为典型上约100埃厚度的高品质硅氧化物(SiO2)层，其为由以约60-200埃厚度的氮化硅(SiN)层覆盖。
在基板100之后形成的该高品质硅氧化物确保典型上少于约50飞安培/微米2的低泄漏(亦即，低陷位产生)电流，为得到此种低泄漏电流，在该基板100及该内衬104间的基本上良好接口为需要的，该接口品质由测量在硅接口的间隙能量状态的密度决定，其为在该接口的电荷捕获及/或悬挂键的数目的指示。在硅基板100及内衬层104间的接口之间隙能量的能量状态密度低于5E11公分-2电子伏特-1为较佳的。
热硅氧化物已知为提供一种具结晶性硅基板的高品质接口。对典型的热生长热硅氧化物，在硅间隙能量的捕获的接口密度为约，或少于1E11公分-2电子伏特-1及典型为约1E10公分-2电子伏特-1于(100)硅晶体平面。其它(110)硅晶体平面典型存在于该绝缘结构及以约二至三的因子具些微更高的状态接口密度。因此，在该内衬104的热硅氧化物层提供该高品质接口，在该内衬104的SiN部分亦提供有效的扩散阻挡层。
该沟槽102的底部部份亦以不具空隙或接合线的经回焊掺杂氧化物材料106填充，该掺杂氧化物典型上为BPSG，其它掺杂氧化物亦可被使用，如磷硅玻璃(PSG)、硼硅玻璃(BSG)、砷-掺杂二氧化硅或离子植入二氧化硅。接近该半导体基板100的上表面的该沟槽的最上方部份以覆盖层108于掺杂氧化物顶部填充，如500埃厚度的高密度电浆(HDP)沉积氧化物层。该内衬层104及该覆盖层108用作扩散阻挡层以防止在回悍方法期间或在其它热方法期间掺杂剂，如硼、磷或砷掺杂剂，自掺杂氧化物的扩散。此外，该内衬材料104被选择以允许可移动金属离子经由该内衬层104的有效扩散。该覆盖层108在后续加工步骤期间亦保护掺杂氧化物不与湿蚀刻剂接触。
图2A-2F说明制造本发明沟槽结构的方法步骤的顺序，首先，如图2A所示，一或更多沟槽202典型上以至少5∶1的高度与宽度特性比被蚀刻。做为实例，100奈米宽沟槽以约600奈米深度被蚀刻，为说明目的，三个沟槽被示出，其由等于该沟槽宽度的距离彼此分开。然而，本发明方法亦适合用于单独沟槽或用于具其它间隔的沟槽，在单一基板上蚀刻的沟槽宽度依特定装置应用亦广泛变化。
沟槽202可以已知方式形成于基板200，典型上，一或更多蚀刻屏蔽层先被沉积于该基板200的表面，例如薄二氧化硅膜之后为较厚的氮化硅膜，选择的硬屏蔽层或数层亦存在于该氮化硅层的顶部，此种硬屏蔽层或数层可包括各种掺杂氧化物如BPSG、BSG、PSG、FSG、或其类似物，及/或无定型硅层。抗反射涂层可被选择性地加至该硬屏蔽层顶部以藉由改变该整体层堆栈的反射性质协助后续高解晰度微影步骤。
接着，抗蚀剂膜被沉积于该蚀刻硬屏蔽层或数层的顶部及以已知方式被曝光及显玻璃影以形成至该蚀刻硬屏蔽层或数层的开孔。在曝光前，另一抗反射涂层可被选择性地加至该抗蚀剂层顶部，此种顶部抗反射层可进一步协助该高解晰度微影步骤。多重光曝光可被使用以较佳地定义或转移该各种微细尺寸的特征，该蚀刻屏蔽层的曝光部份接着被蚀刻，且该抗蚀剂层可被移除。许多不类似的屏蔽层允许在切换蚀刻化学的更大弹性及改良每一蚀刻方法关于其下方层的选择性。
之后，由在该蚀刻硬屏蔽层或数层的开孔曝光的该半导体基板的区域被蚀刻以形成该沟槽202。一些或所有该蚀刻屏蔽层可接着被移除。在一具体实施例中，掺杂氧化物硬屏蔽层被移除，但该垫SiN维持在原位直到该结构由CMP完全平面化。
接着，如图2A所示，热生长硅氧化物的薄层被形成于该沟槽壁，在该氧化物生长前，晶圆表面(包括该沟槽壁)较佳为被清洁以移除任何有机或金属污染物。前氧化清洁可包括携氧(如分子氧或臭氧)电浆处理以移除任何有机聚合物及/或包括工业标准RCA清洁顺序以移除离子及有机污染。该晶圆表面亦可被化学氧化已使用10-20埃厚度氧化物层密封该表面。该化学沉积氧化物防止在晶圆转移至氧化工具期间的表面污染。
该氧化工具可为批式反应器，如氧化炉，或单一晶圆工具，例如快速热制程(RTP)。该氧化物藉由在携氧气体，如O3、O2、N2O、或NO存在下于典型为500℃至1100℃的范围的温度加热该晶圆被热生长。自由基辅助热氧化亦可被使用，其中氧自由基先自携氧气体使用激发制程被产生，该自由基辅助氧化可在范围自室温(约25℃)至1100℃的温度进行。加工时间、加工温度、及主要氧化剂的分压被选择使得约20埃至约100埃的氧化物层被生长，因为较高的氧化温度产生较低的状态的接口密度，超过800℃的氧化温度为较佳的。
后续晶圆冷却的速率亦影响该状态的接口密度，较低的冷却速率一般产生较低的状态接口密度，故少于约5℃/分钟的冷却速率为较佳的。
然而，对自由基辅助氧化，该冷却速率具在状态的接口密度的较少影响，由此允许高的冷却速率而无任何在氧化物品质的不利影响。做为实例，同时蒸气产生(ISSG)方法可被使用以在RTP反应器由在减压下的分子氢及氧的多步骤化学反应而产生氧自由基，10-50℃/秒的冷却速率，该ISSG方法产生具可与典型炉子方法的状态的接口密度相比的状态的接口密度的氧化物。
后续加工步骤亦可改良该接口氧化物的品质，做为实例，小的氢原子可键结为在该接口的悬挂键。在制造方法结束时所使用的标准形成气体退火期间，小的氢分子快速地于相当低的退火温度(典型400-500℃)经由相当厚的中间连接层扩散以修护该氧化物接口，形成气体或氢退火亦可改良该接口氧化物的品质。而且，高温退火步骤亦为已知以改良该氧化物的接口品质，该氧化物层在温度高于约950℃的温度变为黏性的及缓和机械应力，其结果为减少在该接口上或在该接口附近的应力诱发悬挂键及固定电荷的数目。
其它确保加工步骤会降级该氧化物的接口品质，例如，在接口氮的大量堆积增加状态的接口密度。因此，在接口氮原子的数目较佳为应少于约25％在接口氧原子的数目。
根据本发明，该氧化物层以经沉积氮化硅层覆盖，最小氧化物厚度接着被由该SiN沉积方法定义，该氧化物应足够厚以防止在硅/硅氧化物接口的过量氮累积。依据氮化硅及特别氮前驱体的沉积温度而定，该最小氧化物厚度应介于20埃及50埃之间，该最大氧化物厚度典型上被限制以避免该沟槽特性比的不欲增加，做为实例，100埃厚度内衬增加100奈米宽沟槽的特性比的20％。
薄的氮化硅内衬层204，其典型上为自约60至约200埃厚，使用化学气相沉积(CVD)或其它已知方法被沉积于该沟槽202的侧边及底部及该半导体基板200的顶部表面。在一具体实施例中，该氮化硅内衬是由低压化学气相沉积(LPCVD)沉积于炉子反应器。LPCVD方法的较佳温度范围为自600℃至800℃，及在低于1托耳的较佳反应压力该LPCVD方法的较佳化学前驱体为DCS(二氯硅烷)及氨(NH3)。在较低温度的LPCVD方法产生较不稠密的氮化硅膜，其包含高量的氢及/或硅。此种富含氢或硅膜为差的扩散阻挡层，较高的沉积温度亦造成在该接口的氮的大量累积，如上所述。
其它反应条件及反应器亦为合适的，例如低温原子层或经脉冲CVD反应器在低于500℃的温度生长高品质的氮化硅膜。
该氧化物/氮化物堆栈可被选择性地退火以改善该氧化物接口品质及该氮化硅做为有效扩散阻挡层的能力，此种退火可于中性环境(如N2或Ar)或于氮化环境(如NH3或原子氮)进行。较佳退火温度范围为自900℃至1100℃，及较佳退火时间范围为自1秒至1小时。
接着，如图2C所示，掺杂氧化物材料层206被沉积，其填充该沟槽202及亦覆盖该基板的顶部表面。掺杂氧化物典型上具约一半沟槽宽度的最小厚度，典型上，BPSG层使用CVD方法或其它已知方法，经过其它可回焊膜(如BSG或离子植入玻璃可被使用)被沉积，该可回焊材料可被混合及/或以可移动离子吸着材料，如PSG、砷-基底玻璃、或离子植入玻璃被层化。例如，BPSG为可回焊材料(BSG)及离子吸着材料(PSG)的混合。在BPSG中硼的量决定其流动能力及磷的量决定其离子吸着性质，硼及磷在掺杂氧化物中的浓度可被独立地调整，在BPSG中较佳的硼浓度为自1至10重量百分率，且较佳的磷浓度为自0.1至10重量百分率，掺杂剂总浓度典型上被保持在低于约10重量百分率。
因为该沟槽的高特性比，空隙207常形成于在该沟槽202内的掺杂氧化物层206。为移除这些空隙，该基板于800℃或更高的温度退火以回焊掺杂氧化物层206，如图2D所示。回焊步骤较佳为在900℃的温度于批式炉中进行约10分钟或更久，或者在1000℃的温度于单一晶圆RTP反应器中进行约1分钟。
湿蚀刻步骤接着被进行，如图2E所示。该湿蚀刻移除掺杂氧化物层206及位于该基板200顶部的该内衬层204，该湿蚀刻亦自该沟槽202的最上方部份移除少部份的掺杂氧化物层及该内衬层。典型上约500-1000埃厚度的该掺杂氧化物部份被自该沟槽顶部移除。或者，干蚀刻或化学机械光(CMP)接着干或湿蚀刻的组合亦可被使用。
以高张力应力材料填充的绝缘沟槽为高度不欲的因为他们为数个断层的来源，其贡献该漏电流。因而，该剩余的BPSG膜有利地显现少于约+1千兆达因/公分2的相当低的张力应力，与更典型使用的旋涂式玻璃(SOG)材料的更高张力应力相对，其在高温退火后典型上显现在+2至+5千兆达因/公分2大小的张力应力。
之后，如图2F所示，覆盖层208被沉积以填充该掺杂氧化物被移除的该沟槽部份，该覆盖层208典型上为500-1000埃厚度的HDP氧化物层，其它氧化物材料(如TEOS)可使用热处理或化学气相沉积(CVD)被沉积。依据该掺杂氧化物的起始厚度、沟槽深度、及存在于该基板的沟槽尺寸范围而定，较厚的膜亦为有用的，HDP氧化物因其约-1至-2千兆达因/公分2的压缩应力而为较佳的，其补偿在该掺杂氧化物层的中度张力应力。结果，在该沟槽薄膜材料的总张力应力被减少，由此减少在该基板100的断层产生的机率。
典型上，该覆盖层被沉积于该沟槽202及该基板200的顶部表面，及接着位于该基板顶部表面上的及位于该沟槽顶部的该覆盖层部份由化学机械光(CMP)或其它平面化方法被移除。接着，蚀刻屏蔽层，典型上SiN，可由湿蚀刻移除。
在形成绝缘沟槽后，高速逻辑晶体管典型上于基板上被制造及需要至少一高温步骤以活化定义该晶体管区域的掺杂剂。典型掺杂剂活化步骤是在自950℃至1050℃的温度于RTP反应器进行1-30秒。其它高温步骤在后绝缘区域制造顺序，如热氧化步骤、回焊退火、硅化退火、及高温CVD沉积步骤，亦可能为需要的。所以，绝缘结构必须与此种高温步骤兼容。存在于该绝缘结构的下方部分的氧化物掺杂剂应被包含于该结构内，及该氧化物掺杂剂经由该内衬104进入该基板100的渗透不应与基板100的有用结构冲突。
例如，该氧化物掺杂剂不应改变该绝缘结构所在的井的掺杂剂型式，虽然掺杂剂井可具非均匀三度空间掺杂剂数据，在绝缘结构附近的最低掺杂剂浓度为最重要的，在井中掺杂剂的典型最小本底浓度范围自约5E17公分-3至约1E18公分-3。故自该掺杂氧化物渗透进入P-井的n-型式掺杂剂(如P或As)的浓度应限制于约3E17公分-3。类似准则可对p-型式掺杂剂(如B)建立，其自该掺杂氧化物渗透进入N-井。对CMOS电路，于此该相同绝缘结构被典型用于该P-井及该N-井，在高温步骤期间渗透进入该基板的该氧化物掺杂剂的浓度不应超过3E17公分-3的浓度位准。
在DRAM-基底电路，其中两种型式的绝缘结构被使用，即一于该DRAM数组及一于该CMOS逻辑电路，该氧化物掺杂剂限制的准则对每一掺杂剂可为不同的，一此种情况为垂直晶体管DRAM胞元，其中该垂直信道晶体管典型上位于该P-井，n-型式掺杂剂(如P、As)的限制为3E17公分-3，如上所说明。然而，该p-型式掺杂剂(如B)可增加在井中掺杂剂的本底浓度而不会改变井型式，所以，p-型式掺杂剂限制的需求基本上较少使得在高温步骤期间渗透进入该P-井的该p-型式掺杂剂的浓度不应超过3E18公分-3的浓度位准，其些微高于在该P-井中该掺杂剂的典型本底浓度。P-井的松弛准则为显著的，因为硼，其为典型的p-型式掺杂剂，扩散较砷或磷(其为典型的n-型式掺杂剂)快速。
该掺杂剂限制准则亦可以渗透进入基板的掺杂剂量订定，该掺杂剂量以穿过单位面积的扩散阻挡层扩散进入该基板的掺杂剂量定义及使用未加工过的晶圆(一度空间)掺杂量度。典型而言，约1E11公分-2的剂量约略对应于3E17公分-3的浓度限制，其中约1E12公分-2的剂量约略对应于3E18公分-3的浓度限制。因此，各自限制准则可以1E11公分-2及1E12公分-2的掺杂剂量定义。
图3-6显示在BPSG层的1050℃、30秒退火后在结晶性硅基板的磷(P)及硼(B)浓度的深度数据，BPSG层由分别具20埃、40埃、60埃、及80埃的厚度的SiN层与基板分开，该深度数据使用二次离子质谱仪(SIMS)进行，在测量该SIMS数据前，该BPSG层及该薄SiN阻挡层被自经加工晶圆被移除。薄的俱生氧化物(~10埃)亦因暴露于，此湿气而形成于该样品表面，此可累积相当大量硼。所以，大的硼的经测度表面浓度可为样品制备加工品。结果，该掺杂剂剂量准则为判断该阻挡层强度的较佳方式。
图5显示对1050℃、30秒活化步骤60埃厚度SiN阻挡层为不足阻挡层，然而图6显示80埃SiN阻挡层为N-井所足够的，此处1050℃、30秒热预算表示最恶劣的情况，然而典型接合活化热预算为约或低于1000℃，及30秒。扩散阻挡层的强度指数地依据温度而定，结果，50℃的温度降以约40％的3电子伏特的典型活化能缓和在扩散阻挡层的厚度的要求，因此，该N-井保护准则可以50埃厚度SiN阻挡层被满足。
图7显示在BPSG层(其由400奈米HDP覆盖所覆盖)的连续800℃、10分钟及1050℃、90秒的退火后在HDP氧化物覆盖的磷(P)及硼(B)的SIMS深度数据，在此种极端热预算，进入该HDP覆盖的掺杂剂渗透不超过100奈米。在剩余300奈米的覆盖的掺杂剂位准是低于侦测限制，因此，100奈米厚的HDP覆盖足够有效阻挡掺杂剂渗透至该绝缘沟槽的顶部表面。
移动离子自由地经由氮化物阻挡层204扩散及累积或吸着于该BPSG层206的能力被示于说明于表1的另一实验，此处，厚的BPSG吸着层使用具5奈米或12奈米厚度的氮化硅阻挡层与移动离子来源层分开，于此处所使用的移动离子源为一种经沉积氧化硅层，其先前暴露于污染光致抗蚀剂以仿真存在于经污染氧化物的钠及钾离子污染的典型污染量，即约1E11公分-2至4E10公分-2，虽然该污染被引入的方式不为重要的。样品接着于不超过1000℃的温度进行典型的接合活化退火顺序。做为控制样品，该顶部经沉积氧化物层的污染被避免，及约300奈米厚的BPSG层被进一步包括于12奈米SiN阻挡层及经沉积氧化物之间，该控制样品亦进行标准退火顺序，钠及钾的分布接着使用该SIMS技术分析。
表1显示在三个层中的每一的污染量，其单位为每单位面积的原子，此三层即(1)污染源(经污染沉积氧化物层)，(2)扩散阻挡层，及(3)BPSG吸着层。如上所指出，对控制样品，该阻挡层包括SiN膜及顶部BPSG层。典型的退火顺序包括数十秒的1000℃的接合活化退火及数十分的600-800℃的炉子回焊/氧化退火，对5奈米厚SiN阻挡层，所有离子由该BPSG层吸着，留下污染的原始来源几乎不含离子。对12奈米厚SiN阻挡层，大部份离子留在该原始来源。如此，该5奈米厚SiN层该为移动离子可透过的，然而，该12奈米厚SiN层防止离子由该BPSG层吸着。因此，氮化硅内衬层204的厚度可被选择使得其基本上阻挡该氧化物掺杂剂渗透进入该晶体管井并提供对移动离子的扩散的些微电阻。
如此，本发明沟槽结构具优点为该沟槽以一种可被回焊以移除任何在其中形成的空隙或接合线(除了在该沟槽的侧壁及底部的薄内衬层及在该沟槽的顶部的薄覆盖层)的材料填充。做为进一步优点，该内衬层及该覆盖层防止掺杂剂自掺杂氧化物材料至该基板及于回焊或其它热加工期间所形成的任何装置的扩散。做为进一步优点，该覆盖层保护在任何后续湿蚀刻期间该掺杂氧化物层不致被损伤。
虽然，此处本发明已参考特定具体实施例叙述，要了解的是这些具体实施例仅为本发明的原则及应用的说明，所以要了解的是数个改良可对该说明性具体实施例进行及其它装置可被发明而不偏离由所附申请专利范围所定义的本发明精神及意旨。

Claims (26)

1.一种在基板中形成沟槽绝缘结构的方法，该方法包括：
形成至少一开孔于该基板的表面；
至少沿该开孔的底部及侧壁沉积内衬层；
在该至少一开孔中沉积掺杂氧化物材料层；
退火该基板以回焊在该开孔内的该掺杂氧化物材料层；
仅自在该开孔内的该掺杂氧化物材料层移除接近该基板的该表面的部分；及
在该开孔中，沉积覆盖层于该掺杂氧化物材料层的其余部分的顶部，该覆盖层为一氧化物层。
2.根据权利要求1的方法，其中该基板包括一半导体材料。
3.根据权利要求1的方法，其中形成开孔的该步骤包括形成屏蔽层于该基板的表面，图案化及蚀刻该屏蔽层以曝露该基板的一部份，及蚀刻该基板的该曝露部份以形成该开孔于该基板。
4.根据权利要求1的方法，其中在该基板的该开孔的深度与宽度特性比为至少5∶1。
5.根据权利要求1的方法，其中该内衬层包括氮化硅层。
6.根据权利要求1的方法，其中该内衬层的厚度至少为60埃。
7.根据权利要求1的方法，其中该掺杂氧化物材料层是自下列所组成族群选出：硼磷硅玻璃、硼硅玻璃、磷硅玻璃、砷掺杂玻璃或离子植入氧化物。
8.根据权利要求1的方法，其中该沉积掺杂氧化物材料层步骤沉积厚度为该沟槽深度的至少两倍的掺杂氧化物材料层。
9.根据权利要求1的方法，其中该退火步骤包括于至少800℃的温度时加热该基板至少10分钟。
10.根据权利要求1的方法，其中移除该掺杂氧化物材料层的上方部份的步骤包括湿蚀刻该基板以移除在该开孔的该掺杂氧化物材料层的该上方部份。
11.根据权利要求1的方法，其中移除该掺杂氧化物材料层的上方部份的步骤包括移除位于该基板的该表面的顶部的该掺杂氧化物材料层的其它部份。
12.根据权利要求1的方法，其中移除该掺杂氧化物材料层的上方部份的步骤包括移除在该基板的该开孔的该内衬层部份。
13.根据权利要求1的方法，其中移除该掺杂氧化物材料层的上方部份的步骤包括移除位于该基板的该表面的顶部的该内衬层部份。
14.根据权利要求1的方法，其中沉积该覆盖层的步骤包括沉积高密度电浆氧化物层。
15.根据权利要求1的方法，其进一步包括移除位于该基板的该表面的顶部的该覆盖层部份。
16.一种在基板中形成沟槽绝缘结构的方法，该方法包括：
形成至少一开孔于该基板的表面，在该基板中的该开孔的深度与宽度特性比为至少5∶1；
至少沿该开孔的底部及侧壁沉积氮化硅内衬层，该氮化硅内衬层的厚度至少为60埃；
沉积掺杂氧化物材料层于该开孔；
于至少800℃的温度退火该基板至少10分钟以回焊在该开孔内的该掺杂氧化物材料层；
自在该开孔内的该掺杂氧化物材料层移除接近该基板的该表面的500埃厚度部分；及
在该开孔中，沉积高密度电浆沉积氧化物层于该掺杂氧化物材料层的其余部分的顶部。
17.一种位于基板中的沟槽绝缘结构，该沟槽绝缘结构包括：
至少一开孔形成于该基板的表面；
掺杂氧化物材料层，沉积于该开孔内且填充该开孔，除了接近该基板的该表面的区域；及
覆盖层，位于该掺杂氧化物材料层的顶部的该开孔中，且该覆盖层为一氧化物层。
18.根据权利要求17的沟槽绝缘结构，其中该基板包括半导体材料。
19.根据权利要求17的沟槽绝缘结构，其中该开孔的深度与宽度特性比为至少5∶1。
20.根据权利要求17的沟槽绝缘结构，其进一步包括位于该掺杂氧化物材料层及该开孔的底部与侧壁之间的内衬层。
21.根据权利要求20的沟槽绝缘结构，其中该内衬层包括厚度为至少60埃的氮化硅层。
22.根据权利要求17的沟槽绝缘结构，其中该掺杂氧化物材料层是自下列所组成族群选出：硼磷硅玻璃、硼硅玻璃、磷硅玻璃、砷掺杂玻璃或离子植入氧化物。
23.根据权利要求17的沟槽绝缘结构，其中该掺杂氧化物材料层的起始厚度为该沟槽的深度的至少两倍。
24.根据权利要求17的沟槽绝缘结构，其中该掺杂氧化物材料层包括掺杂氧化物材料的回焊层。
25.根据权利要求17的沟槽绝缘结构，其中该覆盖层包括的高密度电浆沉积氧化物层。
26.一种形成于基板中的沟槽绝缘结构，该沟槽绝缘结构包括：
至少一开孔形成于该基板的表面，在该基板中的该开孔的深度与宽度特性比为至少5∶1；
位于至少沿该开孔的底部及侧壁的氮化硅内衬层，该氮化硅内衬层的厚度至少为60埃；
经回焊掺杂氧化物材料层，位于该开孔中及填充该开孔，除了接近该基板的该表面的区域的500埃厚度部分；及
高密度电浆沉积氧化物层，位于该掺杂氧化物材料层的顶部的该开孔中。
CNB2004100312669A 2003-03-26 2004-03-26 使用掺杂氧化物沟槽填充的沟槽绝缘结构和其形成方法 Expired - Fee Related CN100378946C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/397761 2003-03-26
US10/397,761 US6890833B2 (en) 2003-03-26 2003-03-26 Trench isolation employing a doped oxide trench fill

Publications (2)

Publication Number Publication Date
CN1542941A CN1542941A (zh) 2004-11-03
CN100378946C true CN100378946C (zh) 2008-04-02

Family

ID=32989078

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100312669A Expired - Fee Related CN100378946C (zh) 2003-03-26 2004-03-26 使用掺杂氧化物沟槽填充的沟槽绝缘结构和其形成方法

Country Status (3)

Country Link
US (1) US6890833B2 (zh)
CN (1) CN100378946C (zh)
DE (1) DE102004013928A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
KR100923192B1 (ko) * 2004-03-16 2009-10-22 가부시키가이샤 아이에이치아이 반도체 장치의 제조 방법
JP4102334B2 (ja) * 2004-06-16 2008-06-18 株式会社東芝 半導体装置及びその製造方法
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
US7442621B2 (en) * 2004-11-22 2008-10-28 Freescale Semiconductor, Inc. Semiconductor process for forming stress absorbent shallow trench isolation structures
US8012847B2 (en) * 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US20060234441A1 (en) * 2005-04-13 2006-10-19 Promos Technologies Inc. Method for preparing a deep trench
TWI299519B (en) * 2005-09-28 2008-08-01 Promos Technologies Inc Method of fabricating shallow trench isolation structure
EP1868239B1 (en) * 2006-06-12 2020-04-22 ams AG Method of manufacturing trenches in a semiconductor body
JP2008270706A (ja) * 2007-03-26 2008-11-06 Tokyo Electron Ltd 窒化珪素膜および不揮発性半導体メモリ装置
US8736016B2 (en) * 2007-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained isolation regions
US7611963B1 (en) * 2008-04-29 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a multi-layer shallow trench isolation structure in a semiconductor device
US8105956B2 (en) 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
KR20110062598A (ko) * 2009-12-03 2011-06-10 삼성전자주식회사 적층막 제조방법, 이를 이용한 태양전지의 제조방법
US8796106B2 (en) * 2010-03-30 2014-08-05 Stmicroelectronics S.R.L. Isolation trenches
JP5696543B2 (ja) * 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
US9093266B2 (en) 2011-04-11 2015-07-28 Micron Technology, Inc. Forming high aspect ratio isolation structures
JP2012256649A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp 半導体装置、半導体ウエハ、及びこれらの製造方法
US9064692B2 (en) * 2012-04-19 2015-06-23 Micron Technology, Inc. DRAM cells and methods of forming silicon dioxide
US9214378B2 (en) 2012-06-29 2015-12-15 International Business Machines Corporation Undercut insulating regions for silicon-on-insulator device
US8674441B2 (en) * 2012-07-09 2014-03-18 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
CN103545227B (zh) * 2012-07-10 2016-08-17 无锡华润上华科技有限公司 监控半导体器件中磷硅玻璃层的磷浓度的方法
US9362496B2 (en) 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9105691B2 (en) 2013-04-09 2015-08-11 International Business Machines Corporation Contact isolation scheme for thin buried oxide substrate devices
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9269606B2 (en) * 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9865813B2 (en) 2014-02-19 2018-01-09 Microchip Technology Incorporated Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
US9613848B2 (en) * 2015-02-12 2017-04-04 Infineon Technologies Ag Dielectric structures with negative taper and methods of formation thereof
JP6392683B2 (ja) * 2015-02-18 2018-09-19 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
US9530737B1 (en) * 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10290509B2 (en) * 2016-07-27 2019-05-14 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices using a multilayer lithography process
US10008418B2 (en) 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
CN110352496A (zh) 2017-03-30 2019-10-18 英特尔公司 鳍状物中的垂直叠置晶体管
US20210335607A1 (en) * 2020-04-22 2021-10-28 X-FAB Texas, Inc. Method for manufacturing a silicon carbide device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208179A (en) * 1989-12-29 1993-05-04 Nec Corporation Method of fabricating programmable read only memory device having trench isolation structure
US5229317A (en) * 1991-09-13 1993-07-20 Nec Corporation Method for preventing out-diffusion of phosphorous and boron in a bpsg-buried trench
US6010947A (en) * 1996-07-16 2000-01-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599136A (en) * 1984-10-03 1986-07-08 International Business Machines Corporation Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials
JPH04320354A (ja) * 1991-04-19 1992-11-11 Kawasaki Steel Corp 半導体装置の製造方法
JP2955459B2 (ja) * 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
JPH07326659A (ja) 1994-06-02 1995-12-12 Hitachi Ltd 半導体集積回路装置の製造方法
US5960300A (en) 1994-12-20 1999-09-28 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
KR100226488B1 (ko) 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
US6010948A (en) * 1999-02-05 2000-01-04 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process employing a BPSG trench fill
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
US6465325B2 (en) 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US20030019427A1 (en) * 2001-07-24 2003-01-30 Applied Materials, Inc. In situ stabilized high concentration BPSG films for PMD application

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208179A (en) * 1989-12-29 1993-05-04 Nec Corporation Method of fabricating programmable read only memory device having trench isolation structure
US5229317A (en) * 1991-09-13 1993-07-20 Nec Corporation Method for preventing out-diffusion of phosphorous and boron in a bpsg-buried trench
US6010947A (en) * 1996-07-16 2000-01-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer

Also Published As

Publication number Publication date
DE102004013928A1 (de) 2004-10-28
US20040192009A1 (en) 2004-09-30
CN1542941A (zh) 2004-11-03
US6890833B2 (en) 2005-05-10

Similar Documents

Publication Publication Date Title
CN100378946C (zh) 使用掺杂氧化物沟槽填充的沟槽绝缘结构和其形成方法
US5726087A (en) Method of formation of semiconductor gate dielectric
CN1282993C (zh) 利用超薄氧扩散阻挡层防止晶体管中的横向氧化的联合方法和装置
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
CA1230431A (en) Technique for doping from a polysilicon transfer layer
US5324974A (en) Nitride capped MOSFET for integrated circuits
CN100524630C (zh) 用于半导体制造的栅极掺杂物激活方法
US6114736A (en) Controlled dopant diffusion and metal contamination in thin polycide gate conductor of MOSFET device
US6465325B2 (en) Process for depositing and planarizing BPSG for dense trench MOSFET application
KR100633191B1 (ko) 표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조물
CN1252619A (zh) 低泄漏、低电容隔离材料
TWI260732B (en) Method of self-aligning a damascene gate structure to isolation regions
CN1263637A (zh) 制作用于射频的集成电路器件的工艺
EP0129265B1 (en) Methods of manufacturing semiconductor devices with reduction in the charge carrier trap density
JPH06314777A (ja) 半導体デバイスの製造方法
US6770501B2 (en) Deuterium reservoirs and ingress paths
WO1998053489A2 (en) Integrated circuit, components thereof and manufacturing method
JP2001257208A (ja) 半導体装置のゲート絶縁膜形成方法
US6225171B1 (en) Shallow trench isolation process for reduced for junction leakage
CN1226086A (zh) 半导体器件、存储单元以及它们的制作工艺
US5716891A (en) Fabrication process of semiconductor device
KR100562541B1 (ko) Ｃｖｄ 실리콘 옥시나이트라이드층에 의해 후처리되는ｓｉｏｎ/ｔｅｏｓ 층간 유전체 형성 방법
KR100796724B1 (ko) 커패시터 및 이의 제조 방법
JP3436263B2 (ja) 共形ＨリッチＳｉ３Ｎ４層の形成方法
US20040072400A1 (en) Method of forming a shallow trench isolation structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402