KR20110062598A - 적층막 제조방법, 이를 이용한 태양전지의 제조방법 - Google Patents

적층막 제조방법, 이를 이용한 태양전지의 제조방법 Download PDF

Info

Publication number
KR20110062598A
KR20110062598A KR1020090119369A KR20090119369A KR20110062598A KR 20110062598 A KR20110062598 A KR 20110062598A KR 1020090119369 A KR1020090119369 A KR 1020090119369A KR 20090119369 A KR20090119369 A KR 20090119369A KR 20110062598 A KR20110062598 A KR 20110062598A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
film
laminated film
semiconductor
radical
Prior art date
Application number
KR1020090119369A
Other languages
English (en)
Inventor
김형기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090119369A priority Critical patent/KR20110062598A/ko
Priority to US12/779,478 priority patent/US20110136285A1/en
Publication of KR20110062598A publication Critical patent/KR20110062598A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 기판에 라디칼 산화(radical oxidation) 반응을 실시하여 반도체 기판의 표면에 라디칼 산화막을 형성하는 단계; 수소 분위기하에서 어닐링(annealing)하여 제1 보호(passivation) 막을 형성하는 단계; 및 상기 제1 보호막 위에 제2 보호막을 형성하는 단계를 포함하는 적층막의 제조방법을 제공한다. 또한 상기 반도체 기판에 제2 보호막을 형성한 후 라디칼 산화반응 및 수소 분위기하에서 어닐링 공정을 실시할 수도 있다. 또한 상기 라디칼 산화반응 및 수소 분위기 하에서 어닐링 공정을 실시하여 반도체 기판의 일면에 형성된 제1 보호막을 제거한 후 제2 보호막을 형성할 수 도 있다. 상기 수소 분위기하에서 어닐링 공정을 실시한 후 클린(clean) 산화공정을 추가로 실시할 수 있다.
라디칼산화, 어닐링, 클린산화, 적층막, 산화막

Description

적층막 제조방법, 이를 이용한 태양전지의 제조방법 {METHOD FOR MANUFACTURING STACKED FILM AND SOLAR CELL}
본 기재는 적층막 제조방법, 이를 이용한 태양전지의 제조방법에 관한 것이다.
광전변환 소자는 태양 에너지를 전기 에너지로 변환하는 소자로서, 무한정 무공해의 차세대 에너지 자원으로 각광받고 있다.
광전변환 소자는 광활성층에서 태양 에너지를 흡수하면 반도체 내부에서 전자-정공 쌍(electron-hole pair, EHP)이 생성되고, 여기서 생성된 전자 및 정공이 n형 반도체 및 p형 반도체로 각각 이동하고 이들이 전극에 수집됨으로써 외부에서 전기 에너지로 이용할 수 있다.
이러한 광전변환 소자는 실리콘 기판 상부에 유전막을 형성한 후 전극을 형성하여 제조된다. 상기 유전막은 실리콘 기판에 통상의 화학기상증착(CVD) 공정으로 형성되는 산화막 또는 질화막이다. 그러나 CVD 공정으로 산화막이나 질화막을 형성할 경우 산소 원자와 실리콘 원자간에 이루어지는 정상적인 공유 결합에 참여하지 못한 산소 원자나 실리콘 원자들이 존재하게 된다. 예컨대, 실리콘 원자들간 의 약한 결합(weak Si-Si bonding), 실리콘 원자와 산소 원자간의 부자연스러운 결합(strained Si-O bonding), 실리콘 원자의 비결합손(Si dangling bonding) 등과 같은 여러 가지 결함(defects)이 존재한다. 이러한 결함들은 소자의 전기적 동작 특성을 저하시키고 생산성에도 악영향을 미친다.
본 발명의 일 측면은 태양전지의 전기적 동작 특성을 개선할 수 있는 적층막의 제조방법을 제공한다.
본 발명의 다른 측면은 상기 적층막을 이용한 태양전지의 제조방법을 제공한다.
본 발명의 일 측면에 따르면, 반도체 기판에 라디칼 산화(radical oxidation) 반응을 실시하여 반도체 기판의 표면에 라디칼 산화막을 형성하는 단계; 수소 분위기하에서 어닐링(annealing)하여 라디칼 산화막을 제1 보호(passivation)막으로 전환시키는 단계; 및 상기 제1 보호막 위에 제2 보호막을 형성하는 단계를 포함하는 적층막의 제조방법을 제공한다.
상기 라디칼 산화막을 형성하는 단계 전에 반도체 기판에 상기 반도체 기판과 다른 반도체 타입의 불순물의 도핑 공정, 반도체 기판의 표면조직화(texturing) 공정 또는 이들 두 공정 모두를 추가로 실시할 수 있다.
상기 어닐링 공정은 약 15분 내지 약 25분 동안 실시할 수 있으며, 약 400 내지 약 1000℃의 온도에서 실시할 수 있다.
본 발명의 다른 측면에 따르면, 반도체 기판에 제2 보호막을 형성하는 단계; 상기 제2 보호막이 형성된 반도체 기판에 라디칼 산화반응을 실시하여 제2 보호막의 하부에 라디칼 산화막을 형성하는 단계; 및 수소 분위기하에서 어닐링하여 상기 라디칼 산화막을 제1 보호막으로 전환시키는 단계를 포함하는 적층막의 제조방법을 제공한다.
상기 제2 보호막을 형성하는 단계 전에 반도체 기판에 상기 반도체 기판과 다른 반도체 타입의 불순물의 도핑 공정, 반도체 기판의 표면조직화 공정 또는 이들 두 공정 모두를 추가로 실시할 수 있다.
상기 어닐링 공정은 약 15분 내지 약 25분 동안 실시할 수 있으며, 약 400 내지 약 1000℃의 온도에서 실시할 수 있다.
본 발명의 또 다른 측면에 따르면, 반도체 기판에 라디칼 산화반응을 실시하여 반도체 기판의 표면에 라디칼 산화막을 형성하는 단계; 수소 분위기하에서 어닐링 공정을 실시하여 상기 라디칼 산화막을 제1 보호막으로 전환시키는 단계; 및 상기 반도체 기판의 일면에 형성된 제1 보호막을 제거한 후 제2 보호막을 형성하는 단계를 포함하는 적층막의 제조방법을 제공한다.
상기 라디칼 산화막을 형성하는 단계 전에 반도체 기판에 상기 반도체 기판과 다른 반도체 타입의 불순물의 도핑 공정, 반도체 기판의 표면조직화 공정 또는 이들 두 공정 모두를 추가로 실시할 수 있다.
상기 제1 보호막이 제거된 반도체 기판의 일면에 제2 보호막을 형성하기 전 에 상기 반도체 기판과 다른 반도체 타입의 불순물의 도핑 공정을 추가로 실시할 수 있다.
상기 어닐링 공정은 약 30분 이상 실시할 수 있으며, 약 400 내지 약 1000℃의 온도에서 실시할 수 있다. 상기 반도체 기판은 p형 반도체일 수 있고, 상기 불순물은 n형 반도체일 수 있다.
상기 라디칼 산화반응은 열산화 방식 또는 플라즈마 산화방식으로 실시될 수 있다.
상기 제2 보호막은 산화막 또는 질화막일 수 있다.
상기 어닐링 공정을 실시하기 전 또는 후에 클린(clean) 산화공정을 추가로 실시할 수 있다.
제1 형 반도체층 및 제2 형 반도체층을 포함하는 반도체 기판 및 상기 반도체 기판 위에 위치하는 제1 보호막과 제2 보호막 또는 상기 반도체 기판 위에 위치하는 제2 보호막을 포함하는 적층막을 제공하는 단계, 그리고 상기 적층막의 상기 제1 형 불순물 함유 반도체 층과 전기적으로 연결된 제1 전극과 제2 형 불순물 함유 반도체 층과 전기적으로 연결된 제2 전극을 형성하는 단계를 포함하는 태양전지의 제조방법을 제공한다.
상기 제1 형 반도체층은 p형 반도체층이고, 상기 제2 형 반도체층은 n형 반도체층일 수 있다.
상기 적층막은 태양전지의 전기적 동작 특성을 향상시킬 수 있으므로 다양한 태양전지의 유전막, 절연막, 보호막 등으로 적용될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서는 도 1을 참고하여 본 발명의 일 구현예에 따른 적층막의 제조방법을 설명한다.
도 1은 본 발명의 일 구현예에 따른 적층막의 제조공정을 개략적으로 도시한 단면도이다.
먼저, 반도체 기판(10)에 라디칼 산화(radical oxidation) 반응을 실시하여 반도체 기판의 표면에 라디칼 산화막(12)을 형성한다(S11). 상기 반도체 기판은 실리콘 기판, 게르마늄 기판, 실리콘 게르마늄 기판 또는 SOI(Silicon-On-Insulator) 기판 등을 사용할 수 있으며, 이에 한정되는 것은 아니 다.
상기 라디칼 산화반응은 라디칼과 반도체 기판(10)에 포함된 원자와의 반응에 따라 형성된다. 상기 라디칼로는 산소 라디칼(oxygen radical; O*), OH, 수소(H+) 등이 사용될 수 있다. 상기 라디칼 산화반응은 열산화 방식 또는 플라즈마 산화 방식으로 실시할 수 있다.
상기 열산화 방식은 약 800 내지 약 1,000℃ 정도의 온도 및 약 0.1 약 0.5 Torr 정도의 압력 하에서 산소가스/수소가스(O2/H2) 또는 산소가스/중수소가스(O2/D2)를 포함하는 반응 가스를 열처리하여 형성될 수 있다. 상기 수소 가스 또는 중수소 가스는 약 2.0 내지 약 3.0 slm 정도의 유량으로 반도체 기판(10) 상으로 공급될 수 있으며, 상기 산소 가스는 약 0.1 내지 0.5 slm 정도의 유량으로 공급될 수 있다.
상기 플라즈마 산화 방식은 약 800 내지 약 1,000℃ 정도의 온도 및 약 300 Torr 이하의 압력 하에서 비활성 가스 플라즈마에 산소 함유 가스를 주입하여 실시할 수 있다. 상기 비활성 가스로는 Ar, Xe 또는 이들의 혼합가스를 사용할 수 있고 산소 함유 가스로는 O2, H2O, D2O, NO, N2O 등을 사용할 수 있다.
상기 라디칼 산화막(12)은 약 10 내지 약 100 옹스트롱의 두께로 형성될 수 있다. 이러한 라디칼 산화막(12)은 반도체 기판의 최초의 표면(도 1의 A)에서 일정 깊이의 내부에 형성된다.
상기 라디칼 산화막을 형성하는 단계(S11) 전에 반도체 기판(10)에 상기 반 도체 기판(10)과 다른 반도체 타입의 불순물을 도핑하는 공정을 추가로 실시할 수 있다. 예를 들어 p 형 실리콘 기판을 n형 불순물로 도핑할 수 있다. 이러한 n형 불순물은 POCl3 또는 H3PO4 등을 고온에서 확산시킴으로써 도핑할 수 있다. 이에 따라 반도체 기판(10)은 제1형 반도체층과 제2형 반도체층을 포함한다. 상기 제1 형 반도체층은 p형 반도체층이고, 상기 제2 형 반도체층은 n형 반도체층일 수 있다.
상기 라디칼 산화막을 형성하는 단계(S11) 전에 반도체 기판(10)의 표면조직화 공정을 추가로 실시할 수 있다. 표면조직화는 예컨대 질산 및 불산과 같은 강산 또는 수산화나트륨과 같은 강염기 용액을 사용하는 습식 방법으로 수행하거나 플라즈마를 사용한 건식 방법으로 수행할 수 있다. 표면조직화 공정을 거친 반도체 기판(10)은 예컨대 피라미드 모양과 같은 요철 또는 벌집(honeycomb) 모양과 같은 다공성 구조일 수 있다. 표면 조직화된 반도체 기판(10)은 표면적을 넓혀 빛의 흡수율을 높이고 반사도를 줄여 태양 전지의 효율을 개선할 수 있다.
상기 불순물 도핑 공정과 표면조직화 공정을 모두 실시할 수도 있으며, 이러한 공정 순서는 특별히 한정되지 않는다.
반도체 기판(10)이 실리콘인 경우 상기 라디칼 산화막(12)은 1개의 실리콘 원자와 산소원자 간의 공유결합에 의해 실리콘 산화막이 형성된다. 그러나 이러한 실리콘 산화막 내부에는 라디칼의 강한 반응성으로 Si-H 또는 Si-OH 등의 불완전한 결합이 생성될 수 있으며 이는 반도체 기판(10)과 라디칼 산화막(12)의 계면에 다 수 존재한다.
따라서 이러한 결함을 보완하기 위하여 상기 라디칼 산화막(12)을 수소 분위기하에서 어닐링하여 제1 보호막(14)으로 전환시킨다(S12).
상기 수소 분위기에서의 어닐링 공정은 약 15분 내지 약 25분 동안 실시할 수 있으며, 400 내지 1000℃의 온도 및 상압(ATM)에서 실시할 수 있다. 수소 분위기에서 수소 가스의 함량은 3 부피% 내지 100 부피%의 범위에 있는 것이 좋으며, 수소 가스는 불활성 가스와 혼합되어 사용가능하다. 상기 범위에서 어닐링 공정을 실시하는 경우 라디칼 산화막의 내부 결함을 충분히 제거할 수 있다. 어닐링 공정을 실시하기 전에 라디칼 산화공정에 사용되었던 반응 가스를 제거하기 위하여 불활성 가스로 퍼지 공정을 더 실시할 수 있다. 이러한 불활성 가스로는 아르곤 가스, 질소 가스 및/또는 헬륨 가스 등이 사용될 수 있다.
상기 어닐링 공정을 실시하기 전 또는 후에 클린 산화공정을 추가로 실시할 수 있다.
상기 클린 산화공정은 산소 가스 및 염화수소 가스를 포함하는 반응 가스를 공급하면서 약 800 내지 약 1,000℃ 정도의 온도 및 약 0.1 내지 약 8.5 Torr 정도의 압력에서 실시할 수 있다. 상기 산소 가스와 염화수소 가스 사이의 유량비는 약 9.9:0.1 정도가 될 수 있다. 상기 반응가스가 약 4.0 중량% 이상의 염화수소 가스를 포함할 경우, 반도체 기판(10), 라디칼 산화막(12) 등을 부식시킬 수 있기 때문에 반응 가스에 포함되는 염화수소 가스의 함량을 약 0.8 내지 3.0 중량% 정도로 조절하는 것이 좋고 약 1.0 내지 3.0 중량% 정도인 것이 더 좋다.
상기 수소 분위기에서 어닐링 공정과 클린 산화공정에 의하여 결함이 없고 순도가 높은 제1 보호막(14)이 제공된다. 상기 제1 보호막(14)은 약 10 내지 약 100 옹스트롱의 두께로 형성될 수 있다.
상기 라디칼 산화막(12)과 제1 보호막(14)은 반도체 기판의 반대쪽 면에도 동일하게 형성되어 보호막 역할을 할 수 있다. 이러한 반도체 기판의 반대쪽 면에 형성된 보호막은 후속 공정인 소자제조 공정시 제거될 수 있다.
상기 제1 보호막(14) 위에 제2 보호막(16)을 형성하여 보호막(18)을 포함하는 적층막(100)을 제조한다(S13).
상기 제2 보호막(16)은 질화막 또는 산화막일 수 있다. 상기 제2 보호막은 알루미늄 옥사이드(Al2O3) 또는 알루미늄 나이트라이드(AlN), 알루미늄 옥시나이트라이드(AlON), 실리콘 옥사이드(SiOx), 실리콘나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiOxNy), 실리콘 카바이드(SiC), 티타늄 옥사이드(TiOx) 등으로 이루어질 수 있다.
예를 들어, 상기 실리콘 나이트라이드의 제2 보호막은 플라즈마 질화 공정에 의하여 형성될 수 있다. 상기 플라즈마 질화 공정을 설명하면 다음과 같다. 먼저, 제1 보호막(14)이 형성된 반도체 기판을 밀폐된 챔버 내부에 안착시킨 다음 챔버 내부에 비활성 가스를 주입하고 약 1600 watt의 마이크로 웨이브 전력을 인가하여 플라즈마를 발생시킨다. 그리고, 이처럼 플라즈마가 형성된 챔버 내부로 질소(N2) 가스를 주입하게 되면, 상기 플라즈마의 이온 충격(ion bombardment) 작용 으로 인해 에너지를 얻은 질소 입자들이 보호막의 실리콘 원자와 결합하여 실리콘 질화막(SiN)을 형성한다.
상기 제2 보호막(16)은 약 700 내지 약 1000 옹스트롱의 두께로 형성될 수 있으며, 일 구현예에서는 약 800 내지 약 950 옹스트롱의 두께로 형성될 수도 있고, 다른 구현예에서는 약 850 내지 약 900 옹스트롱의 두께로 형성될 수 있다.
도 2는 본 발명의 다른 구현예에 따른 적층막의 제조공정을 개략적으로 도시한 단면도이다.
도 2에 도시된 바와 같이, 반도체 기판(20)에 제2 보호막(26)을 형성한다(S21). 상기 제2 보호막(26) 형성공정은 도 1에 도시된 제2 보호막(16) 형성공정(S13)에서 설명된 바와 같다. 상기 제2 보호막(26)은 질화막 또는 산화막일 수 있다. 상기 제2 보호막은 알루미늄 옥사이드(Al2O3) 또는 알루미늄 나이트라이드(AlN), 알루미늄 옥시나이트라이드(AlON), 실리콘 옥사이드(SiOx), 실리콘나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiOxNy), 실리콘 카바이드(SiC), 티타늄 옥사이드(TiOx) 등으로 이루어질 수 있다.
그런 다음 상기 제2 보호막(26)이 형성된 반도체 기판(20)에 라디칼 산화반응을 실시하여 제2 보호막(26)의 하부에 라디칼 산화막(22)을 형성한다(S22). 이러한 라디칼 산화막(22)의 형성공정은 도 1에 도시된 라디칼 산화막(12) 형성공정(S11)에서 설명된 바와 같다.
그런 다음 수소 분위기하에서 어닐링한 후 클린 산화공정을 실시하여 제1 보 호막(24)을 형성하여 보호막(28)을 포함하는 적층막(102)을 제조한다(S23). 이러한 제1 보호막(24) 형성공정은 도 1에 도시된 제1 보호막(14) 형성공정(S12)에서 설명된 바와 같다.
상기 제2 보호막(26) 형성 단계(S21) 전에 반도체 기판(20)에 상기 반도체 기판(20)과 다른 반도체 타입의 불순물을 도핑하는 공정을 추가로 실시할 수 있다. 예를 들어 p 형 실리콘 기판을 n형 불순물로 도핑할 수 있다. 이러한 n형 불순물은 POCl3 또는 H3PO4 등을 고온에서 확산시킴으로써 도핑할 수 있다. 이에 따라 반도체 기판(10)은 제1형 반도체층과 제2형 반도체층을 포함한다. 상기 제1 형 반도체층은 p형 반도체층이고, 상기 제2 형 반도체층은 n형 반도체층일 수 있다.
상기 제2 보호막(26) 형성 단계(S21) 전에 반도체 기판(20)의 표면조직화 공정을 추가로 실시할 수 있다. 표면조직화는 예컨대 질산 및 불산과 같은 강산 또는 수산화나트륨과 같은 강염기 용액을 사용하는 습식 방법으로 수행하거나 플라즈마를 사용한 건식 방법으로 수행할 수 있다. 표면조직화 공정을 거친 반도체 기판(20)은 예컨대 피라미드 모양과 같은 요철 또는 벌집(honeycomb) 모양과 같은 다공성 구조일 수 있다. 표면 조직화된 반도체 기판(20)은 표면적을 넓혀 빛의 흡수율을 높이고 반사도를 줄여 태양 전지의 효율을 개선할 수 있다.
상기 불순물 도핑 공정과 표면조직화 공정을 모두 실시할 수도 있으며, 이러한 공정 순서는 특별히 한정되지 않는다.
도 3은 본 발명의 다른 구현예에 따른 적층막의 제조공정을 개략적으로 도시 한 단면도이다.
도 3에 도시된 바와 같이, 반도체 기판(30)에 라디칼 산화반응을 실시하여 반도체 기판(30)의 표면에 라디칼 산화막(32a, 32b)을 형성한다(S31). 이러한 라디칼 산화막(32a, 32b)의 형성공정은 도 1에 도시된 라디칼 산화막(12) 형성공정(S11)에서 설명된 바와 같다.
상기 라디칼 산화막(32a, 32b)을 수소 분위기하에서 어닐링하여 상기 라디칼 산화막(32a, 32b)을 제1 보호막(34a, 34b)으로 전환시킨다(S32). 상기 어닐링 공정은 30분 이상 실시하는 것이 좋고, 1시간 이상 실시하는 것이 좋으며, 1 내지 3시간 동안 실시하는 것이 좋다. 수소가스의 함량은 3 부피% 내지 100 부피%의 범위에 있는 것이 좋다. 상기 범위에서 어닐링 공정을 실시하는 경우 라디칼 산화막의 내부 결함을 충분히 제거할 수 있다. 상기 어닐링 공정을 제외하고 이러한 제1 보호막(34a, 34b)형성공정은 도 1에 도시된 제1 보호막(14) 형성공정(S12)에서 설명된 바와 같다.
상기 어닐링 공정을 실시하기 전 또는 후에 클린 산화공정을 추가로 실시할 수 있다.
상기 반도체 기판(30)의 일면에 형성된 제1 보호막(34a)을 제거한 후 반도체 기판(30) 위에 제2 보호막(36)을 형성하여 적층막(104)을 제조한다(S33). 상기 제2 보호막(36) 형성공정은 도 1에 도시된 제2 보호막(16) 형성공정(S13)에서 설명된 바와 같다. 상기 제2 보호막(26)은 질화막 또는 산화막일 수 있다. 상기 제2 보호 막은 알루미늄 옥사이드(Al2O3) 또는 알루미늄 나이트라이드(AlN), 알루미늄 옥시나이트라이드(AlON), 실리콘 옥사이드(SiOx), 실리콘나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiOxNy), 실리콘 카바이드(SiC), 티타늄 옥사이드(TiOx) 등으로 이루어질 수 있다.
상기 제1 보호막(34b)도 또한 소자 제조공정시 제거될 수 있다.
상기 라디칼 산화막을 형성하는 단계(S31) 전에 반도체 기판(30)에 상기 반도체 기판(10)과 다른 반도체 타입의 불순물을 도핑하는 공정을 추가로 실시할 수 있다. 예를 들어 p 형 실리콘 기판을 n형 불순물로 도핑할 수 있다. 이러한 n형 불순물은 POCl3 또는 H3PO4 등을 고온에서 확산시킴으로써 도핑할 수 있다. 이에 따라 반도체 기판(30)은 제1형 반도체층과 제2형 반도체층을 포함한다. 상기 제1 형 반도체층은 p형 반도체층이고, 상기 제2 형 반도체층은 n형 반도체층일 수 있다.
상기 라디칼 산화막을 형성하는 단계(S31) 전에 반도체 기판(30)의 표면조직화 공정을 추가로 실시할 수 있다. 표면조직화는 예컨대 질산 및 불산과 같은 강산 또는 수산화나트륨과 같은 강염기 용액을 사용하는 습식 방법으로 수행하거나 플라즈마를 사용한 건식 방법으로 수행할 수 있다. 표면조직화 공정을 거친 반도체 기판(30)은 예컨대 피라미드 모양과 같은 요철 또는 벌집(honeycomb) 모양과 같은 다공성 구조일 수 있다. 표면 조직화된 반도체 기판(30)은 표면적을 넓혀 빛의 흡수율을 높이고 반사도를 줄여 태양 전지의 효율을 개선할 수 있다.
상기 불순물 도핑 공정과 표면조직화 공정을 모두 실시할 수도 있으며, 이러한 공정 순서는 특별히 한정되지 않는다.
또한 상기 제1 보호막(34a)을 제거한 후 반도체 기판(30)의 일면에 제2 보호막(36)을 형성하기 전에 상기 반도체 기판(30)과 다른 반도체 타입의 불순물의 도핑 공정을 추가로 실시할 수 있다. 불순물 도핑 공정은 위에서 설명된 바와 같다.
상기에서 제조된 적층막(100, 102, 104)은 태양전지의 유전막, 절연막, 보호막 등으로 적용될 수 있다.
상기 적층막은 제1 형 반도체층 및 제2 형 반도체층을 포함하는 반도체 기판, 및 상기 반도체 기판 위에 위치하는 제1 보호막과 제2 보호막, 또는 상기 반도체 기판 위에 위치하는 제2 보호막을 포함한다. 이러한 적층막의 상기 제1 형 불순물 함유 반도체 층과 전기적으로 연결된 제1 전극과 제2 형 불순물 함유 반도체 층과 전기적으로 연결된 제2 전극을 형성하여 태양전지를 제조할 수 있다.
도 4는 상기 적층막(100, 102, 104)을 포함하는 태양전지의 단면도이다.
이하에서는 설명의 편의상 반도체 기판(10, 20, 30)을 중심으로 상하의 위치 관계를 설명하지만 이에 한정되는 것은 아니다. 또한 이하 설명에서는 태양 에너지를 받는 측을 전면(front side)이라 하고 상기 전면의 반대측을 후면(rear side)으로 표현한다.
도 4을 참고하면, 반도체 기판(10, 20, 30)은 하부 반도체 층(111) 및 상부 반도체 층(112)을 포함한다. 하부 반도체 층(111)은 후면 측에 위치하고 상부 반도체 층(112)은 전면 측에 위치한다.
반도체 기판(10, 20, 30) 위에는 보호막(18, 28, 36)이 위치할 수 있다.
이들 보호막(18, 28, 36)은 태양 전지 표면에서 빛의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시키는 반사 방지막(anti reflective coating, ARC) 역할을 하는 동시에 반도체 기판(10, 20, 30)의 표면에 존재하는 실리콘과의 접촉 특성을 개선하여 태양 전지의 효율을 높일 수 있다.
상기 보호막(18, 28, 36)의 일면에는 복수의 전면 전극(130)이 형성되어 있다. 전면 전극(130)은 기판의 일 방향을 따라 나란히 뻗어 있으며, 보호막(18, 28, 36)을 관통하여 상부 반도체 층(112)과 접촉하고 있다. 전면 전극(130)은 은(Ag) 등의 저저항 금속으로 만들어질 수 있으며, 빛 흡수 손실(shadowing loss) 및 면저항을 고려하여 그리드 패턴(grid pattern)으로 설계될 수 있다.
전면 전극(130) 위에는 전면 전극 버스 바(bus bar)(도시하지 않음)가 형성되어 있다. 전면 전극 버스 바는 복수의 태양 전지 셀을 조립할 때 이웃하는 태양 전지를 연결하기 위한 것이다.
반도체 기판(10, 20, 30)의 후면에는 유전체막(도시하지 않음)이 형성될 수 있다. 유전체막은 산화규소(SiO2), 질화규소(SiNx), 산화알루미늄(Al2O3) 등으로 만들어질 수 있으며, 전하의 재결합을 방지하는 동시에 전류가 새는 것을 방지하여 태양 전지의 효율을 높일 수 있다.
상기 반도체 기판(10, 20, 30)의 일면에는 후면 전극(150)이 형성되어 있다.
후면 전극(150)은 알루미늄(Al)과 같은 불투명 금속으로 만들어질 수 있으 며, 유전체막의 전면에 형성되어 반도체 기판(10, 20, 30)을 통과한 빛을 다시 반도체 기판으로 반사시킴으로써 빛의 누설을 방지하여 효율을 높일 수 있다.
이하, 본 발명의 예시적인 실시예를 기재한다. 다만, 하기의 실시예는 본 발명의 예시적인 일 실시예일뿐, 본 발명이 하기 실시예에 의해 한정되는 것은 아니다.
실시예 1: 태양전지의 제작
피라미드 형으로 표면조직화된 실리콘 웨이퍼에 POCl3를 확산시켜 n형 불순물을 도핑한다. 약 900℃의 온도 및 약 0.33 Torr의 압력하에서 산소가스/수소가스(O2/H2, 10/1 부피비)를 포함하는 가스를 흘려주어 7.5 시간 반응시켜 산화막을 형성한다. 그런 다음 3 부피%의 수소를 함유하는 반응가스를 공급하면서 400℃에서 1회-5회 열처리한다. 상기 산화막 위에 질화막(반사방지막)을 형성하여 적층막을 형성한다. 상기 적층막의 일면에 은 전극(전면전극)을 형성하고 반대면에 알루미늄 전극(후면전극)을 형성하여 태양전지를 제작한다.
비교예 1
상기 열처리 분위기를 질소(100 부피%)로 바꾼 것을 제외하고 상기 실시예 1과 동일한 방법으로 태양전지를 제작한다.
대조예 1
열처리 공정을 실시하지 않을 것을 제외하고 상기 실시예 1과 동일한 방법으로 태양전지를 제작하였다.
상기 실시예 1 및 비교예 1에 따른 태양전지의 열처리 횟수에 따른 Voc(개방회로전압)을 측정하여 하기 표 1 및 도 5에 기재한다. 대조예 1에 따른 태양전지의 Voc는 551mV였다.
[표 1]
열처리회수 실시예 1(Voc (mV)) 비교예 1(Voc (mV))
1 576 552
2 578 554
3 577 554
4 578 555
5 581 554
상기 표 1 및 도 5에 도시된 바와 같이 실시예 1에 따른 태양전지의 Voc가 비교예 1에 비하여 높은 것을 알 수 있다.
실시예 2: 태양전지의 제작
상기 실시예 1에서 열처리 공정을 1-5회 실시한 다음 클린 산화공정을 추가로 실시한 것을 제외하고 상기 실시예 1과 동일한 방법으로 태양 전지를 제작한다.
상기 클린 산화공정은 산소 가스 및 염화수소 가스(100/1 중량비)를 포함하는 반응 가스를 약 950℃ 정도의 온도 및 약 7.5 Torr 정도의 압력에서 125초 동안 공급하면서 실시한다.
상기 태양전지의 Voc를 측정하여 도 6에 도시한다. 도 6에 도시된 바와 같이 클린 산화공정을 실시한 실시예 2의 Voc가 실시예 1에 비하여 향상됨을 알 수 있다.
이상에서 본 발명의 바람직한 구현예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1은 본 발명의 일 구현예에 따른 적층막의 제조공정을 개략적으로 도시한 단면도이다.
도 2는 본 발명의 다른 구현예에 따른 적층막의 제조공정을 개략적으로 도시한 단면도이다.
도 3은 본 발명의 또 다른 구현예에 따른 적층막의 제조공정을 개략적으로 도시한 단면도이다.
도 4는 적층막을 포함하는 태양전지의 단면도이다.
도 5는 실시예 1 및 비교예 1에 따른 태양전지의 개방회로전압의 측정결과를 보인 그래프이다.
도 6은 실시예 1 및 실시예 2에 따른 태양전지의 개방회로전압의 측정결과를 보인 그래프이다.
<도면의 주요부호에 대한 간단한 설명>
10, 20, 30: 기판 12, 22, 32: 라디칼 산화막
14, 24, 34a, 34b: 제1 보호막 16, 26, 36: 제2 보호막
100, 102, 104: 적층막 130: 전면 전극
150: 후면 전극

Claims (25)

  1. 반도체 기판에 라디칼 산화(radical oxidation) 반응을 실시하여 반도체 기판의 표면에 라디칼 산화막을 형성하는 단계;
    수소 분위기하에서 어닐링(annealing)하여 제1 보호(passivation) 막으로 전환시키는 단계; 및
    상기 제1 보호막 위에 제2 보호막을 형성하는 단계를 포함하는 적층막의 제조방법.
  2. 제1항에 있어서,
    상기 라디칼 산화막을 형성하는 단계 전에 반도체 기판에 상기 반도체 기판과 다른 반도체 타입의 불순물의 도핑 공정, 반도체 기판의 표면조직화(texturing) 공정 또는 이들 두 공정 모두를 더 실시하는 것인 적층막의 제조방법.
  3. 제2항에 있어서,
    상기 반도체 기판은 p형 반도체이고, 상기 불순물은 n형 반도체인 적층막의제조방법.
  4. 제1항에 있어서,
    상기 라디칼 산화반응은 열산화 방식 또는 플라즈마 산화 방식으로 실시되는것인 적층막의 제조방법.
  5. 제1항에 있어서,
    상기 어닐링 공정은 15분 내지 25분 동안 실시하는 것인 적층막의 제조방법.
  6. 제1항에 있어서,
    상기 어닐링 공정은 400 내지 1000℃의 온도에서 실시하는 것인 적층막의 제조방법.
  7. 제1항에 있어서,
    상기 어닐링 공정을 실시하기 전 또는 후에 클린 산화 공정을 추가로 실시하는 것인 적층막의 제조방법.
  8. 반도체 기판에 제2 보호막을 형성하는 단계;
    상기 제2 보호막이 형성된 반도체 기판에 라디칼 산화반응을 실시하여 제2 보호막의 하부에 라디칼 산화막을 형성하는 단계; 및
    수소 분위기하에서 어닐링하여 상기 라디칼산화막을 제1 보호막으로 전환시키는 단계를 포함하는 적층막의 제조방법.
  9. 제8항에 있어서,
    상기 제2 보호막을 형성하는 단계 전에 반도체 기판에 상기 반도체 기판과 다른 반도체 타입의 불순물의 도핑 공정, 반도체 기판의 표면조직화 공정 또는 이들 두 공정 모두를 더 실시하는 것인 적층막의 제조방법.
  10. 제9항에 있어서,
    상기 반도체 기판은 p형 반도체이고, 상기 불순물은 n형 반도체인 적층막의제조방법.
  11. 제8항에 있어서,
    상기 라디칼 산화반응은 열산화 방식 또는 플라즈마 산화 방식으로 실시되는 것인 적층막의 제조방법.
  12. 제8항에 있어서,
    상기 어닐링 공정은 15분 내지 25분 동안 실시하는 것인 적층막의 제조방법.
  13. 제8항에 있어서,
    상기 어닐링 공정은 400 내지 1000℃의 온도에서 실시하는 것인 적층막의 제조방법.
  14. 제8항에 있어서,
    상기 어닐링 공정을 실시하기 전 또는 후에 클린 산화 공정을 추가로 실시하는 것인 적층막의 제조방법.
  15. 반도체 기판에 라디칼 산화반응을 실시하여 반도체 기판의 표면에 라디칼 산화막을 형성하는 단계;
    수소 분위기하에서 어닐링하여 상기 라디칼 산화막을 제1 보호막으로 전환시 키는 단계; 및
    상기 반도체 기판의 일면에 형성된 제1 보호막을 제거한 후 제2 보호막을 형성하는 단계를 포함하는 적층막의 제조방법.
  16. 제15항에 있어서,
    상기 라디칼 산화막을 형성하는 단계 전에 반도체 기판에 상기 반도체 기판과 다른 반도체 타입의 불순물의 도핑 공정, 반도체 기판의 표면조직화 공정 또는 이들 두 공정 모두를 더 실시하는 것인 적층막의 제조방법.
  17. 제15항에 있어서,
    상기 반도체 기판은 p형 반도체이고, 상기 불순물은 n형 반도체인 적층막의제조방법.
  18. 제15항에 있어서,
    상기 라디칼 산화반응은 열산화 방식 또는 플라즈마 산화방식으로 실시되는것인 적층막의 제조방법.
  19. 제15항에 있어서,
    상기 보호막이 제거된 반도체 기판의 일면에 제2 보호막을 형성하기 전에 상기 반도체 기판과 다른 반도체 타입의 불순물의 도핑 공정을 더 실시하는 것인 제조방법.
  20. 제15항에 있어서,
    상기 어닐링 공정은 30분 이상 실시하는 것인 적층막의 제조방법.
  21. 제15항에 있어서,
    상기 어닐링 공정은 400 내지 1000℃의 온도에서 실시하는 것인 적층막의 제조방법.
  22. 제15항에 있어서,
    상기 어닐링 공정을 실시하기 전 또는 후에 클린 산화 공정을 추가로 실시하는 것인 적층막의 제조방법.
  23. 제7항, 제14항 또는 제22항에 있어서,
    상기 클린 산화공정은 산소 가스 및 염화수소 가스를 포함하는 반응 가스를 공급하면서 실시하는 것인 적층막의 제조방법.
  24. 제1 형 반도체층 및 제2 형 반도체층을 포함하는 반도체 기판, 및 상기 반도체 기판 위에 위치하는 적층막을 제공하는 단계; 및
    상기 적층막의 상기 제1 형 불순물 함유 반도체 층과 전기적으로 연결된 제1 전극과 제2 형 불순물 함유 반도체 층과 전기적으로 연결된 제2 전극을 형성하는 단계를 포함하고,
    상기 적층막은 제1항 내지 제22항중 어느 하나의 방법으로 형성된 것인 태양전지의 제조방법.
  25. 제24항에 있어서,
    상기 제1 형 반도체층은 p형 반도체층이고, 상기 제2 형 반도체층은 n형 반도체층인 제조방법.
KR1020090119369A 2009-12-03 2009-12-03 적층막 제조방법, 이를 이용한 태양전지의 제조방법 KR20110062598A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090119369A KR20110062598A (ko) 2009-12-03 2009-12-03 적층막 제조방법, 이를 이용한 태양전지의 제조방법
US12/779,478 US20110136285A1 (en) 2009-12-03 2010-05-13 Method for manufacturing stacked film and solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090119369A KR20110062598A (ko) 2009-12-03 2009-12-03 적층막 제조방법, 이를 이용한 태양전지의 제조방법

Publications (1)

Publication Number Publication Date
KR20110062598A true KR20110062598A (ko) 2011-06-10

Family

ID=44082431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090119369A KR20110062598A (ko) 2009-12-03 2009-12-03 적층막 제조방법, 이를 이용한 태양전지의 제조방법

Country Status (2)

Country Link
US (1) US20110136285A1 (ko)
KR (1) KR20110062598A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295552B1 (ko) 2011-11-16 2013-08-12 엘지전자 주식회사 태양 전지 및 그 제조 방법
US9054255B2 (en) 2012-03-23 2015-06-09 Sunpower Corporation Solar cell having an emitter region with wide bandgap semiconductor material
US8735210B2 (en) * 2012-06-28 2014-05-27 International Business Machines Corporation High efficiency solar cells fabricated by inexpensive PECVD
DE102012016298A1 (de) * 2012-08-16 2014-05-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit einer Passivierungsschicht aus hydriertem Aluminiumnitrid sowie Verfahren zur Oberflächenpassivierung von Halbleiterbauelementen
US9825191B2 (en) * 2014-06-27 2017-11-21 Sunpower Corporation Passivation of light-receiving surfaces of solar cells with high energy gap (EG) materials
CN107293613A (zh) * 2017-05-10 2017-10-24 东方环晟光伏（江苏）有限公司 实现热氧化钝化层电池片制作的方法
CN107293614A (zh) * 2017-05-10 2017-10-24 东方环晟光伏（江苏）有限公司 电池片生成热氧化钝化层的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143362A (ja) * 1983-02-03 1984-08-16 Fuji Xerox Co Ltd パツシベ−シヨン膜
DE3536299A1 (de) * 1985-10-11 1987-04-16 Nukem Gmbh Solarzelle aus silizium
US6793903B1 (en) * 2001-03-08 2004-09-21 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High temperature decomposition of hydrogen peroxide
US6890833B2 (en) * 2003-03-26 2005-05-10 Infineon Technologies Ag Trench isolation employing a doped oxide trench fill
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
KR100894764B1 (ko) * 2007-10-10 2009-04-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20110136285A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
KR101389546B1 (ko) 표면 패시베이션이 향상된 결정성 실리콘 태양 전지의 제조 방법
US8008208B2 (en) Method of cleaning and forming a negatively charged passivation layer over a doped region
KR101058735B1 (ko) 태양전지 및 그 제조방법
EP3151286B1 (en) Solar cell element, method for manufacturing same and solar cell module
KR20110062598A (ko) 적층막 제조방법, 이를 이용한 태양전지의 제조방법
US20110272008A1 (en) Oxide nitride stack for backside reflector of solar cell
WO2011145731A1 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
CN109004038B (zh) 太阳能电池及其制备方法和光伏组件
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
CN116741877A (zh) 一种tbc电池制备方法及tbc电池
TWI650872B (zh) 太陽能電池及其製造方法、太陽能電池模組及太陽能電池發電系統
JP6688244B2 (ja) 高効率太陽電池の製造方法及び太陽電池セルの製造システム
KR100844505B1 (ko) 질화-산화알루미늄 박막 내의 음성 고정전하를 이용한 박판실리콘 태양전지의 제조방법
WO2022156102A1 (zh) 太阳能电池叠层钝化结构及制备方法
JP6430842B2 (ja) 太陽電池素子の製造方法および太陽電池モジュールの製造方法
TW202312507A (zh) 鈍化接觸太陽能電池及其背面鈍化結構的製作方法
US20220173264A1 (en) Method for producing back contact solar cell
WO2017158691A1 (ja) 太陽電池の製造方法
JP6647425B2 (ja) 太陽電池の製造方法
KR20200023301A (ko) 고효율 이면전극형 태양전지 및 그 제조방법
JP2013222794A (ja) 太陽電池の製造方法
KR101151413B1 (ko) 이중 반사 방지막을 갖는 태양 전지 및 그 제조 방법
KR20100127105A (ko) 태양전지의 제조방법
KR20110005520A (ko) 태양 전지의 제조 방법
CN116913984A (zh) 电介质层及制备方法、太阳电池、光伏组件

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid