DE102004013928A1 - Grabenisolation mit dotierter Oxid-Grabenfüllung - Google Patents

Grabenisolation mit dotierter Oxid-Grabenfüllung Download PDF

Info

Publication number
DE102004013928A1
DE102004013928A1 DE102004013928A DE102004013928A DE102004013928A1 DE 102004013928 A1 DE102004013928 A1 DE 102004013928A1 DE 102004013928 A DE102004013928 A DE 102004013928A DE 102004013928 A DE102004013928 A DE 102004013928A DE 102004013928 A1 DE102004013928 A1 DE 102004013928A1
Authority
DE
Germany
Prior art keywords
layer
substrate
opening
oxide layer
doped oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004013928A
Other languages
English (en)
Inventor
Michael Bethel Belyansky
Oleg Gluschenkov
Andreas Austin Knorr
Christopher Parks
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE102004013928A1 publication Critical patent/DE102004013928A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

Die vorliegende Erfindung betrifft eine in einem Substrat ausgebildete Grabenisolationsstruktur. Auf der Oberfläche des Substrats wird mindestens eine Öffnung ausgebildet und eine Haftschicht wird mindestens auf der Bodenfläche und auf den Seitenwänden der Öffnungen aufgebracht. Eine dotierte Oxidschicht wird mindestens in die Öffnung eingebracht, und das Substrat wird ausgeheilt, um den Rückfluss der dotierten Oxidschicht zu bewirken. Nur ein Teil der dotierten Oxidschicht in der Öffnung wird in der Nähe der Substratoberfläche entfernt. Auf dem verbleibenden Bereich der dotierten Oxidschicht wird eine Deckschicht aufgebracht.

Description

  • Die vorliegende Erfindung betrifft Halbleiterbauelemente in integrierten Schaltungen und insbesondere Verfahren zur Herstellung von Halbleiterbauelementen in integrierten Schaltungen, die Isolationsgräben für Transistoren mit geringen Leckströmen umfassen.
  • Verschiedene Isolationsverfahren wurden zur elektrischen Isolierung von einem oder mehreren in einem Substrat ausgebildeten Halbleiterbauelementen von anderen Bauelementen eingesetzt. Zu diesen Verfahren gehören unter anderem die Isolierung des p-n-Übergangs, sowie die lokale Oxidation von Silizium (LOCOS). Aufgrund der zunehmenden Verkleinerung der Strukturgrößen bei neueren Generationen von Halbleiterbauelementen und steigender Anzahl von Bauelementen, sind diese bekannten Verfahren oft ungeeignet und ihre kontrollierte Realisierung wird zunehmend schwieriger. Zur Isolation solcher kleinerer und immer höher integrierter Halbleiterbauelemente wird in der Regel eine Grabenisolation eingesetzt, bei der ein Graben in einem Halbleitersubstrat ausgebildet wird und den Bereich umgibt, der elektrisch isoliert werden soll, und der mit einem isolierenden Material aufgefüllt wird.
  • Eine Kategorie von Transistoren mit extrem geringen Leckströmen, sogenannte Durchgangstransistoren, wird in Speicherzellenfeldern mit DRAM-Speicherzellen (dynamic random access memory – dynamischer Halbleiterspeicher mit wahlfreiem Zugriff) zum Zugriff auf die gespeicherte Ladung eingesetzt. Bei verringerter Speicherzellengröße und verminderter Betriebsspannung bewegt sich die in einer Speicherzelle gespeicherte Ladung im Bereich von etwa 10.000 bis 100.000 Elementarladungen bzw. von 6 bis 60 fC. Um einen großen Anteil einer solch geringen Ladung für einen sinnvollen Zeitraum (in der Regel einige hundert Millisekunden) halten zu können, sollte der Leckstrom in jeder Speicherzelle weniger als 10 fC betragen. In einem System mit solch extrem geringen Leckströmen können verschiedene Isolationsverfahren den Leckstrom beeinflussen.
  • Um einen Isolationsgraben auszubilden, werden in der Regel eine oder mehrere Ätzmaskenschichten auf einem Halbleitersubstrat aufgebracht. Anschließend wird eine dünne Photoresistschicht auf der Ätzmaskenschicht aufgetragen und strukturiert. Dann werden ausgewählte Bereiche der Ätzmaskenschicht entfernt und Bereiche des Halbleitersubstrats freigelegt. Die freiliegenden Bereiche des Halbleitersubstrats werden dann auf eine gewünschte Tiefe geätzt, und der Graben wird mit einem Isoliermaterial aufgefüllt. Jedes außerhalb oder auf der Grabenöffnung aufgebrachte Isoliermaterial kann anschließend entfernt werden. Zudem kann dann das Ätzmaskenmaterial entfernt werden; es kann aber auch bereits vor dem Einbringen des Isoliermaterials entfernt werden.
  • Mit zunehmender Verkleinerung der Strukturen von Halbleiterbauelementen verkleinert sich auch die Breite der Isolationsgräben. Die Tiefe der Isolationsgräben wird durch die Tiefe der verschiedenen, in den Substraten ausgebildeten Bauelemente und durch den Mindestumfang der Isolationsgräben, der für eine effektive Isolation zwischen den Bauelementen erforderlich ist, festgelegt. Folglich kann die Grabentiefe erhöht werden, um beispielsweise zwischen den Bauelementen einen konstanten Grabenumfang aufrecht zu erhalten. Das Verhältnis der Grabentiefe zur Grabenweite, das sogenannte Aspektverhältnis, wird ebenfalls erhöht. Darüber hinaus macht die dreidimensionale Integration der Bauelemente noch tiefere Isolationsgräben erforderlich, was zu noch höheren Aspektverhältnissen führt. Beispielsweise kann eine DRAM-Speicherzelle einen vertikalen Zugriffstransistor umfassen, der auf einen Speicherkondensator gestapelt ist. Der Isolationsgraben für eine solche vertikale Transistor-DRAM-Zelle muss tief genug sein, um den unteren Übergang des vertikalen Durchgangstransistors zu isolieren. Bei einer mittels einer Halbleitertech nologie mit Mindeststrukturgrößen von 100 nm hergestellten vertikalen DRAM-Speicherzelle beträgt das Aspektverhältnis der Isolationsgräben beispielsweise etwa 10 : 1. Wird ein Isoliermaterial, wie z.B. hochdichtes Plasmaoxid in einen Graben mit einem solchen Aspektverhältnis eingebracht, bilden sich in dem Isolationsmaterial im Graben häufig Hohlräume und Risse. Die Hohlräume können sich gänzlich unterhalb der Oberfläche des Halbleitersubstrats befinden, so dass die Isoliereigenschaften des Isolationsgrabens und des Isolationsmaterials verschlechtert werden. Die Hohlräume können sich alternativ bis zur Oberfläche des Halbleitersubstrats erstrecken, so dass bei anschließender Planarisierung des Bauelements ein Riss in dem Isoliermaterial entsteht, der anschließend mit einer dünnen Polysiliziumschicht oder einem anderen leitenden Material aufgefüllt werden kann, das zu Kurzschlüssen zwischen den Bauelementen führt.
  • Folglich besteht eine Aufgabe der vorliegenden Erfindung darin, ein Grabenisolationsverfahren zur Verfügung zu stellen, bei dem der Graben mit einem Isoliermaterial in einer Weise aufgefüllt wird, die die Bildung von Hohlräumen und Rissen verhindert.
  • Alternativ können dotierte Oxide, wie z.B. Borphosphorsilikatglas (BPSG) zum Auffüllen der Isolationsgräben verwendet werden. Da solche dotierten Oxide bei hohen Temperaturen weicher werden und verfließen, können die hoch aspektierten Gräben mit einen dotierten Oxid aufgefüllt und anschließend einem Aufheizverfahren bei hohen Temperaturen unterworfen werden, bei dem das dotierte Oxid verfließt und das die Hohlräume und Risse, die sich beim Einbringen des dotierten Oxids in den Graben bilden, eliminiert. Die Verwendung solch dotierter Oxide hat jedoch den Nachteil, dass im Oxid enthaltene Dotierstoffe, wie z.B. Bor, Arsen oder Phosphor, während des Aufheizens und anderer nachfolgender Hochtemperatur-Bearbeitungsschritte aus dem dotierten Oxid in den Bauelementbereich diffundieren und die Eigenschaften der Bauelemen te verändern können. Darüber hinaus haben solche dotierten Oxide den Nachteil einer hohen Ätzrate, wenn sie nasschemischen Lösungsmitteln, wie z.B. Säuren, ausgesetzt werden, und können daher nicht auf einfach steuerbare oder wiederholbare Weise geätzt werden.
  • Eine weitere bekannte Alternative wird im US-Patent Nr. 6,143,626 von Yabu et al. unter dem Titel „Method Of Manufacturing A Semiconductor Device Using A Trench Isolation Technique" beschrieben. In einem Halbleitersubstrat wird ein Graben ausgebildet, und eine darunter liegende dünne Isolierschicht, die aus einem Hochtemperaturoxid (HTO) besteht, wird auf dem Substrat ausgebildet. Anschließend wird eine verfließbare dünne Schicht aufgetragen, die dicker als etwa die Hälfte der Grabentiefe ist und sodann durch eine Wärmebehandlung verfließt, zum Hohlräume zu verhindern. Die dünne verfließbare Schicht wird dann zurückgeätzt, so dass nur ein kleiner Teil der dünnen Schicht auf dem Boden des Grabens verbleibt. In einem nächsten Schritt wird eine dünne Siliziumdioxidschicht aufgetragen, deren Dicke über die Grabentiefe hinausgeht und so eine dünne Isolationsschicht bildet, die den Graben ausfüllt. Wird in diesem Zusammenhang ein dotiertes Oxid als dünne verfließbare Schicht verwendet, muss die HTO-Diffusionsbarriere dick genug sein, um ein Eindringen von Dotierstoffen in den Bauelementbereich zu vermeiden. Beispielsweise umfasst eine typische Wärmebehandlung bei der Herstellung von Transistoren Hochtemperaturverfahren zum Aktivieren von Dotierstoffen, die bei 950°C bis 1050°C durchgeführt werden. Die HTO-Schicht muss mindestens 40 bis 60 nm dick sein, um das Eindringen von Dotierstoffen aus dem Oxid in das Siliziumsubstrat im Wesentlichen zu vermeiden. Da aktuelle Herstellungsverfahren aus dem Stand der Technik Isolationsgräben verwenden, die nur 100 nm breit sind, ist ein umfassender Schutz vor dem Eindringen von Dotierungstoffen nicht praktikabel, wenn das verfließbare Material ein hoch dotiertes Oxid ist. Aus diesem Grund eignet sich das Verfahren nicht für Gräben mit immer kleineren Strukturgrößen (von etwa 120 nm oder weniger) und hohen Aspektverhältnissen (von etwa 5 oder mehr).
  • Darüber hinaus gehen mit den Isolationsmaterialien und ihren entsprechenden Abscheidungsverfahren bestimmte Erfordernisse für die Verwendung in Systemen mit extrem geringen Leckströmen, wie beispielsweise DRAM-Speicherzellenfelder, einher. Die im Zusammenhang mit Verunreinigung, sowie Struktur- und Oberflächendefekten in den Transistorübergängen auftretenden elektrischen Leckströme müssen vermindert werden, um die Speichereigenschaften zu verbessern. Ungesättigte Oberflächenbindungen und damit einhergehende Elektronenfallen mit einem Energieniveau in der Mitte des Siliziumbandabstandes an einer Silizium/Isolationsgraben-Grenze werden in der Regel durch Aufwachsen eines qualitativ hochwertigen thermischen Siliziumoxids vermindert. Die thermische Oxidation von Silizium ist im Stand der Technik während der letzten dreißig Jahre zum Herstellen von nahezu perfekten Siliziumoxid/Silizium-Grenzflächen eingesetzt worden. Bei einem typischen thermisch aufgewachsenen Siliziumoxid beträgt die Zustandsdichte der Energiefallen mit einem Energieniveau in der Mitte des Siliziumbandabstands an der Grenzfläche in etwa oder weniger als 1E11 cm–2eV–1 (und in der Regel etwa 3E10 cm–2eV–1) auf einer <100>-Siliziumkri-stallebene. Bei Anwendungen mit extrem geringen Leckströmen ist eine Zustandsdichte der Energiefallen mit einem Energieniveau in der Mitte des Siliziumbandabstands an der Oberfläche von etwa 5E11 cm–2eV–1 höchst wünschenswert.
  • Ein bekanntes dotiertes Oxid, nämlich BPSG, weist Ionengettereigenschaften auf. Das bedeutet, dass bewegliche Metallionen (z.B. K+, Na+) in die BPSG-Schicht diffundieren und schnell chemische Bindungen mit den Phosphoratomen innerhalb der Glasmatrix eingehen. Aus diesem Grund kann ein BPSG-Material, das sich im Bereich einer Transistor-Sperrschichtfläche befindet, metallische Verunreinigungen aus der Übergangsschicht aufnehmen und dadurch Transistorlecks verrin gern. Das einzige Erfordernis für ein effektives Ionengettern durch BPSG ist die Fähigkeit der Ionen, in die BPSG-Schicht zu diffundieren. Ein solches Erfordernis wird dann erfüllt, wenn die beweglichen Ionen auf keine wirkliche Diffusionsbarriere zwischen der BPSG-Schicht und dem aktiven Gebiet des Transistors stoßen.
  • Daher ist es eine weitere Aufgabe der vorliegenden Erfindung, Grabenisolationsmaterialien zur Verfügung zu stellen, die einerseits die Bildung von Hohlräumen und Rissen vermeiden, und bei denen andererseits weder eine Diffusion von Dotierungen auftritt, noch hohe Nassätzraten vorliegen oder der Sperrstrom des Transistors verringert wird.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und 16, sowie durch eine Grabenisolationsstruktur gemäß Anspruch 17 und 26 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
  • Die vorliegende Erfindung stellt einen Isolationsgraben zur Verfügung, in dem ein verfließendes dotiertes Oxidmaterial zum Auffüllen des Grabens unter Vermeidung von Hohlräumen eingesetzt wird, eine dünne Haftschicht zum Beschichten von Seitenwänden und Bodenfläche des Grabens verwendet wird und als effektive Diffusionsbarriere für Oxiddotierungen dient, während sie gleichzeitig bewegliche Ionen diffundieren lässt und bei dem eine dünne Deckschicht verwendet wird, um das dotierte Oxid vor Nassätzverfahren zu schützen und gleichzeitig als Diffusionsbarriere zu dienen. Darüber hinaus weist die dünne Haftschicht angemessene Grenzflächenqualitäten auf (wie durch die Grenzflächen-Zustandsdichte bei Energieniveaus in der Mitte des Siliziumbandabstands bestimmt wurde), die mit Anwendungen mit extrem geringen Leckströmen kompatibel sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird eine Grabenisolationsstruktur in einem Substrat ausgebildet. In der Substratoberfläche wird mindestens eine Öffnung einge bracht, und eine Haftschicht wird mindestens auf der Bodenfläche und den Seitenwänden der Öffnung ausgebildet. Eine dotierte Oxidschicht wird mindestens in die Öffnung eingebracht und das Substrat wird aufgeheizt, um die dotierte Oxidschicht innerhalb der Öffnung zu verfließen. Von der dotierten Oxidschicht in der Öffnung wird lediglich ein Teil in der Nähe der Substratoberfläche entfernt, und eine Deckschicht wird in die Öffnung auf einem verbleibenden Teil der dotierten Oxidschicht aufgebracht.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine Grabenisolationsstruktur in einem Substrat ausgebildet. In der Substratoberfläche wird mindestens eine Öffnung ausgebildet, die ein Aspektverhältnis der Tiefe zur Breite des Grabens von mindestens 5 : 1 aufweist. Eine dünne, qualitativ hochwertige Siliziumoxidschicht, die etwa 10 nm oder weniger umfasst, wird thermisch zumindest auf den Seitenwänden der Öffnung aufgewachsen. Eine Siliziumnitrid-(SiN)-Haftschicht wird mindestens auf einer Bodenfläche und Seitenwänden der Öffnungen aufgebracht und umfasst eine Dicke von mindestens 6 nm und höchstens 20 nm. Eine dotierte Oxidschicht wird in die Öffnung eingebracht, und das Substrat wird bei einer Temperatur von mindestens 800°C für mindestens 10 Minuten aufgeheizt, um die dotierte Oxidschicht in der Öffnung zu verfließen. Von der dotierten Oxidschicht in der Öffnung wird ein etwa 50 nm umfassender Anteil in der Nähe der Substratoberfläche entfernt. Eine durch hochdichtes Plasma (HDP) abgeschiedene Oxidschicht wird in die Öffnung auf dem verbleibenden Teil der dotierten Oxidschicht aufgebracht.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung befindet sich eine Grabenisolationsstruktur in einem Substrat. In der Substratoberfläche ist mindestens eine Öffnung ausgebildet, die ein Aspektverhältnis der Tiefe zur Breite von mindestens 5 : 1 umfasst. Eine dünne, qualitativ hochwertige Siliziumoxidschicht, die etwa 10 nm oder weniger umfasst, wird thermisch mindestens auf den Seitenwänden der Öffnung aufgewachsen. Eine Siliziumnitrid-(SiN)-Haftschicht befindet sich mindestens auf einer Bodenfläche und Seitenwänden der Öffnung und umfasst eine Dicke von mindestens 6 nm und höchstens 20 nm. In der Öffnung befindet sich eine verflossene, dotierte Oxidschicht, die die Öffnung mit Ausnahme eines etwa 50 nm dicken Bereichs in der Nähe der Substratoberfläche im Wesentlichen ausfüllt. Eine durch hochdichtes Plasma (HDP) abgeschiedene Oxidschicht wird in der Öffnung auf der dotierten Oxidschicht aufgebracht.
  • Die Erfindung wird nun anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Querschnittsdarstellung eines Bereichs eines Halbleitersubstrats, das eine gemäß einer Ausführungsform der vorliegenden Erfindung ausgebildete Grabenisolationsstruktur umfasst;
  • 2A bis 2F Querschnittsdarstellungen von Verfahrensschritten zum Ausbilden von Grabenisolationsstrukturen in einem Bereich eines Halbleitersubstrats gemäß eines erfindungsgemäßen Verfahrens;
  • 3 ein durch Sekundärionen-Massenspektrographie (SIMS) erstelltes Tiefenprofil von Phosphor-(P)- und Bor-(B)-Konzentrationen in einem kristallinen Siliziumsubstrat nach dem Aufheizen einer Borphosphorsilikatglas-(BPSG)-Schicht bei 1050°C für 30 Sekunden, wobei die BPSG-Schicht vom Substrat durch eine 2 nm dicke SiN-Schicht getrennt ist;
  • 4 ein SIMS-Tiefenprofil von Phosphor-(P)- und Bor-(B)-Konzentrationen in einem kristallinen Siliziumsubstrat nach dem Aufheizen einer BPSG-Schicht bei 1050°C für 30 Sekunden, wobei die BPSG-Schicht vom Substrat durch eine 4 nm dicke SiN-Schicht getrennt ist;
  • 5 ein SIMS-Tiefenprofil von Phosphor-(P)- und Bor-(B)-Konzentrationen in einem kristallinen Siliziumsubstrat nach dem Aufheizen einer BPSG-Schicht bei 1050°C für 30 Sekunden, wobei die BPSG-Schicht vom Substrat durch eine 6 nm dicke SiN-Schicht getrennt ist;
  • 6 ein SIMS-Tiefenprofil von Phosphor-(P)- und Bor-(B)-Konzentrationen in einem kristallinen Siliziumsubstrat nach dem Aufheizen einer BPSG-Schicht bei 1050°C für 30 Sekunden, wobei die BPSG-Schicht vom Substrat durch eine 8 nm dicke SiN-Schicht getrennt ist; und
  • 7 ein SIMS-Tiefenprofil von Phosphor-(P)- und Bor-(B)-Konzentrationen in einem kristallinen Siliziumsubstrat mit einer durch hochdichtes Plasma aufgebrauchten Oxid-Deckschicht nach dem Aufheizen einer BPSG-Schicht bei 800°C für 10 Minuten und 1050°C für 90 Sekunden, wobei die BPSG-Schicht mit der HDP-Oxid-Deckschicht bedeckt ist.
  • 1 zeigt einen Querschnit eines Substratbereichs, in dem eine Grabenstruktur gemäß der vorliegenden Erfindung ausgebildet wurde. In einem Halbleitersubstrat 100 wird ein Graben 102 mit einem Aspektverhältnis von mindestens 5 : 1 ausgebildet. Die Bodenfläche und die Seitenwände des Grabens 102 ist, abgesehen vom obersten Grabenbereich, mit einer dünnen Haftschicht 104 beschichtet, die in der Regel eine qualitativ hochwertige Siliziumoxidschicht (SiO2) mit einer Dicke von etwa 10 nm ist, die mit einer 6 bis 20 nm dicken Siliziumnitridschicht (SiN) bedeckt ist.
  • Das an das Substrat 100 angrenzend ausgebildete qualitativ hochwertige Siliziumoxid sorgt für niedrige Leckströme (d.h. geringe Fallenbildung) von in der Regel weniger als etwa 50 fA/μm2. Um einen solch geringen Leckstrom zu erhalten, ist eine gute Schnittstelle zwischen dem Substrat 100 und der Haftschicht 104 erforderlich. Die Grenzflächenqualität wird durch Messung der Grenzflächen-Zustandsdichte der Energieni veaus in der Mitte des Siliziumbandabstands, was ein Hinweis auf die Anzahl von Ladungsfallen und/oder auf ungesättigte Bindungen an der Grenzfläche ist. Eine Energiezustandsdichte von weniger als 5E11 cm–2eV–1 wird bei Energieniveaus in der Mitte des Bandabstands einer Grenzfläche zwischen einem Siliziumsubstrat 100 und einer Haftschicht 104 bevorzugt.
  • Es ist bekannt, das thermisches Siliziumoxid bei einem kristallinen Siliziumsubstrat eine hochqualitative Grenzfläche zur Verfügung stellt. Bei einem typischen, thermisch aufgewachsenen Siliziumoxid beträgt die Grenzflächendichte von Ladungsträgerfallen mit einem Energieniveau in der Mitte des Siliziumbandabstands in etwa oder höchstens 1E11 cm–2eV–1 und liegt in der Regel bei etwa 1E10 cm–2eV–1 für die kristallographische <100>-Ebene des Siliziums. Die andere kristallographische Siliziumebene <110> liegt in der Regel in den Isolationsstrukturen vor und hat eine geringfügig höhere Grenzflächen-Zustandsdichte, und zwar um einen Faktor von zwei bis drei. Folglich sorgt die thermische Siliziumoxidschicht in der Haftschicht 104 für eine qualitativ hochwertige Schnittstelle. Außerdem sorgt der SiN-Anteil der Haftschicht 104 für eine wirksame Diffusionsbarriere.
  • Der Bodenbereich des Grabens 102 wird ebenfalls mit einem verflossenen, dotierten Oxidmaterial 106, das weder Hohlräume noch Risse aufweist, aufgefüllt. Das dotierte Oxid ist in der Regel Borphosphorsilikatglas, obwohl auch andere dotierte Oxide, wie beispielsweise Phosphorsilikatglas (PSG), Borsilikatglas (BSG), mit Arsen dotierten Siliziumdioxid oder mit Ionen implantiertes Siliziumdioxid verwendet werden können. Der oberste Grabenbereich in der Nähe der Oberfläche des Halbleitersubstrats 100 wird mit einer Deckschicht 108 auf dem dotierten Oxid aufgefüllt, beispielsweise mit einer 50 nm dicken Schicht eines durch hochdichtes Plasma (HDP) aufgebrachten Oxids. Die Haftschicht 104 und die Deckschicht 108 dienen als Diffusionsbarrieren, um die Diffusion von Dotierstoffen, wie z.B. Bor, Phosphor oder Arsen, aus dem dotierten Oxid während eines Verfließens oder während anderen thermischen Verfahren zu verhindern. Darüber hinaus wird die Haftschicht 104 so ausgewählt, um eine effiziente Diffusion von beweglichen Metallionen durch die Haftschicht 104 zu ermöglichen. Die Deckschicht 108 schützt darüber hinaus das dotierte Oxid während nachfolgender Verfahrensschritte bei der Nassätzung.
  • Die 2A bis 2F zeigen eine Abfolge von Verfahrensschritten zum Herstellen einer erfindungsgemäßen Grabenstruktur. Zunächst wird, wie in 2A gezeigt ist, mindestens ein Graben 202 geätzt, in der Regel mit einem Aspektverhältnis der Tiefe zur Breite von mindestens 5 : 1. Beispielsweise können 100 nm breite Gräben mit einer Tiefe von etwa 600 nm geätzt werden. Im Sinne einer klareren Darstellung sind drei Gräben gezeigt, die voneinander durch einen Abstand getrennt sind, der den Grabenbreiten entspricht. Das erfindungsgemäße Verfahren eignet sich jedoch auch für einzelne Gräben oder für Gräben mit anderer Beabstandung. Die Breite der in einem einzelnen Substrat geätzten Gräben kann in Abhängigkeit von den spezifischen Bauelementefunktionen stark variieren.
  • Die Gräben 202 können in bekannter Weise in dem Substrat 200 ausgebildet werden. In der Regel werden zuerst eine oder mehrere Ätzmaskenschichten auf der Substratoberfläche 200 aufgebracht, wie z.B. eine dünne Siliziumdioxidschicht, gefolgt von einer dickeren Siliziumnitridschicht. Wahlweise können auf der Siliziumnitridschicht auch eine Hartmaskenschicht bzw. -schichten aufgebracht werden. Solch eine Hartmaskenschicht bzw. solche Hartmaskenschichten können verschiedene dotierte Oxide wie z.B. BPSG, BSG, PSG, FSG, o.ä. enthalten, und/oder amorphe Siliziumschichten. Oberhalb der Hartmaskenschichten kann wahlweise eine Antireflexionsbeschichtung aufgetragen werden, um einen nachfolgenden, hochauflösenden Lithographieschritt durch Verändern der reflexiven Eigenschaften des gesamten Schichtstapels zu unterstützen.
  • Anschließend wird eine Photoresistschicht auf der Ätzmaskenschicht bzw. den Ätzmaskenschichten aufgebracht, belichtet und in bekannter Weise entwickelt, um Öffnungen in der Ätzmaskenschicht bzw. den Ätzmaskenschichten auszubilden. Vor der Belichtung kann wahlweise eine weitere Antireflexionsbeschichtung auf der Photoresistschicht aufgebracht werden. Eine solche, oben auf liegende Antireflexionsbeschichtung kann den hoch auflösenden Lithographieschritt weiter unterstützen. Zur besseren Bestimmung und Übertragung der verschiedenen, fein ausgebildeten Strukturen kann eine mehrfache Belichtung eingesetzt werden. Die belichteten Bereiche der Ätzmaskenschichten werden anschließend geätzt, und die Photoresistschicht kann entfernt werden. Die Vielzahl einander unähnlicher Maskenschichten ermöglicht eine größere Flexibilität beim Wechsel der Ätzchemie und beim Verbessern der Selektivität für jeden Ätzprozess in Bezug auf die darunter liegenden Schichten.
  • Anschließend werden die Bereiche des Halbleitersubstrats, die durch die Öffnungen in der Ätzmaskenschicht bzw. den Ätzmaskenschichten freigelegt werden, geätzt, um Gräben 202 auszubilden. Manche oder alle Ätzmaskenschichten können dann entfernt werden. In einer Ausführungsform wird eine dotierte Oxid-Hartmaskenschicht entfernt. Die SiN-Kontaktschicht verbleibt jedoch, bis die Strukturen gänzlich durch chemisch-mechanisches Polieren planarisiert wurden.
  • Dann wird, wie in 2B gezeigt ist, eine dünne Schicht thermisch aufgewachsenen Siliziumoxids auf den Grabenwänden ausgebildet. Vor dem Aufwachsen des Oxids wird die Halbleiterscheibenoberfläche (einschließlich der Grabenwände) vorzugsweise gereinigt, um alle organischen und metallischen Verunreinigungen zu entfernen. Die Reinigung vor der Oxidation kann eine sauerstoffhaltige Plasmabehandlung (z.B. mit molekularem Sauerstoff oder Ozon) zum Entfernen aller organischen Polymere und/oder eine RCA-Reinigungsabfolge nach industriellem Standard zum Entfernen der ionischen und organi schen Verunreinigungen umfassen. Die Oberfläche der Halbleiterscheibe kann auch chemisch oxidiert werden, um die Oberfläche mit einer 1 bis 2 nm dicken Oxidschicht zu versiegeln. Das chemisch aufgebrachte Oxid verhindert eine Verunreinigung der Oberfläche während des Transports der Halbleiterscheibe in eine Oxidationsanlage.
  • Die Oxidationsanlage kann entweder ein mit Losen beschickbarer Reaktor, z.B. ein Oxidationsofen, oder eine Anlage zum Verarbeiten einzelner Halbleiterscheiben, wie z.B. eine RTP-Anlage (rapid thermal processor – Anlage für schnelle thermische Verfahren) sein. Das Oxid wird thermisch durch Erhitzen der Halbleiterscheibe in der Gegenwart eines sauerstoffhaltigen Gases, wie z.B. O3, O2, N2O oder NO, bei einer Temperatur, die in der Regel zwischen 500°C und 1100°C liegt, aufgewachsen. Es kann auch eine Radikalen-unterstützte thermische Oxidation eingesetzt werden, bei der Sauerstoffradikale zunächst durch ein Anregungsverfahren aus einem sauerstoffhaltigen Gas erzeugt werden. Die Radikalen-unterstützte Oxidation kann bei einer Temperatur, die zwischen Raumtemperatur (ca. 25°C) und 1100°C liegt, durchgeführt werden. Verfahrenszeit, Verfahrenstemperatur und der Teildruck des Hauptoxidierstoffs werden so gewählt, dass eine Oxidschicht von etwa 2 bis 10 nm aufgewachsen wird. Da höhere Oxidationstemperaturen eine geringere Zustandsdichte an der Schnittstelle zur Folge haben, werden Oxidationstemperaturen von über 800°C bevorzugt.
  • Auch die nachfolgende Abkühlungsgeschwindigkeit der Halbleiterscheibe kann die Zustandsdichte an der Grenzfläche ebenfalls beeinträchtigen. Eine geringere Abkühlungsrate hat in der Regel eine geringere Zustandsdichte an der Grenzfläche zur Folge, so dass eine Abkühlungsrate von höchstens 5°C/Minute bevorzugt wird.
  • Bei einer Radikalen-unterstützten Oxidation hat die Abkühlungsrate jedoch weniger Auswirkungen auf die Zustandsdichte an der Grenzfläche, wodurch eine hohe Abkühlungsrate verwen det werden kann, ohne dass dies zu Beeinträchtigungen der Oxidqualität führt. Beispielsweise kann eine in-situ erzeugte Dampfmischung (ISSG-Verfahren) zum Herstellen von Sauerstoffradikalen in einer RTP-Anlage verwendet werden, wobei eine mehrstufige chemische Reaktion zwischen molekularem Wasserstoff und Sauerstoff bei vermindertem Druck eingesetzt wird. Bei einer Abkühlrate von 10 bis 50°C/Sekunde entsteht im ISSG-Verfahren ein Oxid mit einer Zustandsdichte an der Schnittstelle, die vergleichbar ist mit einer Halbleiterscheibe, die in einem typischen Ofenverfahren bearbeitet wurden.
  • Nachfolgende Verfahrensschritte können die Qualität des Oxids an der Grenzfläche ebenfalls verändern. Beispielsweise kann das kleine Wasserstoffatom die ungesättigten Bindungen an der Grenzfläche binden. Während einer standardmäßigen Aufheizung mit Forming-Gas gegen Ende des Herstellungsverfahrens diffundieren die kleinen Wasserstoffmoleküle schnell bei relativ geringen Aufheiztemperaturen (in der Regel bei 400 bis 500°C) durch eine relativ dicke Schicht von Verbindungselementen, um die Oxidschnittstellen zu reparieren. Außerdem kann ein Aufheizen mit Forming-Gas oder Wasserstoff die Qualität des Oxids an der Grenzfläche verbessern. Darüber hinaus ist bekannt, dass Aufheizschritte bei hohen Temperaturen die Qualität der Oxidgrenzfläche verbessern. Bei Temperaturen, die über 950°C liegen, wird die Oxidschicht zähflüssig und lindert mechanische Beanspruchungen, wodurch die Anzahl von freien Bindungen und feststehenden Ladungen, die durch die Beanspruchung an oder im Bereich der Grenzfläche verursacht werden, verringert wird.
  • Andere schützende Verfahrensschritte können die Qualität der Oxidgrenzfläche beeinträchtigen. Beispielsweise erhöht eine große Anhäufung von Stickstoff an der Grenzfläche die Zustandsdichte an der Grenzfläche. Folglich sollte die Anzahl an Stickstoffatomen an der Grenzfläche vorzugsweise weniger als etwa 25% der Sauerstoffatome an der Grenzfläche betragen.
  • Gemäß der vorliegenden Erfindung ist die Oxidschicht mit einer abgeschiedenen Siliziumnitridschicht bedeckt. Die Mindestdicke des Oxids wird dann durch das SiN-Abscheidungsverfahren bestimmt. Das Oxid sollte dick genug sein, um eine übermäßige Stickstoffanhäufung an der Silizium/Siliziumoxid-Grenzfläche zu verhindern. Abhängig von der Abscheidungstemperatur des Siliziumnitrids und des spezifischen Stickstoffvorprodukts beträgt die Mindestdicke des Oxids zwischen 2 nm und 5 nm. Die maximale Oxiddicke ist in der Regel beschränkt, um einen unerwünschten Anstieg des Aspektverhältnisses des Grabens zu verhindern. Beispielsweise erhöht eine 10 nm dicke Haftschicht das Aspektverhältnis eines 100 nm breiten Grabens um 20%.
  • Eine dünne Siliziumnitrid-Haftschicht 204, die in der Regel etwa 6 bis 20 nm dick ist, wird auf den Seitenwänden und der Bodenfläche der Gräben 202, sowie auch auf der Oberfläche des Halbleitersubstrats 200 unter Verwendung eines CVD-Verfahrens oder anderer Verfahren aufgebracht. In einer Ausführungsform wird die Siliziumnitrid-Haftschicht durch ein LPCVD-Verfahren in einem Ofen aufgebracht. Der bevorzugte Temperaturbereich für das LPCVD-Verfahren liegt zwischen 600°C und 800°C und das bevorzugte chemische Vorprodukt für das LPCVD-Verfahren sind DCS (Dichlorsilan) und Ammoniak (NH3) bei einem bevorzugten Reaktordruck von weniger als 1 Torr. Ein LPCVD-Verfahren bei einer niedrigeren Temperatur kann eine weniger dichte dünne Siliziumnitridschicht zur Folge haben, die einen hohen Wasserstoff- und/oder Siliziumanteil enthält. Solche Wasserstoff- oder Silizium-reichen dünnen Schichten sind schlechte Diffusionsbarrieren. Darüber hinaus kann, wie oben beschrieben, eine höhere Abscheidungstemperatur eine große Stickstoffanhäufung an der Grenzfläche bewirken.
  • Auch andere Verfahrensbedingungen und Reaktoren eignen sich. Beispielsweise kann aus einer atomaren Niedertemperaturschicht oder durch gepulste CVD-Reaktoren eine qualitativ hochwertige, dünne Siliziumnitridschicht bei Temperaturen von unter 500°C aufwachsen.
  • Der Oxid-Nitrid-Stapel kann wahlweise aufgeheizt werden, um sowohl die Qualität der Oxidgrenzfläche, als auch die Eignung des Siliziumnitrids als effiziente Diffusionsbarriere zu verbessern. Eine solche Aufheizung kann in einer neutralen Umgebung (z.B. N2 oder Ar) oder in einer stickstoffhaltigen Umgebung (z.B. NH3 oder atomarer Stickstoff) durchgeführt werden. Die bevorzugte Aufheiztemperatur liegt im Bereich zwischen 900°C und 1100°C, und die bevorzugte Aufheizzeit variiert zwischen einer Sekunde und einer Stunde.
  • In einem nächsten Schritt wird, wie in 2C gezeigt ist, eine dotierte Oxidschicht 206 aufgebracht, die die Gräben 202 ausfüllt und außerdem die Substratoberfläche abdeckt. Die dotierte Oxidschicht umfasst in der Regel eine Mindestdicke, die der Hälfte der Grabenbreite entspricht. In der Regel wird eine BPSG-Schicht unter Verwendung eines CVD-Verfahren oder anderer bekannter Verfahren aufgebracht, obwohl andere verfließbare Schichten, wie z.B. BSG oder mit Ionen implantiertes Glas verwendet werden können. Das verfließbare Material kann mit einem Material zum Gettern von beweglichen Ionen vermischt und/oder beschichtet sein, wie z.B. PSG, Arsen-basiertes Glas oder mit Ionen implantiertes Glas. BPSG ist beispielsweise eine Mischung aus verfließbarem Material (BSG) und einem Ionen-Getter-Material (PSG). Die Bormenge im BPSG bestimmt seine Verfließungseigenschaften, während die Phosphormenge die Ionen-Getter-Eigenschaften bestimmt. Die Bor- bzw. Phosphorkonzentration in dem dotierten Oxid kann unabhängig angepasst werden. Die bevorzugte Borkonzentration im BPSG reicht von 1 bis 10 Gewichtsprozent, während die bevorzugte Phosphorkonzentration zwischen 0,1 bis 10 Gewichtsprozent liegt. Die Gesamtkonzentration der Dotierung wird in der Regel unter 10 Gewichtsprozent gehalten.
  • Aufgrund des hohen Aspektverhältnisses der Gräben treten oft Hohlräume 207 in der dotierten Oxidschicht 206 innerhalb der Gräben 202 auf. Um diese Hohlräume zu entfernen, wird das Substrat bei einer Temperatur von mindestens 800°C aufgeheizt, um, wie 2D zeigt, ein Verfließen der dotierten Oxidschicht 206 zu ermöglichen. Der Verfließungsschritt wird vorzugsweise bei einer Temperatur von 900°C für etwa zehn Minuten oder länger ein einem mit Losen beschickbaren Ofen oder alternativ bei einer Temperatur von 1000°C für etwa eine Minute in einem RTP-Reaktor für einzelne Halbleiterscheiben durchgeführt.
  • Anschließend wird ein Nassätzschritt durchgeführt, wie in 2E dargestellt ist. Bei der Nassätzung werden der Teil der dotierten Oxidschicht 206 und die Haftschicht 204 auf dem Substrat 200 entfernt. Darüber hinaus entfernt die Nassätzung einen kleinen Bereich der dotierten Oxidschicht und die Haftschicht vom obersten Bereich der Gräben 202. In der Regel wird ein etwa 50 bis 100 nm dicker Bereich des dotierten Oxids vom oberen Teil des Grabens entfernt. Alternativ kann auch eine Trockenätzung oder eine Kombination aus chemisch-mechanischem Polieren (CMP) gefolgt von entweder einer Trocken- oder Nassätzung eingesetzt werden.
  • Isolationsgräben, die mit einem Material mit hohem Dehnungskoeffizienten aufgefüllt sind, sind alles andere als wünschenswert, da sie der Grund zahlreicher Lageveränderungen sind, was zum Auftreten von Leckströmen beiträgt. Folglich weist die verbleibende dünne BPSG-Schicht vorteilhafterweise einen relativ geringen Dehnungskoeffizienten von weniger als +1 Gdyne/cm2 auf, im Gegensatz zum wesentlich höheren Dehnungskoeffizienten des häufiger verwendeten, aufgeschleuderten Glases, das in der Regel eine Dehnungsbeanspruchung von +2 bis +5 Gdyne/cm2 nach einer Hochtemperatur-Aufheizung aufweist.
  • Wie in 2F dargestellt, wird anschließend eine Deckschicht 208 aufgebracht, um den Teil des Grabens, aus dem das dotierte Oxid entfernt wurde, aufzufüllen. Die Deckschicht 208 ist in der Regel eine 50 bis 100 nm dicke Schicht aus HDP-Oxid, obwohl andere Oxidmaterialien, wie beispielsweise TEOS, durch ein thermisches Verfahren oder CVD-Verfahren aufgebracht werden können. Dickere Schichten sind, abhängig von der Ausgangsdicke des dotierten Oxids, der Grabentiefe und der im Substrat vorhandenen Bandbreite der Grabenabmessungen ebenfalls nützlich. HDP-Oxid wird aufgrund seiner Druckbeanspruchung von etwa –1 bis –2 Gdyne/cm2, die die mäßige Dehnungsbeanspruchung der dotierten Oxidschicht ausgleicht, bevorzugt. Folglich ist der Dehnungskoeffizient des Grabenschichtmaterials insgesamt verringert, wodurch die Wahrscheinlichkeit einer Verlagerung in dem Substrat 100 sinkt.
  • In der Regel wird die Deckschicht sowohl in den Gräben 202, als auch auf der Oberfläche des Substrats 200 aufgebracht; anschließend wird der Bereich der Deckschicht, der sich oberhalb der Substratoberfläche befindet und oberhalb der Grabenöffnungen aufgebracht ist, durch chemisch-mechanisches Polieren (CMP) oder andere Planarisierungsverfahren entfernt. Anschließend kann die Ätzmaskenschicht, in der Regel SiN, durch Nassätzen entfernt werden.
  • Hochgeschwindigkeits-Logiktransistoren werden in der Regel in dem Substrat nach der Ausbildung der Isolationsstruktur hergestellt und erfordern mindestens einen Hochtemperaturschritt zum Aktivieren der Dotierung, die die Transistorbereiche bestimmen. Ein typischer Dotierungs-Aktivierschritt wird ein einem RTP-Reaktor bei einer Temperatur von 950°C bis 1050°C für 1 bis 30 Sekunden durchgeführt. Andere Hochtemperaturschritte können nach der Verfahrensabfolge zur Herstellung des Isolationsbereichs ebenfalls erforderlich sein, wie z.B. thermische Oxidationsverfahren, Aufheizvorgänge zum Verfließen, Aufheizvorgänge zur Silizidbildung, sowie Hochtemperatur-CVD-Abscheidungsverfahren. Daher muss eine Isolations struktur mit solchen Hochtemperaturverfahren kompatibel sein. Die Oxiddotierungen im unteren Bereich der Isolationsstruktur sollten innerhalb der Struktur enthalten sein, und ein Eindringen der Oxiddotierungen durch die Haftschicht 104 in das Substrat 100 sollte die nützlichen Strukturen des Substrats 100 nicht beeinträchtigen.
  • Beispielsweise sollten die Oxiddotierungen den Dotiertyp der Wanne, in der sich die Isolationsstruktur befindet, nicht verändern. Eine Dotierwanne kann zwar ein ungleichmäßiges, dreidimensionales Dotierprofil aufweisen, jedoch ist die Mindestdotierkonzentration im Bereich der Isolationsstruktur äußerst ausschlaggebend. Eine typische Mindestdotierkonzentration im Hintergrund einer Wanne reicht von etwa 5E17 cm–3 bis etwa 1E18 cm–3. Deshalb sollte die Konzentration der n-leitenden Dotierungen (z.B. P oder As), die von der dotierten Oxidschicht in eine P-Wanne eindringen, auf etwa 3E17 cm–3 beschränkt sein. Ein ähnliches Kriterium kann für p-leitende Dotierungen (z.B. B), die von der dotierten Oxidschicht in eine N-Wanne eindringen, aufgestellt werden. Bei einer CMOS-Schaltung, bei der üblicherweise die gleiche Isolationsstruktur sowohl für die P-Wannen, als auch für die N-Wannen verwendet wird, sollte die Konzentration der Oxiddotierungen, die während Hochtemperaturverfahren in ein Substrat eindringen, den Konzentrationswert von 3E17 cm–3 nicht überschreiten.
  • In einer DRAM-basierten Schaltung, in der zwei Arten von Isolationsstrukturen eingesetzt werden können, nämlich eine in dem DRAM-Speicherzellenfeld und eine im CMOS-Logikschaltkreis, können die Kriterien zur Beschränkung der Oxiddotierungen von Dotierung zu Dotierung variieren. Eine solche Situation tritt in einer vertikalen Transistor-DRAM-Speicherzelle auf, bei der sich ein vertikaler Durchgangstransistor in der Regel in der P-Wanne befindet. Die Grenze für n-leitende Dotierung (z.B. P, As) liegt, wie oben beschrieben, bei 3E17 cm–3. Allerdings kann die p-leitende Dotierung (z.B.
  • B) die Hintergrundkonzentration der Dotierung in der Wanne ohne Wechsel des Wannentyps steigern. Aus diesem Grund ist das Bedürfnis nach einer Beschränkung für eine p-leitende Dotierung wesentlich geringer, so dass die Konzentration der p-leitenden Dotierung, die während der Hochtemperaturschritte in die P-Wanne eindringen, einen Konzentrationswert von 3E18 cm–3 nicht überschreiten sollten. Dieser Konzentrationswert liegt etwas höher als eine typische Hintergrundkonzentration der Dotierung in der P-Wanne. Das weniger strenge Kriterium für P-Wannen ist wichtig, weil Bor, eine typische, p-leitende Dotierung, viel schneller diffundiert als die typische, n-leitende Dotierung Arsen oder Phosphor.
  • Die Kriterien für eine Dotierungsbeschränkung können auch als Dotierdosis niedergelegt werden, die in das Substrat eindringt. Die Dotierung wird als Dotierungsmenge beschrieben, die durch eine Flächeneinheit der Diffusionsbarriere in das Substrat diffundiert und mittels einer flächendeckenden Waferdotierung (eindimensional) gemessen wird. In der Regel entspricht eine Dosis von etwa 1E11 cm–2 in etwa einem Konzentrationslimit von 3E17 cm–3, wobei eine Dosis von etwa 1E12 cm–2 in etwa dem Konzentrationslimit von 3E18 cm–3 entspricht. Folglich können die entsprechenden Beschränkungskriterien unter Bezugnahme auf die Dotierungsdosen 1E11 cm–2 und 1E12 cm–2 festgelegt werden.
  • Die 3 bis 6 zeigen Tiefenprofile von Phosphor-(P) und Bor-(B)-Konzentrationen in einem kristallinen Siliziumsubstrat nach Aufheizen einer BPSG-Schicht bei 1050°C für 30 Sekunden, wobei die BPSG-Schicht von dem Substrat durch eine SiN-Schicht getrennt ist, die 2 nm, 4 nm, 6 nm bzw. 8 nm dick sein kann. Die Tiefenprofile wurden mittels Sekundärionen-Massenspektrographie (SIMS) erstellt. Vor dem Messen der SIMS-Profile werden die BPSG-Schicht und die dünne SiN-Barriere von der bearbeiteten Halbleiterscheibe entfernt. Außerdem entsteht auf der Oberfläche der Probe aufgrund des Kontakts mit Feuchtigkeit eine dünne Schicht natürlichen Oxids (~ 1 nm), welche relativ große Bormengen anhäufen kann. Aufgrunddessen sollte eine große gemessene Oberflächenkonzentration an Bor das Produkt eines Vorbereitungsverfahrens für die Halbleiterscheibe sein. Aus diesem Grund ist das Kriterium der Dotierungsdosis eine bevorzugte Möglichkeit, die Stärke der Barrieren festzustellen.
  • 5 zeigt, dass die 6 nm dicke SiN-Barriere eine unzureichende Barriere für einen Aktivierungsschritt bei 1050°C für 30 Sekunden ist, während 6 zeigt, dass eine 8 nm dicke SiN-Barriere für die N-Wanne ausreichend ist. Hierbei tritt eine Wärmebilanz von 1050°C für 30 Sekunden im schlimmsten Fall auf, während eine typische Wärmebilanz bei der Aktivierung der Sperrschicht in etwa bei oder unter 1000°C und 30 Sekunden liegt. Die Stärke der Diffusionsbarriere hängt exponential von der Temperatur ab. Folglich werden die Anforderungen an die Dicke der Diffusionsbarriere bei einem Temperaturabfall von 50°C für eine typische Aktivierungsenergie von 3 eV um etwa 40% entspannt. Dem Kriterium zum Schutz der N-Wanne kann daher durch eine 5 nm dicke SiN-Barriere genüge getan werden.
  • 7 zeigt ein SIMS-Tiefenprofil für Phosphor (P) und Bor (B) in einer Deckschicht aus HDP-Oxid nach aufeinanderfolgenden Aufheizvorgängen bei 800°C für 10 Minuten und 1050°C für 90 Sekunden an einer BPSG-Schicht, die mit einer 400 nm dicken HDP-Deckschicht bedeckt ist. Die Eindringtiefe der Dotierungen in die HDP-Deckschicht geht bei einer solch extremen Wärmebilanz nicht über 100 nm hinaus. Der Dotierwert in den verbleibenden 300 nm der Deckschicht liegt unterhalb der ermittelbaren Messgrenze. Folglich reicht eine 100 nm dicke HDP-Deckschicht aus, um ein Eindringen von Dotierungen bis zur Oberfläche des Isolationsgrabens hin erfolgreich zu blockieren.
  • Die Fähigkeit beweglicher Ionen, frei durch eine Nitridbarriere 204 zu diffundieren und sich in der BPSG-Schicht 206 anzuhäufen oder zu gettern wird in einem weiteren Experiment, dass in Tabelle 1 dargestellt ist, gezeigt. Hierbei ist eine dicke BPSG-Getterschicht von einer Quellschicht für bewegliche Ionen durch eine Siliziumnitridschicht mit einer Dicke von entweder 5 nm oder 12 nm getrennt. Die hier verwendete Quelle beweglicher Ionen ist eine Schicht abgeschiedenen Siliziumoxids, der zuvor einem verunreinigten Photoresist ausgesetzt war, um die typischen Mengen an Natrium- und Kaliumionenverunreinigungen, die in verunreinigtem Oxid vorliegen, zu simulieren, nämlich etwa 1E11 cm–2 bis 4E10 cm–2, obwohl die Art und Weise, in der die Verunreinigung eingebracht wird, nicht wesentlich ist. Die Proben werden dann einer typischen Aufheizabfolge zur Aktivierung der Übergangsschicht bei einer Temperatur von höchstens 1000°C unterworfen. Bei einer Kontrollprobe wurde bei der obersten abgeschiedenen Oxidschicht keine Verunreinigung eingebracht, und eine etwa 300 nm dicke BPSG-Schicht wurde zudem zwischen der 12 nm dicken SiN-Barriere und dem aufgebrachten Oxid hinzugefügt. Die Kontrollprobe wird außerdem einer standardmäßigen Aufheizabfolge unterworfen. Die Verteilung von Natrium und Kalium wird dann mithilfe der SIMS-Technik analysiert.
  • In Tabelle 1 ist das Auftreten von Verunreinigungen in Atomeinheiten pro Flächeneinheit in jeder der drei Schichten gezeigt, nämlich (1) in einer Verunreinigungsquelle (d.h. in dem aufgebrachten, verunreinigten Oxid), (2) in einer Diffusionsbarriere und (3) in einer BPSG-Getterschicht. Wie oben im Zusammenhang mit der Kontrollprobe festgehalten wurde, enthält die Barriere sowohl eine dünne SiN-Schicht, als auch eine oben liegende BPSG-Schicht. Die typische Abfolge der Aufheizvorgänge umfasst ein Aufheizen zur Aktivierung der Übergangsschicht bei 1000°C für mehrere Zehn-Sekunden-Einheiten und ein Aufheizen im Ofen zur Verfließung/Oxidationsaufheizung bei 600 bis 800°C für mehrere Zehn-Minuten-Einheiten. Bei einer 5 nm dicken SiN-Barriere werden alle Ionen durch die BPSG-Schicht gegettert und hinterlassen die Verunreinigungsquelle nahezu ionenlos. Bei einer 12 nm dicken SiN-Barriere verbleiben die meisten Ionen in der Ausgangsquelle. Daher ist eine 5 nm dicke SiN-Schicht transparent gegenüber den beweglichen Ionen, während eine 12 nm dicke SiN-Schicht das Ionen-Gettern durch die BPSG-Schicht verhindert. Folglich kann die Dicke der Siliziumnitrid-Haftschicht 204 so gewählt werden, dass das Eindringen der Oxiddotierungen in die Transistorwanne im Wesentlichen blockiert wird, während die diffundierenden beweglichen Ionen gleichzeitig auf wenig Widerstand stoßen.
  • Daher hat die erfindungsgemäße Grabenstruktur den Vorteil, dass der Graben mit einem Material ausgefüllt ist, dass verfließt werden kann, so dass darin auftretende Hohlräume und Risse abgesehen von einer dünnen Haftschicht auf den Seitenwänden und der Bodenfläche des Grabens und einer dünnen Deckschicht auf dem Graben entfernt werden. Ein weiterer Vorteil besteht darin, dass die Haftschicht und die Deckschicht die Diffusion von Dotierungen aus dem dotierten Oxidmaterial in das Substrat und den darin ausgebildeten Bauelementen während des Verfließens oder anderen thermischen Verfahren verhindern. Darüber hinaus ist vorteilhaft, dass die Deckschicht die dotierte Oxidschicht während des nachfolgenden Nassätzens vor Beschädigungen bewahrt.

Claims (26)

  1. Verfahren zum Ausbilden einer Grabenisolationsstruktur in einem Substrat, umfassend: Ausbilden von mindestens einer Öffnung in einer Oberfläche des Substrats; Aufbringen einer Haftschicht mindestens auf der Bodenfläche und auf den Seitenwänden der Öffnung; Aufbringen einer Schicht aus dotiertem Oxidmaterial mindestens in der Öffnung; Aufheizen des Substrats, um ein Verfließen der dotierten Oxidschicht in der Öffnung zu bewirken; Entfernen von nur einem Teil der dotierten Oxidschicht in der Öffnung in der Nähe der Substratoberfläche; und Aufbringen einer Deckschicht auf der verbleibenden dotierten Oxidschicht in der Öffnung.
  2. Verfahren nach Anspruch 1, wobei das Substrat ein Halbleitermaterial umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Schritt zum Ausbilden einer Öffnung das Ausbilden einer Maskierungsschicht auf der Substratoberfläche, das Strukturieren und Ätzen der Maskierungsschicht zum Freilegen von Substratbereichen und das Ätzen der freiliegenden Substratbereiche zum Ausbilden der Öffnung im Substrat umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Aspektverhältnis der Tiefe zur Breite der Öffnung in dem Substrat mindestens 5 : 1 beträgt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Haftschicht eine Siliziumnitridschicht (SiN) umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Haftschicht eine Dicke von mindestens 6 nm aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die dotierte Oxidschicht aus der Gruppe ausgewählt wird, die aus Bor-Phosphor-Silikatglas (BPSG), aus Borsilikatglas (BSG), aus Phosphorsilikatglas (PSG), aus Arsen-dotiertem Glas oder aus einem Oxid mit implantierten Ionen besteht.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei in dem Aufbringungsschritt eine dotierte Oxidschicht aufgebracht wird, deren Dicke mindestens das Doppelte der Grabentiefe beträgt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der Aufheizschritt das Wiedererhitzen des Substrats bei einer Temperatur von mindestens 800°C für mindestens 10 Minuten umfasst.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei der Schritt zum Entfernen des oberen Teils der dotierten Oxidschicht das Nassätzen des Substrats zum Entfernen des oberen Bereichs der dotierten Oxidschicht in der Öffnung umfasst.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei der Schritt zum Entfernen des oberen Teils der dotierten Oxidschicht das Entfernen eines weiteren Bereichs der dotierten Oxidschicht auf der Substratoberfläche umfasst.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei der Schritt zum Entfernen des oberen Teils der dotierten O xidschicht das Entfernen eines Bereichs der Haftschicht in der Substratöffnung umfasst.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei der Schritt zum Entfernen des oberen Teils der dotierten Oxidschicht das Entfernen eines Bereichs der Haftschicht auf der Substratoberfläche umfasst.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei der Schritt zum Aufbringen der Deckschicht das Aufbringen einer Oxidschicht mit hochdichtem Plasma (HDP) umfasst.
  15. Verfahren nach einem der Ansprüche 1 bis 14, das weiterhin das Entfernen eines Teils der Deckschicht auf der Substratoberfläche umfasst.
  16. Verfahren zum Ausbilden einer Grabenisolationsstruktur in einem Substrat, umfassend: Ausbilden von mindestens einer Öffnung in einer Oberfläche des Substrats, wobei die Substratöffnung ein Aspektverhältnis der Tiefe zur Breite von mindestens 5 : 1 aufweist; Aufbringen einer Siliziumnitrid-(SiN)-Haftschicht mindestens auf der Bodenfläche und auf den Seitenwänden der Öffnung, wobei die SiN-Haftschicht eine Dicke von mindestens 6 nm aufweist; Einbringen einer Schicht aus dotiertem Oxidmaterial in die Öffnung; Aufheizen des Substrats bei einer Temperatur von mindestens 800°C für mindestens 10 Minuten, um ein Verfließen der dotierten Oxidschicht in der Öffnung zu bewirken; Entfernen eines ca. 50 nm dicken Bereichs der dotierten Oxidschicht in der Öffnung in der Nähe der Substratoberfläche; und Aufbringen einer Oxidschicht durch hochdichtes Plasma (HDP) auf der verbleibenden dotierten Oxidschicht in der Öffnung.
  17. Grabenisolationsstruktur in einem Substrat, umfassend: mindestens eine in einer Oberfläche des Substrats ausgebildete Öffnung; eine in die Öffnung eingebrachte dotierte Oxidschicht, die die Öffnung im Wesentlichen ausfüllt, mit Ausnahme eines Bereichs in der Nähe der Substratoberfläche; und eine in der Öffnung auf der dotierten Oxidschicht ausgebildete Deckschicht.
  18. Grabenisolationsstruktur nach Anspruch 17, wobei das Substrat ein Halbleitermaterial umfasst.
  19. Grabenisolationsstruktur nach Anspruch 17 oder 18, wobei die Öffnung ein Aspektverhältnis der Tiefe zur Breite von mindestens 5 : 1 aufweist.
  20. Grabenisolationsstruktur nach Anspruch 17 bis 19, weiter umfassend eine zwischen der dotierten Oxidschicht und der Bodenfläche und den Seitenwänden der Öffnung aufgebrachten Haftschicht.
  21. Grabenisolationsstruktur nach Anspruch 20, wobei die Haftschicht eine Siliziumnitridschicht (SiN) mit einer Dicke von mindestens 6 nm umfasst.
  22. Grabenisolationsstruktur nach einem der Ansprüche 17 bis 21, wobei die dotierte Oxidschicht aus der Gruppe ausgewählt wird, die aus Bor-Phosphor-Silikatglas (BPSG), aus Borsilikatglas (BSG), aus Phosphorsilikatglas (PSG), aus Arsen-dotiertem Glas oder aus einem Oxid mit implantierten Ionen besteht.
  23. Grabenisolationsstruktur nach einem der Ansprüche 17 bis 22, wobei die dotierte Oxidschicht eine Ausgangsdicke aufweist, die mindestens das Doppelte der Grabentiefe beträgt.
  24. Grabenisolationsstruktur nach einem der Ansprüche 17 bis 23, wobei die dotierte Oxidschicht eine verflossene dotierte Oxidschicht umfasst.
  25. Grabenisolationsstruktur nach Anspruch 17 bis 24, wobei die Deckschicht eine durch hochdichtes Plasma aufgebrachte Oxidschicht umfasst.
  26. In einem Substrat ausgebildete Grabenisolationsstruktur, umfassend: mindestens eine in einer Oberfläche des Substrats ausgebildete Öffnung, wobei die Substratöffnung ein Aspektverhältnis der Tiefe zur Breite von mindestens 5 : 1 aufweist; eine mindestens auf der Bodenfläche und auf den Seitenwänden der Öffnung aufgebrachte Siliziumnitrid-(SiN)-Haftschicht, wobei die SiN-Haftschicht eine Dicke von mindestens 6 nm aufweist; eine in die Öffnung eingebrachte, verflossene dotierte Oxidschicht, die die Öffnung im Wesentlichen ausfüllt, mit Ausnahme eines etwa 50 nm dicken Bereichs in der Nähe der Substratoberfläche; und eine durch hochdichtes Plasma (HDP) auf der dotierten Oxidschicht in der Öffnung aufgebrachte Oxidschicht.
DE102004013928A 2003-03-26 2004-03-22 Grabenisolation mit dotierter Oxid-Grabenfüllung Withdrawn DE102004013928A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/397761 2003-03-26
US10/397,761 US6890833B2 (en) 2003-03-26 2003-03-26 Trench isolation employing a doped oxide trench fill

Publications (1)

Publication Number Publication Date
DE102004013928A1 true DE102004013928A1 (de) 2004-10-28

Family

ID=32989078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004013928A Withdrawn DE102004013928A1 (de) 2003-03-26 2004-03-22 Grabenisolation mit dotierter Oxid-Grabenfüllung

Country Status (3)

Country Link
US (1) US6890833B2 (de)
CN (1) CN100378946C (de)
DE (1) DE102004013928A1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
CN100466197C (zh) * 2004-03-16 2009-03-04 石川岛播磨重工业株式会社 半导体装置的制造方法
JP4102334B2 (ja) * 2004-06-16 2008-06-18 株式会社東芝 半導体装置及びその製造方法
US7332408B2 (en) 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
US7442621B2 (en) * 2004-11-22 2008-10-28 Freescale Semiconductor, Inc. Semiconductor process for forming stress absorbent shallow trench isolation structures
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US20060234441A1 (en) * 2005-04-13 2006-10-19 Promos Technologies Inc. Method for preparing a deep trench
TWI299519B (en) * 2005-09-28 2008-08-01 Promos Technologies Inc Method of fabricating shallow trench isolation structure
EP1868239B1 (de) * 2006-06-12 2020-04-22 ams AG Verfahren zur Herstellung von Isolationsgräben in einer Halbleiterscheibe
JP2008270706A (ja) * 2007-03-26 2008-11-06 Tokyo Electron Ltd 窒化珪素膜および不揮発性半導体メモリ装置
US8736016B2 (en) * 2007-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained isolation regions
US7611963B1 (en) * 2008-04-29 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a multi-layer shallow trench isolation structure in a semiconductor device
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
KR20110062598A (ko) * 2009-12-03 2011-06-10 삼성전자주식회사 적층막 제조방법, 이를 이용한 태양전지의 제조방법
US8796106B2 (en) * 2010-03-30 2014-08-05 Stmicroelectronics S.R.L. Isolation trenches
JP5696543B2 (ja) * 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
US9093266B2 (en) 2011-04-11 2015-07-28 Micron Technology, Inc. Forming high aspect ratio isolation structures
JP2012256649A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp 半導体装置、半導体ウエハ、及びこれらの製造方法
US9064692B2 (en) * 2012-04-19 2015-06-23 Micron Technology, Inc. DRAM cells and methods of forming silicon dioxide
US9214378B2 (en) 2012-06-29 2015-12-15 International Business Machines Corporation Undercut insulating regions for silicon-on-insulator device
US8674441B2 (en) * 2012-07-09 2014-03-18 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
CN103545227B (zh) * 2012-07-10 2016-08-17 无锡华润上华科技有限公司 监控半导体器件中磷硅玻璃层的磷浓度的方法
US9349950B2 (en) 2013-03-13 2016-05-24 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9105691B2 (en) 2013-04-09 2015-08-11 International Business Machines Corporation Contact isolation scheme for thin buried oxide substrate devices
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US9269606B2 (en) * 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
EP3224875A1 (de) 2014-11-26 2017-10-04 Microchip Technology Incorporated Resistive speicherzelle mit spacerbereich für reduzierte leiterbahnfläche / erhöhtes elektrisches feld
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
US9613848B2 (en) * 2015-02-12 2017-04-04 Infineon Technologies Ag Dielectric structures with negative taper and methods of formation thereof
JP6392683B2 (ja) * 2015-02-18 2018-09-19 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
US9530737B1 (en) * 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180012906A (ko) * 2016-07-27 2018-02-07 삼성전자주식회사 반도체 소자의 제조 방법
US10008418B2 (en) * 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
EP3545556A4 (de) * 2017-03-30 2020-10-14 INTEL Corporation Vertikal gestapelte transistoren in einem fin
US20210335607A1 (en) * 2020-04-22 2021-10-28 X-FAB Texas, Inc. Method for manufacturing a silicon carbide device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599136A (en) * 1984-10-03 1986-07-08 International Business Machines Corporation Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials
US5208179A (en) * 1989-12-29 1993-05-04 Nec Corporation Method of fabricating programmable read only memory device having trench isolation structure
JPH04320354A (ja) * 1991-04-19 1992-11-11 Kawasaki Steel Corp 半導体装置の製造方法
JPH0574927A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置の製造方法
JP2955459B2 (ja) * 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
JPH07326659A (ja) 1994-06-02 1995-12-12 Hitachi Ltd 半導体集積回路装置の製造方法
US5960300A (en) 1994-12-20 1999-09-28 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
JP3688816B2 (ja) * 1996-07-16 2005-08-31 株式会社東芝 半導体装置の製造方法
KR100226488B1 (ko) 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
US6010948A (en) * 1999-02-05 2000-01-04 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process employing a BPSG trench fill
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
US6465325B2 (en) 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US20030019427A1 (en) * 2001-07-24 2003-01-30 Applied Materials, Inc. In situ stabilized high concentration BPSG films for PMD application

Also Published As

Publication number Publication date
CN100378946C (zh) 2008-04-02
US6890833B2 (en) 2005-05-10
US20040192009A1 (en) 2004-09-30
CN1542941A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE102005030065B4 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102017111545B4 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE19833955A1 (de) Integrierte Halbleiterschaltung und Halbleitervorrichtung
DE112015000701T5 (de) Verfahren zum Herstellen eines Ladungseinfang-Gate-Stapels unter Verwendung eines CMOS-Prozessflusses
DE10206148A1 (de) Einbau einer Sperrschicht aus TCS-SiN in Doppelgate-CMOS-Bauteilen
EP1113493A1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10053201A1 (de) Aufschleuder-Glaszusammensetzung und Verfahren zur Herstellung einer Siliziumoxidschicht bei einem Halbleiterherstellungsprozeß unter Verwendung derselben
DE4400178A1 (de) Verfahren zur Herstellung eines integrierten Schaltkreises
DE102017118311A1 (de) Verfahren zum reinigen eines wafers nach einem cmp-schritt
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE4409875C2 (de) Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht
DE10054190C2 (de) Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT
DE69836406T2 (de) Verbesserte Lückenfüllung von Halbleiterstrukturen unter Verwendung von dotiertem Silkatglas
DE3927176C2 (de)
DE102009035438B4 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen, sowie Halbleiterbauelemente
DE19939589B4 (de) Verfahren zur Herstellung eines Grabens mit vergrabener Platte
DE102016100938B4 (de) Verfahren zum abscheiden einer isolierenden schicht, insbesondere eines borphosphorsilikatglas-films

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US

Free format text: FORMER OWNERS: QIMONDA AG, 81739 MUENCHEN, DE; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: QIMONDA AG, 81739 MUENCHEN, DE; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US

Free format text: FORMER OWNER: QIMONDA AG, INTERNATIONAL BUSINESS MACHINES, , US

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, INTERNATIONAL BUSINESS MACHINES, , US

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee