CN100466197C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN100466197C
CN100466197C CNB2004800424681A CN200480042468A CN100466197C CN 100466197 C CN100466197 C CN 100466197C CN B2004800424681 A CNB2004800424681 A CN B2004800424681A CN 200480042468 A CN200480042468 A CN 200480042468A CN 100466197 C CN100466197 C CN 100466197C
Authority
CN
China
Prior art keywords
semiconductor device
expansion
manufacture method
oxidation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800424681A
Other languages
English (en)
Other versions
CN1926669A (zh
Inventor
渡边智行
芳之内淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Publication of CN1926669A publication Critical patent/CN1926669A/zh
Application granted granted Critical
Publication of CN100466197C publication Critical patent/CN100466197C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

提供一种在低于现有技术的热处理温度下可消除层间绝缘膜的孔隙或者开气孔的半导体装置的制造方法。在由半导体衬底(11)上的元件所形成的凹凸(1)上形成：用于防止水分浸入到元件的防氧化层(2)、可通过在氧化气氛中进行热处理而氧化并膨胀的膨胀层(3)、以及通过在氧化气氛中进行热处理而可流动的绝缘膜(4)。在氧化气氛中对该半导体衬底(11)进行热处理，使绝缘膜(4)流动，而且，使膨胀层(3)氧化并使其膨胀，由此，消除绝缘膜(4)中产生的气泡(5)。

Description

半导体装置的制造方法
技术领域
本发明涉及在半导体衬底(晶片)上具有绝缘膜的半导体装置的制造方法。更详细地说，涉及可完全消除所述绝缘膜中产生的孔隙(气泡)或者因绝缘膜的埋入不充分而产生的开气孔的半导体装置的制造方法。
背景技术
例如，在半导体装置的制造步骤中，MOSFET的栅电极以在半导体衬底上突出的方式形成，由此，与它们相邻的栅电极间形成凹部，由栅电极与这些栅电极间形成凹凸和台阶差(沟槽).若该台阶差较大，则会产生如下与半导体装置的缺陷相关的问题:通过曝光描绘布线图形时产生焦点偏移、或者在交叉地形成布线时交叉部的重叠部分变薄而导致断线等。因此，作为消除这样的台阶差的方法，通过化学汽相沉积法(CVD)在台阶差上形成BPSG膜或者PSG膜等层间绝缘膜，并且，可用几种方法使该层间绝缘膜的表面平坦化。
但是，近年来，随着半导体装置的高集成化、与大容量相伴的细微化、高密度化的发展，结构的纵横比(深度方向的尺寸与结构物的横向尺寸之比)变高，在制造步骤中存在结构的台阶差变大的倾向。因此，在形成所述的层间绝缘膜时，在绝缘膜中产生孔隙(气泡)的几率变高，此外，还存在由于对沟槽的绝缘膜的成膜不均匀或者成膜量不足(成膜不良)而导致在绝缘膜中产生开气孔的情况。图1A以及图1B示出现有技术的半导体装置的制造过程中的半导体装置的剖面形状，图1A表示在由半导体衬底50上的元件所形成的凹凸51上形成的层间绝缘膜52中产生孔隙53的情况，图1B表示在层间绝缘膜52中产生开气孔54的情况。并且，在图1A以及图1B中，符号55是阻挡层。
以往，在常压(0.1MPa)的非活性气体气氛中，在900℃的温度下对形成有层间绝缘膜的半导体衬底进行热处理，或者在常压的氧气或者水蒸汽气氛中，在比900℃低一些的温度下对形成有层间绝缘膜的半导体衬底进行热处理，由此，通过使绝缘膜流动从而进行平坦化，通过该流动处理可消除在绝缘膜中产生的孔隙或者开气孔。作为与此相关联的现有技术，公开了如下所述的专利文献1以及2。
专利文献1“半导体装置的绝缘膜的平坦化方法”，其目的在于在较低的温度下、以较短的时间有效地使半导体装置的BPSG膜流动，在通过热流动使形成在半导体装置衬底上的凹凸面上的绝缘膜平坦化。在该方法中，在含有氧气或者水蒸汽的气氛和大于等于0.3MPa的压力下进行热流动。并且，通过该方法，扩散到绝缘膜中的氧气量及其扩散速度增大，与现有技术相比，可在低温且较短时间内实现BPSG膜的良好流动。
专利文献2“半导体装置的制造方法”以通过低温处理得到充分的平坦性为目的，形成半导体衬底上的元件，在该元件上形成硅氮化膜，在其上形成包含硼与磷的BPSG膜，并且，在其上通过涂敷法形成包含硼或者磷中至少一种的SOG膜。并且，在包含水蒸汽的高压气氛中对衬底进行热处理。由此，使SOG膜为凝胶体状，通过来自外部的高压对膜自身施加压力，使其平坦化。
专利文献1:JP特开平5-67607号公报
专利文献2:JP特开平10-275805号公报
在所述专利文献1“半导体装置的绝缘膜的平坦化方法”中，能够在低于现有技术的流动处理温度的800℃的温度下进行热处理，专利文献2“半导体装置的制造方法”中，能够使流动处理温度变为700℃或者700℃以下。此外，通过流动处理使绝缘膜流动，从而可实现消除绝缘膜中产生的孔隙或者开气孔。但是，专利文献1、2中700℃～800℃的热处理温度对于细微化水平的元件特性将带来不良影响，故在对半导体装置的一层进行集成化时，为了减少热处理引起的损伤，希望处理温度进一步低温化。此外，在可得到较高流动性的高温处理中，也存在由于孔隙的产生位置或者大小未完全消除而残留的情况，这成为导致器件产生缺陷的原因。特别是随着孔隙大小的微小化，因为流动时的浮力所产生的效果降低，因而，孔隙残留的可能性变高。此外，在绝缘膜中产生开气孔的情况下，流动处理时由于绝缘膜的表面张力使开气孔表面平坦化，但不会产生开气孔关闭凹凸(槽)被埋入的情形。
发明内容
本发明是为了解决所述问题而进行的。即，本发明的目的在于提供一种半导体装置的制造方法，能够在比现有技术低的温度下完全消除层间绝缘膜的孔隙，并能够将层间绝缘膜中产生的开气孔埋入。
为了达到所述目的，第一发明提供一种半导体装置的制造方法，其特征在于，包含如下步骤:第一成膜步骤，在由半导体衬底上的元件所形成的凹凸上形成用于防止水分浸入到该元件的防氧化层；第二成膜步骤，在该防氧化层上形成通过在氧化气氛中进行热处理而氧化并可膨胀的膨胀层；第三成膜步骤，在该膨胀层上形成通过在氧化气氛中进行热处理而可流动的绝缘膜；膨胀步骤，在氧化气氛中对形成有防氧化层、膨胀层以及绝缘层的所述半导体衬底进行热处理，使绝缘膜流动，并使膨胀层氧化后使其膨胀，由此，消除绝缘膜中产生的气泡.
第二发明是第一发明的优选实施方式，所述膨胀层由多晶硅、非晶硅或者硅化物构成.
第三发明是第一发明的优选实施方式，所述膨胀层由铝、钽或者它们的合金构成.
第四发明是第一发明的优选实施方式，所述绝缘膜是包含磷、砷、硼、氟以及卤化物中的至少一种的硅氧化膜。
第五发明是第一发明的优选实施方式，所述防氧化层由硅氮化膜构成。
第六发明是第一发明的优选实施方式，所述膨胀步骤中氧化气氛下的压力为大气压或者大气压以上，并且，热处理温度为400℃至800℃.
第七发明提供一种半导体装置的制造方法，其特征在于，包括如下步骤:第一成膜步骤，在由半导体衬底上的元件所形成底凹凸上形成用于防止水分浸入到该元件的防氧化层；第二成膜步骤，在该防氧化层上形成通过在氧化气氛中进行热处理而氧化膨胀、并可流动、且具有绝缘性的膨胀流动层；膨胀步骤，在氧化气氛中对形成有防氧化层以及膨胀流动层的所述半导体衬底进行热处理，使膨胀流动层氧化后使其膨胀，同时使其流动，由此，消除膨胀流动层中产生的气泡或者膨胀流动层中产生的开气孔。
第八发明是第七发明的优选实施方式，所述膨胀流动层由含有硼、磷、氟中的至少一种的多晶硅或者非晶硅构成.
第九发明是第七发明的优选实施方式，所述防氧化层由硅氮化膜构成。
第十发明是第七发明的优选实施方式，所述膨胀步骤中的氧化气氛的压力为大气压或者大气压以上，并且，热处理温度为400℃至800℃。
按照第一～第六发明，在由半导体衬底上的元件所形成的凹凸上形成防氧化层，在其上形成膨胀层，并在其上形成绝缘膜，然后在高压氧化气氛中对形成有这些的半导体衬底进行热处理，使绝缘膜流动，同时使膨胀层氧化、膨胀，由此，有助于绝缘膜的流动，从而，可完全消除绝缘膜中产生的孔隙(气泡)。
此外，按照第七～第十发明，在由半导体衬底上的元件所形成的凹凸上形成防氧化层，在其上形成膨胀流动层，并且，在高压氧化气氛中对形成有这些的半导体装置进行热处理，使膨胀流动层膨胀，同时使其流动，由此，可完全消除膨胀流动层中产生的孔隙(气泡)。此外，即使膨胀流动层的埋入不充分而产生开气孔的情况下，通过膨胀以及流动的效果进行开气孔的埋入，故可消除开气孔。
在只期待流动效果的现有技术的流动处理的情况下，孔隙越小流体阻力越大，因此，需要提高处理温度或者延长处理时间。但是，如第一～第十发明所示，在为帮助绝缘膜的流动而使用了膨胀层的情况下，热处理的温度和时间依赖于膨胀层的膨胀量，因此孔隙越小，消除孔隙用的膨胀层的膨胀量越小，所以，可谋求处理温度的低温化或者处理时间的缩短化。此外，在使膨胀流动层膨胀、流动的情况下，热处理的温度以及时间依赖于膨胀流动层的膨胀量，故同样可谋求处理温度的低温化或者缩短处理时间。
因此，按照本发明的半导体装置的制造方法，与现有技术相比可谋求处理温度的低温化，同时可制造在绝缘膜中没有孔隙或者开气孔的半导体装置，并可得到提高装置的成品率的效果。
本发明的其他目的以及有利的特征可从参照附图的以下说明中明确。
附图说明
图1A以及图1B是说明现有技术的图。
图2A～图2C是表示应用了本发明第一实施方式的半导体装置的制造方法的半导体装置的剖面形状图。
图3是表示多晶硅以及单晶硅的氧化膜厚的处理时间依赖性的图。
图4是表示单晶硅的氧化膜厚的处理温度依赖性的图。
图5是表示单晶硅的氧化膜厚的处理压力依赖性的图。
图6是表示通过本发明第一实施例的半导体装置的制造方法消除绝缘膜中的孔隙时的图。
图7A是表示应用了本发明第二实施例的半导体装置的制造方法的半导体装置的剖面形状图。
图7B是表示是表示应用了本发明第二实施例的半导体装置的制造方法之半导体装置的剖面形状图.
图7C是表示应用了本发明第二实施例的半导体装置的制造方法之半导体装置的剖面形状图。
图7D是表示应用了本发明第二实施例的半导体装置的制造方法之半导体装置的剖面形状图。
图7E是表示是表示应用了本发明第二实施例的半导体装置的制造方法之半导体装置的剖面形状图.
图8A以及图8B是表示通过本发明第二实施例的半导体装置的制造方法消除膨胀流动层的开气孔时的图。
具体实施方式
以下参照附图对本发明的优选实施方式进行详细地说明。在各图中，同一部分付以同一符号，省略重复的说明。
本发明第一实施例的半导体装置的制造方法包含如下步骤:第一成膜步骤，在由半导体衬底上的元件所形成的凹凸上形成防氧化层；第二成膜步骤，形成膨胀层；第三成膜步骤，形成绝缘膜；膨胀步骤，对形成有这些的半导体衬底进行热处理，并使膨胀层膨胀。以下对各步骤进行说明。
图2A～图2C是表示应用本发明第一实施例的半导体装置的制造方法之半导体装置的剖面形状图。首先，实施第一成膜步骤，如图2A所示，在由形成在半导体衬底11上的栅极绝缘膜或者栅电极等的布线结构物(元件)形成的凹凸1(沟槽)上通过低压化学汽相沉积法(以下称为“LPCVD”)形成防氧化膜2作为第1层。在本实施例中，凹凸1的槽的宽度为1μm、深度为2.5μm，在其上形成了150nm厚的防氧化层2.该防氧化层2例如由硅氮化膜构成，起到保护膜(阻挡层)的作用，从而因后续步骤中的处理所引起的水分会不浸入到元件。
然后，实施第二成膜步骤，如图2B所示，在作为第1层的防氧化层2上，利用LPCVD形成膨胀层3并将其作为第2层，该膨胀层3是通过在氧化气氛中进行热处理，由此可通过氧化而膨胀形成。膨胀层3的厚度最终形成为大于等于后述的绝缘膜4中所产生的孔隙宽度的二分之一。在本实施方式中，形成了100nm厚的膨胀膜3。该膨胀膜3优选由多晶硅、非晶硅或者硅化物构成的膜。此外，也可以是由铝、钽或者它们的合金构成的膜.此外，作为膨胀层，除了如上所述的以外，还可以采用具有在氧化气氛中被氧化、膨胀的性质的所有物质.
然后，实施第3成膜步骤，如图2C所示，在作为第2层的膨胀层3上，通过常压化学汽相沉积法(以下称为“APCVD”)，以掩埋凹凸的方式来形成绝缘膜4，并作为第3层。该绝缘膜4优选是包含磷、砷、硼、氟以及卤化物中的至少一种的硅氧化膜(BPSG膜、PSG膜)。此时，如同图所示，在绝缘膜4中产生了孔隙5(气泡)。
然后，实施膨胀步骤，在包含氧气或者水蒸汽的气氛(氧化气氛)中对形成有如上所述的第1层到第三层的半导体衬底11进行热处理，使膨胀层3氧化，并使其膨胀。
此处，图3表示多晶硅以及单晶硅的氧化膜厚的氧化处理时间依赖性，横轴为氧化处理时间(min)，纵轴为氧化膜厚(nm)。图中，“p-Si”表示多晶硅，“c-Si(100)”表示单晶硅(100)。热处理在包含水蒸汽的气氛中、在温度以及压力分别为600℃、2MPa的条件下进行。从其结果可知，多晶硅、单晶硅都有氧化膜厚与氧化处理时间成比例地变厚的倾向。
图4示出单晶硅的氧化膜厚的氧化处理温度依赖性，横轴为氧化处理时间(min)，纵轴为氧化膜厚(nm)。图中“○”、“■”、“▲”分别表示温度，“○”表示600℃、“■”表示580℃、“▲”表示550℃，均在含有水蒸汽的气氛中、在2MPa的压力条件下实施热处理。从其结果可知，单晶硅具有氧化膜厚相对氧化处理温度呈指数地变厚的倾向。
图5示出单晶硅的氧化膜厚的氧化压力依赖性，横轴为氧化处理压力(MPa)、纵轴为氧化速度(nm/min).热处理在含有水蒸汽的气氛中、在600℃的加热条件下进行实施。从其结果可知，单晶硅具有氧化膜厚与氧化处理压力成比例地变厚的倾向。
作为热处理的一例，在包含水蒸汽的气氛下、在2MPa的压力条件下以及在600℃的加热条件下进行热处理，其结果是，多晶硅的氧化速度约为46nm/Hr，非晶硅的氧化速度约为24nm/Hr，在孔隙直径为50nm左右的情况下，膨胀层为多晶硅层时，需要2小时左右，膨胀层为非晶硅时，需要4小时左右。
此处，根据这些结果，在膨胀步骤中，优选在氧化气氛中、在大于等于大气压(0.1MPa)的压力条件下以及400℃～800℃的加热条件下进行热处理.由图5的结果可知，因为膨胀层3的氧化速度与处理压力成比例，所以，可将具体的处理压力设定为从生产率等的观点来看降低实用上的处理时间的压力。通过该处理，作为第2层而形成的膨胀层3可通过高压氧化气氛进行氧化，膨胀层3是多晶硅层时变化为氧化硅，多晶硅层通过氧化膨胀到2倍左右的厚度。此时，由于加热导致粘性下降而流动的作为第三层的BPSG等绝缘膜4由于膨胀层3的膨胀而被压缩，如图6A所示，绝缘膜4中的孔隙5也缩小。并且，在加热处理的最后阶段，如图6B所示，由于膨胀层3的膨胀，从而孔隙5完全消除.
此外，在该阶段，来自包含杂质的BPSG等绝缘膜4的杂质向氧化、膨胀后的膨胀层3扩散，最终成为与绝缘膜4相同的层，起到无孔隙的层间绝缘膜的作用。例如，当膨胀层3是多晶硅、绝缘膜4是BPSG膜时，多晶硅通过氧化成为氧化硅，来自BPSG膜的杂质向其扩散，最后成为BPSG膜.
这样，按照本发明的第一实施例，在由半导体衬底11上的元件所形成的凹凸1上形成防氧化膜2，在其上形成膨胀层3，在其上形成绝缘膜4，并且，在高压氧化气氛中对形成有这些的半导体衬底11进行热处理，使绝缘膜4流动并且使膨胀层氧化、膨胀，由此，由于帮助绝缘膜4的流动，故可得到完全消除绝缘膜4中产生的孔隙5(气泡)的效果.其结果是，可提高装置的成品率。
在只期待流动效果的现有技术的流动处理的情况下，因为孔隙越小流体阻力越大，所以，需要提高处理温度或者延长处理时间。但是，如本发明所示，为了帮助绝缘膜4的流动而使用了膨胀层3时，因为处理温度和时间依赖于膨胀层3的膨胀量，故孔隙5越小，用于消除孔隙5的膨胀层3的膨胀量越小，因此，可谋求处理温度的低温化或者缩短处理时间.
然后，对本发明第二实施例的半导体装置的制造方法进行说明。本发明第二实施例的半导体装置的制造方法包含如下步骤:第一成膜步骤，在由半导体衬底11上的元件所形成的凹凸1上形成防氧化层；第二成膜步骤，形成膨胀流动层；膨胀步骤，对形成有这些的半导体衬底11进行热处理，使膨胀流动层膨胀.以下对各步骤进行说明。
图7A～图7E表示应用本发明第二实施例的半导体装置的制造方法之半导体装置的剖面形状。首先，实施第一成膜步骤，如图7A所示，在由半导体衬底11上的元件所形成的凹凸1上通过LPCVD形成防氧化层2作为第1层。该防氧化层2与第一实施例相同。
然后，实施第2成膜步骤，如图7B所示，在作为第1层的防氧化层2上，由LPCVD以掩埋凹凸1的方式形成膨胀流动层6作为第2层，该膨胀流动层6可通过在氧化气氛中进行热处理而氧化并膨胀、流动、同时具有绝缘性.此时，如同图所示，在膨胀流动层6中产生孔隙5(气泡)，或如图7C所示，若针对凹凸1的膨胀流动层6的埋入不充分，就会产生开气孔7。该膨胀流动层6优选由至少含有硼、磷、氟中的一种的多晶硅(掺杂多晶硅)或者非晶硅(掺杂非晶硅)构成。此外，作为膨胀流动层6，除了如上所述的以外，还可以使用在氧化气氛中被氧化、膨胀且流动、同时通过氧化而具有绝缘性的所有物质。
然后，实施膨胀步骤，在氧化气氛中对如上所述的形成有第1层以及第2层的半导体衬底11进行热处理，使膨胀流动层膨胀、流动。在膨胀步骤中，与第一实施例相同，在氧化气氛中、在大于等于大气压(0.1MPa)的压力条件下以及400℃～800℃的加热条件下进行热处理。通过该热处理，作为第2层形成的膨胀流动层6通过高压氧化气氛被氧化，当膨胀流动层6是掺杂多晶硅或者掺杂非晶硅时，变化为包含磷、硼等的氧化硅(BSG、PSG、BPSG)。膨胀流动层6在该氧化过程中膨胀，并且，粘性由于热处理而降低，并进行流动。此时，膨胀流动层6最大膨胀到2倍左右.
由此，如图7D所示，膨胀流动层6中的孔隙5被压缩而缩小，如图7E所示，在热处理的最后阶段完全消除。此外，在产生开气孔7时，膨胀流动层6由于热处理而膨胀、流动，由此，如图8A所示，开气孔7的表面平坦化后，如图8B所示，迁移到孔隙8。并且，此后与图7D相同，被压缩而缩小，与图7E相同，最后完全被埋入，孔隙8消除.
这样，按照本发明第二实施例的半导体装置的制造方法，在由半导体衬底11上的元件所形成的凹凸1上形成防氧化膜1，在其上形成膨胀流动层6，并且，在高压氧化气氛中对形成有这些的半导体装置进行热处理，使膨胀流动层6膨胀并流动，由此，得到可完全消除膨胀流动层6中产生的孔隙5(气泡)的效果。此外，在由于针对凹凸1的膨胀流动层6的埋入不充分而产生开气孔7时，由于通过膨胀以及流动的效果进行开气孔7的埋入，故可得到消除开气孔7的效果。其结果是，可提高装置生产率。
此外，在使膨胀流动层6膨胀、流动时，与第一实施方式相同，热处理的温度以及时间依赖于膨胀流动层6的膨胀量，所以，孔隙5越小用于消除孔隙5的膨胀量越少，因此，同样可谋求处理温度的低温化或者处理时间的缩短化。
并且，通过优选的实施例对本发明的半导体装置的制造方法进行了说明，但是，本发明所包括的范围应理解为并不限于该实施例。相反，本发明的范围包括包含于所附权利要求书中的所有改进、修改以及同等物。

Claims (10)

1.一种半导体装置的制造方法，其特征在于，包含如下步骤：
第一成膜步骤，在由半导体衬底上的元件所形成的凹凸上形成用于防止水分浸入到该元件的防氧化层；
第二成膜步骤，在该防氧化层上形成通过在氧化气氛中进行热处理而氧化并可膨胀的膨胀层；
第三成膜步骤，在该膨胀层上形成通过在氧化气氛中进行热处理而可流动的绝缘膜；以及
膨胀步骤，在氧化气氛中对形成有防氧化层、膨胀层以及绝缘膜的所述半导体衬底进行热处理，使绝缘膜流动，同时使膨胀层氧化并使其膨胀，由此，消除绝缘膜中产生的气泡。
2.如权利要求1记载的半导体装置的制造方法，其特征在于：
所述膨胀层由多晶硅、非晶硅或者硅化物构成。
3.如权利要求1记载的半导体装置的制造方法，其特征在于：
所述膨胀层由铝或钽、或者它们的合金构成。
4.如权利要求1记载的半导体装置的制造方法，其特征在于：
所述绝缘膜是包含磷、砷、硼、氟以及卤化物中的至少一种的硅氧化膜。
5.如权利要求1记载的半导体装置的制造方法，其特征在于：
所述防氧化层由硅氮化膜构成。
6.如权利要求1记载的半导体装置的制造方法，其特征在于：
所述膨胀步骤中的氧化气氛的压力大于等于大气压，并且，热处理温度为400℃至800℃。
7.一种半导体装置的制造方法，其特征在于，包含如下步骤：
第一成膜步骤，在由半导体衬底上的元件所形成的凹凸上形成用于防止水分浸入到该元件的防氧化层；
第二成膜步骤，在该防氧化层上形成通过在氧化气氛中进行热处理而氧化、膨胀并可流动、同时具有绝缘性的膨胀流动层；以及
膨胀步骤，在氧化气氛中对形成有防氧化层以及膨胀流动层的所述半导体衬底进行热处理，使膨胀流动层氧化并使其膨胀，同时使其流动，由此，消除膨胀流动层中产生的气泡或者膨胀流动层中产生的开气孔。
8.如权利要求7记载的半导体装置的制造方法，其特征在于：
所述膨胀流动层由至少含有硼、磷、氟中的一种的多晶硅或者非晶硅构成。
9.如权利要求7记载的半导体装置的制造方法，其特征在于：
所述防氧化层由硅氮化膜构成。
10.如权利要求7记载的半导体装置的制造方法，其特征在于：
所述膨胀步骤中的氧化气氛的压力大于等于大气压，并且，热处理温度为400℃至800℃。
CNB2004800424681A 2004-03-16 2004-05-28 半导体装置的制造方法 Expired - Fee Related CN100466197C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP073675/2004 2004-03-16
JP2004073675 2004-03-16

Publications (2)

Publication Number Publication Date
CN1926669A CN1926669A (zh) 2007-03-07
CN100466197C true CN100466197C (zh) 2009-03-04

Family

ID=34975859

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800424681A Expired - Fee Related CN100466197C (zh) 2004-03-16 2004-05-28 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US7645677B2 (zh)
KR (1) KR100923192B1 (zh)
CN (1) CN100466197C (zh)
DE (1) DE112004002798B4 (zh)
TW (1) TWI321816B (zh)
WO (1) WO2005088694A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102002782B1 (ko) * 2012-09-10 2019-07-23 삼성전자주식회사 팽창성 부재를 사용하는 반도체 장치의 제조 방법
CN103633021B (zh) * 2013-12-02 2015-12-30 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法
CN105470128B (zh) * 2014-09-12 2018-07-20 上海华虹宏力半导体制造有限公司 沟槽型功率器件中沟槽底部的厚氧化层的制备方法
TWI680535B (zh) * 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
US9812319B1 (en) * 2016-07-06 2017-11-07 Asm Ip Holding B.V. Method for forming film filled in trench without seam or void
JP2019530242A (ja) 2016-09-30 2019-10-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 自己整合ビアの形成方法
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
WO2018089351A1 (en) 2016-11-08 2018-05-17 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
WO2018183287A1 (en) * 2017-03-31 2018-10-04 Applied Materials, Inc. Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
US10424507B2 (en) 2017-04-04 2019-09-24 Mirocmaterials LLC Fully self-aligned via
US10636659B2 (en) 2017-04-25 2020-04-28 Applied Materials, Inc. Selective deposition for simplified process flow of pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
WO2019046399A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
US11114333B2 (en) * 2018-02-22 2021-09-07 Micromaterials, LLC Method for depositing and reflow of a high quality etch resistant gapfill dielectric film
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
TW202002219A (zh) 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
WO2019236350A1 (en) 2018-06-08 2019-12-12 Micromaterials Llc A method for creating a fully self-aligned via
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US11437274B2 (en) 2019-09-25 2022-09-06 Micromaterials Llc Fully self-aligned via
US20230360903A1 (en) * 2022-05-05 2023-11-09 Applied Materials, Inc. Large area gapfill using volumetric expansion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168259A (ja) * 1982-03-30 1983-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置の製造方法
JPS62252950A (ja) * 1986-04-25 1987-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
US6329260B1 (en) * 1991-10-30 2001-12-11 Intersil Americas Inc. Analog-to-digital converter and method of fabrication
CN1467812A (zh) * 2002-07-10 2004-01-14 三菱电机株式会社 含绝缘体的半导体装置及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656497A (en) * 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
JPH0567607A (ja) 1991-03-20 1993-03-19 Mitsubishi Electric Corp 半導体装置の絶縁膜の平坦化方法
TW388100B (en) * 1997-02-18 2000-04-21 Hitachi Ulsi Eng Corp Semiconductor deivce and process for producing the same
JP2980052B2 (ja) 1997-03-31 1999-11-22 日本電気株式会社 半導体装置の製造方法
KR100568849B1 (ko) 1998-12-23 2006-08-10 삼성전자주식회사 반도체 소자의 제조방법
KR100322531B1 (ko) * 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
JP3450221B2 (ja) 1999-04-21 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6368931B1 (en) * 2000-03-27 2002-04-09 Intel Corporation Thin tensile layers in shallow trench isolation and method of making same
JP2001319968A (ja) * 2000-05-10 2001-11-16 Nec Corp 半導体装置の製造方法
US6573154B1 (en) * 2000-10-26 2003-06-03 Institute Of Microelectronics High aspect ratio trench isolation process for surface micromachined sensors and actuators
US6777308B2 (en) * 2002-05-17 2004-08-17 Micron Technology, Inc. Method of improving HDP fill process
US6872633B2 (en) * 2002-05-31 2005-03-29 Chartered Semiconductor Manufacturing Ltd. Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
JP3734167B2 (ja) 2002-07-10 2006-01-11 マツダ株式会社 企画支援プログラム、方法、装置並びに記録媒体
DE10234165B4 (de) * 2002-07-26 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Füllen eines Grabens, der in einem Substrat gebildet ist, mit einem isolierenden Material
KR100485388B1 (ko) * 2003-02-28 2005-04-27 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
DE10311312B4 (de) * 2003-03-14 2007-08-16 Infineon Technologies Ag Isolatorstruktur und Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat
US6890833B2 (en) * 2003-03-26 2005-05-10 Infineon Technologies Ag Trench isolation employing a doped oxide trench fill
US7354834B2 (en) * 2003-06-04 2008-04-08 Dongbu Electronics Co., Ltd. Semiconductor devices and methods to form trenches in semiconductor devices
KR100505447B1 (ko) 2003-06-30 2005-08-04 주식회사 하이닉스반도체 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
US20050037613A1 (en) * 2003-08-14 2005-02-17 Stephan Grunow Diffusion barrier for copper lines in integrated circuits
US7122416B2 (en) * 2003-10-31 2006-10-17 Analog Devices, Inc. Method for forming a filled trench in a semiconductor layer of a semiconductor substrate, and a semiconductor substrate with a semiconductor layer having a filled trench therein
KR100511924B1 (ko) * 2003-12-19 2005-09-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20050221557A1 (en) * 2004-03-30 2005-10-06 Infineon Technologies Ag Method for producing a deep trench capacitor in a semiconductor substrate
US7387962B2 (en) * 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168259A (ja) * 1982-03-30 1983-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置の製造方法
JPS62252950A (ja) * 1986-04-25 1987-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
US6329260B1 (en) * 1991-10-30 2001-12-11 Intersil Americas Inc. Analog-to-digital converter and method of fabrication
CN1467812A (zh) * 2002-07-10 2004-01-14 三菱电机株式会社 含绝缘体的半导体装置及其制造方法

Also Published As

Publication number Publication date
DE112004002798B4 (de) 2015-03-26
TW200532745A (en) 2005-10-01
DE112004002798T5 (de) 2007-02-01
CN1926669A (zh) 2007-03-07
WO2005088694A1 (ja) 2005-09-22
US20080160783A1 (en) 2008-07-03
US7645677B2 (en) 2010-01-12
TWI321816B (en) 2010-03-11
KR20060127191A (ko) 2006-12-11
KR100923192B1 (ko) 2009-10-22

Similar Documents

Publication Publication Date Title
CN100466197C (zh) 半导体装置的制造方法
US5300463A (en) Method of selectively etching silicon dioxide dielectric layers on semiconductor wafers
JP3014019B2 (ja) 半導体装置の製造方法
JPH05243402A (ja) 半導体装置の製造方法
JP2002231808A (ja) 半導体装置及びその製造方法
JPH11176936A (ja) 微細な線幅と高縦横比を有する領域に絶縁膜を埋込む方法
JPH1174265A (ja) 絶縁構造体の形成方法及び半導体構造
JP4582452B2 (ja) 半導体装置の製造方法
KR100596775B1 (ko) 반도체 소자의 제조방법
JP3004129B2 (ja) 半導体装置の製造方法
JP2002231906A (ja) 半導体装置及びその製造方法
JP3039350B2 (ja) 半導体装置の製造方法
KR100431741B1 (ko) 반도체소자 제조 방법
KR100513367B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP3200858B2 (ja) 半導体装置の製造方法
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100240891B1 (ko) 반도체장치의 캐패시터용 하부전극 형성방법
JPH06188242A (ja) 半導体装置とその製造方法
JP2001345322A (ja) 半導体装置の製造方法
JP2006216946A (ja) 構造化された表面の処理方法
CN101958241B (zh) 氧-氮-氧叠层结构及栅极制造方法
KR940011742B1 (ko) 배선층간의 절연막 평탄화방법
JP2006073749A (ja) 半導体装置の製造方法
JPH09148434A (ja) 配線の層間接続法
JPH07147281A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20170528