JP3014019B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3014019B2 JP3014019B2 JP5296493A JP29649393A JP3014019B2 JP 3014019 B2 JP3014019 B2 JP 3014019B2 JP 5296493 A JP5296493 A JP 5296493A JP 29649393 A JP29649393 A JP 29649393A JP 3014019 B2 JP3014019 B2 JP 3014019B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact holes
- conductor film
- semiconductor device
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクト孔を充填する導電体膜の形成方法
に関する。
関し、特にコンタクト孔を充填する導電体膜の形成方法
に関する。
【０００２】
【従来の技術】半導体装置の微細化が進むにつれて、配
線層が多層化されている。これに伴ない、異なる配線層
を接続するためのコンタクト孔の種類も増え、かつ、こ
れらのコンタクト孔の口径もそれぞれ小さくなってい
る。これらのコンタクト孔内にスパッタリングのみによ
り導電体膜を充填することは、困難である。この傾向に
対する製造工程の短縮，製造原価の低減の１つとして、
上層の配線層（例えば第３層）から異なる種類の下層の
配線層（例えば第１，および第２層の配線層）への深さ
の異なる（例えば２種類の）コンタクト孔を形成し、こ
れらのコンタクト孔に同時に導電体膜を充填する種々の
方法が提案されている。これらの方法の１つが、特開平
２−３０８５２４号公報に開示されている。
線層が多層化されている。これに伴ない、異なる配線層
を接続するためのコンタクト孔の種類も増え、かつ、こ
れらのコンタクト孔の口径もそれぞれ小さくなってい
る。これらのコンタクト孔内にスパッタリングのみによ
り導電体膜を充填することは、困難である。この傾向に
対する製造工程の短縮，製造原価の低減の１つとして、
上層の配線層（例えば第３層）から異なる種類の下層の
配線層（例えば第１，および第２層の配線層）への深さ
の異なる（例えば２種類の）コンタクト孔を形成し、こ
れらのコンタクト孔に同時に導電体膜を充填する種々の
方法が提案されている。これらの方法の１つが、特開平
２−３０８５２４号公報に開示されている。
【０００３】半導体装置の製造工程の断面図である図３
を参照すると、上記公開公報記載の製造方法は、以下の
ようになっている。まず、半導体基板１表面にゲート酸
化膜２を形成し、ゲート酸化膜２上にゲート電極１５を
形成した後、ゲート電極１５の側壁に絶縁膜スペーサ３
を形成する。半導体基板１表面に拡散層４を形成した
後、全面に層間絶縁膜６を形成する。次に、公知のフォ
トリソグラフィ技術により、拡散層４に達する深さの深
いコンタクト孔１７を層間絶縁膜６に形成する〔図３
（ａ）〕。次に、減圧ＣＶＤ法により、全面に多結晶シ
リコン膜を形成する。この多結晶シリコン膜を異方性エ
ッチングすることにより、上記コンタクト孔１７の側壁
に多結晶シリコン膜スペーサ１２を形成する〔図３
（ｂ）〕。続いて、ゲート電極１５に達する深さの浅い
コンタクト孔１８を形成する〔図３（ｃ）〕。次に、タ
ングステンの選択ＣＶＤ法により、コンタクト孔１７，
１８をそれぞれタングステン膜２０により充填する〔図
３（ｄ）〕。
を参照すると、上記公開公報記載の製造方法は、以下の
ようになっている。まず、半導体基板１表面にゲート酸
化膜２を形成し、ゲート酸化膜２上にゲート電極１５を
形成した後、ゲート電極１５の側壁に絶縁膜スペーサ３
を形成する。半導体基板１表面に拡散層４を形成した
後、全面に層間絶縁膜６を形成する。次に、公知のフォ
トリソグラフィ技術により、拡散層４に達する深さの深
いコンタクト孔１７を層間絶縁膜６に形成する〔図３
（ａ）〕。次に、減圧ＣＶＤ法により、全面に多結晶シ
リコン膜を形成する。この多結晶シリコン膜を異方性エ
ッチングすることにより、上記コンタクト孔１７の側壁
に多結晶シリコン膜スペーサ１２を形成する〔図３
（ｂ）〕。続いて、ゲート電極１５に達する深さの浅い
コンタクト孔１８を形成する〔図３（ｃ）〕。次に、タ
ングステンの選択ＣＶＤ法により、コンタクト孔１７，
１８をそれぞれタングステン膜２０により充填する〔図
３（ｄ）〕。
【０００４】
【発明が解決しようとする課題】上記公開公報記載の半
導体装置の製造方法は、深さの深いコンタクト孔の側壁
にのみ第１の導電体膜からなるスペーサを形成しておく
ことにより、このコンタクト孔への第２の導電体膜の選
択成長の時間を短縮する。その結果として、深さの異な
るコンタクト孔に、同時に第２の導電体膜を充填するこ
とが可能であるとしている。しかしながら、現実の半導
体装置では、さまざまな深さのコンタクト孔が存在する
ため、深さの異なる全てのコンタクト孔を同時に第２の
導電体膜で充填することは、極めて困難である。そのた
め、これらのコンタクト孔に接続する上層の配線が、こ
れらのコンタクト孔の上端近傍で断線しやすくなる。ま
たこの方法では、コンタクト孔の開口を２度に分けて行
なうため、フォトリソグラフィ工程の回数が増大し、製
造工期が長くなるという問題もある。
導体装置の製造方法は、深さの深いコンタクト孔の側壁
にのみ第１の導電体膜からなるスペーサを形成しておく
ことにより、このコンタクト孔への第２の導電体膜の選
択成長の時間を短縮する。その結果として、深さの異な
るコンタクト孔に、同時に第２の導電体膜を充填するこ
とが可能であるとしている。しかしながら、現実の半導
体装置では、さまざまな深さのコンタクト孔が存在する
ため、深さの異なる全てのコンタクト孔を同時に第２の
導電体膜で充填することは、極めて困難である。そのた
め、これらのコンタクト孔に接続する上層の配線が、こ
れらのコンタクト孔の上端近傍で断線しやすくなる。ま
たこの方法では、コンタクト孔の開口を２度に分けて行
なうため、フォトリソグラフィ工程の回数が増大し、製
造工期が長くなるという問題もある。
【０００５】
【発明を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面からの上面の高さがそれぞ
れ異なる複数の種類の配線層を形成し、全面に層間絶縁
膜を形成し、口径が同じでこれらの配線層の上面に達す
る深さの異なる複数の種類のコンタクト孔をこの層間絶
縁膜に形成する工程と、全面に第１導電体膜を形成し、
それぞれの前記コンタクト孔が充填されるまで全面に第
２導電体膜を成長する工程と、上記第１導電体膜および
上記第１導電体膜よりエッチングレートの大きい上記第
２導電体膜を異方性エッチングにより、それぞれの上記
コンタクト孔における上記層間絶縁膜の上面から上記口
径の１／２の深さまでこの第１導電体膜が除去されるよ
うにエッチバックする工程と、第３導電体膜の選択成長
を行ない、それぞれの上記コンタクト孔の中にエッチン
グされずに残った上記第２導電体膜の上に上記第３導電
体膜を充填する工程とを有する。
造方法は、半導体基板の表面からの上面の高さがそれぞ
れ異なる複数の種類の配線層を形成し、全面に層間絶縁
膜を形成し、口径が同じでこれらの配線層の上面に達す
る深さの異なる複数の種類のコンタクト孔をこの層間絶
縁膜に形成する工程と、全面に第１導電体膜を形成し、
それぞれの前記コンタクト孔が充填されるまで全面に第
２導電体膜を成長する工程と、上記第１導電体膜および
上記第１導電体膜よりエッチングレートの大きい上記第
２導電体膜を異方性エッチングにより、それぞれの上記
コンタクト孔における上記層間絶縁膜の上面から上記口
径の１／２の深さまでこの第１導電体膜が除去されるよ
うにエッチバックする工程と、第３導電体膜の選択成長
を行ない、それぞれの上記コンタクト孔の中にエッチン
グされずに残った上記第２導電体膜の上に上記第３導電
体膜を充填する工程とを有する。
【０００６】好ましくは、上記第１導電体膜がチタン膜
と窒化チタンとの積層膜からなり、上記第２、および第
３導電体膜がタングステン膜からなる。
と窒化チタンとの積層膜からなり、上記第２、および第
３導電体膜がタングステン膜からなる。
【０００７】［参考例］次に、本発明の参考例について
図面を参照して説明する。
図面を参照して説明する。
【０００８】半導体装置の製造工程の断面図である図１
を参照すると、本発明の参考例は、以下のようになって
いる。
を参照すると、本発明の参考例は、以下のようになって
いる。
【０００９】まず、Ｐ型の半導体基板１表面にゲート酸
化膜２を形成し、ゲート酸化膜２上にポリサイドゲート
電極５を形成した後、ポリサイドゲート電極５の側壁に
絶縁膜スペーサ３を形成する。半導体基板１表面にＮ型
の拡散層４を形成した後、全面に層間絶縁膜６を形成す
る。次に、公知のフォトリソグラフィ技術により、拡散
層４に達する深さの深いコンタクト孔７と、ポリサイド
ゲート電極５に達する深さの浅いコンタクト孔８とを層
間絶縁膜６に同時に形成する。コンタクト孔７の口径
は、コンタクト孔８の口径と同じである〔図１
（ａ）〕。
化膜２を形成し、ゲート酸化膜２上にポリサイドゲート
電極５を形成した後、ポリサイドゲート電極５の側壁に
絶縁膜スペーサ３を形成する。半導体基板１表面にＮ型
の拡散層４を形成した後、全面に層間絶縁膜６を形成す
る。次に、公知のフォトリソグラフィ技術により、拡散
層４に達する深さの深いコンタクト孔７と、ポリサイド
ゲート電極５に達する深さの浅いコンタクト孔８とを層
間絶縁膜６に同時に形成する。コンタクト孔７の口径
は、コンタクト孔８の口径と同じである〔図１
（ａ）〕。
【００１０】次に、ＰＨ3 ，ＳｉＨ4 ガスを用いた温度
５００〜６００℃，圧力６０〜１００Ｐａの減圧ＣＶＤ
法により、全面に第１導電膜であるリンドープド多結晶
シリコン膜９を堆積する。このリンドープド多結晶シリ
コン膜９の膜厚は、コンタクト孔７，８の口径に比べて
薄く、所望の薄さになっている〔図１（ｂ）〕。
５００〜６００℃，圧力６０〜１００Ｐａの減圧ＣＶＤ
法により、全面に第１導電膜であるリンドープド多結晶
シリコン膜９を堆積する。このリンドープド多結晶シリ
コン膜９の膜厚は、コンタクト孔７，８の口径に比べて
薄く、所望の薄さになっている〔図１（ｂ）〕。
【００１１】続いて、流量比０．３〜０．４のＨＢｒ／
Ｃｌ2 ガスを用いた圧力５０〜７０Ｐａ，パワー２００
〜３００Ｗでのプラズマ異方性エッチングを行ない、コ
ンタクト孔７，８の側壁にのみに、それぞれリンドープ
ド多結晶シリコン膜スペーサ９ａを残置させる。これら
リンドープド多結晶シリコン膜スペーサ９ａの上端は層
間絶縁膜６の上面（コンタクト孔７，８の上端）より低
い。この間隔は所定の値であり、この値はコンタクト孔
７，８の口径の１／２であることが好ましい。上記エッ
チングにおいて、層間絶縁膜６上面のリンドープド多結
晶シリコン膜９が除去された後、さらに所定の時間この
エッチングを続行するすることにより、上記形状のリン
ドープド多結晶シリコン膜スペーサ９ａが得られる〔図
１（ｃ）〕。
Ｃｌ2 ガスを用いた圧力５０〜７０Ｐａ，パワー２００
〜３００Ｗでのプラズマ異方性エッチングを行ない、コ
ンタクト孔７，８の側壁にのみに、それぞれリンドープ
ド多結晶シリコン膜スペーサ９ａを残置させる。これら
リンドープド多結晶シリコン膜スペーサ９ａの上端は層
間絶縁膜６の上面（コンタクト孔７，８の上端）より低
い。この間隔は所定の値であり、この値はコンタクト孔
７，８の口径の１／２であることが好ましい。上記エッ
チングにおいて、層間絶縁膜６上面のリンドープド多結
晶シリコン膜９が除去された後、さらに所定の時間この
エッチングを続行するすることにより、上記形状のリン
ドープド多結晶シリコン膜スペーサ９ａが得られる〔図
１（ｃ）〕。
【００１２】次に、流量比１〜２のＷＦ6 ／ＳｉＨ4 ガ
スを用いた温度２００〜３００℃，圧力０．１〜０．３
Ｐａのタングステンの選択ＣＶＤ法により、コンタクト
孔７，８内をそれぞれ第２導電体膜であるタングステン
膜１０Ａにより充填する。このタングステン膜１０Ａ
は、それぞれのコンタクト孔７，８の底面とリンドープ
ド多結晶シリコン膜スペーサ９ａの表面とからほぼ同じ
成長速度で成長する。コンタクト孔７，８の口径が等し
く，リンドープド多結晶シリコン膜スペーサ９ａの上端
が上述のようになっている場合には、タングステン膜１
０Ａが成長してそれぞれのコンタクト孔７，８の上端に
到達するのは、ほぼ同時である。このとき、タングステ
ン膜１０Ａの上面は、それぞれ概ね平坦になっている
〔図１（ｄ）〕。なお、リンドープド多結晶シリコン膜
スペーサ９ａの上端とコンタクト孔７，８の上端とが一
致している場合には、これらの上端においても、タング
ステン膜１０Ａは成長初期の段階から成長するため、最
終的なタングステン膜１０Ａの上面が層間絶縁膜６の上
面より突出した形状になり、後工程での上層の配線の形
成に支障をきたすことになる。
スを用いた温度２００〜３００℃，圧力０．１〜０．３
Ｐａのタングステンの選択ＣＶＤ法により、コンタクト
孔７，８内をそれぞれ第２導電体膜であるタングステン
膜１０Ａにより充填する。このタングステン膜１０Ａ
は、それぞれのコンタクト孔７，８の底面とリンドープ
ド多結晶シリコン膜スペーサ９ａの表面とからほぼ同じ
成長速度で成長する。コンタクト孔７，８の口径が等し
く，リンドープド多結晶シリコン膜スペーサ９ａの上端
が上述のようになっている場合には、タングステン膜１
０Ａが成長してそれぞれのコンタクト孔７，８の上端に
到達するのは、ほぼ同時である。このとき、タングステ
ン膜１０Ａの上面は、それぞれ概ね平坦になっている
〔図１（ｄ）〕。なお、リンドープド多結晶シリコン膜
スペーサ９ａの上端とコンタクト孔７，８の上端とが一
致している場合には、これらの上端においても、タング
ステン膜１０Ａは成長初期の段階から成長するため、最
終的なタングステン膜１０Ａの上面が層間絶縁膜６の上
面より突出した形状になり、後工程での上層の配線の形
成に支障をきたすことになる。
【００１３】その後、それぞれのタングステン膜１０Ａ
（およびコンタクト孔７，８）を介して、それぞれ拡散
層４およびポリサイドゲート電極３に接続される上層の
配線層（図示せず）を層間絶縁膜６上面に形成する。
（およびコンタクト孔７，８）を介して、それぞれ拡散
層４およびポリサイドゲート電極３に接続される上層の
配線層（図示せず）を層間絶縁膜６上面に形成する。
【００１４】なお、上記参考例はＮ型の拡散層のみを有
する場合の半導体装置の製造方法であるが、Ｎ型の拡散
層とＰ型の拡散層とを有する半導体装置の場合には、第
１導電体膜として減圧ＣＶＤ法による低濃度のドープド
多結晶シリコン膜あるいはノンドープド多結晶シリコン
膜，もしくはスパッタリング等による所望の膜厚（コン
タクト孔を充填するのでなければ問題はない）の金属膜
等を用いてもよい。
する場合の半導体装置の製造方法であるが、Ｎ型の拡散
層とＰ型の拡散層とを有する半導体装置の場合には、第
１導電体膜として減圧ＣＶＤ法による低濃度のドープド
多結晶シリコン膜あるいはノンドープド多結晶シリコン
膜，もしくはスパッタリング等による所望の膜厚（コン
タクト孔を充填するのでなければ問題はない）の金属膜
等を用いてもよい。
【００１５】上記参考例は、１度のフォトリソグラフィ
工程により２種類の深さのコンタクト孔を開口しても、
これら２種類のコンタクト孔内に同時に導電体膜を充填
できる。充填された導電体膜の上面も概ねコンタクト孔
の上端と一致し、かつ、概ね平坦の面となる。その結
果、製造工程が短縮される。さらに、これらのコンタク
ト孔に接続される上層の配線のこれらコンタクト孔の上
端近傍での断線は、起りにくくなる。深さが異なる３種
類以上のコンタクト孔がある場合でも、本参考例を適用
することは可能である。
工程により２種類の深さのコンタクト孔を開口しても、
これら２種類のコンタクト孔内に同時に導電体膜を充填
できる。充填された導電体膜の上面も概ねコンタクト孔
の上端と一致し、かつ、概ね平坦の面となる。その結
果、製造工程が短縮される。さらに、これらのコンタク
ト孔に接続される上層の配線のこれらコンタクト孔の上
端近傍での断線は、起りにくくなる。深さが異なる３種
類以上のコンタクト孔がある場合でも、本参考例を適用
することは可能である。
【００１６】
【実施例】 半導体装置の製造工程の断面図である図２を
参照すると、本発明の実施例は、以下のようになってい
る。
参照すると、本発明の実施例は、以下のようになってい
る。
【００１７】まず、上記参考例と同様に、Ｐ型の半導体
基板１表面にゲート酸化膜２を形成し、ゲート酸化膜２
上にポリサイドゲート電極５を形成した後、ポリサイド
ゲート電極５の側壁に絶縁膜スペーサ３を形成する。半
導体基板１表面にＮ型の拡散層４を形成した後、全面に
層間絶縁膜６を形成する。次に、拡散層４に達する深さ
の深いコンタクト孔７と、ポリサイドゲート電極５に達
する深さの浅いコンタクト孔８とを層間絶縁膜６に同時
に形成する。コンタクト孔７の口径は、コンタクト孔８
の口径と同じである〔図２（ａ）〕。
基板１表面にゲート酸化膜２を形成し、ゲート酸化膜２
上にポリサイドゲート電極５を形成した後、ポリサイド
ゲート電極５の側壁に絶縁膜スペーサ３を形成する。半
導体基板１表面にＮ型の拡散層４を形成した後、全面に
層間絶縁膜６を形成する。次に、拡散層４に達する深さ
の深いコンタクト孔７と、ポリサイドゲート電極５に達
する深さの浅いコンタクト孔８とを層間絶縁膜６に同時
に形成する。コンタクト孔７の口径は、コンタクト孔８
の口径と同じである〔図２（ａ）〕。
【００１８】次に、温度３００〜４００℃，圧力３５０
〜８００Ｐａ，パワー２〜３ｋＷでのスパッタリングに
より、全面にチタン膜と窒化チタン膜とが積層されてな
る第１導電体膜であるところのチタン−窒化チタン膜１
１を形成する。このチタン−窒化チタン膜１１の膜厚
も、コンタクト孔７，８の口径に比べて薄く、所望の薄
さになっている〔図２（ｂ）〕。
〜８００Ｐａ，パワー２〜３ｋＷでのスパッタリングに
より、全面にチタン膜と窒化チタン膜とが積層されてな
る第１導電体膜であるところのチタン−窒化チタン膜１
１を形成する。このチタン−窒化チタン膜１１の膜厚
も、コンタクト孔７，８の口径に比べて薄く、所望の薄
さになっている〔図２（ｂ）〕。
【００１９】続いて、ＳｉＨ4 還元，もしくはＨ2 還元
を用いたＣＶＤ法（いわゆるブランケットＣＶＤ法）に
より、全面に第２導電体膜であるところの膜厚が少なく
ともコンタクト孔７，８の口径の１／２のタングステン
膜を形成する。本実施例では、全面に上記チタン−窒化
チタン膜１１が形成されているため、このタングステン
膜はコンタクト孔７，８の側壁にも十分に成長し，空洞
（キャビティ）の形成がなされることなくこれらコンタ
クト孔７，８を充填することができる。次に、流量比２
〜３のＣＦ4 ／Ｏ2 ガスを用いた圧力１３０〜２７０Ｐ
ａ，パワー２００〜３００Ｗのプラズマ異方性エッチン
グによるエッチバックにより、タングステン膜１０Ｂと
チタン−窒化チタン膜１１ａとをそれぞれのコンタクト
孔７，８内に残置させる。このエッチングではチタン膜
および窒化チタン膜に比べてタングステン膜のエッチン
グ速度が高いため、タングステン膜１０Ｂの上面はチタ
ン−窒化チタン膜１１ａの上端より低くなっている。チ
タン−窒化チタン膜１１ａの上端は層間絶縁膜６の上面
（コンタクト孔７，８の上端）より低く、この間隔は所
定の値であり、この値はコンタクト孔７，８の口径の１
／２であることが好ましい〔図２（ｃ）〕。
を用いたＣＶＤ法（いわゆるブランケットＣＶＤ法）に
より、全面に第２導電体膜であるところの膜厚が少なく
ともコンタクト孔７，８の口径の１／２のタングステン
膜を形成する。本実施例では、全面に上記チタン−窒化
チタン膜１１が形成されているため、このタングステン
膜はコンタクト孔７，８の側壁にも十分に成長し，空洞
（キャビティ）の形成がなされることなくこれらコンタ
クト孔７，８を充填することができる。次に、流量比２
〜３のＣＦ4 ／Ｏ2 ガスを用いた圧力１３０〜２７０Ｐ
ａ，パワー２００〜３００Ｗのプラズマ異方性エッチン
グによるエッチバックにより、タングステン膜１０Ｂと
チタン−窒化チタン膜１１ａとをそれぞれのコンタクト
孔７，８内に残置させる。このエッチングではチタン膜
および窒化チタン膜に比べてタングステン膜のエッチン
グ速度が高いため、タングステン膜１０Ｂの上面はチタ
ン−窒化チタン膜１１ａの上端より低くなっている。チ
タン−窒化チタン膜１１ａの上端は層間絶縁膜６の上面
（コンタクト孔７，８の上端）より低く、この間隔は所
定の値であり、この値はコンタクト孔７，８の口径の１
／２であることが好ましい〔図２（ｃ）〕。
【００２０】次に、上記参考例と同様に、流量比１〜２
のＷＦ６ ／ＳｉＨ４ ガスを用いた温度２００〜３００
℃，圧力０．１〜０．３Ｐａのタングステンの選択ＣＶ
Ｄ法により、コンタクト孔７，８内にそれぞれ第３導電
体膜であるタングステン膜１０Ｃを形成する。この結
果、コンタクト孔７，８内はそれぞれタングステン膜１
０Ｂとタングステン膜１０Ｃとにより充填される〔図２
（ｄ）〕。
のＷＦ６ ／ＳｉＨ４ ガスを用いた温度２００〜３００
℃，圧力０．１〜０．３Ｐａのタングステンの選択ＣＶ
Ｄ法により、コンタクト孔７，８内にそれぞれ第３導電
体膜であるタングステン膜１０Ｃを形成する。この結
果、コンタクト孔７，８内はそれぞれタングステン膜１
０Ｂとタングステン膜１０Ｃとにより充填される〔図２
（ｄ）〕。
【００２１】なお、第１導電体膜（例えば、チタン膜，
窒化チタン膜等）と第２導電体膜（例えば、タングステ
ン膜）とのエッチング速度がほぼ等しくなる異方性エッ
チングが存在するならば、第１導電体膜の上端および第
２導電体膜の上面が層間絶縁膜の上面と一致するまでエ
ッチバックすればよいことになり、図２（ｄ）に示した
ような第３導電体膜の形成は必要が無くなる。
窒化チタン膜等）と第２導電体膜（例えば、タングステ
ン膜）とのエッチング速度がほぼ等しくなる異方性エッ
チングが存在するならば、第１導電体膜の上端および第
２導電体膜の上面が層間絶縁膜の上面と一致するまでエ
ッチバックすればよいことになり、図２（ｄ）に示した
ような第３導電体膜の形成は必要が無くなる。
【００２２】上記実施例は、上記参考例と同じ効果を有
する。さらに本実施例は、コンタクト孔底部にバリアメ
タルとして機能するチタン−窒化チタン膜が残留形成さ
れているため、上記参考例よりコンタクト孔でのリーク
電流が低減される。
する。さらに本実施例は、コンタクト孔底部にバリアメ
タルとして機能するチタン−窒化チタン膜が残留形成さ
れているため、上記参考例よりコンタクト孔でのリーク
電流が低減される。
【００２３】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によると、１度のフォトリソグラフィ工程に
より２種類以上の深さのコンタクト孔を開口しても、こ
れらのコンタクト孔内に同時に導電体膜を充填できる。
充填された導電体膜の上面も概ねコンタクト孔の上端と
一致し、かつ、概ね平坦の面となる。その結果、製造工
程が短縮される。さらに、これらのコンタクト孔に接続
される上層の配線のこれらコンタクト孔の上端近傍での
断線は、起りにくくなる。
の製造方法によると、１度のフォトリソグラフィ工程に
より２種類以上の深さのコンタクト孔を開口しても、こ
れらのコンタクト孔内に同時に導電体膜を充填できる。
充填された導電体膜の上面も概ねコンタクト孔の上端と
一致し、かつ、概ね平坦の面となる。その結果、製造工
程が短縮される。さらに、これらのコンタクト孔に接続
される上層の配線のこれらコンタクト孔の上端近傍での
断線は、起りにくくなる。
【図１】本発明の参考例の製造工程の断面図である。
【図２】本発明の実施例の製造工程の断面図である。
【図３】従来の半導体装置の製造工程の断面図である。
１ 半導体基板 ２ ゲート酸化膜 ３ ポリサイドゲート電極 ４ 拡散層 ５ 絶縁膜スペーサ ６ 層間絶縁膜 ７，８，１７，１８ コンタクト孔 ９ リンドープド多結晶シリコン膜 ９ａ リンドープド多結晶シリコン膜スペーサ １０Ａ，１０Ｂ，１０Ｃ，２０ タングステン膜 １１，１１ａ チタン−窒化チタン膜 １２ 多結晶シリコン膜 １２ａ 多結晶シリコン膜スペーサ １５ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/90 Ｄ (56)参考文献 特開 平４−30426（ＪＰ，Ａ) 特開 平４−320329（ＪＰ，Ａ) 特開 平５−6942（ＪＰ，Ａ) 特開 平４−287317（ＪＰ，Ａ) 特表 平１−501588（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 半導体基板表面からの上面の高さがそれ
ぞれ異なる複数の種類の配線層を形成し、全面に層間絶
縁膜を形成し、同じ口径を有し，該配線層の上面に達す
る深さの異なる複数の種類のコンタクト孔を該層間絶縁
膜に形成する工程と、 全面に第１導電体膜を形成し、それぞれの前記コンタク
ト孔が充填されるまで全面に第２導電体膜を成長する工
程と、 前記第１導電体膜および前記第１導電体膜よりエッチン
グレートの大きい前記第２導電体膜を異方性エッチング
により、それぞれの前記コンタクト孔における前記層間
絶縁膜の上面から前記口径の１／２の深さまで該第１導
電体膜が除去されるようにエッチバックする工程と、 第３導電体膜の選択成長を行ない、それぞれの前記コン
タクト孔の中にエッチングされずに残った前記第２導電
体膜の上に該第３導電体膜を充填する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１導電体膜がチタン膜と窒化チタ
ン膜との積層膜であり、 前記第２導電体膜および前記第３導電体膜がタングステ
ン膜であることを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296493A JP3014019B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296493A JP3014019B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147321A JPH07147321A (ja) | 1995-06-06 |
| JP3014019B2 true JP3014019B2 (ja) | 2000-02-28 |
Family
ID=17834273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296493A Expired - Fee Related JP3014019B2 (ja) | 1993-11-26 | 1993-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3014019B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100376977B1 (ko) * | 2000-06-30 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US9653353B2 (en) | 2009-08-04 | 2017-05-16 | Novellus Systems, Inc. | Tungsten feature fill |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US10381266B2 (en) | 2012-03-27 | 2019-08-13 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US9748137B2 (en) | 2014-08-21 | 2017-08-29 | Lam Research Corporation | Method for void-free cobalt gap fill |
| US9997405B2 (en) | 2014-09-30 | 2018-06-12 | Lam Research Corporation | Feature fill with nucleation inhibition |
| US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
| US10170320B2 (en) | 2015-05-18 | 2019-01-01 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
| US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
| US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
| US9972504B2 (en) | 2015-08-07 | 2018-05-15 | Lam Research Corporation | Atomic layer etching of tungsten for enhanced tungsten deposition fill |
| US9978610B2 (en) | 2015-08-21 | 2018-05-22 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10573522B2 (en) | 2016-08-16 | 2020-02-25 | Lam Research Corporation | Method for preventing line bending during metal fill process |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
| US10211099B2 (en) | 2016-12-19 | 2019-02-19 | Lam Research Corporation | Chamber conditioning for remote plasma process |
| TWI757478B (zh) * | 2017-05-02 | 2022-03-11 | 美商應用材料股份有限公司 | 形成鎢支柱的方法 |
| WO2019036292A1 (en) | 2017-08-14 | 2019-02-21 | Lam Research Corporation | METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE |
| KR20200140391A (ko) | 2018-05-03 | 2020-12-15 | 램 리써치 코포레이션 | 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910006975B1 (ko) * | 1986-12-19 | 1991-09-14 | 휴우즈 에어크라프트 캄파니 | 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| JPH056942A (ja) * | 1990-10-31 | 1993-01-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04287317A (ja) * | 1991-03-18 | 1992-10-12 | Hitachi Ltd | 成膜方法及び装置 |
| JPH04320329A (ja) * | 1991-04-19 | 1992-11-11 | Toshiba Corp | 半導体装置の製造方法 |
-
1993
- 1993-11-26 JP JP5296493A patent/JP3014019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147321A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014019B2 (ja) | 半導体装置の製造方法 | |
| US6204561B1 (en) | Semiconductor device having two-layer contact | |
| JP4139586B2 (ja) | 半導体装置およびその製造方法 | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US6423593B1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| JP2003124144A (ja) | 半導体素子の製造方法 | |
| US6271099B1 (en) | Method for forming a capacitor of a DRAM cell | |
| JPH09232533A (ja) | 半導体装置及びその製造方法 | |
| US6174802B1 (en) | Method for fabricating a self aligned contact which eliminates the key hole problem using a two step contact deposition | |
| JP2526770B2 (ja) | 半導体メモリセルの製造方法 | |
| CN101964322A (zh) | 制造半导体器件的方法 | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| JP2870322B2 (ja) | 半導体装置の製造方法 | |
| KR100393965B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP2002076306A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100369865B1 (ko) | 플러그 형성 방법 | |
| KR100832018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100357181B1 (ko) | 반도체 소자의 금속 배선 및 그의 형성 방법 | |
| TW552681B (en) | Phase change memory and manufacturing method thereof | |
| US20030203568A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| TW417270B (en) | Manufacturing method for unbounded and automatically aligned polycide with multiple layers of interconnects and metal contact plug | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
| JPH0793353B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970805 |
|
| LAPS | Cancellation because of no payment of annual fees |