JPH09232533A

JPH09232533A - 半導体装置及びその製造方法

Info

Publication number: JPH09232533A
Application number: JP8036409A
Authority: JP
Inventors: Hiroki Arakawata; 裕樹新川田; Kazuro Tomita; 和朗冨田; Hiroshi Miyatake; 浩宮武
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-02-23
Filing date: 1996-02-23
Publication date: 1997-09-05
Anticipated expiration: 2016-02-23
Also published as: JP3966918B2

Abstract

(57)【要約】【課題】各コンタクトホール形成毎にシリコン窒化膜
のエッチング工程が必要なため、製造工程が複雑とな
り、コストアップにつながる。【解決手段】第１の層間絶縁膜８を選択的にエッチン
グできる条件でエッチングした後、シリコン窒化膜７を
選択的にエッチングできる条件でエッチングし、その後
薄い絶縁膜６をエッチングして、自己整合的に活性領域
３上に第１のコンタクトホール９ａと、後の工程でキャ
パシタ電極用コンタクトとなる箇所に第２のコンタクト
ホール９ｂとを形成する。この第２のコンタクトホール
９ｂ内に第１のプラグ１１を形成しておき、第１のプラ
グ１１上の第２の層間絶縁膜１２に第３のコンタクトホ
ール１３を形成し、第２のプラグ１４を形成することに
よって、第２の層間絶縁膜１２上のキャパシタ下部電極
１５は第２のプラグ１４と第１のプラグ１１とを介して
活性領域３と電気的に接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば半導体メモ
リ装置等の半導体装置の構造及びその製造方法に関する
ものである。

【０００２】

【従来の技術】最先端のＤＲＡＭでは、そのセル面積の
縮小化に伴って、非常に狭い活性領域へコンタクトホー
ルを開口する必要が生じてきている。しかしながら、写
真製版技術における重ね合わせ精度を考えると、狭い活
性領域とコンタクトを確実に取ることが困難になってき
ている。そこで、自己整合的にコンタクトホールを形成
する技術が要求され、このような自己整合的にコンタク
トホールを形成する方法の１つとして、ＤＲＡＭのメモ
リセルへのビット配線のコンタクトホールを形成する方
法が挙げられる。

【０００３】図１３〜図１７は従来の半導体装置の製造
工程を順次示す製造工程断面図であって、（ａ）はメモ
リセル等のパターンが密に形成されている箇所、（ｂ）
は周辺回路部等のパターンが疎な箇所を示している。図
１３に示されるように、まず、基板１上にフィールド酸
化膜からなる分離領域２を形成した後不純物拡散層であ
る活性領域３を形成し、ゲート電極４ａ及びゲート電極
配線４ｂを形成する。その後ゲート電極４ａ及びゲート
電極配線４ｂを覆う絶縁膜５を形成した後、ＴＥＯＳ酸
化膜６を形成する。続いてエッチングストッパ膜となる
シリコン窒化膜７を堆積し、このシリコン窒化膜７上に
シリコン酸化膜からなる第１の層間絶縁膜８を堆積す
る。次に、この第１の層間絶縁膜８上に写真製版法にて
レジストパターンを形成した後、この第１の層間絶縁膜
８であるシリコン酸化膜をシリコン窒化膜７に対して選
択的にエッチングできる条件にて第１の層間絶縁膜８の
エッチングを行う。このことによって、シリコン窒化膜
７上で事実上エッチングはストップすることになる。

【０００４】次に、図１３（ｉｉ）に示されるように、
ゲート電極４ａ及びゲート電極配線４ｂを覆う絶縁膜５
に対して選択的にシリコン窒化膜７をエッチングできる
条件で、シリコン窒化膜７をエッチングすることによっ
て、上記絶縁膜５がマスクとなり、この活性領域３上の
ＴＥＯＳ酸化膜６を除去することによってビット配線用
のコンタクトホール１０１が活性領域３のみが開口部と
なる活性領域３上に自己整合的に形成される。

【０００５】次に、図１４（ｉ）に示されるように、ビ
ット配線１０となる導電体膜を堆積した後、写真製版技
術にてレジストパターン２２を形成した後、エッチング
を施し、ビット配線１０を形成する。

【０００６】次に、図１４（ｉｉ）に示されるように、
第２の層間絶縁膜１２を堆積し、写真製版技術にて、キ
ャパシタ電極となる部分が開口部となるレジストパター
ンを形成し、シリコン窒化膜７に対し選択的に第２の層
間絶縁膜１２及び第１の層間絶縁膜８をエッチングでき
る条件にてエッチングを行うことによって事実上シリコ
ン窒化膜７上でエッチングを停止させる。次に図１５
（ｉ）に示されるようにシリコン酸化膜に対して選択的
にシリコン窒化膜７をエッチングできる条件にて、シリ
コン窒化膜７をエッチングした後、基板１上に形成され
たＴＥＯＳ酸化膜６を除去し、キャパシタ電極用コンタ
クトホール１０２が形成される。

【０００７】次に、図１５（ｉｉ）に示されるように、
キャパシタ電極用コンタクトホール１０２を埋め込むよ
うに、多結晶シリコン膜を堆積した後、エッチバック法
によりキャパシタ電極用コンタクトホール１０２内に多
結晶シリコンプラグ１０３を形成する。

【０００８】次に、図１６（ｉ）に示されるように、多
結晶シリコンプラグ１０３上に例えば多結晶シリコン膜
からなるキャパシタ下部電極１５を形成した後、例えば
シリコン酸化窒化膜１６を形成し、このシリコン酸化窒
化膜１６上に例えば多結晶シリコン膜からなるキャパシ
タ上部電極１７を形成した後、シリコン酸化膜からなる
第３の層間絶縁膜１８を堆積する。

【０００９】次に、図１６（ｉｉ）に示されるように、
周辺回路部にメタル配線用コンタクトホール１０４部分
が開口部となるレジストパターンを写真製版技術によっ
て形成した後、シリコン窒化膜７に対し、選択的にシリ
コン酸化膜をエッチングする条件にてエッチングを行
う。このとき第１及び第２、第３の層間絶縁膜８、１
２、１８がエッチングされた後シリコン窒化膜７上で事
実上エッチングはストップされる。

【００１０】次に、図１７（ｉ）に示されるように、メ
タル配線用コンタクトホール１０４の底部のシリコン窒
化膜７をシリコン酸化膜に対し選択的にエッチングでき
るエッチング条件にて除去した後、基板１上に形成され
たＴＥＯＳ酸化膜６をエッチング除去することによって
メタル配線用コンタクトホール１０４が形成される。

【００１１】次に、図１７（ｉｉ）に示されるように、
メタル配線用コンタクトホール１０４を埋め込むよう
に、例えば、Ｔｉ膜２０ａとＴｉＮ膜２０ｂからなるバ
リアメタル膜を堆積した後、例えばタングステンやアル
ミ系材料等の導電体膜を堆積し、エッチバック法によっ
てメタル配線用コンタクトホール１０４内にメタルプラ
グ１０５を形成し、このメタルプラグ１０５上に例えば
Ａｌ、Ｃｕからなるメタル配線２１を形成する。

【００１２】上述したプロセスにて、シリコン酸化膜が
シリコン窒化膜に対して選択的にエッチングできる条件
は月刊Semiconductor World 1993,10,「高密度プラズマ
を用いたエッチング」Ｐ６８〜Ｐ７５に示されており、
高密度プラズマを用いることによってシリコン酸化膜と
シリコン窒化膜とのエッチング選択比を２０以上とする
ことができることは公知である。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
たような半導体装置の製造方法においては、シリコン窒
化膜７をエッチングストッパ膜として第１の層間絶縁膜
８をエッチングし、自己整合的にビット配線用コンタク
トホール１０１が形成されるため、活性領域３に確実に
接続でき、さらに、このシリコン窒化膜７をエッチング
ストッパ膜として、エッチングストッパ膜上の第１、第
２、第３の層間絶縁膜８、１２、１８をエッチングし、
キャパシタ電極用コンタクトホール１０２、メタル配線
用コンタクトホール１０４が形成されるので、オーバー
エッチング等による活性領域３、半導体基板１のダメー
ジを防ぐことができるものの、各コンタクトホール１０
１、１０２、１０４の形成工程毎に、それぞれシリコン
窒化膜７のエッチング工程が必要となるため、製造工程
が複雑となり、製造コストが上昇するという問題点があ
った。

【００１４】さらに、最先端のＤＲＡＭにおいては、キ
ャパシタ電極用コンタクトホール１０２、メタル配線用
コンタクトホール１０４では、高アスペクト比となるた
め、層間絶縁膜のエッチングのために形成されたレジス
トパターンは、エッチング中に形状崩れを起こしたり、
さらにエッチング中に無くなったりし、その結果、コン
タクトホールの径が大きく広がり隣接する配線がショー
トし、ウエハプロセスの歩留りが低下するという問題も
あった。

【００１５】本発明は係る問題点を解決するためになさ
れたもので、製造工程数を減少させることによって、製
造コストを抑えることができるとともに、ウエハプロセ
スの歩留りを向上させることのできる半導体装置及びそ
の製造方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の請求項１記載の
半導体装置においては、半導体基板上に形成された複数
のゲート電極と、これらの隣接したゲート電極間の半導
体基板表面に形成された活性領域と、上記ゲート電極の
側壁を覆う側壁絶縁膜と、上記活性領域及び上記側壁絶
縁膜上に形成され上記側壁絶縁膜とエッチング選択性を
有するエッチングストッパ膜と、このエッチングストッ
パ膜とエッチング選択性を有し、上記エッチングストッ
パ膜上にそれぞれ所定パターンで複数層交互に形成され
た層間絶縁膜及び導電層とを備え、上記エッチングスト
ッパ膜上に位置する第１の層間絶縁膜上に形成された第
１の導電層が、上記第１の層間絶縁膜及びエッチングス
トッパ膜をエッチングして自己整合的に形成された第１
のコンタクトホールを介して、上記活性領域と電気的に
接続されるとともに、上記第１の層間絶縁膜とその上層
に位置する層間絶縁膜が連接して積層されてなる絶縁積
層体上に形成された第２の導電層が、上記第１の層間絶
縁膜及びエッチングストッパ膜をエッチングして形成さ
れた第２のコンタクトホール内に埋め込まれるとともに
上記半導体基板又は活性領域と電気的に接続される導電
物からなる第１のプラグと、上記絶縁積層体における第
１のプラグより上層に位置する層間絶縁膜をエッチング
して上記第１のプラグ上に形成される第３のコンタクト
ホールとを介して上記半導体基板又は活性領域と電気的
に接続されたことを特徴とするものである。

【００１７】本発明の請求項２記載の半導体装置におい
ては、半導体基板上に形成された複数のゲート電極と、
これらの隣接したゲート電極間の半導体基板表面に形成
された活性領域と、上記ゲート電極の側壁を覆う側壁絶
縁膜と、上記活性領域及び上記側壁絶縁膜上に形成され
上記側壁絶縁膜とエッチング選択性を有するエッチング
ストッパ膜と、このエッチングストッパ膜とエッチング
選択性を有し、上記エッチングストッパ膜上にそれぞれ
所定パターンで少なくとも３層以上交互に形成された層
間絶縁膜及び導電層とを備え、上記エッチングストッパ
膜上に位置する第１の層間絶縁膜上に形成された第１の
導電層が、上記第１の層間絶縁膜及びエッチングストッ
パ膜をエッチングして自己整合的に形成された第１のコ
ンタクトホールを介して上記活性領域と電気的に接続さ
れるとともに、上記第１の層間絶縁膜とその上層に位置
する第２の層間絶縁膜が連接して積層されてなる絶縁積
層体上に形成された第２の導電層が、上記第１の層間絶
縁膜及びエッチングストッパ膜をエッチングして形成さ
れた第２のコンタクトホール内に埋め込まれるととも
に、上記半導体基板又は活性領域と電気的に接続される
導電物からなる第１のプラグと、上記第２の層間絶縁膜
をエッチングして上記第１のプラグ上に形成される第３
のコンタクトホールとを介して上記半導体基板又は活性
領域と電気的に接続されるとともに、上記第１の層間絶
縁膜及び第２の層間絶縁膜と、その上層に位置する第３
の層間絶縁膜が連接して積層されてなる絶縁積層体上に
形成された第３の導電層が、上記第１のプラグと、上記
第２の層間絶縁膜をエッチングして上記第１のプラグ上
に形成された第５のコンタクトホール内に埋め込まれ、
上記第１のプラグと電気的に接続される導電物からなる
第２のプラグと、上記第３の層間絶縁膜をエッチングし
て上記第２のプラグ上に形成される第６のコンタクトホ
ールとを介して上記半導体基板又は活性領域と電気的に
接続されたことを特徴とするものである。

【００１８】本発明の請求項３記載の半導体装置におい
ては、第１のプラグ上にこの第１のプラグと電気的に接
続されるダミー配線を有し、このダミー配線上に第３の
コンタクトホールが形成され、第２の導電層がこの第３
のコンタクトホールとダミー配線と第１のプラグとを介
して半導体基板又は活性領域と接続されたことを特徴と
するものである。

【００１９】本発明の請求項４記載の半導体装置におい
ては、第２のプラグ上にこの第２のプラグと電気的に接
続される第２のダミー配線を有し、この第２のダミー配
線上に第６のコンタクトホールが形成され、第３の導電
層がこの第６のコンタクトホールと上記第２のダミー配
線と第２のプラグと第１のプラグとを介して半導体基板
又は活性領域と接続されたことを特徴とするものであ
る。

【００２０】本発明の請求項５記載の半導体装置におい
ては、半導体基板上に形成された複数のゲート電極と、
これらの隣接したゲート電極間の半導体基板表面に形成
された活性領域と、上記ゲート電極の側壁を覆う側壁絶
縁膜と、上記活性領域及び上記側壁絶縁膜上に形成され
上記側壁絶縁膜とエッチング選択性を有するエッチング
ストッパ膜と、このエッチングストッパ膜とエッチング
選択性を有し、上記エッチングストッパ膜上に形成され
た第１の層間絶縁膜と、この第１の層間絶縁膜上に形成
され、この第１の層間絶縁膜及び上記エッチングストッ
パ膜をエッチングして自己整合的に形成された第１のコ
ンタクトホールを介して上記活性領域と電気的に接続さ
れる第１の配線と、上記第１の層間絶縁膜及び上記エッ
チングストッパ膜をエッチングして形成された第２のコ
ンタクトホール内に埋め込まれるとともに、上記半導体
基板又は活性領域と電気的に接続される第１のプラグ
と、上記第１の配線上に形成された第２の層間絶縁膜
と、この第２の層間絶縁膜上に形成され、この第２の層
間絶縁膜をエッチングして上記第１のプラグ上に形成さ
れた第３のコンタクトホール及び第１のプラグを介して
活性領域と電気的に接続されるとともに、キャパシタ下
部電極、キャパシタ絶縁膜、及びキャパシタ上部電極よ
り構成されるキャパシタ電極と、このキャパシタ下部電
極と同じ導電膜からなり上記第２の層間絶縁膜をエッチ
ングして上記第１のプラグ上に形成された第５のコンタ
クトホールを介して上記第１のプラグと電気的に接続さ
れるダミー配線と、このダミー配線上に形成された第３
の層間絶縁膜と、この第３の層間絶縁膜上に形成され、
この第３の層間絶縁膜をエッチングして上記ダミー配線
上に形成された第６のコンタクトホールを介してダミー
配線と電気的に接続される第２の配線を備え、上記第２
の配線が上記第６のコンタクトホールと上記ダミー配線
と第５のコンタクトホールと第１のプラグとを介して上
記半導体基板又は活性領域と電気的に接続されたことを
特徴とするものである。

【００２１】本発明の請求項６記載の半導体装置におい
ては、キャパシタ絶縁膜が高誘電率材料膜又は強誘電率
材料膜からなることを特徴とするものである。

【００２２】本発明の請求項７記載の半導体装置におい
ては、エッチングストッパ膜がシリコン窒化膜からなる
ことを特徴とするものである。

【００２３】本発明の請求項８記載の半導体装置の製造
方法においては、半導体基板上に複数のゲート電極と、
これらの隣接したゲート電極間の活性領域と、上記ゲー
ト電極の側壁を覆う側壁絶縁膜とを形成する工程と、上
記活性領域及び上記側壁絶縁膜上にこの側壁絶縁膜とエ
ッチング選択性を有するエッチングストッパ膜を形成す
る工程と、このエッチングストッパ膜上にこのエッチン
グストッパ膜とエッチング選択性を有する第１の層間絶
縁膜を形成する工程と、この第１の層間絶縁膜を上記エ
ッチングストッパ膜と選択的にエッチングできる条件で
エッチングし、このエッチングストッパ膜で一旦エッチ
ングを停止させた後、エッチング条件を変更し、上記エ
ッチングストッパ膜を上記側壁絶縁膜と選択的にエッチ
ングできる条件でエッチングし、自己整合的に上記活性
領域上に第１のコンタクトホールと第２のコンタクトホ
ールとを同時に形成する工程と、上記第１の層間絶縁膜
上に導電膜を堆積し、上記第１のコンタクトホール上に
この第１のコンタクトホールを介して上記活性領域と電
気的に接続される第１の導電層を形成する工程と上記第
２のコンタクトホール内に導電物を埋め込み、第１のプ
ラグを形成する工程と、上記第１の導電層及び第１のプ
ラグ上に第２の層間絶縁膜を形成する工程と、この第２
の層間絶縁膜をエッチングし、上記第１のプラグ上に第
３のコンタクトホールを形成する工程と、上記第２の層
間絶縁膜上に導電膜を堆積し、上記第３のコンタクトホ
ール上に、この第３のコンタクトホールと、上記第１の
プラグとを介して上記半導体基板又は活性領域と電気的
に接続される第２の導電層を形成する工程とを備えたこ
とを特徴とするものである。

【００２４】本発明の請求項９記載の半導体装置の製造
方法においては、半導体基板上に複数のゲート電極と、
これらの隣接したゲート電極間の活性領域と、上記ゲー
ト電極の側壁を覆う側壁絶縁膜とを形成する工程と、上
記活性領域及び上記側壁絶縁膜上にこの側壁絶縁膜とエ
ッチング選択性を有するエッチングストッパ膜を形成す
る工程と、このエッチングストッパ膜上にこのエッチン
グストッパ膜とエッチング選択性を有する第１の層間絶
縁膜を形成する工程と、この第１の層間絶縁膜を上記エ
ッチングストッパ膜と選択的にエッチングできる条件で
エッチングし、このエッチングストッパ膜で一旦エッチ
ングを停止させた後、エッチング条件を変更し、上記エ
ッチングストッパ膜を上記側壁絶縁膜と選択的にエッチ
ングできる条件でエッチングし、自己整合的に上記活性
領域上に第１のコンタクトホールと第２のコンタクトホ
ールとを同時に形成する工程と、上記第１の層間絶縁膜
上に導電膜を堆積し、上記第１のコンタクトホール上に
この第１のコンタクトホールを介して上記活性領域と電
気的に接続される第１の導電層を形成する工程と上記第
２のコンタクトホール内に導電物を埋め込み、第１のプ
ラグを形成する工程と、上記第１の導電層及び第１のプ
ラグ上に第２の層間絶縁膜を形成する工程と、この第２
の層間絶縁膜をエッチングし、上記第１のプラグ上に第
３のコンタクトホールと第５のコンタクトホールとを同
時に形成する工程と、上記第２の層間絶縁膜上に導電膜
を堆積し、上記第３のコンタクトホール上に、この第３
のコンタクトホールと、上記第１のプラグとを介して上
記半導体基板又は活性領域と電気的に接続される第２の
導電層を形成する工程と、上記第５のコンタクトホール
内に導電物を埋め込み、第２のプラグを形成する工程
と、上記第２の導電層及び第２のプラグ上に第３の層間
絶縁膜を形成する工程と、この第３の層間絶縁膜をエッ
チングし、第２のプラグ上に第６のコンタクトホールを
形成する工程と、上記第３の層間絶縁膜上に導電膜を堆
積し、上記第６のコンタクトホール上に、この第６のコ
ンタクトホールと、上記第２のプラグと、上記第１のプ
ラグとを介して上記半導体基板又は活性領域と電気的に
接続される第３の導電層を形成する工程とを備えたこと
を特徴とするものである。

【００２５】本発明の請求項１０記載の半導体装置の製
造方法においては、第１の層間絶縁膜上に導電膜を堆積
し、この導電膜からなる第１の導電層を形成する工程に
おいて、この第１の導電層とともに、第１のプラグ上に
上記導電膜からなり、上記第１のプラグと電気的に接続
されるダミー配線を形成した後、このダミー配線上に第
３のコンタクトホールを形成することを特徴とするもの
である。

【００２６】本発明の請求項１１記載の半導体装置の製
造方法においては、第２の層間絶縁膜上に導電膜を堆積
し、この導電膜からなる第２の導電層を形成する工程に
おいて、この第２の導電層とともに、第２のプラグ上に
上記導電膜からなり、上記第２のプラグと電気的に接続
される第２のダミー配線を形成した後、この第２のダミ
ー配線上に第６のコンタクトホールを形成することを特
徴とするものである。

【００２７】本発明の請求項１２記載の半導体装置の製
造方法においては、エッチングストッパ膜を異方性エッ
チング法によって、エッチングすることを特徴とするも
のである。

【００２８】本発明の請求項１３記載の半導体装置の製
造方法においては、エッチングストッパ膜を等方性エッ
チング法によって、エッチングすることを特徴とするも
のである。

【００２９】本発明の請求項１４記載の半導体装置の製
造方法においては、エッチングストッパ膜がシリコン窒
化膜からなることを特徴とするものである。

【００３０】

【発明の実施の形態】

実施の形態１．図１は、本発明の実施の形態１である半
導体装置を示す一部断面図である。この図において、
（ａ）はメモリセル等のパターンが密に形成されている
箇所、（ｂ）は周辺回路部等のパターンが疎な箇所を示
す。また、１はシリコン等の半導体からなる基板、２は
この基板１上に形成されたフィールド酸化膜からなる分
離領域、３は基板１の分離領域２間に挟持された領域に
形成され、不純物拡散層からなる活性領域、４ａは隣接
した活性領域３間に挟持された領域のゲート絶縁膜上に
形成され、導電膜である例えばリンドープトポリシリコ
ン膜からなる膜厚約５０〜２００ｎｍのゲート電極、４
ｂは先端部がゲート電極（図示せず）となるゲート電極
配線である。

【００３１】５は例えばシリコン酸化膜からなり、これ
らゲート電極４ａ及びゲート電極配線４ｂを覆うように
形成され、側壁絶縁膜と上面の絶縁膜からなる絶縁膜、
６はこの絶縁膜５上に形成された例えばＴＥＯＳ酸化膜
からなる膜厚約３０ｎｍの薄い絶縁膜、７はこの薄い絶
縁膜６上に形成されたエッチングストッパ膜で、例えば
膜厚２０〜５０ｎｍのシリコン窒化膜である。このエッ
チングストッパ膜は絶縁膜５とエッチング選択性を有す
る物質であればよい。８はこのシリコン窒化膜７上に形
成された例えばＴＥＯＳ酸化膜、又はＢＰＳＧ（Boron
Phosphorous Silicate Glass）膜からなる膜厚約２００
〜５００ｎｍの第１の層間絶縁膜である。この第１の層
間絶縁膜８は、エッチングストッパ膜であるシリコン窒
化膜とエッチング選択性を有する物質であればよい。

【００３２】９ａはこの第１の層間絶縁膜８及びシリコ
ン窒化膜７及び薄い絶縁膜６を貫通し、基板１に到達す
る開口部である第１のコンタクトホール、９ｂはこの第
１のコンタクトホール９ａと同時に形成された第２のコ
ンタクトホールで、この第１のコンタクトホール９ａは
ビット配線用コンタクトホールとなる。１０はこの第１
の層間絶縁膜８上に形成され、例えば多結晶シリコン膜
又は多結晶シリコン膜１０ａとタングステンシリサイド
膜又はチタンシリサイド膜１０ｂとの積層膜等の導電膜
からなる膜厚約５０〜２００ｎｍの第１の導電層である
ビット配線で、このビット配線１０は第１のコンタクト
ホール９ａを介して基板１の活性領域３と電気的に接続
されている。１１はこのビット配線１０の形成工程に同
時に形成された第２のコンタクトホール９ｂ内に埋め込
まれ、導電膜である例えば多結晶シリコン膜からなる第
１のプラグで、この第１のプラグ１１の底部は基板１又
は活性領域３と電気的に接続されている。

【００３３】１２はビット配線１０上に形成され、例え
ばＢＰＳＧ膜等の絶縁膜からなる膜厚約１μｍの第２の
層間絶縁膜、１３はこの第２の層間絶縁膜１２を貫通
し、第１のプラグ１１にまで到達する第３のコンタクト
ホール、１４はこの第３のコンタクトホール１３内に埋
め込まれ、多結晶シリコン膜等の導電膜からなる第２の
プラグで、この第２のプラグ１４の底部は第１のプラグ
１１と電気的に接続されている。１５はこの第２のプラ
グ１４上に形成され、導電膜である例えば膜厚約１００
〜８００ｎｍの多結晶シリコン膜からなるキャパシタ下
部電極で、このキャパシタ下部電極１５は第２のプラグ
１４と電気的に接続されており、この第２のプラグ１４
及び第１のプラグ１１を介して基板１の活性領域３と電
気的に接続され、キャパシタ電極コンタクトを形成す
る。１６はこのキャパシタ下部電極１５上に形成され、
例えば膜厚約３〜１０ｎｍのシリコン酸化窒化膜からな
るキャパシタ絶縁膜、１７はこのキャパシタ絶縁膜１６
上に形成され、導電膜である例えば多結晶シリコン膜か
らなる膜厚約５０〜３００ｎｍのキャパシタ上部電極で
あって、キャパシタ下部電極１５、キャパシタ誘電体膜
１６及びキャパシタ上部電極１７によってキャパシタ電
極が構成されている。

【００３４】１８はキャパシタ上部電極１７上に形成さ
れた例えばＢＰＳＧ膜からなる第３の層間絶縁膜、１９
はこの第３の層間絶縁膜１８及び第２の層間絶縁膜１２
を貫通し、第１のプラグ１１にまで到達する開口部であ
る第４のコンタクトホール、２０はこの第４のコンタク
トホール１９内に埋め込まれ、例えばタングステン等の
導電膜からなる第３のプラグで、この第３のプラグ２０
の底部にはバリアメタル膜が形成されており、このバリ
アメタル膜は例えばＴｉ膜２０ａとＴｉＮ膜２０ｂとの
積層膜から構成されている。この第３のプラグ２０は第
１のプラグ１１と電気的に接続され、この第１のプラグ
１１を介して基板１と電気的に接続され、メタル配線コ
ンタクトを形成する。２１はこの第３のプラグ２０上又
は第３の層間絶縁膜１８上に形成された例えばＡｌ、Ｃ
ｕ等からなるメタル配線で、第３のプラグ２０上に形成
されたメタル配線２１は第３のプラグ２０及び第１のプ
ラグ１１を介して基板１と電気的に接続されている。

【００３５】次に、上述したように構成された半導体装
置の製造方法について以下、図１〜図７に基づいて説明
する。図２〜図７は本発明の実施の形態１の半導体装置
の製造方法を順次示す製造工程断面図である。まず、図
２（ｉ）に示されるように、従来よりある方法によりフ
ィールド酸化膜である分離領域２を形成した後、熱酸化
法によりゲート絶縁膜を形成し、ＣＶＤ法により多結晶
シリコン膜及びシリコン酸化膜からなる絶縁膜を堆積
し、写真製版技術によって所定のレジストパターンを形
成した後、異方性エッチングによってパターニングし、
ゲート絶縁膜、ゲート電極４ａ及びゲート電極配線４ｂ
を形成する。次に、ゲート電極４ａ及びゲート電極配線
４ｂをマスクとしてイオン注入し、活性領域３を形成
し、ＭＯＳ型トランジスタが完成する。次に、ＣＶＤ法
によりＴＥＯＳ酸化膜を全面に堆積し、異方性ドライエ
ッチング法によって全面をエッチングし、ゲート電極４
ａ及びゲート電極配線４ｂの側面に側壁絶縁膜を自己整
合的に残置せしめる。次に、低圧ＣＶＤ法により原料ガ
スとしてテトラエトキシシランオルソシリケート（ケイ
酸エチル）を用い、成膜温度６５０〜８００℃、成膜圧
力数Ｔｏｒｒ以下でＴＥＯＳ酸化膜からなる薄い絶縁膜
６と原料ガスとしてシラン系ガス及びアンモニアガスを
用いて成膜温度６５０〜８００℃、圧力数Ｔｏｒｒ以下
でシリコン窒化膜７とを順次堆積する。この薄い絶縁膜
６は後工程で行われるシリコン窒化膜のエッチングの際
に活性領域３にダメージを与えないように保護するため
のものである。

【００３６】次に、図２（ｉｉ）に示されるように、第
１の層間絶縁膜８としてＴＥＯＳ酸化膜又はＢＰＳＧ膜
を堆積する。このときＴＥＯＳ酸化膜の場合、低圧ＣＶ
Ｄ法によって原料ガスとしてテトラエトキシシランオル
ソシリケート（ケイ酸エチル）を用い、成膜温度６５０
〜８００℃、成膜圧力数Ｔｏｒｒ以下で形成し、ＢＰＳ
Ｇ膜の場合、常圧ＣＶＤ法によってシラン系ガス、酸
素、フォスフィン（ＰＨ₃）、ジボラン（Ｂ₂Ｈ₆）等を
成膜時間４００〜５００℃で堆積する。

【００３７】次に、図３（ｉ）に示されるように、第１
の層間絶縁膜８を貫通し、基板１にまで到達する第１の
コンタクトホール９ａ及び第２のコンタクトホール９ｂ
を異方性エッチングにて形成するためのレジストパター
ンを写真製版技術にて形成し、このレジストパターンを
マスクとしてドライエッチングを施す。このとき、第１
の層間絶縁膜８のエッチング条件は、エッチングストッ
パ膜となるシリコン窒化膜７に対して大きく選択比が取
れる条件にて行う。つまり、この実施の形態１において
は、異方性ドライエッチング法により、エッチャントに
ＣＨＦ₃／ＣＦ₄の混合ガスを用いることによって、選択
比はＴＥＯＳ酸化膜の場合１０以上、ＢＰＳＧ膜の場合
２０以上とすることができる。従って、このエッチング
時のシリコン窒化膜７のエッチング速度は第１の層間絶
縁膜８のエッチング速度の１／１０以下なので、第１の
コンタクトホール９ａ及び第２のコンタクトホール９ｂ
の底部においては、事実上、シリコン窒化膜７上でエッ
チングが停止することとなる。また、この第２のコンタ
クトホール９ｂは後の工程で基板１と電気的に接続され
る必要が生じる箇所、例えばキャパシタ電極コンタク
ト、メタル配線コンタクト等の全てにおいて形成される
こととなる。

【００３８】次に、図３（ｉｉ）に示されるように、第
１のコンタクトホール９ａ及び第２のコンタクトホール
９ｂの底部にあるシリコン窒化膜７を第１の層間絶縁膜
８をマスクとして異方性エッチング法にて除去する。こ
のとき、シリコン窒化膜７のエッチング条件は、第１の
層間絶縁膜８及び薄い絶縁膜６、ゲート電極４ａ及びゲ
ート電極配線４ｂを覆う絶縁膜５を構成する側壁絶縁膜
に対して大きく選択比が取れる条件にて行われることに
なる。つまり、この実施の形態１においては、エッチャ
ントにＦ系ガスを用いることによって、選択比を１０以
上とすることができる。続いて、第１のコンタクトホー
ル９ａ内の基板１上に形成された薄い絶縁膜６を希フッ
酸（例えば１／５０希釈ＨＦ）で除去することによっ
て、第１のコンタクトホール９ａを、活性領域３上に自
己整合的に形成できるとともに、第２のコンタクトホー
ル９ｂも同時に形成できる。

【００３９】次に、図４（ｉ）に示されるように、ビッ
ト配線１０となる導電膜である例えば多結晶シリコン膜
１０ａとタングステンシリサイド膜又はチタンシリサイ
ド膜１０ｂとの積層膜を堆積する。この実施の形態１に
おいては、ＬＰＣＶＤ法にて、シラン系ガスを原料ガス
として成膜温度５００〜７００℃、圧力数Ｔｏｒｒで多
結晶シリコン膜１０ａを形成した後、多結晶シリコン膜
とタングステンシリサイド膜との積層膜の場合ＤＣマグ
ネトロンスパッタ装置を用い、ＷＳｉ₂をターゲットと
して基板温度５００℃以下、圧力０．００１〜０．１Ｔ
ｏｒｒでタングステンシリサイド膜を成膜し、多結晶シ
リコン膜とチタンシリサイド膜との積層膜の際は、ＤＣ
マグネトロンスパッタ装置を用い、Ｔｉをターゲットと
してＴｉ膜を形成後、窒素雰囲気中で７００〜８００℃
の熱処理を施し、チタンシリサイド膜１０ｂを形成す
る。

【００４０】次に、図４（ｉｉ）に示されるように、写
真製版技術によってビット配線１０となる箇所が残存す
るように第１のコンタクトホール９ａ上にレジストパタ
ーン２２を形成した後、このレジストパターン２２をマ
スクとして、エッチングを施し、ビット配線１０をパタ
ーニングする。このとき、ビット配線１０が形成されな
い第２のコンタクトホール９ｂ、つまり、後の工程でキ
ャパシタ電極コンタクト、メタル配線コンタクトとなる
箇所においては、第２のコンタクトホール９ｂ内に多結
晶シリコン膜が埋め込まれることとなり、第１のプラグ
１１が形成されることとなる。

【００４１】次に、図５（ｉ）に示されるように、第２
の層間絶縁膜１２となる例えばＢＰＳＧ膜を基板１全面
に堆積する。このとき、ＢＰＳＧ膜の成膜条件は、上述
した第１の層間絶縁膜８のＢＰＳＧ膜の成膜条件と全く
同様である。その後、７００〜８００℃の熱処理を施
し、第２の層間絶縁膜１２の表面形状を円滑にした後、
さらに平坦性を向上させるため、エッチャントにＣＦ₄
ガスを用い、エッチバックプロセスを施す。

【００４２】次に、図５（ｉｉ）に示されるように、第
３のコンタクトホール１３が形成される箇所のみが開口
部となるレジストパターンを写真製版技術にて形成した
後、このレジストパターンをマスクとして、例えばエッ
チャントにＣ₄Ｆ₈ガスを用いる異方性ドライエッチング
法によって第１のプラグ１１に到達するまで第２の層間
絶縁膜１２を選択的にエッチングし、第３のコンタクト
ホール１３を開口する。

【００４３】次に、図６（ｉ）に示されるように、ＬＰ
ＣＶＤ法を用いシラン系ガスを原料ガスとして成膜温度
５００〜７００℃、圧力数Ｔｏｒｒにて多結晶シリコン
膜を基板１全面に堆積し、エッチャントにＦ系ガスを用
いエッチバックプロセスを施すことによって、第３のコ
ンタクトホール１３内に多結晶シリコン膜が埋め込ま
れ、第２のプラグ１４が形成される。この第２のプラグ
１４と第１のプラグ１１は、第３のコンタクトホール１
３を形成するための写真製版の重ね合わせの精度範囲内
でずれを生じることがあるが、このずれ量は、第２のプ
ラグ１４と第１のプラグ１１との接触面積に比べて非常
に小さいので配線抵抗が大きくなる等の問題が生じるこ
とはない。

【００４４】次に、図６（ｉｉ）に示されるように、上
述した多結晶シリコン膜と同様の条件にてキャパシタ下
部電極１５となる多結晶シリコン膜を成膜し、写真製版
技術によって所定のレジストパターンを形成した後、こ
のレジストパターンをマスクとして異方性エッチングを
施し、キャパシタ下部電極１５をパターニングする。次
に、キャパシタ絶縁膜１６となる例えばシリコン酸化窒
化膜及びキャパシタ上部電極１７となる例えば多結晶シ
リコン膜を成膜する。この実施の形態１において、シリ
コン酸化窒化膜はＬＰＣＶＤ法にてシラン系ガス及びア
ンモニアガス（ＮＨ₄ＯＨ）の混合ガスを用い、成膜温
度６５０〜８００℃、圧力数Ｔｏｒｒ以下でシリコン窒
化膜を形成した後、膜の一部を酸化し形成する。多結晶
シリコン膜は上述した方法と同様である。その後、写真
製版技術にて所定のレジストパターンを形成し、このレ
ジストパターンをマスクとしてエッチングを施し、キャ
パシタ絶縁膜１６及びキャパシタ上部電極１７を形成す
る。

【００４５】次に、図７（ｉ）に示されるように、第３
の層間絶縁膜１８となるＢＰＳＧ膜を上述した同様の方
法で堆積した後、周辺回路部に形成された第１のプラグ
１１上が開口部となるレジストパターンを写真製版技術
によってレジストパターンを形成し、このレジストパタ
ーンをマスクとして酸化膜の異方性ドライエッチング法
でエッチャントにＣ₄Ｆ₈ガスを用いて第１のプラグ１１
に到達するまで、第３及び第２の層間絶縁膜１８、１２
をエッチングし第４のコンタクトホール１９を形成す
る。

【００４６】次に、図１に示されるように、第３のプラ
グ２０のバリアメタル膜となるＴｉ膜２０ａとＴｉＮ膜
２０ｂとの積層膜を堆積した後、第４のコンタクトホー
ル１９内を埋め込むタングステン膜を堆積する。この実
施の形態１において、Ｔｉ膜はＤＣマグネトロンスパッ
タ装置で、Ｔｉターゲットを用い基板温度５００℃以
下、圧力０．００１〜０．１Ｔｏｒｒで成膜し、続いて
反応性マグネトロンスパッタ装置で、Ｔｉターゲットを
用い、基板温度５００℃以下、窒素雰囲気中、圧力０．
００１〜０．１ＴｏｒｒでＴｉＮ膜２０ｂを成膜する。
タングステン膜はＤＣマグネトロンスパッタ装置で、Ｗ
ターゲットを用い、基板温度５００℃以下、圧力０．０
０１〜０．１Ｔｏｒｒで成膜する。

【００４７】次に、エッチャントにＦ系ガスを用いてエ
ッチバックプロセスを施すことによって、第４のコンタ
クトホール１９内の底部にバリアメタル膜が形成される
とともに、このバリアメタル膜上にタングステン膜が埋
め込まれた第３のプラグ２０を形成する。次に、Ａｌ、
Ｃｕ等の導電膜を堆積し、所定のレジストパターンを写
真製版技術にて形成し、このレジストパターンをマスク
としてエッチングを施すことによって、メタル配線２１
が形成される。また、周辺回路部の第３のプラグ２０上
に形成されたメタル配線２１は第１及び第３のプラグ１
１、２０を介して基板１と電気的に接続されることとな
る。また、この第３のプラグ２０と第１のプラグ１１
は、第４のコンタクトホール１９を形成するための写真
製版時の重ね合わせ精度範囲内でずれを生じることがあ
るが、このずれ量は、第３のプラグ２０と第１のプラグ
１１との接触面積に比べて小さいので配線抵抗が大きく
なる等の問題が生じることはない。

【００４８】上述した半導体装置の製造方法において
は、ビット配線１０用のコンタクトホールである第１の
コンタクトホール９ａは第１の層間絶縁膜８をエッチン
グする際に、シリコン窒化膜７がストッパ膜として一旦
エッチングを停止させた後、ゲート電極４ａを覆う側壁
酸化膜が残存するようにシリコン窒化膜７を選択的にエ
ッチングし、その下の薄い絶縁膜６をエッチング除去す
ることによって、この側壁酸化膜がマスクとなり自己整
合的に隣接した狭いゲート電極４ａ間の活性領域３と確
実にコンタクトがとれるため、パターンの微細化が可能
となるとともに、ビット配線１０とゲート電極４ａがシ
ョートすることなく信頼性が向上する。

【００４９】また、ビット配線１０用のコンタクトホー
ルである第１の層間絶縁膜８、シリコン窒化膜７及び薄
い絶縁膜６を貫通する開口部の第１のコンタクトホール
９ａを形成する工程において、従来後の工程で形成され
るべきキャパシタ電極用コンタクトホール、メタル配線
２１用コンタクトホール等の基板１にまで到達するコン
タクトホールとなる箇所に第２のコンタクトホール９ｂ
を形成しておくことによって、従来、コンタクトホール
形成工程毎に必要であったシリコン窒化膜７及び薄い絶
縁膜６のエッチング工程が全工程を通じて一回となるた
め、製造工程数を削減でき、製造コストを抑えることが
できるという効果がある。さらに、エッチングストッパ
膜であるシリコン窒化膜７を異方性エッチング法でエッ
チングすることによって、第１のコンタクトホール９ａ
及び第２のコンタクトホール９ｂの側壁よりサイドエッ
チングが入るようなことがないので、後の工程で、上記
第１及び第２のコンタクトホール９ａ、９ｂ内に完全に
導電物を埋め込むことができるため熱処理等によって歪
みが生じることなく、半導体装置の信頼性が向上する。

【００５０】また、第２のコンタクトホール９ｂ内に導
電膜からなる第１のプラグ１１を埋め込むことによっ
て、この第１のプラグ１１上に形成される第３のコンタ
クトホール１３及び第４のコンタクトホール１９のアス
ペクト比は、従来のように基板１まで一回のエッチング
で形成する場合と比較して小さくなるので、コンタクト
ホール形成時のエッチング時におけるレジストパターン
形状のくずれが小さくできるので、コンタクトホールを
設計通り形成し易くなり、隣接した配線がショートする
ことを防ぐことができ、半導体装置として歩留りが向上
する。

【００５１】また、本発明のこの実施の形態１において
は、第１の層間絶縁膜８にシリコン酸化膜であるＴＥＯ
Ｓ酸化膜又はＢＰＳＧ膜を用いたものについて説明した
が、ＴＥＯＳ酸化膜等のドーパントを含まないシリコン
酸化膜を用いた場合においては、第２の層間絶縁膜１２
の平坦化のための熱処理等の高温熱処理時においても、
安定しているため第１のコンタクトホール９ａが歪んだ
りすることなく、コンタクト形状に影響しないものの、
ＴＥＯＳ酸化膜とシリコン窒化膜に対するエッチング選
択比は１０程度と小さい。これに対し、ドーパントを含
むシリコン酸化膜であるＢＰＳＧ膜は、平坦化のための
熱処理時に絶縁膜が動きコンタクトホールが歪む可能性
が大きいものの、ＢＰＳＧ膜とシリコン窒化膜７とのエ
ッチング選択比が２０以上と大きくできるため、エッチ
ング時間が短く、レジストパターン形状の崩れも小さい
ので、所定のコンタクトホール形状が形成できる。

【００５２】従って、下層に形成される層間絶縁膜は、
後工程において平坦化の熱処理が行われることにより、
ドーパントを含まないシリコン酸化膜によって形成し、
上層に形成される層間絶縁膜は、後の工程で熱処理工程
が行われなければドーパントを含むシリコン酸化膜で形
成することによって、コンタクトホールの形成が容易
で、安定した構造の半導体装置を得ることができる。

【００５３】実施の形態２．図８は本発明の実施の形態
２である半導体装置の製造方法の一部を示す製造工程断
面図である。この実施の形態２の半導体装置の製造方法
は、第１のコンタクトホール９ａ及び第２のコンタクト
ホール９ｂを形成するために第１の層間絶縁膜８をエッ
チングするまでの工程は上述した実施の形態１と全く同
一であるので省略し、ここではその後の工程について説
明する。図８（ｉ）に示されるように、シリコン窒化膜
７がエッチングされることとなるが上述した実施の形態
１では異方性エッチングを用いたが、この実施の形態２
では等方性エッチングを用いる。この点のみが、上述し
た実施の形態１と異なる。

【００５４】つまり、図８（ｉ）に示されるように、第
１の層間絶縁膜８までエッチングした後、シリコン窒化
膜７を第１の層間絶縁膜８及びゲート電極４ａ、ゲート
電極配線４ｂを覆う絶縁膜５に対して選択的にエッチン
グできる等方性エッチングを行うものであって、この実
施の形態２においては、熱リン酸がエッチャントとして
用いられ２０〜５０以上の選択比が得られることとな
る。このように、等方性のエッチングを用いると一般的
に選択比が大きくとれる。この選択比が小さい場合、シ
リコン窒化膜７のエッチング工程において、基板１を保
護するために形成された薄い絶縁膜６がエッチングされ
たり、さらに、その下の基板１にまで影響することがあ
る。さらに、ゲート電極４ａの側壁に形成された絶縁膜
５までエッチングされゲート電極４ａまで露出し、ビッ
ト配線１０がゲート電極４ａと短絡し、歩留りが低下す
るということが生じることがあるが、シリコン窒化膜７
のエッチングに等方性エッチングを用いることによっ
て、上述した問題が生じることを防ぐことができる。

【００５５】また、シリコン窒化膜７のエッチングに、
等方性エッチングを用いることによって、第１のコンタ
クトホール９ａ及び第２のコンタクトホール９ｂの側壁
形状がシリコン窒化膜７の箇所でわずかに凹んだ形状と
なるが、図８（ｉｉ）に示されるように、ビット配線１
０となる多結晶シリコン膜１０ａとチタンシリサイド膜
を堆積した際にこのわずかな凹部はほとんど埋め込まれ
ることになり、半導体装置の機能的にほとんど問題はな
い。次に、図８（ｉｉｉ）に示されるように、これ以後
の工程は全く実施の形態１と同じである。

【００５６】実施の形態３．図９及び図１０は、本発明
の実施の形態３である半導体装置の製造方法の一部を示
す製造工程断面図であって、図９（ｉ）に示されるよう
に、第２の層間絶縁膜１２を形成するまでの工程は、上
述した実施の形態１と全く同一であるので、ここでは省
略し、その後の工程について説明する。まず、キャパシ
タ電極用コンタクトホールとなる箇所とメタル配線２１
用コンタクトホールとなる箇所が開口部となるようなレ
ジストパターンを写真製版法によって形成する。つま
り、第１のプラグ１１上に後の工程でコンタクトホール
が形成される箇所が全て開口部となるようにレジストパ
ターンを形成する。

【００５７】このレジストパターンをマスクとして、第
１のプラグ１１に到達するまで第２の層間絶縁膜１２を
エッチングし、第３のコンタクトホール１３ａ及び第５
のコンタクトホール１３ｂを形成する。このときのエッ
チング条件は、実施の形態１で示したものと全く同一で
ある。その後、図９（ｉｉ）に示されるように、上述し
た実施の形態１と全く同一の方法で第３のコンタクトホ
ール１３ａ及び第５のコンタクトホール１３ｂ内に第２
のプラグ１４を形成する。このとき、周辺回路部のメタ
ル配線２１用コンタクトホールとなる箇所である第５の
コンタクトホール１３ｂにおいて、第１のプラグ１１上
に第２のプラグ１４が形成されており、この第１のプラ
グ１１と第２のプラグ１４は電気的に接続されている。

【００５８】続いて、図１０（ｉ）に示されるように、
キャパシタ電極及び第３の層間絶縁膜１８を実施の形態
１と全く同一の方法にて形成した後、メタル配線２１用
コンタクトホールを形成するため第２のプラグ１４上に
第６のコンタクトホール２３を形成する。この第６のコ
ンタクトホール２３を形成する方法は、上述した実施の
形態１で示した第４のコンタクトホール１９の形成方法
と同様に、レジストパターンをマスクとして異方性エッ
チングを施し形成する。

【００５９】その後、図１０（ｉｉ）に示されるよう
に、上述した実施の形態１の第３のプラグ２０と全く同
じ方法で、第６のコンタクトホール２３内にバリアメタ
ル膜を底部に有する第４のプラグ２４を形成し、第４の
プラグ２４上及び第３の層間絶縁膜１８上にメタル配線
２１を形成する。このとき、第４のプラグ２４上に形成
されたメタル配線２１は、第４のプラグ２４、第２のプ
ラグ１４及び第１のプラグ１１を介して基板１と電気的
に接続されることとなる。

【００６０】上述したように、第６のコンタクトホール
２３が形成される箇所には、第２の層間絶縁膜１２中に
第２のプラグ１４が埋め込まれているため、第６のコン
タクトホール２３のアスペクト比は、実施の形態１で示
したように第２及び第３の層間絶縁膜１２、１８を貫通
する第３のコンタクトホール１９のアスペクト比と比べ
て、非常に小さくできるため、コンタクトホール形成時
のエッチング工程でのレジストパターンの形状変化が小
さく、所定形状のコンタクトホールが形成でき易くなる
ため、エッチングプロセスマージンが向上する。またア
スペクト比が小さいので、コンタクトホール内に導電膜
を埋め込み易くなるため、半導体装置としての信頼性が
向上する。

【００６１】実施の形態４．図１１及び図１２は本発明
の実施の形態４である半導体装置の製造方法の一部を示
す製造工程断面図である。この実施の形態４が上述した
実施の形態３と異なる点は、キャパシタ下部電極１５の
形成工程において同時に導電膜からなるダミー配線２５
が形成され、この配線２５上に第６のコンタクトホール
２３を形成し、この第６のコンタクトホール２３内に第
４のプラグ２４を形成し、メタル配線２１が第４のプラ
グ２４、ダミー配線２５、第２のプラグ１４及び第１の
プラグ１１を介して基板１と電気的に接続される点であ
る。

【００６２】以下、詳細に説明する。まず、図１１
（ｉ）に示されるように、キャパシタ上部電極１５とな
る多結晶シリコン膜を形成するまでは、実施の形態３と
全く同じで、ここでは、写真製版技術によってキャパシ
タ下部電極１５となるレジストパターンを形成する工程
において、同時に周辺回路部におけるメタル配線２１が
形成される箇所の第２のプラグ１４上にダミー配線２５
が残るようにレジストパターンを形成する。このレジス
トパターンをマスクとして、エッチングを施し、キャパ
シタ下部電極１５及びダミー配線２５をパターニングす
る。

【００６３】次に、図１１（ｉｉ）に示されるように、
第３の層間絶縁膜１８を堆積した後、図１２（ｉ）に示
されるように、ダミー配線２５上に第６のコンタクトホ
ール２３を形成する。その後、実施の形態３で説明した
ものと全く同じ方法で第４のプラグ２４及びメタル配線
２１を形成する。

【００６４】上述したように、キャパシタ下部電極１５
を形成する工程において、写真製版用のマスクを変更す
ることによって、キャパシタ下部電極１５と同時にメタ
ル配線用コンタクトホールとなる第５のコンタクトホー
ル１３ｂ上にダミー配線２５を形成することによって、
次の工程において形成される第６のコンタクトホール２
３が形成される位置は、ダミー配線２５上のいずれの位
置でも良くなるため、製造工程数を増やすことなく、メ
タル配線２１のレイアウトの自由度を向上させることが
でき、高密度化に適する構造とすることができる。

【００６５】また、第６のコンタクトホール２３は、第
２の層間絶縁膜１２上に形成されたダミー配線２５上ま
での深さとなるため、上述した実施の形態３よりさら
に、アスペクト比が小さくなり、第６のコンタクトホー
ル２３形状が向上し、導電膜によって埋め込み易くなる
ため、半導体装置としての信頼性が向上することとな
る。

【００６６】また、本発明の実施の形態４においては、
キャパシタ下部電極１５とともに、第５のコンタクトホ
ール１３ｂ内の第２のプラグ１４上にダミー配線２５を
形成したものについて説明したが、これに限るものでな
く、他の配線の形成時においてもダミー配線を形成し電
気的に接続するプラグ間にダミー配線を介在させること
により同様にレイアウトの自由度を向上させることがで
きる。

【００６７】実施の形態５．この実施の形態５の半導体
装置は、構造的に見ると上述した実施の形態４と全く同
一であって、実施の形態４と異なる点は、キャパシタ絶
縁膜１６に高誘電率材料である（Ｂａ、Ｓｒ）Ｔｉ
Ｏ₃、ＳｒＴｉＯ₃、又は強誘電率材料であるＰＺＴ、Ｐ
ＬＺＴなどを用いた点であって、キャパシタ絶縁膜１６
に高誘電率材料又は強誘電率材料を用いることによっ
て、キャパシタ下部電極１５にＰｔ／Ｔｉ系の積層膜、
Ｒｕ系膜、Ｉｒ系膜、Ｐｄ膜、Ｒｈ膜、Ｎｉ膜、Ｗ膜、
Ｒｕ／ＲｕＯ₂／Ｔｉ系積層膜、Ｉｒ／ＩｒＯ₂／Ｔｉ系
の積層膜等の低抵抗な金属材料を用いることが可能とな
り、このキャパシタ下部電極１５と同時に形成されるダ
ミー配線２５も同じ低抵抗な金属材料で形成されること
となる。従って、ダミー配線２５が低抵抗な配線とする
ことができる。

【００６８】上述した実施の形態の半導体装置の製造方
法は、上述した実施の形態４と工程順は全く同じで、異
なるのはキャパシタ下部電極１５とダミー配線２５とな
る導電膜である例えばＰｔ膜を堆積する方法と、キャパ
シタ絶縁膜１６となる高誘電率材料である（Ｂａ、Ｓ
ｒ）ＴｉＯ₃膜を堆積する方法である。

【００６９】Ｐｔ膜は、例えばＤＣマグネトロンスパッ
タ法を用い、Ｐｔターゲット、基板温度５００℃以下、
圧力０．００１〜０．１Ｔｏｒｒで堆積する。また、
（Ｂａ、Ｓｒ）ＴｉＯ₃膜は、ＬＰＣＶＤ法を用い、有
機系ＴｉＣＶＤ原料と有機系ＢａＣＶＤ原料と有機系Ｓ
ｒＣＶＤ原料を原料ガスとして、成膜温度４００〜７０
０℃、圧力数Ｔｏｒｒ以下で成膜する。

【００７０】上述した実施の形態３〜５においては、シ
リコン窒化膜７のエッチング方法として異方性エッチン
グを用いたものについて説明したが、実施の形態２で説
明したように、シリコン窒化膜７のエッチング方法に等
方性エッチングを用いても良いことは言うまでもない。

【００７１】また、上述した実施の形態１〜５において
は、エッチングストッパ膜として、シリコン窒化膜を用
いたものについて説明したが、これに限るものでなく、
第１の層間絶縁膜８とゲート電極４ａ及びゲート電極配
線４ｂを覆う絶縁膜５とエッチング選択性を有する物質
であればよく、膜厚もデバイス構造に適した膜厚を設定
すれば良い。

【００７２】

【発明の効果】本発明の請求項１記載の半導体装置にお
いては、第１の層間絶縁膜及びエッチングストッパ膜を
エッチングして自己整合的に形成された第１のコンタク
トホールを介して第１の導電層が活性領域と電気的に接
続されるため、高密度化に適した構造とすることができ
る。さらに、第１の導電層より上層に位置する第２の導
電層と半導体基板又は活性領域と電気的に接続するため
に必要な第２のコンタクトホールと第１のコンタクトホ
ールとは、第１の層間絶縁膜及びエッチングストッパ膜
をエッチングする同じ工程で形成できるため、従来コン
タクトホール形成毎に必要であったエッチングストッパ
膜のエッチング工程が一回となり、製造工程数が削減で
きる半導体装置の構造を提供するという効果を有する。

【００７３】さらに第１のプラグ上の絶縁積層体をエッ
チングして第３のコンタクトホールを形成して、第２の
導電層と第３のコンタクトホール及び第１のプラグを介
して半導体基板または活性領域とを電気的に接続するこ
ととなるので、第３のコンタクトホールのアスペクト比
を小さくできるため、コンタクトホールの形成が容易に
できる半導体装置の構造を提供するという効果を有す
る。

【００７４】さらに、本発明の請求項２の半導体装置に
おいては、請求項１と同様の効果を有するとともに、さ
らに、第３の導電層は半導体基板又は活性領域とを電気
的に接続するためのコンタクトホールを第２のコンタク
トホールと第５のコンタクトホールと第６のコンタクト
ホールとに分けて形成されるため、各コンタクトホール
のアスペクト比が小さくできるので、コンタクトホール
を精度良く形成できる半導体装置の構造を提供するとい
う効果を有する。

【００７５】さらに、本発明の請求項３記載の半導体装
置においては、第１のプラグ上にダミー配線を形成し、
このダミー配線上の自由な位置に第２の導電層と第１の
プラグを電気的に接続するための第３のコンタクトホー
ルを形成することができるので、レイアウトの自由度が
増加するため、高密度化に適した構造とすることができ
るという効果を有する。

【００７６】また、本発明の請求項４記載の半導体装置
においては、請求項３と同様に第２のプラグ上に第２の
ダミー配線を形成することによって、レイアウトの自由
度が増し、高密度化に適した構造とすることができると
いう効果を有する。

【００７７】また、本発明の請求項５記載の半導体装置
においては、第１の層間絶縁膜及びエッチングストッパ
膜をエッチングして自己整合的に形成された第１のコン
タクトホールを介して第１の配線が活性領域と確実に電
気的に接続されるため、高密度化に適した構造とするこ
とができる。さらに、キャパシタ電極と半導体基板又は
活性領域と電気的に接続するためのコンタクトホールを
第２のコンタクトホールと第３のコンタクトホールに分
けて形成することによって、各コンタクトホールのアス
ペクト比が小さくできるとともに、さらに、キャパシタ
下部電極とともに同じ導電膜からなるダミー配線を形成
することによって、このダミー配線上の自由な位置に第
６のコンタクトホールを形成できるため、製造工程数を
増やすことなくレイアウトの自由度が増した構造とする
ことができるという効果を有する。

【００７８】さらに、請求項６記載の半導体装置におい
ては、キャパシタ絶縁膜を高誘電率材料膜又は強誘電率
材料膜によって形成することによって、キャパシタ下部
電極に低抵抗な金属材料膜を用いることができるため、
キャパシタ下部電極と同じ導電膜からなるダミー配線も
低抵抗な金属材料膜によって形成できるという効果を有
する。

【００７９】また、請求項７記載の半導体装置において
は、エッチングストッパ膜をシリコン窒化膜によって構
成することによって、上述したような効果が確実に得ら
れる。

【００８０】また、本発明の請求項８記載の半導体装置
の製造方法においては、第１の層間絶縁膜上に形成され
る第１の導電層と活性領域とを電気的に接続するための
第１のコンタクトホールとともに第２のコンタクトホー
ルを第１の層間絶縁膜及びエッチングストッパ膜をエッ
チングして形成し、この第２のコンタクトホール内に第
１のプラグを形成し、この第１のプラグを介して第２の
層間絶縁膜上に形成された第２の導電層を半導体基板又
は活性領域と接続させたため、エッチングストッパ膜の
エッチング工程が第１のコンタクトホール及び第２のコ
ンタクトホール形成時の一回となるため、製造工程数が
削減でき製造コストを抑えることができるという効果を
有する。

【００８１】さらに、本発明の請求項９記載の半導体装
置の製造方法においては、第１のプラグ上に形成された
第２及び第３の層間絶縁膜毎にコンタクトホールを形成
することによって１回に形成されるコンタクトホールの
アスペクト比が小さくできるので、コンタクトホールを
精度良く形成できるため、ウエハプロセスでの歩留りが
向上するとともに、半導体装置の高密度化を進めること
ができるという効果を有する。

【００８２】また本発明の請求項１０記載の半導体装置
の製造方法においては、第１のプラグ上にダミー配線を
形成し、このダミー配線上の自由な位置に第２の導電層
と第１のプラグを電気的に接続するための第３のコンタ
クトホールを形成することができるので、レイアウトの
自由度が増加するため、高密度化に適した半導体装置を
提供することができるという効果を有する。

【００８３】さらに、本発明の請求項１１記載の半導体
装置の製造方法においては、第２のプラグ上に第２のダ
ミー配線を形成することによって、レイアウトの自由度
が増し、高密度化に適した半導体装置を提供することが
できるという効果を有する。

【００８４】本発明の請求項１２記載の半導体装置の製
造方法においては、エッチングストッパ膜を異方性エッ
チングにより除去することによって、コンタクトホール
の側壁に凹形状ができることなく、高信頼性の半導体装
置を提供することができるという効果を有する。

【００８５】本発明の請求項１３記載の半導体装置の製
造方法において、エッチングストッパ膜を層間絶縁膜及
び側壁絶縁膜に対して大きなエッチング選択比を有する
等方性エッチングによってエッチングストッパ膜を除去
することによって、ゲート電極とショートすることを防
ぐとともに、エッチングストッパ膜をエッチングする際
の活性領域へのダメージを小さくすることができるた
め、信頼性の高い半導体装置を提供することができると
いう効果を有する。

【００８６】本発明の請求項１４記載の半導体装置の製
造方法において、エッチングストッパ膜をシリコン窒化
膜で形成することによって、請求項８〜１３記載の効果
を確実に実現できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１である半導体装置を示
す断面図である。

【図２】本発明の実施の形態１である半導体装置の製
造方法を示す製造工程断面図である。

【図３】本発明の実施の形態１である半導体装置の製
造方法を示す製造工程断面図である。

【図４】本発明の実施の形態１である半導体装置の製
造方法を示す製造工程断面図である。

【図５】本発明の実施の形態１である半導体装置の製
造方法を示す製造工程断面図である。

【図６】本発明の実施の形態１である半導体装置の製
造方法を示す製造工程断面図である。

【図７】本発明の実施の形態１である半導体装置の製
造方法を示す製造工程断面図である。

【図８】本発明の実施の形態２である半導体装置の製
造方法を示す製造工程断面図である。

【図９】本発明の実施の形態３である半導体装置の製
造方法を示す製造工程断面図である。

【図１０】本発明の実施の形態３である半導体装置の
製造方法を示す製造工程断面図である。

【図１１】本発明の実施の形態４である半導体装置の
製造方法を示す製造工程断面図である。

【図１２】本発明の実施の形態４である半導体装置の
製造方法を示す製造工程断面図である。

【図１３】従来の半導体装置の製造方法を示す製造工
程断面図である。

【図１４】従来の半導体装置の製造方法を示す製造工
程断面図である。

【図１５】従来の半導体装置の製造方法を示す製造工
程断面図である。

【図１６】従来の半導体装置の製造方法を示す製造工
程断面図である。

【図１７】従来の半導体装置の製造方法を示す製造工
程断面図である。

【符号の説明】

１半導体基板、３活性領域、４ａゲート電極、４
ｂゲート電極配線、５絶縁膜、７シリコン窒化
膜、８第１の層間絶縁膜、９ａ第１のコンタクトホ
ール、９ｂ第２のコンタクトホール、１０ビット配
線、１１第１のプラグ、１２第２の層間絶縁膜、１
３第３のコンタクトホール、１３ｂ第５のコンタク
トホール、１４第２のプラグ、１５キャパシタ下部
電極、１６キャパシタ絶縁膜、１７キャパシタ上部
電極、１８第３の層間絶縁膜、１９第４のコンタク
トホール、２０第３のプラグ、２１メタル配線、２
３第６のコンタクトホール、２５ダミー配線。

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された複数のゲート
電極と、これらの隣接したゲート電極間の半導体基板表
面に形成された活性領域と、上記ゲート電極の側壁を覆
う側壁絶縁膜と、上記活性領域及び上記側壁絶縁膜上に
形成され上記側壁絶縁膜とエッチング選択性を有するエ
ッチングストッパ膜と、このエッチングストッパ膜とエ
ッチング選択性を有し、上記エッチングストッパ膜上に
それぞれ所定パターンで複数層交互に形成された層間絶
縁膜及び導電層とを備え、上記エッチングストッパ膜上
に位置する第１の層間絶縁膜上に形成された第１の導電
層が、上記第１の層間絶縁膜及びエッチングストッパ膜
をエッチングして自己整合的に形成された第１のコンタ
クトホールを介して、上記活性領域と電気的に接続され
るとともに、上記第１の層間絶縁膜とその上層に位置す
る層間絶縁膜が連接して積層されてなる絶縁積層体上に
形成された第２の導電層が、上記第１の層間絶縁膜及び
エッチングストッパ膜をエッチングして形成された第２
のコンタクトホール内に埋め込まれるとともに上記半導
体基板又は活性領域と電気的に接続される導電物からな
る第１のプラグと、上記絶縁積層体における第１のプラ
グより上層に位置する層間絶縁膜をエッチングして上記
第１のプラグ上に形成される第３のコンタクトホールと
を介して上記半導体基板又は活性領域と電気的に接続さ
れたことを特徴とする半導体装置。
【請求項２】半導体基板上に形成された複数のゲート
電極と、これらの隣接したゲート電極間の半導体基板表
面に形成された活性領域と、上記ゲート電極の側壁を覆
う側壁絶縁膜と、上記活性領域及び上記側壁絶縁膜上に
形成され上記側壁絶縁膜とエッチング選択性を有するエ
ッチングストッパ膜と、このエッチングストッパ膜とエ
ッチング選択性を有し、上記エッチングストッパ膜上に
それぞれ所定パターンで少なくとも３層以上交互に形成
された層間絶縁膜及び導電層とを備え、上記エッチング
ストッパ膜上に位置する第１の層間絶縁膜上に形成され
た第１の導電層が、上記第１の層間絶縁膜及びエッチン
グストッパ膜をエッチングして自己整合的に形成された
第１のコンタクトホールを介して上記活性領域と電気的
に接続されるとともに、上記第１の層間絶縁膜とその上
層に位置する第２の層間絶縁膜が連接して積層されてな
る絶縁積層体上に形成された第２の導電層が、上記第１
の層間絶縁膜及びエッチングストッパ膜をエッチングし
て形成された第２のコンタクトホール内に埋め込まれる
とともに、上記半導体基板又は活性領域と電気的に接続
される導電物からなる第１のプラグと、上記第２の層間
絶縁膜をエッチングして上記第１のプラグ上に形成され
る第３のコンタクトホールとを介して上記半導体基板又
は活性領域と電気的に接続されるとともに、上記第１の
層間絶縁膜及び第２の層間絶縁膜と、その上層に位置す
る第３の層間絶縁膜が連接して積層されてなる絶縁積層
体上に形成された第３の導電層が、上記第１のプラグ
と、上記第２の層間絶縁膜をエッチングして上記第１の
プラグ上に形成された第５のコンタクトホール内に埋め
込まれ、上記第１のプラグと電気的に接続される導電物
からなる第２のプラグと、上記第３の層間絶縁膜をエッ
チングして上記第２のプラグ上に形成される第６のコン
タクトホールとを介して上記半導体基板又は活性領域と
電気的に接続されたことを特徴とする半導体装置。
【請求項３】第１のプラグ上にこの第１のプラグと電
気的に接続されるダミー配線を有し、このダミー配線上
に第３のコンタクトホールが形成され、第２の導電層が
この第３のコンタクトホールとダミー配線と第１のプラ
グとを介して半導体基板又は活性領域と接続されたこと
を特徴とする請求項１又は２記載の半導体装置。
【請求項４】第２のプラグ上にこの第２のプラグと電
気的に接続される第２のダミー配線を有し、この第２の
ダミー配線上に第６のコンタクトホールが形成され、第
３の導電層がこの第６のコンタクトホールと上記第２の
ダミー配線と第２のプラグと第１のプラグとを介して半
導体基板又は活性領域と接続されたことを特徴とする請
求項２記載の半導体装置。
【請求項５】半導体基板上に形成された複数のゲート
電極と、これらの隣接したゲート電極間の半導体基板表
面に形成された活性領域と、上記ゲート電極の側壁を覆
う側壁絶縁膜と、上記活性領域及び上記側壁絶縁膜上に
形成され上記側壁絶縁膜とエッチング選択性を有するエ
ッチングストッパ膜と、このエッチングストッパ膜とエ
ッチング選択性を有し、上記エッチングストッパ膜上に
形成された第１の層間絶縁膜と、この第１の層間絶縁膜
上に形成され、この第１の層間絶縁膜及び上記エッチン
グストッパ膜をエッチングして自己整合的に形成された
第１のコンタクトホールを介して上記活性領域と電気的
に接続される第１の配線と、上記第１の層間絶縁膜及び
上記エッチングストッパ膜をエッチングして形成された
第２のコンタクトホール内に埋め込まれるとともに、上
記半導体基板又は活性領域と電気的に接続される第１の
プラグと、上記第１の配線上に形成された第２の層間絶
縁膜と、この第２の層間絶縁膜上に形成され、この第２
の層間絶縁膜をエッチングして上記第１のプラグ上に形
成された第３のコンタクトホール及び第１のプラグを介
して活性領域と電気的に接続されるとともに、キャパシ
タ下部電極、キャパシタ絶縁膜、及びキャパシタ上部電
極より構成されるキャパシタ電極と、このキャパシタ下
部電極と同じ導電膜からなり上記第２の層間絶縁膜をエ
ッチングして上記第１のプラグ上に形成された第５のコ
ンタクトホールを介して上記第１のプラグと電気的に接
続されるダミー配線と、このダミー配線上に形成された
第３の層間絶縁膜と、この第３の層間絶縁膜上に形成さ
れ、この第３の層間絶縁膜をエッチングして上記ダミー
配線上に形成された第６のコンタクトホールを介してダ
ミー配線と電気的に接続される第２の配線を備え、上記
第２の配線が上記第６のコンタクトホールと上記ダミー
配線と第５のコンタクトホールと第１のプラグとを介し
て上記半導体基板又は活性領域と電気的に接続されたこ
とを特徴とする半導体装置。
【請求項６】キャパシタ絶縁膜が高誘電率材料膜又は
強誘電率材料膜からなることを特徴とする請求項５記載
の半導体装置。
【請求項７】エッチングストッパ膜がシリコン窒化膜
からなることを特徴とする請求項１〜６のいずれかに記
載の半導体装置。
【請求項８】半導体基板上に複数のゲート電極と、こ
れらの隣接したゲート電極間の活性領域と、上記ゲート
電極の側壁を覆う側壁絶縁膜とを形成する工程と、上記
活性領域及び上記側壁絶縁膜上にこの側壁絶縁膜とエッ
チング選択性を有するエッチングストッパ膜を形成する
工程と、このエッチングストッパ膜上にこのエッチング
ストッパ膜とエッチング選択性を有する第１の層間絶縁
膜を形成する工程と、この第１の層間絶縁膜を上記エッ
チングストッパ膜と選択的にエッチングできる条件でエ
ッチングし、このエッチングストッパ膜で一旦エッチン
グを停止させた後、エッチング条件を変更し、上記エッ
チングストッパ膜を上記側壁絶縁膜と選択的にエッチン
グできる条件でエッチングし、自己整合的に上記活性領
域上に第１のコンタクトホールと第２のコンタクトホー
ルとを同時に形成する工程と、上記第１の層間絶縁膜上
に導電膜を堆積し、上記第１のコンタクトホール上にこ
の第１のコンタクトホールを介して上記活性領域と電気
的に接続される第１の導電層を形成する工程と上記第２
のコンタクトホール内に導電物を埋め込み、第１のプラ
グを形成する工程と、上記第１の導電層及び第１のプラ
グ上に第２の層間絶縁膜を形成する工程と、この第２の
層間絶縁膜をエッチングし、上記第１のプラグ上に第３
のコンタクトホールを形成する工程と、上記第２の層間
絶縁膜上に導電膜を堆積し、上記第３のコンタクトホー
ル上に、この第３のコンタクトホールと、上記第１のプ
ラグとを介して上記半導体基板又は活性領域と電気的に
接続される第２の導電層を形成する工程とを備えたこと
を特徴とする半導体装置の製造方法。
【請求項９】半導体基板上に複数のゲート電極と、こ
れらの隣接したゲート電極間の活性領域と、上記ゲート
電極の側壁を覆う側壁絶縁膜とを形成する工程と、上記
活性領域及び上記側壁絶縁膜上にこの側壁絶縁膜とエッ
チング選択性を有するエッチングストッパ膜を形成する
工程と、このエッチングストッパ膜上にこのエッチング
ストッパ膜とエッチング選択性を有する第１の層間絶縁
膜を形成する工程と、この第１の層間絶縁膜を上記エッ
チングストッパ膜と選択的にエッチングできる条件でエ
ッチングし、このエッチングストッパ膜で一旦エッチン
グを停止させた後、エッチング条件を変更し、上記エッ
チングストッパ膜を上記側壁絶縁膜と選択的にエッチン
グできる条件でエッチングし、自己整合的に上記活性領
域上に第１のコンタクトホールと第２のコンタクトホー
ルとを同時に形成する工程と、上記第１の層間絶縁膜上
に導電膜を堆積し、上記第１のコンタクトホール上にこ
の第１のコンタクトホールを介して上記活性領域と電気
的に接続される第１の導電層を形成する工程と上記第２
のコンタクトホール内に導電物を埋め込み、第１のプラ
グを形成する工程と、上記第１の導電層及び第１のプラ
グ上に第２の層間絶縁膜を形成する工程と、この第２の
層間絶縁膜をエッチングし、上記第１のプラグ上に第３
のコンタクトホールと第５のコンタクトホールとを同時
に形成する工程と、上記第２の層間絶縁膜上に導電膜を
堆積し、上記第３のコンタクトホール上に、この第３の
コンタクトホールと、上記第１のプラグとを介して上記
半導体基板又は活性領域と電気的に接続される第２の導
電層を形成する工程と、上記第５のコンタクトホール内
に導電物を埋め込み、第２のプラグを形成する工程と、
上記第２の導電層及び第２のプラグ上に第３の層間絶縁
膜を形成する工程と、この第３の層間絶縁膜をエッチン
グし、第２のプラグ上に第６のコンタクトホールを形成
する工程と、上記第３の層間絶縁膜上に導電膜を堆積
し、上記第６のコンタクトホール上に、この第６のコン
タクトホールと、上記第２のプラグと、上記第１のプラ
グとを介して上記半導体基板又は活性領域と電気的に接
続される第３の導電層を形成する工程とを備えたことを
特徴とする半導体装置の製造方法。
【請求項１０】第１の層間絶縁膜上に導電膜を堆積
し、この導電膜からなる第１の導電層を形成する工程に
おいて、この第１の導電層とともに、第１のプラグ上に
上記導電膜からなり、上記第１のプラグと電気的に接続
されるダミー配線を形成した後、このダミー配線上に第
３のコンタクトホールを形成することを特徴とする請求
項８又は９記載の半導体装置の製造方法。
【請求項１１】第２の層間絶縁膜上に導電膜を堆積
し、この導電膜からなる第２の導電層を形成する工程に
おいて、この第２の導電層とともに、第２のプラグ上に
上記導電膜からなり、上記第２のプラグと電気的に接続
される第２のダミー配線を形成した後、この第２のダミ
ー配線上に第６のコンタクトホールを形成することを特
徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】エッチングストッパ膜を異方性エッチ
ング法によって、エッチングすることを特徴とする請求
項８〜１１のいずれかに記載の半導体装置の製造方法。
【請求項１３】エッチングストッパ膜を等方性エッチ
ング法によって、エッチングすることを特徴とする請求
項８〜１１のいずれかに記載の半導体装置の製造方法。
【請求項１４】エッチングストッパ膜がシリコン窒化
膜からなることを特徴とする請求項８〜１３のいずれか
に記載の半導体装置の製造方法。