JP2005026641A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005026641A
JP2005026641A JP2003271016A JP2003271016A JP2005026641A JP 2005026641 A JP2005026641 A JP 2005026641A JP 2003271016 A JP2003271016 A JP 2003271016A JP 2003271016 A JP2003271016 A JP 2003271016A JP 2005026641 A JP2005026641 A JP 2005026641A
Authority
JP
Japan
Prior art keywords
contact plug
film
semiconductor device
conductive film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003271016A
Other languages
English (en)
Inventor
Hiroyo Sugimura
啓世 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003271016A priority Critical patent/JP2005026641A/ja
Priority to US10/877,995 priority patent/US7157369B2/en
Publication of JP2005026641A publication Critical patent/JP2005026641A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 製造工程数を削減するとともに、プラグ同士の接触抵抗を低減した半導体装置の製造方法を提供する。
【解決手段】 コンタクトプラグを形成するための第１の開孔１３２を有する第１の層間絶縁膜１０４を形成し、第１の層間絶縁膜１０４上と第１の開孔１３２に第１の導電性膜を均一に形成し、リソグラフィ工程により第１の開孔１３２を除く部位に配線のパターンを有するレジスト１９２を形成し、第１の異方性エッチングを行うことにより、レジスト１９２で被覆された部位を除く第１の導電性膜を第１の層間絶縁膜１０４の上面が露出するまで除去して配線とコンタクトプラグとを形成する。
【選択図】 図３

Description

本発明は、コンタクトプラグと配線とを有する半導体装置およびその製造方法に関する。
従来の半導体装置としてＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびロジック混載ＤＲＡＭ等において、ＤＲＡＭメモリセルの構成とその製造方法が開示されている（例えば、特許文献１参照）。
図８は従来のＤＲＡＭの一構成例としてメモリセル形成領域を示す断面図である。なお、トランジスタについては上記文献に開示された構成と同様なためその詳細な説明を省略する。
ＤＲＡＭのメモリセルは、半導体基板１００の表面に形成されたトランジスタと、トランジスタ上に層間絶縁膜を介して形成された容量とを有する。図８に示すように、トランジスタのソース電極１１２と容量とを電気的に接続するためにコンタクトプラグが用いられている。コンタクトプラグには、トランジスタのドレイン電極１１４に電圧を印加するための配線であるビット線とトランジスタとの間に形成されたセルコンタクトプラグと、セルコンタクトプラグと容量とを接続するための容量コンタクトプラグ２７０とがある。
上記セルコンタクトプラグには、トランジスタのドレイン電極１１４とビット線を接続するための第１のセルコンタクトプラグ２５０と、容量コンタクトプラグ２７０に接続された第２のセルコンタクトプラグ２５２とを有する。
トランジスタのソース電極１１２およびドレイン電極１１４は半導体基板表面に不純物を拡散して形成された不純物拡散層であり、半導体基板内におけるソース電極１１２およびドレイン電極１１４の側面は図に示さない活性領域を除いて素子分離絶縁膜１１６で覆われている。
容量は電荷を蓄えるための下部電極１８０と、プレート電極となる上部電極１８４と、下部電極１８０および上部電極１８４の間に挟まれた誘電体１８２とを有する。下部電極１８０が容量コンタクトプラグ２７０に接続されている。
なお、第１のセルコンタクトプラグ２５０と第２のセルコンタクトプラグ２５２はシリコン酸化膜１０４により電気的に絶縁されている。また、第１のビット線２６０、第２のビット線２６２、第３のビット線２６４、および容量コンタクトプラグ２７０はシリコン酸化膜１０５とシリコン酸化膜１０６とにより相互に電気的に絶縁されている。
上記構成の半導体装置の製造方法について説明する。
図９（ａ）に示すように、半導体基板１００に素子分離絶縁膜１１６を形成し、ソース電極１１２およびドレイン電極１１４等を備えたトランジスタを形成した後、シリコン窒化膜１０２とシリコン酸化膜１０４を形成する。続いて、シリコン窒化膜１０２とシリコン酸化膜１０４に、公知のリソグラフィ工程とエッチング工程によりセルコンタクトプラグのためのセルコンタクト孔２３０を形成し、導電性膜として窒化チタン（ＴｉＮ）膜２５４とタングステン（Ｗ）膜２５６をセルコンタクト孔２３０に埋め込むとともにシリコン酸化膜１０４上に形成する。そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理によりシリコン酸化膜１０４上の導電性膜を除去し、第１のセルコンタクトプラグ２５０と第２のセルコンタクトプラグ２５２を形成する。
続いて、第２のセルコンタクトプラグ２５２とビット線との絶縁性をより確保するためにプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜１０５を形成し、公知のリソグラフィ工程およびエッチング工程により第１のセルコンタクトプラグ２５０上のシリコン酸化膜１０５にビットコンタクト孔２３２を形成する。そして、導電性膜としてＴｉＮ膜２６６とＷ膜２６８を順に形成する（図９（ｂ））。
その後、導電性膜でビット線を形成するために、公知のリソグラフィ工程でレジスト２９０を形成し、ＴｉＮ膜２６６とＷ膜２６８に異方性エッチングを行って、第１のビット線２６０、第２のビット線２６２および第３のビット線２６４を形成する（図９（ｃ））。
レジスト２９０を除去した後、図８で示したシリコン酸化膜１０６を形成する。そして、上記セルコンタクトプラグと同様にしてシリコン酸化膜１０６に、図８で示した容量コンタクトプラグ２７０を形成する。続いて、ＳｉＯＮ膜１０８とシリコン酸化膜１１０を形成し、公知のリソグラフィ工程およびエッチング工程により容量コンタクトプラグ２７０上のＳｉＯＮ膜１０８とシリコン酸化膜１１０に容量開孔を形成する。続いて、容量開孔の底部と側壁にＴｉＮ膜で下部電極１８０を形成した後、誘電体のための絶縁膜を形成し、さらに、不純物拡散したポリシリコン膜を容量開孔に埋め込む。そして、公知のリソグラフィ工程およびエッチング工程により誘電体１８２と上部電極１８４を形成する。その後、層間絶縁膜を形成し、図に示さない素子間接続配線および保護膜を形成することで、上記半導体装置が作製される。
特開２００３−００７８５４号公報
上述の製造方法では、ビット線と第２のセルコンタクトプラグとの絶縁性をより確保するために層間絶縁膜としてシリコン酸化膜１０５を設け、第１のセルコンタクトプラグと第１のビット線とを接続するためのビットコンタクト孔を形成している。そのため、ビットコンタクト孔をシリコン酸化膜１０５に形成するためのリソグラフィ工程とエッチング工程が必要になり、工程数が増えることで半導体装置の製造期間が長くなってしまうという問題があった。
また、図８に示したように容量コンタクトプラグが逆テーパー形状であると、容量コンタクトプラグにおける第２のセルコンタクトプラグ方向に垂直な断面の面積が第２のセルコンタクトプラグに近づくほど小さくなる。そのため、第２のセルコンタクトプラグと容量の下部電極との距離が大きくなるほど、第２のセルコンタクトプラグと容量コンタクトプラグとの接触面積は小さくなる。上述のように、層間絶縁膜としてシリコン酸化膜１０５を形成すると、第２のセルコンタクトプラグと下部電極との距離が大きくなるため、プラグ同士の接触部の面積が小さくなり、その抵抗が大きくなるという問題があった。
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、製造工程数を削減するとともに、プラグ同士の接触抵抗を低減した半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するための本発明の半導体装置の製造方法は、コンタクトプラグと、該コンタクトプラグと電気的に絶縁された配線とを有する半導体装置の製造方法であって、
前記コンタクトプラグを形成するための第１の開孔を有する第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上と前記第１の開孔に第１の導電性膜を均一に形成し、
リソグラフィ工程により前記第１の開孔を除く部位に前記配線のパターンを有するレジストを形成し、
第１の異方性エッチングを行うことにより、前記レジストで被覆された部位を除く前記第１の導電性膜を前記第１の層間絶縁膜の上面が露出するまで除去して前記配線と前記コンタクトプラグとを形成するものである。
本発明では、コンタクトプラグのために形成した第１の導電性膜で、コンタクトプラグと電気的に絶縁された配線も形成しているため、配線のために導電性膜を新たに形成する必要がなく、従来よりも工程が削減される。
また、上記本発明の半導体装置の製造方法において、前記第１の導電性膜を形成する際、前記第１の開孔上の該第１の導電性膜上面に窪み部を形成し、
前記第１の異方性エッチングにより前記コンタクトプラグの上面に窪み部を形成し、
前記配線と前記コンタクトプラグとを形成した後、前記レジストを除去し、
前記コンタクトプラグの窪み部の一部を露出させる第２の開孔を有する第２の層間絶縁膜を形成し、
前記第２の開孔に第２の導電性膜を形成することとしてもよい。
本発明では、第１の導電性膜における第１の開孔の部位で上面が窪んだ形状になっているため、第１の異方性エッチング後もその形状がコンタクトプラグ上面に形成される。そのため、コンタクトプラグにおける第２の導電性膜との接触面積が従来よりも大きくなり、その接触抵抗がより小さくなる。
また、上記本発明の半導体装置の製造方法において、前記第１の開孔の直径の最大値が前記第１の導電性膜の膜厚の１．３〜２倍であることとしてもよい。
本発明では、第１の開孔の最大直径が第１の導電性膜の膜厚の１．３〜２倍であるため、第１の開孔内に導電性膜が十分に埋め込まれる。そのため、第１の異方性エッチングで第１の開孔内部の導電性膜が全て除去されることを防げる。
また、上記本発明の半導体装置の製造方法において、前記第１の異方性エッチングの後、前記コンタクトプラグと前記配線との最短距離を大きくするために該コンタクトプラグの前記第１の導電性膜を削る第２の異方性エッチングを行うこととしてもよい。
本発明では、第２の異方性エッチングを行うことでコンタクトプラグと配線との距離が大きくなり、コンタクトプラグと配線との絶縁性がより確保される。
また、上記本発明の半導体装置の製造方法において、前記第１の導電性膜をＣＶＤ法により形成することとしてもよい。
本発明では、第１の導電性膜をＣＶＤ法により形成しているため、第１の開孔上の第１の導電性膜上面に窪み部が形成される。また、結晶粒による凹凸形状が第１の導電性膜の表面に形成されるため、コンタクトプラグにおける第２の導電性膜との接触面積がより大きくなり、接触抵抗がさらに小さくなる。
さらに、上記本発明の半導体装置の製造方法において、前記第１の導電性膜がタングステンを含む膜であることとしてもよい。
一方、上記目的を達成するための本発明の半導体装置は、第１のコンタクトプラグと該第１のコンタクトプラグに接続された第２のコンタクトプラグとを有する半導体装置であって、
前記第１のコンタクトプラグは、前記第２のコンタクトプラグとの接触面に窪んだ形状を有し、
前記第２のコンタクトプラグは、該第２のコンタクトプラグにおける前記第１のコンタクトプラグ方向に垂直な断面の面積が該第１のコンタクトプラグに近いほど小さくなる形状である。
本発明では、第２のコンタクトプラグについての第１のコンタクトプラグ方向に垂直な断面の面積が第１のコンタクトプラグに近いほど小さくなる形状であっても、第１のコンタクトプラグにおける第２のコンタクトプラグとの接触面が窪んだ形状であるため、第１のコンタクトプラグと第２のコンタクトプラグとの接触面積が従来よりも大きくなり、その接触抵抗が低減する。
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
本発明では、コンタクトプラグのために形成した導電性膜でビット線も形成しているため、従来よりも大幅に工程が削減され、製造工程の簡略化が図れ、半導体装置の製造期間を短縮できる。
また、第１のコンタクトプラグの上面が窪んだ形状になっているため、第１のコンタクトプラグに接続される第２のコンタクトプラグとの接触面積が従来よりも大きくなり、接触抵抗がより小さくなる。
本発明の半導体装置は、セルコンタクト孔に埋め込むために形成された導電性膜によりセルコンタクトプラグとビット線とが形成された構造を有することを特徴とする。
本発明の半導体装置の構成について説明する。ここでは、従来と同様に半導体装置としてＤＲＡＭの場合で説明する。
図１は本発明の半導体装置の一構成例を示す断面図であり、ＤＲＡＭメモリセル領域の断面図である。以下では、従来と同様な構成については同一の符号を付し、その詳細な説明を省略する。
図１に示すように、半導体装置は、トランジスタのソース電極１１２に接続された第２のセルコンタクトプラグ１５２と、第２のセルコンタクトプラグ１５２に接続された容量コンタクトプラグ１７０とを有する構成である。
本実施例では、層間絶縁膜として従来のシリコン酸化膜１０５を形成していないため、第２のセルコンタクトプラグ１５２と下部電極１８０との距離が短くなり、容量コンタクトプラグ１７０が逆テーパー形状であると、第２のセルコンタクトプラグ１５２と容量コンタクトプラグ１７０との接触面積が従来よりも大きくなる。そのため、プラグ同士の接触抵抗がより小さくなる。なお、容量コンタクトプラグ１７０を逆テーパー形状にすることで、容量コンタクトプラグ１７０と第２のビット線１６２および第３のビット線１６４との合わせずれに対する余裕を確保している。
また、第１のビット線１６０が第１のセルコンタクトプラグ１５０と一体に形成されている。そのため、第１のビット線１６０に電圧を印加すると、従来のようなビット線とセルコンタクトプラグ間の接触抵抗による電圧降下が低減され、印加電圧により近い電圧がトランジスタのドレイン電極１１４に印加される。
さらに、第２のセルコンタクトプラグ１５２の最上部が第２のビット線１６２および第３のビット線１６４の下面よりも低い位置にあるため、第２のコンタクトプラグ１５２と上記２つのビット線との絶縁性がより確保される。
なお、第１のセルコンタクトプラグ１５０と第２のセルコンタクトプラグ１５２は、シリコン酸化膜１０４内に形成され、シリコン酸化膜１０４により電気的に絶縁されている。また、第１のビット線１６０、第２のビット線１６２、第３のビット線１６４、および容量コンタクトプラグ１７０は、シリコン酸化膜１０６内に形成され、シリコン酸化膜１０６により相互に電気的に絶縁されている。
次に、上述した構成の半導体装置の製造方法について説明する。
本発明の半導体装置の製造方法は、導電性膜を層間絶縁膜上に形成するとともに層間絶縁膜に形成された孔部に導電性膜を埋め込んだ後、リソグラフィ工程およびエッチング工程によりビット線とセルコンタクトプラグとを形成するものである。
図２乃至図５は半導体装置の製造方法を示す断面図である。
図２（ａ）に示すように、従来と同様にして半導体基板１００に素子分離絶縁膜１１６を形成し、ソース電極１１２およびドレイン電極１１４等を備えたトランジスタを形成する。その後、エッチングストッパ膜としてシリコン窒化膜１０２を３０〜６０ｎｍ形成し、プラズマＣＶＤ法により層間絶縁膜としてシリコン酸化膜１０４を２５０〜４００ｎｍ形成する。
続いて、公知のリソグラフィ工程により所定の開孔パターンを有するレジスト１９０を形成した後、異方性エッチングを行うことで、ドレイン電極１１４まで貫通する第１のセルコンタクト孔１３０とソース電極１１２まで貫通する第２のセルコンタクト孔１３２をシリコン窒化膜１０２およびシリコン酸化膜１０４に形成する（図２（ｂ））。なお、以下では、第１のセルコンタクト孔１３０と第２のセルコンタクト孔１３２をセルコンタクト孔と総称し、セルコンタクト孔はこの発明の第１の開孔となる。
レジスト１９０を除去した後、バリアメタル膜となるＴｉＮ膜１５４を形成し、続いて、ＣＶＤ法によりＷ膜１５６を均一に形成してセルコンタクト孔にタングステンを埋め込む（図２（ｃ））。このとき、ＣＶＤ法によりＷ膜１５６を形成することで、Ｗ膜１５６の表面には結晶粒による凹凸形状が形成される。
そして、公知のリソグラフィ工程によりビット線パターンを有するレジスト１９２を形成する（図３（ｄ））。Ｗ膜１５６のうち上面が露出した部位を除去するためにエッチングガスとしてＳＦ6およびＣＨＦ3等の混合ガスを用いた異方性エッチングを行う。
続いて、上述のようにしてＷ膜１５６の一部を除去したことで、上面が露出した部位のＴｉＮ膜１５４を除去するためにエッチングガスとしてＣｌ2およびＡｒ等の混合ガスを用いた異方性エッチングを行って、第１のビット線１６０、第２のビット線１６２および第３のビット線１６４を形成する（図３（ｅ））。このとき、図３（ｅ）に示すように、第１のビット線１６０と第１のセルコンタクトプラグ１５０とが一体に形成される。
また、第２のセルコンタクト孔１３２内のＷ膜１５６の上面は凹凸形状を有している。これはビット線形成のための異方性エッチングがＷ膜１５６に対して均一に行われ、図２（ｃ）の工程で形成された表面の凹凸形状がエッチング後のＷ膜１５６の上面に形成されるためである。
続いて、ＴｉＮ膜１５４をエッチングした条件で追加エッチングし、図４（ｆ）に示すように、第２のセルコンタクト孔１３２内のＷ膜１５６とＴｉＮ膜１５４を削って、第２のセルコンタクトプラグ１５２の最上部が第２のビット線１６２および第３のビット線１６４の下面よりも低い位置になるようにする。ここでは、ＴｉＮ膜エッチング条件がシリコン酸化膜との選択比が大きいため、シリコン酸化膜がほとんどエッチングされない。
レジスト１９２を除去した後、層間絶縁膜としてシリコン酸化膜１０６を２５０〜４００ｎｍ形成する。続いて、公知のリソグラフィ工程およびエッチング工程により第２の開孔として容量コンタクト孔１３４を形成する。そして、バリアメタル膜となるＴｉＮ膜１７２と、Ｗ膜１７４を形成した後、ＣＭＰ処理によりシリコン酸化膜１０６の上面が露出するまでＷ膜１７４とＴｉＮ膜１７２を削り、容量コンタクトプラグ１７０を形成する（図４（ｇ））。
そして、エッチングストッパ膜としてＳｉＯＮ膜１０８を３０〜６０ｎｍ、層間絶縁膜としてシリコン酸化膜１１０を２５０〜４００ｎｍ形成する。その後、従来と同様にしてＳｉＯＮ膜１０８とシリコン酸化膜１１０に容量開孔を形成し、容量の下部電極１８０、誘電体１８２および上部電極１８４を形成する（図５）。以下、従来と同様なため説明を省略する。
上述のようにして、セルコンタクトプラグのための導電性膜でビット線も形成しているため、セルコンタクトプラグ形成のためのＣＭＰ処理を行う必要がなく、ビット線のために新たな導電性膜を形成する必要がない。
また、従来では第２のセルコンタクトプラグ２５２と第２のビット線２６２および第３のビット線２６４との絶縁性をより確保するためにシリコン酸化膜１０５を形成していたが、上記実施例では、第２のセルコンタクトプラグ１５２の導電性膜を異方性エッチングで削り、第２のセルコンタクトプラグ１５２と第２のビット線１６２および第３のビット線１６４との最短距離を大きくすることで、第２のセルコンタクトプラグ１５２とビット線との絶縁性をより確保している。そのため、シリコン酸化膜１０５を形成する必要がない。
さらに、シリコン酸化膜１０５を形成した場合には、第１のビット線２６０と第１のセルコンタクトプラグ２５０を接続するためにビットコンタクト孔２３２を形成しなければならないが、上述したように、ビットコンタクト孔２３２形成のためのリソグラフィ工程とエッチング工程が必要ない。
本発明では、上述のことから、セルコンタクトプラグのためのＣＭＰ処理工程と、ビット線のための新たな導電性膜の形成工程と、シリコン酸化膜１０５の形成工程と、ビットコンタクト孔２３２形成のためのリソグラフィ工程およびエッチング工程とを削減でき、製造工程の簡略化が図れ、半導体装置の製造期間を短縮できる。
また、第２のセルコンタクトプラグ１５２の上面が結晶粒による凹凸を有する形状であるため、容量コンタクトプラグ１７０との接触面積がより大きくなり、接触抵抗がさらに小さくなる。
本実施例は、セルコンタクトプラグにおける容量コンタクトプラグとの接触面が窪んだ形状であることを特徴とする。
本実施例の半導体装置の構成について説明する。
図６は本実施例の半導体装置の構成を示す断面図である。なお、以下では、実施例１と同様の構成については同一の符号を付し、その詳細な説明を省略する。
図６に示すように、第２のセルコンタクトプラグ１５８における容量コンタクトプラグ１７０との接触面の中央が窪んだ形状になっている。そのため、第２のセルコンタクトプラグ１５８と容量コンタクトプラグ１７０の接触面積がさらに大きくなり、プラグ同士の接触抵抗がより小さくなる。
次に、本実施例の半導体装置の製造方法について説明する。なお、実施例１と同様の工程についてはその詳細な説明を省略する。
実施例１の図２（ａ）および（ｂ）で示した工程と同様にして、シリコン窒化膜１０２およびシリコン酸化膜１０４を形成した後、第１のセルコンタクト孔１３０と第２のセルコンタクト孔１３２を形成する。本実施例では、第１のセルコンタクト孔１３０および第２のセルコンタクト孔１３２の上部直径を０．１２〜０．１４μｍに形成する。
続いて、レジスト１９０を除去した後、図７（ａ）に示すように、バリアメタル膜となるＴｉＮ膜１５４を２０ｎｍ形成し、続いて、ＣＶＤ法によりＷ膜１５６を５０〜７０ｎｍ均一に形成してセルコンタクト孔にタングステンを埋め込む。このとき、ＣＶＤ法によりＷ膜１５６を形成することで、セルコンタクト孔上のＷ膜１５６の上面に窪みが形成される。
その後、図３（ｄ）乃至図４（ｆ）で示したリソグラフィ工程およびエッチング工程を行うことで、図７（ｂ）に示すように、第１のビット線１６６と第１のセルコンタクトプラグ１５０とを一体に形成し、第２のビット線１６２、第３のビット線１６４および第２のセルコンタクトプラグ１５８を形成する。
図７（ｂ）に示すように、第２のセルコンタクト孔１３２内のＷ膜１５６の上面中央を窪んだ形状にしている。これはビット線形成のための異方性エッチングがＷ膜１５６に対して均一に行われ、図７（ａ）の工程で形成された窪み形状がエッチング後のＷ膜１５６の上面に形成されるためである。
その後、図４（ｇ）に示した工程以降について実施例１と同様に行うことで、図６に示した半導体装置が作製される。
本実施例では、上述したように、セルコンタクト孔に十分に導電性膜を埋め込むために、セルコンタクト孔の直径が０．１２〜０．１４μｍの場合に、導電性膜の膜厚として、バリアメタル膜の膜厚とＷ膜の膜厚とを合わせた７０〜９０ｎｍにしている。このことから、セルコンタクト孔の直径の最大値は導電性膜の膜厚の１．３（＝０．１２／０．０９）〜２（＝０．１４／０．０７）倍にすることが望ましいことがわかる。このようにしてセルコンタクト孔に導電性膜を十分に埋め込むことにより、ビット線形成のためのエッチング工程で、セルコンタクトプラグ底部のソース電極１１２が露出するまで導電性膜がエッチングされることがない。
ビット線の導電性膜の膜厚が薄すぎると十分な電気的導通を得られなくなるが、導電性膜の上記膜厚は、直径０．１２〜０．１４μｍのセルコンタクト孔に対して埋め込み性がよいだけでなく、電気的導通を得るために十分である。
また、第２のセルコンタクトプラグ１５８の上面が窪んだ形状になっているため、容量コンタクトプラグ１７０との接触面積が大きくなり、接触抵抗がより小さくなる。
なお、上記実施例１および実施例２では、第２のセルコンタクトプラグ１５２、１５８上に容量コンタクトプラグ１７０を形成したが、プラグに限らず配線を形成してもよい。
また、ＣＶＤ法により形成する導電性膜としてＷ膜を用いたが、タングステン窒化膜を用いてもよい。
また、シリコン酸化膜とのエッチング選択比を十分に取るためにエッチングストッパ膜としてＳｉＯＮ膜やシリコン窒化膜を用いたが、他の絶縁膜であってもよい。
また、バリアメタル膜をＴｉＮ膜としたがＴｉ膜であってもよく、ＴｉＮ膜とＴｉ膜との積層膜であってもよい。
さらに、従来技術の上記文献に開示された製造方法と同様にして、ビット線の上面および側面をシリコン窒化膜で覆うようにしてもよい。この場合、容量コンタクト孔とビット線との合わせずれに対する余裕が大きくなる。
本発明の半導体装置の一構成例を示す断面図である。 本発明の半導体装置の製造方法を示す断面図である。 本発明の半導体装置の製造方法を示す断面図である。 本発明の半導体装置の製造方法を示す断面図である。 本発明の半導体装置の製造方法を示す断面図である。 実施例２の半導体装置の構成を示す断面図である。 実施例２の半導体装置の製造方法を示す断面図である。 従来の半導体装置の一構成例を示す断面図である。 図８に示した半導体装置の製造方法を示す断面図である。
符号の説明
１００ 半導体基板
１０２ シリコン窒化膜
１０４、１０５、１０６、１１０ シリコン酸化膜
１０８ ＳｉＯＮ膜
１１２ ソース電極
１１４ ドレイン電極
１１６ 素子分離絶縁膜
１３０ 第１のセルコンタクト孔
１３２ 第２のセルコンタクト孔
１３４ 容量コンタクト孔
１５０、２５０ 第１のセルコンタクトプラグ
１５２、１５８、２５２ 第２のセルコンタクトプラグ
１５４、１７２、２５４、２６６ ＴｉＮ膜
１５６、１７４、２５６、２６８ Ｗ膜
１６０、１６６、２６０ 第１のビット線
１６２、２６２ 第２のビット線
１６４、２６４ 第３のビット線
１７０、２７０ 容量コンタクトプラグ
１８０ 下部電極
１８２ 誘電体
１８４ 上部電極
１９０、１９２、２９０ レジスト
２３０ セルコンタクト孔
２３２ ビットコンタクト孔

Claims (7)

  1. コンタクトプラグと、該コンタクトプラグと電気的に絶縁された配線とを有する半導体装置の製造方法であって、
    前記コンタクトプラグを形成するための第１の開孔を有する第１の層間絶縁膜を形成し、
    前記第１の層間絶縁膜上と前記第１の開孔に第１の導電性膜を均一に形成し、
    リソグラフィ工程により前記第１の開孔を除く部位に前記配線のパターンを有するレジストを形成し、
    第１の異方性エッチングを行うことにより、前記レジストで被覆された部位を除く前記第１の導電性膜を前記第１の層間絶縁膜の上面が露出するまで除去して前記配線と前記コンタクトプラグとを形成する半導体装置の製造方法。
  2. 前記第１の導電性膜を形成する際、前記第１の開孔上の該第１の導電性膜上面に窪み部を形成し、
    前記第１の異方性エッチングにより前記コンタクトプラグの上面に窪み部を形成し、
    前記配線と前記コンタクトプラグとを形成した後、前記レジストを除去し、
    前記コンタクトプラグの窪み部の一部を露出させる第２の開孔を有する第２の層間絶縁膜を形成し、
    前記第２の開孔に第２の導電性膜を形成する請求項１記載の半導体装置の製造方法。
  3. 前記第１の開孔の直径の最大値が前記第１の導電性膜の膜厚の１．３〜２倍である請求項１または２記載の半導体装置の製造方法。
  4. 前記第１の異方性エッチングの後、前記コンタクトプラグと前記配線との最短距離を大きくするために該コンタクトプラグの前記第１の導電性膜を削る第２の異方性エッチングを行う請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
  5. 前記第１の導電性膜をＣＶＤ法により形成する請求項１乃至４のいずれか１項記載の半導体装置の製造方法。
  6. 前記第１の導電性膜がタングステンを含む膜である請求項１乃至５のいずれか１項記載の半導体装置の製造方法。
  7. 第１のコンタクトプラグと該第１のコンタクトプラグに接続された第２のコンタクトプラグとを有する半導体装置であって、
    前記第１のコンタクトプラグは、前記第２のコンタクトプラグとの接触面に窪んだ形状を有し、
    前記第２のコンタクトプラグは、該第２のコンタクトプラグにおける前記第１のコンタクトプラグ方向に垂直な断面の面積が該第１のコンタクトプラグに近いほど小さくなる形状である半導体装置。
JP2003271016A 2003-07-04 2003-07-04 半導体装置およびその製造方法 Pending JP2005026641A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003271016A JP2005026641A (ja) 2003-07-04 2003-07-04 半導体装置およびその製造方法
US10/877,995 US7157369B2 (en) 2003-07-04 2004-06-29 Semiconductor device and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003271016A JP2005026641A (ja) 2003-07-04 2003-07-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005026641A true JP2005026641A (ja) 2005-01-27

Family

ID=33549947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003271016A Pending JP2005026641A (ja) 2003-07-04 2003-07-04 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7157369B2 (ja)
JP (1) JP2005026641A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288594A (ja) * 2007-05-16 2008-11-27 Samsung Electronics Co Ltd 層間導電性コンタクトを含む半導体素子及びその形成方法
JP2011520297A (ja) * 2008-06-30 2011-07-14 インテル・コーポレーション 積層トレンチコンタクトを形成する方法および当該方法によって形成される構造
JP2012160493A (ja) * 2011-01-28 2012-08-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2015173284A (ja) * 2012-09-28 2015-10-01 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． パッド構造
JP2016039226A (ja) * 2014-08-07 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2023507038A (ja) * 2020-08-14 2023-02-20 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521804B2 (en) * 2005-02-03 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor device preventing electrical short and method of manufacturing the same
US20070032060A1 (en) * 2005-08-05 2007-02-08 Ta-Hung Yang Method for forming conductive wiring and interconnects
US7960838B2 (en) * 2005-11-18 2011-06-14 United Microelectronics Corp. Interconnect structure
KR101477262B1 (ko) * 2005-12-28 2014-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7936001B2 (en) * 2006-09-07 2011-05-03 Renesas Electronics Corporation Semiconductor device
KR101406225B1 (ko) 2008-04-11 2014-06-13 삼성전자주식회사 반도체 소자의 제조방법
KR20130053017A (ko) * 2011-11-14 2013-05-23 에스케이하이닉스 주식회사 반도체 소자
KR101455255B1 (ko) * 2014-02-28 2014-10-31 삼성전자주식회사 반도체 소자의 제조방법
CN108231769B (zh) * 2016-12-22 2019-08-23 联华电子股份有限公司 半导体元件及其制作方法
TWI686912B (zh) * 2017-01-24 2020-03-01 旺宏電子股份有限公司 內連線結構及其製造方法
CN110085569B (zh) * 2018-01-25 2020-12-22 联华电子股份有限公司 半导体结构及其制作方法
US10651081B2 (en) * 2018-09-21 2020-05-12 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US11217594B2 (en) * 2019-09-05 2022-01-04 Nanya Technology Corporation Semiconductor device and method for fabricating the same
CN115954383B (zh) * 2023-03-14 2023-06-02 长鑫存储技术有限公司 一种半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684911A (ja) * 1992-01-23 1994-03-25 Samsung Electron Co Ltd 半導体装置およびその製造方法
JPH0922942A (ja) * 1995-07-04 1997-01-21 Sony Corp 配線及びその形成方法
JPH09232533A (ja) * 1996-02-23 1997-09-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000294629A (ja) * 1999-04-01 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2000340743A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002313962A (ja) * 2001-04-11 2002-10-25 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800787B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体記憶装置の製造方法
US6238971B1 (en) * 1997-02-11 2001-05-29 Micron Technology, Inc. Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures
US6046477A (en) * 1998-03-17 2000-04-04 Micron Technology, Inc. Dense SOI programmable logic array structure
JP2003007854A (ja) 2001-06-22 2003-01-10 Nec Corp 半導体記憶装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684911A (ja) * 1992-01-23 1994-03-25 Samsung Electron Co Ltd 半導体装置およびその製造方法
JPH0922942A (ja) * 1995-07-04 1997-01-21 Sony Corp 配線及びその形成方法
JPH09232533A (ja) * 1996-02-23 1997-09-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000294629A (ja) * 1999-04-01 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2000340743A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002313962A (ja) * 2001-04-11 2002-10-25 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288594A (ja) * 2007-05-16 2008-11-27 Samsung Electronics Co Ltd 層間導電性コンタクトを含む半導体素子及びその形成方法
US9922930B2 (en) 2008-06-30 2018-03-20 Intel Corporation Method of forming stacked trench contacts and structures formed thereby
JP2011520297A (ja) * 2008-06-30 2011-07-14 インテル・コーポレーション 積層トレンチコンタクトを形成する方法および当該方法によって形成される構造
US11721630B2 (en) 2008-06-30 2023-08-08 Intel Corporation Method of forming stacked trench contacts and structures formed thereby
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
US11335639B2 (en) 2008-06-30 2022-05-17 Intel Corporation Method of forming stacked trench contacts and structures formed thereby
US10784201B2 (en) 2008-06-30 2020-09-22 Intel Corporation Method of forming stacked trench contacts and structures formed thereby
US9293579B2 (en) 2008-06-30 2016-03-22 Intel Corporation Method of forming stacked trench contacts and structures formed thereby
US10297549B2 (en) 2008-06-30 2019-05-21 Intel Corporation Method of forming stacked trench contacts and structures formed thereby
US9437546B2 (en) 2008-06-30 2016-09-06 Intel Corporation Method of forming stacked trench contacts and structures formed thereby
US9559060B2 (en) 2008-06-30 2017-01-31 Intel Corporation Method of forming stacked trench contacts and structures formed thereby
US8890289B2 (en) 2011-01-28 2014-11-18 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor
US9257435B2 (en) 2011-01-28 2016-02-09 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor
JP2012160493A (ja) * 2011-01-28 2012-08-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2015173284A (ja) * 2012-09-28 2015-10-01 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． パッド構造
JP2016039226A (ja) * 2014-08-07 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2023507038A (ja) * 2020-08-14 2023-02-20 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法
JP7513720B2 (ja) 2020-08-14 2024-07-09 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法
US12108594B2 (en) 2020-08-14 2024-10-01 Changxin Memory Technologies, Inc. Semiconductor device manufacturing method comprising first conductive layer with increased roughness in array region

Also Published As

Publication number Publication date
US7157369B2 (en) 2007-01-02
US20050001253A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
JP2005026641A (ja) 半導体装置およびその製造方法
TWI271806B (en) Method for fabricating semiconductor device
JP2005354080A (ja) Ｍｉｍキャパシタ及びその製造方法
US20050116349A1 (en) Backend metallization method and device obtained therefrom
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
JP2005005669A (ja) 半導体素子の製造方法
KR100363556B1 (ko) 콘택 플러그와 상부 배선을 갖는 반도체 장치의 배선 구조체 및 그 제조방법
US6255686B1 (en) Semiconductor storage device including short circuit avoiding structure and method of fabricating thereof
US6080664A (en) Method for fabricating a high aspect ratio stacked contact hole
JP2007324490A (ja) 半導体装置の製造方法
JP2010153509A (ja) 半導体装置およびその製造方法
JP4400626B2 (ja) 半導体装置及び半導体装置の製造方法
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
JP2006245113A (ja) 半導体記憶装置の製造方法
JP2008300489A (ja) 半導体装置及びその製造方法
KR101090048B1 (ko) 반도체 디바이스의 제조 방법
JP2004304141A (ja) 自己整合コンタクト用側壁スペーサ構造物及びこれの製造方法
US7084057B2 (en) Bit line contact structure and fabrication method thereof
JP2008277434A (ja) 半導体装置及びその製造方法
JP4379245B2 (ja) 半導体装置の製造方法
KR100361515B1 (ko) 반도체장치의 콘택부 제조방법
KR100905187B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JP2001044282A (ja) 半導体装置及び半導体装置の製造方法
KR20040000016A (ko) 반도체 소자의 콘택 형성 방법
JP2008066530A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100426