JP2000294629A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000294629A
JP2000294629A JP11095107A JP9510799A JP2000294629A JP 2000294629 A JP2000294629 A JP 2000294629A JP 11095107 A JP11095107 A JP 11095107A JP 9510799 A JP9510799 A JP 9510799A JP 2000294629 A JP2000294629 A JP 2000294629A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
contact
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11095107A
Other languages
English (en)
Inventor
Shinichi Horiba
信一 堀場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11095107A priority Critical patent/JP2000294629A/ja
Priority to KR1020000017110A priority patent/KR20010006944A/ko
Publication of JP2000294629A publication Critical patent/JP2000294629A/ja
Pending legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61J—CONTAINERS SPECIALLY ADAPTED FOR MEDICAL OR PHARMACEUTICAL PURPOSES; DEVICES OR METHODS SPECIALLY ADAPTED FOR BRINGING PHARMACEUTICAL PRODUCTS INTO PARTICULAR PHYSICAL OR ADMINISTERING FORMS; DEVICES FOR ADMINISTERING FOOD OR MEDICINES ORALLY; BABY COMFORTERS; DEVICES FOR RECEIVING SPITTLE
    • A61J1/00—Containers specially adapted for medical or pharmaceutical purposes
    • A61J1/03—Containers specially adapted for medical or pharmaceutical purposes for pills or tablets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B50/00—Making rigid or semi-rigid containers, e.g. boxes or cartons
    • B31B50/14—Cutting, e.g. perforating, punching, slitting or trimming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D5/00—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper
    • B65D5/42—Details of containers or of foldable or erectable container blanks
    • B65D5/54—Lines of weakness to facilitate opening of container or dividing it into separate parts by cutting or tearing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D1/00—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor
    • B26D1/0006—Cutting members therefor
    • B26D2001/006—Cutting members therefor the cutting blade having a special shape, e.g. a special outline, serrations

Abstract

(57)【要約】 【課題】半導体装置の微細化を容易にすると共に製造工
程を短縮させ製造コストの低減を容易にする。 【解決手段】半導体基板上にＭＯＳトランジスタのよう
な半導体素子が形成され、この半導体素子上部に平坦化
して形成された層間絶縁膜に複数のコンタクト孔が形成
される。そして、上記コンタクト孔のうちの所定のコン
タクト孔にコンタクトプラグが、残りのコンタクト孔上
に配線層が、同一の導体膜の同一のドライエッチング工
程でもって、形成される。ここで、上記層間絶縁膜とし
て、多量の水素を含有するシリコン酸化膜を用い、上記
のコンタクトプラグと配線層とを形成するためのドライ
エッチングの終点制御を容易にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、半導体装置のコンタクト部の
構造とその形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化あるいは高密度化
に伴い絶縁ゲート電界効果トランジスタ（ＭＯＳトラン
ジスタ）のような半導体素子は縮小化する。これによる
半導体素子の微細化は、平面方向（横方向）での微細化
すなわちパターン寸法の縮小と、縦方向での微細化すな
わち半導体素子の高さ寸法の縮小とによる。しかし、一
般的な半導体装置の製造においては、上記縦方向の微細
化は、横方向の微細化よりも緩やかである。このため
に、半導体素子の表面の凹凸が増大する。すなわち、半
導体装置の高集積化あるいは高密度化に伴い、半導体素
子のトポロジーは増大するようになる。
【０００３】このようなトポロジーの増大の影響は、半
導体素子でのコンタクト部で特に顕著になる。すなわ
ち、コンタクト孔のアスペクト比が増大するようにな
り、コンタクト孔を通した拡散層と配線層あるいは配線
層間の接続が困難になる。
【０００４】そこで、コンタクト部に導電体が埋め込ま
れる。以下、このようにコンタクト部に形成される導電
体をコンタクトプラグという。そして、このコンタクト
プラグを通して、拡散層と配線層あるいは配線層間が接
続される。上記のコンタクトプラグの形成技術につい
て、例えば特開平９−１９１０８４号公報に記載されて
いるように種々のものが提案されている。
【０００５】以下、上記のコンタクトプラグの形成技術
について図７と図８に基づいて説明する。図７と図８
は、コンタクトプラグ形成および配線層形成の工程順の
断面図である。
【０００６】図７（ａ）に示すように、シリコン基板１
０１表面の所定の領域に素子分離領域１０２が形成され
る。ここで、この素子分離領域１０２は、例えばＳＴＩ
（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏ
ｎ）で形成される。そして、ゲート絶縁膜１０３が形成
され、積層するように導電膜１０４とシリコン窒化膜１
０５とが形成される。
【０００７】次に、微細加工技術すなわちフォトリソグ
ラフィ技術とドライエッチング技術とで上記シリコン窒
化膜１０５と導電膜１０４とが加工され、図７（ｂ）に
示すように、上部保護絶縁層１０６とゲート電極１０７
が形成される。
【０００８】次に、図７（ｃ）に示すように、上部保護
絶縁膜１０６とゲート電極１０７の側壁に側部保護絶縁
膜１０８が形成される。そして、シリコン基板１０１表
面であってゲート電極１０７間に位置する領域に拡散層
１０９が形成される。さらに、シリコン酸化膜の化学気
相成長（ＣＶＤ）法による成膜と化学機械研磨（ＣＭ
Ｐ）とで表面の平坦化された第１層間絶縁膜１１０が形
成される。次に、図７（ｄ）に示すように、第１層間絶
縁膜１１０の微細加工で第１コンタクト孔１１１が形成
される。
【０００９】次に、図８（ａ）に示すように、第１コン
タクト孔１１１に埋め込まれようにしてコンタクトプラ
グ１１２，１１２ａが形成される。ここで、コンタクト
プラグ１１２，１１２ａは拡散層１０９に接続され、リ
ン等の不純物を含有する多結晶シリコンで構成される。
そして、全面にシリコン酸化膜が成膜され第２層間絶縁
膜１１３が形成される。なお、これらのコンタクトプラ
グはコンタクトパッドと呼称してもよい。
【００１０】次に、図８（ｂ）に示すように、第２層間
絶縁膜１１３であってコンタクトプラグ１１２上に位置
する領域に第２コンタクト孔１１４が形成される。そし
て、この第２コンタクト孔１１４を通してコンタクトプ
ラグ１１２に接続する第１配線層１１５が形成される。
【００１１】次に、図８（ｃ）に示すように、全面にシ
リコン酸化膜が成膜され第３層間絶縁膜１１６が形成さ
れる。そして、第２層間絶縁膜１１３と第３層間絶縁膜
１１６であってコンタクトプラグ１１２ａ上に位置する
領域に第３コンタクト孔１１７が形成される。以下、図
示しないが、この第３コンタクト孔１１７を通してコン
タクトプラグ１１２ａに接続する第２配線層が形成され
ることになる。
【００１２】
【発明が解決しようとする課題】以上に説明した従来の
技術では、全てのコンタクト孔がコンタクトプラグある
いはコンタクトパッドで埋め込まれる。それから、配線
層がこのコンタクトプラグあるいはコンタクトパッドに
接続される。このために、製造工程数が増加し半導体装
置の製造コストが増大するようになる。
【００１３】また、上記従来の技術で説明した第１コン
タクト孔部に埋め込まれて形成されたコンタクトプラグ
の全てに、コンタクト孔（第２コンタクト孔あるいは第
３コンタクト孔）がそれぞれ形成される。このために、
結果的にコンタクト孔（第２コンタクト孔および第３コ
ンタクト孔）形成のための目合わせマージンが増加し、
半導体素子の微細化が大幅に制限されるようになる。
【００１４】このような問題は、半導体素子のパターン
寸法が微細になるとより顕在化してくる。
【００１５】本発明の目的は、半導体装置の微細化を容
易にすると共に製造コストの低減を可能にする半導体装
置とその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】このために、本発明の半
導体装置では、半導体基板上に半導体素子と素子間を接
続するための複数のコンタクト孔が形成され、前記複数
のコンタクト孔のうちの所定のコンタクト孔にコンタク
トプラグが、残りのコンタクト孔上に第１配線層が、一
導体膜の１回のドライエッチング工程でもって、それぞ
れ形成されている。
【００１７】また、本発明の半導体装置では、前記半導
体素子が絶縁ゲート電界効果トランジスタであり、前記
第１配線層が前記絶縁ゲート電界効果トランジスタのド
レイン上のコンタクト孔上に、前記コンタクトプラグが
前記絶縁ゲート電界効果トランジスタのソース上のコン
タクト孔にそれぞれ形成されている。
【００１８】そして、前記半導体装置のメモリセル部に
おいて、ビット線が前記第１配線層で構成され、キャパ
シタの下部電極が前記コンタクトプラグに接続されてい
る。あるいは、前記コンタクトプラグに第２配線層が接
続されている。
【００１９】ここで、前記一導体膜は多結晶シリコンと
高融点金属シリサイドとで形成されたポリサイド膜で構
成される。
【００２０】また、本発明の半導体装置の製造方法は、
半導体基板表面にゲート電極、ソース拡散層、ドレイン
拡散層を有する絶縁ゲート電界効果トランジスタを形成
した後、前記絶縁ゲート電界効果トランジスタ上に平坦
化した層間絶縁膜を形成する工程と、前記ソース拡散
層、前記ドレイン拡散層にそれぞれ達するコンタクト孔
を前記層間絶縁膜に形成する工程と、前記コンタクト孔
を充填し前記層間絶縁膜を被覆するように導体膜を成膜
する工程と、配線層パターンのエッチングマスクを用い
たドライエッチング工程で前記ソース拡散層上のコンタ
クト孔にコンタクトプラグを形成すると同時に、前記ド
レイン拡散層上のコンタクト孔上に配線層を形成する工
程とを含む。
【００２１】ここで、前記層間絶縁膜が、水素原子を含
有するシリコン酸化膜であって、ドライエッチング時に
前記水素を放出しプラズマ励起のエッチング活性種の量
を低減するシリコン酸化膜で形成される。そして、前記
水素原子を含有するシリコン酸化膜はハイドロゲン シ
ルセキオサンで構成される。
【００２２】また、前記導体膜は多結晶シリコンと高融
点金属シリサイドとで形成されたポリサイド膜で構成さ
れ、前記ドライエッチングの反応ガスにＣｌ2 とＨＢｒ
を含む混合ガスが用いられる。あるいは、前記導体膜は
アモルファスシリコンと高融点金属シリサイドとで形成
され、前記ドライエッチングの反応ガスにＣｌ2 とＨＢ
ｒを含む混合ガスが用いられる。
【００２３】あるいは、前記絶縁ゲート電界効果トラン
ジスタのゲート電極の周囲を被覆するように、前記層間
絶縁膜とは別種の保護絶縁膜が形成される。ここで、前
記保護絶縁膜はシリコン窒化膜で構成され、前記層間絶
縁膜はシリコン酸化膜で構成される。
【００２４】本発明では、半導体装置において第１配線
層とコンタクトプラグとが同一の導体膜の同一のドライ
エッチング工程でもって形成される。このために、製造
工程数が従来の技術の場合より大幅に低減し、半導体装
置の製造コストが低下するようになる。そして、全体の
目合わせマージンが低減し、半導体素子の微細化が容易
になる。
【００２５】１回のドラエッチングで配線層パターンと
コンタクトプラグを形成する場合に、エッチング終点の
制御が難しくなる。しかし、本発明のように、コンタク
ト孔が、多量の水素を含有するシリコン酸化膜である層
間絶縁膜に形成されていると、シリコン膜のような導体
膜のドライエッチングにおいて上記シリコン酸化膜表面
が露出してくると、上記の放出する水素により自動的に
導体膜のエッチングが進まなくなる。このために、エッ
チングの終点の制御が非常に容易になる。
【００２６】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１乃至図３に基づいて説明する。図１は本発明の半
導体装置のコンタクト部および配線層（導電層）の断面
図である。そして、図２と図３はこのようなコンタクト
部および導電層の製造工程順の断面図である。
【００２７】図１に示すように、シリコン基板１表面の
所定の領域に素子分離領域２が形成され、さらにゲート
絶縁膜３が形成されている。そして、ゲート電極４が保
護絶縁膜５で被覆されゲート絶縁膜３上に形成され、シ
リコン基板１表面であってゲート電極４間に位置する領
域に拡散層６，６ａが形成されている。
【００２８】そして、第１層間絶縁膜７を含む領域に形
成されたコンタクト孔であって拡散層６に接続するよう
に第１導電層８が形成されている。また、第１層間絶縁
膜７を含む領域に形成されたコンタクト孔であって拡散
層６ａに接続するようにコンタクトプラグ９が形成され
ている。このコンタクトプラグはコンタクトパッドと呼
称してもよい。
【００２９】そして、第２層間絶縁膜１０であってコン
タクトプラグ９上に位置する領域に形成されたコンタク
ト孔を通して、コンタクトプラグ９に接続する第２導電
層１１が形成されている。
【００３０】次に、図１で説明した本発明の本発明のコ
ンタクト部および導電層の製造方法について図２と図３
に基づいて説明する。
【００３１】図２（ａ）に示すように、従来の技術と同
様にしてシリコン基板１表面の所定の領域に素子分離領
域２が形成される。そして、膜厚１０ｎｍ程度のゲート
絶縁膜３が形成され、膜厚２００ｎｍ程度のタングステ
ンシリサイド膜１２と膜厚１５０ｎｍ程度のシリコン窒
化膜１３が積層して形成される。
【００３２】次に、フォトリソグラフィ技術とドライエ
ッチング技術とでシリコン窒化膜１３とタングステンシ
リサイド膜１２とが加工され、図２（ｂ）に示すよう
に、上部保護絶縁層４とゲート電極４が形成される。こ
こで、ゲート電極４の寸法は２００ｎｍ程度である。ま
た、隣接するゲート電極４間の離間距離は２００ｎｍ程
度である。
【００３３】次に、図２（ｃ）に示すように、上部保護
絶縁膜１４とゲート電極４の側壁に側部保護絶縁膜１５
が形成される。この上部保護絶縁膜１５は、膜厚５０ｎ
ｍ程度のシリコン窒化膜の成膜とエッチバックとで形成
される。図に示すように、この上部保護絶縁膜１４と側
部保護絶縁膜１５とで保護絶縁膜５が構成される。そし
て、ゲート電極４間に位置する領域のシリコン基板１表
面に拡散層６，６ａが形成される。
【００３４】次に全面に表面の平坦化された第１層間絶
縁膜７が形成される。この第１層間絶縁膜７は、水素を
多量に含有するシリコン酸化膜で構成される。このよう
な水素を多量に含有するシリコン酸化膜としては、塗布
絶縁膜であるハイドロゲンシルセキオサン（ＨＳＱ）膜
が用いられる。この場合には、ＨＳＱの塗布液が塗布さ
れ、初めに１００〜２００℃での熱処理が施される。そ
して、４５０℃程度での温度であって１０-9Ｔｏｒｒ〜
１０-3Ｔｏｒｒの真空中でアニール処理がなされる。こ
のようにして形成されるＨＳＱ膜中には数原子％程度の
多量の水素が含まれるようになる。
【００３５】次に、図２（ｄ）に示すように、コンタク
ト孔用のレジストマスク１６がエッチングマスクにされ
て第１層間絶縁膜７がドライエッチングされる。ここ
で、ゲート電極４を被覆する保護絶縁膜５はシリコン窒
化膜で構成されているため、第１層間絶縁膜７のドライ
エッチング工程で保護絶縁膜５のエッチングはほとんど
起こらない。このようにして、開口寸法１００ｎｍ程度
の第１コンタクト孔１７が拡散層６，６ａに達するよう
に形成される。この場合に第１層間絶縁膜７部に形成さ
れる開口の寸法は２００ｎｍ程度である。
【００３６】次に、図３（ａ）に示すように、拡散層
６，６ａに接続するように導電体膜１８が形成される。
さらに、この導電体膜１８上に膜厚１５０ｎｍのシリサ
イド膜１９が形成される。ここで、導電体膜１８はリン
あるいはヒ素等の不純物を含有する多結晶シリコン膜で
ある。また、シリサイド膜１９は多結晶のタングステン
シリサイドで構成される。
【００３７】次に、シリサイド膜１９上にハードマスク
２０が形成される。ここで、ハードマスク２０は膜厚２
００ｎｍ程度のＣＶＤ法で形成されたシリコン酸化膜で
ある。そして、図３（ｂ）に示すように、このハードマ
スク２０がエッチングマスクにされ、シリサイド膜１９
と導電体膜１８とが異方性ドライエッチングされる。こ
こで、ハードマスク２０の寸法は３００ｎｍである。
【００３８】このドライエッチングでは、プラズマ励起
される反応ガスには、Ｃｌ2 、ＨＢｒとＯ2 の混合ガス
が用いられる。そして、導電体膜１８のエッチングが進
み第１層間絶縁膜７の表面が露出してくると、第１層間
絶縁膜７から水素が放出される。この水素は、プラズマ
励起した反応ガスと反応してエッチング活性種の量を低
減する。このために、第１層間絶縁膜７表面が露出した
時点で、導電体膜１８のエッチングが停止するようにな
る。
【００３９】このようにして、拡散層６に接続する第１
導電層８と拡散層６ａに接続するコンタクトプラグ９が
同時に形成される。ここで、このコンタクトプラグ９で
は、その上部の寸法が下部の寸法より大きくなってい
る。すなわちコンタクトパッド形状になっている。ま
た、第１導電層８は多結晶シリコンとシリサイドとで構
成されることになる。
【００４０】次に、図３（ｃ）に示すように、第２層間
絶縁膜１０がＣＶＤ法で形成される。そして、コンタク
トプラグ９表面に達するように、第２層間絶縁膜１０に
第２コンタクト孔２１が形成される。そして、この第２
コンタクト孔２１を通してコンタクトプラグ９に接続す
る第２導電層１１が形成される。このようにして、図１
で説明した半導体装置のコンタクト部と導電層が形成さ
れることになる。
【００４１】以上に説明した第１の実施の形態では、第
１導電層とコンタクトプラグとが同一のドライエッチン
グ工程で形成される。このために、製造工程数が従来の
技術の場合より大幅に低減する。そして、半導体装置の
製造コストが低下するようになる。また、全体の目合わ
せマージンが低減し、半導体素子の微細化が容易にな
る。
【００４２】また、コンタクト孔が、多量の水素を含有
するシリコン酸化膜である層間絶縁膜に形成されている
ために、導電体膜のドライエッチングにおいて上記シリ
コン酸化膜表面が露出してくると、層間絶縁膜表面より
放出する水素により自動的に導体膜のエッチングが進ま
なくなる。このようにして、エッチングの終点の制御が
非常に容易になる。
【００４３】次に、本発明の第２の実施の形態を図４乃
至図６に基づいて説明する。図４は本発明の半導体装置
のコンタクト部および導電層の断面図である。そして、
図５と図６はこのようなコンタクト部および導電層の製
造工程順の断面図である。この第２の実施の形態では、
コンタクトプラグの形状が第１の実施の形態の場合と異
なる。ここで、第１の実施の形態と同一のものは同一符
号で説明される。
【００４４】図４に示すように、シリコン基板１表面の
所定の領域に素子分離領域２さらにゲート絶縁膜３が形
成されている。また、ゲート電極４が保護絶縁膜５で被
覆されゲート絶縁膜３上に形成され、ゲート電極４間に
位置する領域に拡散層６，６ａが形成されている。そし
て、拡散層６に接続するように第１導電層８が形成さ
れ、拡散層６ａに接続するようにコンタクトプラグ９ａ
が形成されている。ここで、コンタクトプラグ９ａは保
護絶縁膜５の上部に形成されることはない。
【００４５】他は、第１の実施の形態で説明したのと同
じである。すなわち、第２層間絶縁膜１０のコンタクト
プラグ９ａ上に位置する領域に形成されたコンタクト孔
を通して、コンタクトプラグ９ａに接続する第２導電層
１１が形成されている。
【００４６】次に、図４で説明した本発明の本発明のコ
ンタクト部および導電層の製造方法について図５と図６
に基づいて説明する。
【００４７】図５（ａ）に示すように、第１の実施の形
態と同様にしてシリコン基板１表面の所定の領域に素子
分離領域２が形成される。そして、膜厚５ｎｍ程度のゲ
ート絶縁膜３が形成され、膜厚１５０ｎｍ程度のタング
ステンシリサイド膜１２と膜厚１００ｎｍ程度のシリコ
ン窒化膜１３が積層して形成される。
【００４８】次に、フォトリソグラフィ技術とドライエ
ッチング技術とでシリコン窒化膜１３とタングステンシ
リサイド膜１２とが加工され、図５（ｂ）に示すよう
に、上部保護絶縁層４とゲート電極４が形成される。こ
こで、ゲート電極４の寸法は１５０ｎｍ程度である。ま
た、隣接するゲート電極４間の離間距離は１５０ｎｍ程
度である。
【００４９】次に、図５（ｃ）に示すように、第１の実
施の形態で説明したように、上部保護絶縁膜と側部保護
絶縁膜とで保護絶縁膜５が構成される。ここで、側部保
護絶縁膜は、膜厚３０ｎｍ程度のシリコン窒化膜の成膜
とエッチバックとで形成される。また、ゲート電極４間
に位置する領域に拡散層６，６ａが形成される。次に全
面に表面の平坦化された第１層間絶縁膜７ａが形成され
る。ここで、第１層間絶縁膜７ａは、ＣＶＤ法によるシ
リコン酸化膜の成膜とＣＭＰ法でのその表面の平坦化と
で形成される。シリコン窒化膜で構成される保護絶縁膜
５は、このＣＭＰ法での研磨で研磨ストッパとして機能
する。このように、この場合には第１層間絶縁膜７ａは
保護絶縁膜５上に形成されることはない。
【００５０】次に、図５（ｄ）に示すように、コンタク
ト孔用のレジストマスク１６がエッチングマスクにされ
て第１層間絶縁膜７ａがドライエッチングされる。ここ
で、ゲート電極４を被覆する保護絶縁膜５はシリコン窒
化膜で構成されているため、第１層間絶縁膜７ａのドラ
イエッチング工程で保護絶縁膜５のエッチングはほとん
ど起こらない。このようにして、開口寸法１００ｎｍ程
度の第１コンタクト孔１７ａが拡散層６，６ａに達する
ように形成される。
【００５１】次に、図６（ａ）に示すように、拡散層
６，６ａに接続するように導電体膜１８ａが形成され
る。さらに、この導電体膜１８ａ上に膜厚１５０ｎｍの
シリサイド膜１９が形成される。ここで、導電体膜１８
ａはリンあるいはヒ素等の不純物を含有するアモルファ
スシリコン膜である。また、シリサイド膜１９もアモル
ファスである。
【００５２】次に、シリサイド膜１９上にハードマスク
２０が形成される。ここで、ハードマスク２０は膜厚２
００ｎｍ程度のプラズマＣＶＤ法で形成されたシリコン
酸化膜である。そして、図６（ｂ）に示すように、シリ
サイド膜１９と導電体膜１８ａとが異方性ドライエッチ
ングされる。ここで、ハードマスク２０の寸法は２００
ｎｍである。
【００５３】このドライエッチングの条件は第１の実施
の形態の場合とほぼ同一である。この場合では、導電体
膜１８ａおよびシリサイド膜１９がアモルファスである
ためにその表面の形状が第１の実施の形態の場合より平
滑になる。このために、エッチングの終点の制御が更に
容易になる。
【００５４】このようにして、拡散層６に接続する第１
導電層８と拡散層６ａに接続するコンタクトプラグ９ａ
が同時に形成される。ここで、このコンタクトプラグ９
ａは、保護絶縁膜５上部に出ることはない。そして、熱
処理が施される。この熱処理でアモルファス状の第１導
電層８とコンタクトプラグ９ａは多結晶化される。
【００５５】他は、第１の実施の形態で説明したのと同
様に形成される。すなわち、図６（ｃ）に示すように、
第２層間絶縁膜１０が形成され、コンタクトプラグ９ａ
表面に達するように、第２層間絶縁膜１０に第２コンタ
クト孔２１が形成される。そして、この第２コンタクト
孔２１を通してコンタクトプラグ９ａに接続する第２導
電層１１が形成される。このようにして、図４で説明し
た半導体装置のコンタクト部と導電層が形成されること
になる。
【００５６】この第２の実施の形態では、コンタクトプ
ラグ９ａは先述したように保護絶縁膜５表面には存在し
ない。このために、第１の実施の形態の場合より、第１
導電層８とコンタクトプラグ９ａ間の電気的絶縁性が完
全になる。
【００５７】本発明をＤＲＡＭに適用する場合には、第
１導電層がメモリセルのビット線に、またコンタクトプ
ラグに接続する第２導電層がメモリセルのキャパシタの
下部電極なるように形成される。
【００５８】以上の実施の形態では、ＭＯＳトランジス
タの拡散層上に形成されたコンタクト孔のコンタクトプ
ラグと拡散層に接続する導電層の形成について説明され
た。本発明は、拡散層上のコンタクト孔の場合に限定さ
れるものではない。拡散層と異なり配線層上のコンタク
ト孔すなわちスルーホールの場合にも本発明は同様に適
用できるものである。
【００５９】また、実施の形態では、コンタクトプラグ
と導電層とがゲート電極を挟んで交互に形成される場合
について説明された。本発明は、このような場合に限定
されるものではない。導電層が複数のゲート電極を挟ん
で形成される場合も本発明は同様に適用できるものであ
る。
【００６０】
【発明の効果】以上に説明したように、本発明では、半
導体基板上にＭＯＳトランジスタのような半導体素子と
素子間を接続するために複数のコンタクト孔が形成さ
れ、上記コンタクト孔のうちの所定のコンタクト孔にコ
ンタクトプラグが、残りのコンタクト孔上に配線層が、
同一の導体膜の同一のドライエッチング工程でもって、
形成される。このために、製造工程数が大幅に低減し、
半導体装置の製造コストが低下するようになる。また、
目合わせマージンが低減し半導体素子の微細化が容易に
なる。
【００６１】また、本発明のように、コンタクト孔が、
多量の水素を含有するシリコン酸化膜である層間絶縁膜
に形成されると、上記のコンタクトプラグと配線層とを
形成するためのドライエッチングの終点の制御が非常に
容易になる。
【００６２】このようにして、本発明は、微細化された
り高密度化される半導体装置の実現を促進するようにな
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための半
導体装置の断面図である。
【図２】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
【図３】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
【図４】本発明の第２の実施の形態を説明するための半
導体装置の断面図である。
【図５】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
【図６】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
【図７】従来の技術を説明するための半導体装置の製造
工程順の断面図である。
【図８】従来の技術を説明するための半導体装置の製造
工程順の断面図である。
【符号の説明】
１，１０１ シリコン基板 ２，１０２ 素子分離領域 ３，１０３ ゲート絶縁膜 ４，１０７ ゲート電極 ５ 保護絶縁膜 ６，６ａ，１０９ 拡散層 ７，７ａ，１１０ 第１層間絶縁膜 ８ 第１導電層 ９，９ａ，１１２，１１２ａ コンタクトプラグ １０，１１３ 第２層間絶縁膜 １１ 第２導電層 １２ タングステンシリサイド膜 １３，１０５ シリコン窒化膜 １４，１０６ 上部保護絶縁膜 １５，１０８ 側部保護絶縁膜 １６ レジストマスク １７，１１１ 第１コンタクト孔 １８，１８ａ 導電体膜 １９ シリサイド膜 ２０ ハードマスク ２１ 第２導電層 １０４ 導電膜 １１４ 第２コンタクト孔 １１５ 第１配線層 １１６ 第３層間絶縁膜 １１７ 第３コンタクト孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 27/10 ６８１Ｂ 21/336 29/78 ３０１Ｙ Ｆターム(参考） 4M104 BB01 BB28 DD04 DD08 DD16 DD17 DD65 DD66 EE06 EE08 EE14 EE15 EE17 FF14 GG09 GG16 HH14 5F033 HH04 HH05 HH28 JJ04 JJ05 JJ28 KK01 MM05 MM07 NN03 NN31 QQ08 QQ09 QQ10 QQ11 QQ15 QQ16 QQ25 QQ28 QQ31 QQ35 QQ37 QQ48 QQ58 QQ65 QQ73 QQ74 QQ85 RR04 RR06 RR09 SS11 SS22 TT02 TT08 VV16 XX04 XX33 XX34 5F040 EC09 EH03 EH05 EH08 EK05 FA07 FA18 FC21 FC22 FC27 5F083 GA09 GA28 JA32 JA35 JA53 KA05 MA03 MA06 MA17 MA19 MA20 NA01 PR03 PR07 PR10 PR18 PR21 PR23 PR29 PR39

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に半導体素子と素子間を接
    続するための複数のコンタクト孔が形成され、前記複数
    のコンタクト孔のうちの所定のコンタクト孔にコンタク
    トプラグが、残りのコンタクト孔上に第１配線層が、一
    導体膜の１回のドライエッチング工程でもって、それぞ
    れ形成されていることを特徴とする半導体装置。
  2. 【請求項２】 前記半導体素子が絶縁ゲート電界効果ト
    ランジスタであり、前記第１配線層が前記絶縁ゲート電
    界効果トランジスタのドレイン上のコンタクト孔上に、
    前記コンタクトプラグが前記絶縁ゲート電界効果トラン
    ジスタのソース上のコンタクト孔にそれぞれ形成されて
    いることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記半導体装置のメモリセル部におい
    て、ビット線が前記第１配線層で構成され、キャパシタ
    の下部電極が前記コンタクトプラグに接続されているこ
    とを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 前記コンタクトプラグに第２配線層が接
    続されていることを特徴とする請求項１または請求項２
    記載の半導体装置。
  5. 【請求項５】 前記一導体膜が多結晶シリコンと高融点
    金属シリサイドとで形成されたポリサイド膜で構成され
    ていることを特徴とする請求項１から請求項４のうち１
    つの請求項に記載の半導体装置。
  6. 【請求項６】 半導体基板表面にゲート電極、ソース拡
    散層、ドレイン拡散層を有する絶縁ゲート電界効果トラ
    ンジスタを形成した後、前記絶縁ゲート電界効果トラン
    ジスタ上に平坦化した層間絶縁膜を形成する工程と、前
    記ソース拡散層、前記ドレイン拡散層にそれぞれ達する
    コンタクト孔を前記層間絶縁膜に形成する工程と、前記
    コンタクト孔を充填し前記層間絶縁膜を被覆するように
    導体膜を成膜する工程と、配線層パターンのエッチング
    マスクを用いたドライエッチング工程で前記ソース拡散
    層上のコンタクト孔にコンタクトプラグを形成すると同
    時に、前記ドレイン拡散層上のコンタクト孔上に配線層
    を形成する工程と、を含むことを特徴とする半導体装置
    の製造方法。
  7. 【請求項７】 前記層間絶縁膜が、水素原子を含有する
    シリコン酸化膜であって、ドライエッチング時に前記水
    素を放出しプラズマ励起のエッチング活性種の量を低減
    するシリコン酸化膜で形成されることを特徴とする請求
    項６記載の半導体装置の製造方法。
  8. 【請求項８】 前記水素原子を含有するシリコン酸化膜
    がハイドロゲン シルセキオサンで構成されることを特
    徴とする請求項７記載の半導体装置の製造方法。
  9. 【請求項９】 前記導体膜が多結晶シリコンと高融点金
    属シリサイドとで形成されたポリサイド膜で構成され、
    前記ドライエッチングの反応ガスにＣｌ2 とＨＢｒを含
    む混合ガスが用いられることを特徴とする請求項６、請
    求項７または請求項８記載の半導体装置の製造方法。
  10. 【請求項１０】 前記導体膜がアモルファスシリコンと
    高融点金属シリサイドとで形成され、前記ドライエッチ
    ングの反応ガスにＣｌ2 とＨＢｒを含む混合ガスが用い
    られることを特徴とする請求項６、請求項７または請求
    項８記載の半導体装置の製造方法。
  11. 【請求項１１】 前記絶縁ゲート電界効果トランジスタ
    のゲート電極の周囲を被覆するように、前記層間絶縁膜
    とは別種の保護絶縁膜が形成されることを特徴とする請
    求項６から請求項１０のうち１つの請求項に記載の半導
    体装置の製造方法。
  12. 【請求項１２】 前記保護絶縁膜がシリコン窒化膜で構
    成され、前記層間絶縁膜がシリコン酸化膜で構成される
    ことを特徴とする請求項１１記載の半導体装置の製造方
    法。
JP11095107A 1999-04-01 1999-04-01 半導体装置及びその製造方法 Pending JP2000294629A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11095107A JP2000294629A (ja) 1999-04-01 1999-04-01 半導体装置及びその製造方法
KR1020000017110A KR20010006944A (ko) 1999-04-01 2000-04-01 반도체 집적 회로 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11095107A JP2000294629A (ja) 1999-04-01 1999-04-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000294629A true JP2000294629A (ja) 2000-10-20

Family

ID=14128650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11095107A Pending JP2000294629A (ja) 1999-04-01 1999-04-01 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2000294629A (ja)
KR (1) KR20010006944A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026641A (ja) * 2003-07-04 2005-01-27 Nec Electronics Corp 半導体装置およびその製造方法
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
JP2011233889A (ja) * 2010-04-28 2011-11-17 Electronics And Telecommunications Research Institute 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026641A (ja) * 2003-07-04 2005-01-27 Nec Electronics Corp 半導体装置およびその製造方法
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法
JP4638140B2 (ja) * 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
JP2011233889A (ja) * 2010-04-28 2011-11-17 Electronics And Telecommunications Research Institute 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20010006944A (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
JP2765478B2 (ja) 半導体装置およびその製造方法
US7148113B2 (en) Semiconductor device and fabricating method thereof
CN100561728C (zh) 半导体器件及其制造方法
KR101129919B1 (ko) 반도체 소자 및 그의 형성 방법
JP3022744B2 (ja) 半導体装置及びその製造方法
JP2001196564A (ja) 半導体装置及びその製造方法
JPH11243180A (ja) 半導体装置の製造方法
JP2001057411A (ja) 半導体集積回路装置およびその製造方法
JP2004128395A (ja) 半導体装置及び半導体装置の製造方法
JP3975099B2 (ja) 半導体装置の製造方法
JP3463038B2 (ja) 半導体装置の製造方法
US7078307B2 (en) Method for manufacturing single-sided buried strap in semiconductor devices
US20080251824A1 (en) Semiconductor memory device and manufacturing method thereof
US6372641B1 (en) Method of forming self-aligned via structure
JP4260275B2 (ja) 半導体装置及びその製造方法
JP2000294629A (ja) 半導体装置及びその製造方法
US20070269979A1 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
JP2001077189A (ja) 半導体装置の製造方法
JP4191203B2 (ja) 半導体装置及びその製造方法
JP2697649B2 (ja) 半導体装置およびその製造方法
JPH0945768A (ja) 半導体装置の製造方法
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100321693B1 (ko) 티타늄실리사이드를이용한반도체소자의게이트전극및비트라인형성방법
JP3172229B2 (ja) 半導体装置の製造方法
US6117768A (en) Void-free tungsten-plug contact for ULSI interconnection

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020219