JP2697649B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2697649B2
JP2697649B2 JP6327574A JP32757494A JP2697649B2 JP 2697649 B2 JP2697649 B2 JP 2697649B2 JP 6327574 A JP6327574 A JP 6327574A JP 32757494 A JP32757494 A JP 32757494A JP 2697649 B2 JP2697649 B2 JP 2697649B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
film
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6327574A
Other languages
English (en)
Other versions
JPH08186171A (ja
Inventor
隆 佐甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6327574A priority Critical patent/JP2697649B2/ja
Publication of JPH08186171A publication Critical patent/JPH08186171A/ja
Application granted granted Critical
Publication of JP2697649B2 publication Critical patent/JP2697649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に電極配線用のコンタクト孔部の構造
およびその形成方法に関する。
【0002】
【従来の技術】半導体素子の微細化及び高密度化は依然
として精力的に進められ、現在では0.25μmの寸法
基準で設計された256メガビットDRAM(ダイナミ
ック・ランダム・アクセス・メモリー)等の超高集積の
半導体デバイスが開発試作されている。このような半導
体デバイスの高集積化に伴い、半導体素子構造の形成に
必須となっているフォトリソグラフィー工程でのマスク
の目合わせマージンの更なる縮小化あるいは不要化が強
く要求されるようになってきた。
【0003】通常、半導体デバイスの製造では、半導体
基板上に金属膜、半導体膜、絶縁体膜等の各種材料で形
成されたパターンが順次積層され、微細構造の半導体素
子が形成される。この半導体素子用のパターンを積層す
る場合には、フォトリソグラフィー工程において、前工
程で形成した下層のパターンにマスクの目合わせをし、
次の上層パターンを形成することが要求される。しかし
このフォトリソグラフィ−工程で上層/下層パターン間
の位置合わせズレが発生する。そこで、当位置合わせズ
レを見込してマスク上のパターン間隔に余裕をもたせ、
パターン間隔にマージンを設定することが必要とされ
る。しかし、当マージンはパターンの高密度化の阻害要
因となる。そこで、特に配線の多層化においてはコンタ
クト孔と配線のパターン間のマージン不要化が必須にな
ってきている。
【0004】以下に、従来の技術によるコンタクト孔部
と配線との位置合わせ及び接続方法について説明する。
図7は従来のコンタクト孔と配線の製造工程順の断面図
であり、図8はこの従来方法で形成したコンタクト孔と
配線との接続関係を示す。
【0005】図7(a)に示すように、シリコン基板1
01の表面部に拡散層102が形成される。そして、こ
のシリコン基板101表面を被覆するようにして、層間
絶縁膜103が堆積される。さらに、公知のフォトリソ
グラフィー技術により形成したレジストマスク104を
用いたドライエッチングにより層間絶縁膜103が加工
される。このようにしてコンタクト孔105が形成され
る。
【0006】次に、図7(b)に示すように減圧のCV
D(化学的気相成長)法によりリン不純物の添加された
ポリシリコン膜106が、コンタクト孔105内および
層間絶縁膜103上に堆積される。
【0007】次に、図7(c)に示すようにドライエッ
チングにより、前述のリン添加したポリシリコン膜10
6はエッチバックされ、コンタクト孔105内にポリシ
リコンでコンタクトプラグ107が形成される。このよ
うにして更に金属膜108がスパッタあるいはメタルC
VD法等で堆積される。ここで、この金属膜108は、
タングステン、チタン等の高融点金属またはこれら高融
点金属シリサイドあるいはアルミ金属の薄膜である。
【0008】次に、図7(d)に示すようにフォトリソ
グラフィー技術で、配線用レジストマスク109を形成
する。そして、これをドライエッチングのマスクにし
て、金属膜108が加工され配線110が形成される。
この配線用レジストマスク109の形成工程で、下層の
コンタクトプラグ107にマスクの目合わせが必要にな
る。ここで、この目合わせの精度が悪いと、前述したよ
うにパターン間のズレが生じる。このような場合に、こ
の配線用レジストマスク109をエッチングマスクにし
て金属膜108を加工するとコンタクトプラグ107の
一部でドライエッチングされることが生じる。。
【0009】そして、このドライエッチング後は、図8
に示すようにコンタクトプラグ107と配線110はコ
ンタクトプラグ接触部107aでのみ電気接続される。
ここで、コンタクトプラグ107には、配線と電気接続
しないコンタクトプラグ非接触部107bが形成され
る。
【0010】
【発明が解決しようとする課題】現在のフォトリソグラ
フィー工程で用いられる露光装置の目合わせ精度は、7
0nm〜100nmである。従って、0.25μmの寸
法基準で設計される半導体デバイスの製造においては、
先述の従来技術の方法では目合わせズレによりコンタク
ト孔と配線用レジストマスクとが重ならずに位置ズレす
ることが多発する。この位置ズレした状態で配線のドラ
イエッチングを行うと、エッチング中にコンタクト孔の
上部が露出しコンタクトプラグがエッチングガスに曝さ
れることになる。そして、この配線のエッチング工程で
コンタクトプラグの一部がエッチングされ、コンタクト
孔内に空洞が生じるようになる。このようにして発生す
る空洞は、コンタクト孔部での配線の断線あるいは配線
の信頼性の低下を引き起すようになる。
【0011】そこで、コンタクト孔のパターンと配線の
パターンの目合わせマージンを大きくすることが必要に
なる。そして、半導体素子の微細化が難しくなり、半導
体デバイスの高密度化あるいは半導体装置の高集積化が
阻害されるようになる。
【0012】更に、前述したフォトリソグラフィー工程
で目合わせズレが生じると、図8で示したようにコンタ
クトプラグ107と配線とはコンタクトプラグ接触部1
07aでのみ電気接続され、電気接続されないコンタク
トプラグ非接触部107bが形成される。そして、この
コンタクトプラグと配線との接触抵抗が増大する。この
接触抵抗の増大は、微細化した半導体装置の性能に対し
より大きな悪影響を及すようになる。
【0013】本発明の目的は、上述のような問題を解決
し、半導体素子の微細化および高密度化を容易にし半導
体装置の高集積化を促進するとともに、これらの半導体
装置の高品質化を容易にするものである。
【0014】
【問題を解決するための手段】このために本発明の半導
体装置では、半導体基板の表面に形成された拡散層と前
記拡散層上の層間絶縁膜を介して形成された配線との接
続あるいは層間絶縁膜を挟んで形成された多層配線の下
層の配線と上層の配線の接続において、前記層間絶縁膜
上の前記配線の側壁部を覆い前記層間絶縁膜の材質とは
異なり、かつ、前記配線および前記層間絶縁膜と高いエ
ッチング選択比を有する絶縁薄膜が形成され、前記層間
絶縁膜および前記層間絶縁膜上の前記配線を貫通する1
つの孔が形成され、更に、前記孔に導電体材が充填され
て、前記拡散層と前記配線とがあるいは前記下層の配線
と前記上層の配線とが前記導電体材を介して電気的接続
される。
【0015】ここで、前記配線の材質とは異種の導電体
材が、前記配線に形成された前記孔に埋設される。
【0016】本発明の半導体装置の製造方法は、前記層
間絶縁膜上に前記配線を配設する工程と、前記配設した
配線の間隙に前記層間絶縁膜の材質とは異種の絶縁膜を
埋設する工程と、前記配線の所定の領域をエッチングし
更に前記所定の領域直下の前記層間絶縁膜をエッチング
して前記孔を形成する工程と、前記孔に導電体材を埋設
する工程とを含む。
【0017】ここで、前記層間絶縁膜はシリコン酸化
膜、BPSG膜(ボロンガラスとリンガラスを含有する
シリコン酸化膜)または有機系絶縁膜であり、前記異種
の絶縁膜はシリコンオキシナイトライド膜あるいはシリ
コン窒化膜である。
【0018】あるいは、前記配線および前記導電体材が
多結晶シリコンで構成され、前記孔に導電体材を埋設し
た後に前記多結晶シリコン表面上に金属膜を被着させる
工程と、前記多結晶シリコンと前記金属膜を反応させシ
リサイド層を形成する工程とを含む。
【0019】さらには、前記下層の配線を配設する工程
と、前記配設した前記下層の配線の間隙にシリコンオキ
シナイトライド膜あるいはシリコン窒化膜を埋設する工
程と、前記下層の配線および前記シリコンオキシナイト
ライド膜あるいはシリコン窒化膜を被覆する前記層間絶
縁膜を形成する工程と、前記層間絶縁膜上に前記上層の
配線を配設する工程とを含む。
【0020】
【実施例】次に、本発明について図面に基づいて説明す
る。図1及び図2は本発明の第1の実施例を説明する工
程順の断面図である。図1(a)に示すように、シリコ
ン基板1の表面の所定の領域に拡散層2が形成される。
そして、このシリコン基板1上に第1層間絶縁膜3がC
VD法で形成される。ここで、この第1層間絶縁膜は膜
厚が500nm程度のシリコン酸化膜である。このよう
にした後、CVD法によリ膜厚が200nm程度のポリ
シリコン薄膜が成膜される。次にフォトリソグラフィー
技術およびドライエッチング技術により、前述のポリシ
リコン薄膜が微細加工され、線幅が0.3μm程度のポ
リシリコン配線4が形成される。
【0021】次に、図1(b)に示すように絶縁薄膜5
がポリシリコン配線4および第1層間絶縁膜3を被覆す
るようにしてプラズマCVD法で堆積される。ここで、
この絶縁薄膜5は膜厚が250nmのSiON(シリコ
ンオキシナイトライド)膜である。次に、CMP(化学
的機械研磨)法でこのSiON膜は研磨され、図1
(c)に示すようにポリシリコン配線4間に第1配線間
絶縁膜6が形成される。
【0022】次に、図1(d)に示すようにコンタクト
孔形成用のレジストマスク7が公知のフォトリソグラフ
ィー技術で形成される。そして、このレジストマスク7
をドライエッチングマスクとして、ポリシリコン配線4
および第1層間絶縁膜3が順次にドライエッチングさ
れ、その口径寸法が0.25μmのコンタクト孔8が前
述の拡散層2上に形成される。
【0023】ここで、ポリシリコン配線4のドライエッ
チングにおいては、図1(d)に示されるように、レジ
ストマスク7に位置ズレが生じ第1配線間絶縁膜6が露
出してもこの第1配線間絶縁膜6はエッチングされない
ようにする必要がある。このために、このポリシリコン
配線4のドライエッチングでは反応ガスとしてCl2
HBrおよびO2 の混合ガスが用いられる。更に、第1
層間絶縁膜3のドライエッチングの場合にも第1配線間
絶縁膜6はエッチングされないようにする必要がある。
このために、この第1層間絶縁膜3のドライエッチング
での反応ガスとしてC4 8 とCOの混合ガスが用いら
れる。
【0024】次に、図2(a)に示すように、リン添加
したポリシリコン膜9が全面を被覆するように堆積され
る。ここで、このポリシリコン膜9はCVD法で形成さ
れその膜厚は500nm程度に設定される。このように
した後、CMP法でこのポリシリコン膜9が研磨され、
先に形成されたコンタクト孔8に埋設される。このよう
にして図2(b)に示すようにポリシリコンプラグ10
が形成される。
【0025】次に、図2(b)に示すように全面にチタ
ン薄膜11が形成される。ここで、このチタン薄膜11
はスパッタ法で堆積され、その膜厚は100nmに設定
される。そして、600℃程度の熱処理が施され、チタ
ン薄膜11とポリシリコン配線4およびポリシリコンプ
ラグ10表面とがシリサイド反応してチタンシリサイド
が形成される。このようにした後、未反応のチタン薄膜
11は、例えばNH4OHとH2 2 の混合した化学薬
液で選択的にエッチング除去される。このようにして、
図2(c)に示すようにシリサイド配線12が形成され
る。
【0026】以上のようにして形成されたコンタクト孔
部と配線の平面図を図3に示す。図3に示されるよう
に、ポリシリコンプラグ10とシリサイド配線12と
は、前述したような目合わせズレが生じた場合でも、互
いに整合して形成される。すなわち、ポリシリコンプラ
グ10のパターンはシリサイド配線12のパターンに対
し自己整合的に形成される。
【0027】本実施例では、第1配線間絶縁膜6として
SiON膜が用いられる場合について説明した。これ以
外に第1配線間絶縁膜として、第1層間絶縁膜3および
ポリシリコン配線4とドライエッチングの選択比がとれ
る絶縁膜が使用される。例えばこのような絶縁膜とし
て、シリコン窒化膜あるいは過剰シリコンを含むシリコ
ン酸化膜が用いられる。ここで、このポリシリコン配線
4にはリンあるいはヒ素等の不純物が添加されていても
よい。
【0028】また、図2(c)においてシリサイド配線
の材料としてチタンシリサイドの場合を説明した。これ
以外にタングステンシリサイド、モリブデンシリサイ
ド、タンタルシリサイドあるいはコバルトシリサイドで
も、本発明への適用は有効になることに言及しておく。
【0029】次に、第2の実施例について図4と図5に
基づいて説明する。図4は本発明の第2の実施例を工程
順に示す断面図である。また、図5はこの実施例で形成
された配線とコンタクトプラグとの関係を示す斜視断面
図である。
【0030】図4(a)に示すように、第1層間絶縁膜
3上にポリシリコン配線4およびシリサイド配線12が
形成され、さらに、第1配線間絶縁膜6が形成される。
そして、これらを被覆するようにして、第2層間絶縁膜
13が形成される。ここで、この第2層間絶縁膜13
は、膜厚が800nmのシリコン酸化膜である。次に、
アルミ薄膜がスパッタ法で形成される。このアルミ薄膜
の膜厚は500nmである。そして、公知のフォトリソ
グラフィー技術と微細加工技術によりこのアルミ薄膜は
加工され、アルミ配線14が形成される。ここで、この
アルミ配線14の線幅は0.35μm程度に設定され
る。
【0031】次に、第1の実施例で説明した第1配線間
絶縁膜と同様にして、図4(b)に示すように、第2配
線間絶縁膜15が形成される。ここで、この第2配線間
絶縁膜15はSiON膜であり、その製法は第1の実施
例で説明したのと同じである。次に、図4(c)に示す
ようにレジストマスク16が公知のフオトリソグラフィ
ー技術により形成される。この場合も第1の実施例と同
様に目合わせズレが生じているものとする。
【0032】このレジストマスク16をドライエッチン
グのマスクにして、前述のアルミ配線14および第2層
間絶縁膜13が順次にドライエッチングされる。ここ
で、アルミ配線14のエッチング工程で第2配線間絶縁
膜15のエッチングが生じないようにする必要がある。
このために、このドライエッチングの反応ガスはBCl
3 、Cl2 とCF4 の混合ガスが用いられる。
【0033】次に、第2層間絶縁膜13がドライエッチ
ングされる。この場合も第2配線間絶縁膜15のエッチ
ングが進まないようにドライエッチングの条件を設定す
る必要がある。このために、このドライエッチング工程
での反応ガスには、C4 8とCOの混合ガスが使用さ
れる。このように反応ガスを設定することで、第2配線
間絶縁膜であるSiON膜のエッチングは防止される。
なお、第2層間絶縁膜13のエッチングが終了し第1配
線間絶縁膜6およびシリサイド配線12が露出しても、
これらの第1配線間絶縁膜6とシリサイド配線12のエ
ッチングは進行しない。このようにして、コンタクト孔
8が第2層間絶縁膜13に形成されることになる。ここ
で、このコンタクト孔8の口径寸法は0.3μm程度に
設定される。
【0034】次に、レジストマスク16を除去した後、
図4(d)に示すようにコンタクトプラグが形成され
る。このコンタクトプラグは、第1導電体材17と第2
導電体材18とで構成される。ここで、第1導電体材は
チタン薄膜に窒化チタンを積層した膜であり、第2導電
体材はタングステン金属膜である。
【0035】次に、このように形成されるアルミ配線1
4とコンタクトプラグの関係を、図5で説明する。図5
に示されるように、コンタクトプラグの上部では、コン
タクトプラグを形成する第1導電体材17および第2導
電体材18は共に、アルミ配線14に埋込まれるように
して形成される。このために、アルミ配線14と第1導
電体材17との接触部は、図5に示すシリンダー形状の
コンタクトプラグ側面部17aとなり、その接触面積は
図8で説明した接触部107aの面積より大きくするこ
とが容易になる。このため、先述したようなコンタクト
プラグと配線の接触抵抗が大幅に低減するようになる。
【0036】以上この実施例では、第2層間絶縁膜13
がシリコン酸化膜の場合について説明した。しかし、こ
の他にBPSG(ボロンガラス、リンガラスを含むシリ
コン酸化物)膜あるいはポリイミド等の有機絶縁膜の適
用も有効であることに言及しておく。また配線の材料と
してアルミ金属以外にタングステン等の高融点金属ある
いは銅等の金属の適用も可能であることに触れておく。
【0037】次に、第3の実施例について図6に基づい
て説明する。この実施例は、コンタクト孔用のレジスト
マスクの1パターンで複数のコンタクト孔を形成する場
合についてのものである。ここで、図6(a)は前述の
レジストマスクのパターンを説明する平面図であり、図
6(b)はコンタクト孔を形成した場合の図6(a)の
A−Bで切断した断面図である。
【0038】この実施例では、基本的には第1の実施例
と同様に配線およびコンタクトプラグが形成されるもの
とする。この実施例の第1の実施例との相違は、前述の
コンタクト孔用のレジストマスクの形成方法にある。す
なわち、第1の実施例で示した図1(d)の工程におい
て、図6(a)に示すように、複数のポリシリコン配線
4と複数の第1配線間絶縁膜6に跨がるコンタクト孔用
のレジストマスク7が形成される。そして、図6(a)
に示すコンタクト開口7’が形成される。このようなレ
ジストマスク7を用いて、先述したようにして複数のポ
リシリコン配線4および第1層間絶縁膜3がドライエッ
チングされ、複数のコンタクト孔8が形成される。
【0039】このようにした後、このコンタクト孔への
ポリシリコンプラグの埋設あるいはシリサイド配線は第
1の実施例で説明したと同一に形成される。
【0040】この実施例では、コンタクト孔と配線の目
合わせ精度は大幅に緩和される。更に、図6(b)に示
されるように、前述のポリシリコンプラグ10は最終的
にはシリシド配線12に自己整合的に形成されるように
なる。このようにして、更に高密度化された多層の配線
形成が容易になる。
【0041】以上の本発明の実施例において、配線間絶
縁膜として単層の絶縁膜が形成される場合について説明
した。この配線間絶縁膜は、積層して形成された複数の
絶縁膜で構成されてもよいことに言及しておく。
【0042】
【発明の効果】以上に説明したように本発明では、コン
タクト孔形成時のフォトリソグラフィー工程において目
合わせズレが生じたとしても、コンタクト孔形成のドラ
イエッチングの際に、配線間に存在する配線間絶縁膜が
エッチングのマスクとしての役割を果す。このために、
コンタクト孔あるいはコンタクトプラグは配線のパター
ン内のみに形成される。
【0043】このような構造になるために、コンタクト
孔パターンと配線用レジストマスクとが目合わせズレし
てしまい、この目合わせズレした状態で配線のドライエ
ッチングを行った場合でも、この配線のエッチング工程
でコンタクトプラグの一部がエッチングされて、コンタ
クト孔内に空洞が生じるようなことは全く生じなくな
る。そして、コンタクト孔部での配線の断線あるいは配
線の信頼性の低下は発生しなくなる。
【0044】このようにして、コンタクト孔のパターン
と配線のパターンの目合わせマージンは不要になり、半
導体素子の微細化により半導体デバイスの高密度化ある
いは半導体装置の高集積化はより促進される。
【0045】更に、コンタクトプラグの上部では、コン
タクトプラグを形成する導電体材が配線に埋込まれるよ
うにして形成される。このために、配線とコンタクトプ
ラグとの接触部はシリンダー形状になり、その接触面積
は従来の技術の図8で説明したコンタクトプラグ接触部
107aの面積より大きくなる。そして、先述したよう
なコンタクトプラグと配線の接触抵抗が大幅に低減す
る。
【0046】このように本発明は、半導体素子の微細化
および高密度化を容易にし半導体装置の高集積化を促進
するとともに、これらの半導体装置の高品質化を容易に
するものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例を工程順に説明する略断
面図である。
【図2】本発明の第1の実施例を工程順に説明する略断
面図である。
【図3】本発明の第1の実施例を説明するための平面図
である。
【図4】本発明の第2の実施例を工程順に説明する略断
面図である。
【図5】本発明の第2の実施例を説明するための斜視断
面図である。
【図6】本発明の第3の実施例を説明するための平面図
とその断面図である。
【図7】従来の方法を工程順に示した断面図である。
【図8】従来の方法を説明するための斜視断面図であ
る。
【符号の説明】
1,101 シリコン基板 2,102 拡散層 3 第1層間絶縁膜 4 ポリシリコン配線 5 絶縁薄膜 6 第1配線間絶縁膜 7,16,104 レジストマスク 7’ コンタクト開口 8,105 コンタクト孔 9,106 ポリシリコン膜 10 ポリシリコンプラグ 11 チタン薄膜 12 シリサイド配線 13 第2層間絶縁膜 14 アルミ金属配線 15 第2配線間絶縁膜 17 第1導電体材 17a コンタクトプラグ側面部 18 第2導電体材 103 層間絶縁縁膜 107 コンタクトプラグ 107a コンタクトプラグ接触部 107b コンタクトプラグ非接触部 108 金属膜 109 配線用レジストマスク 110 配線

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面に形成された拡散層と
    前記拡散層上の層間絶縁膜を介して形成された配線との
    接続あるいは層間絶縁膜を挟んで形成された多層配線の
    下層の配線と上層の配線の接続において、前記層間絶縁
    膜上の前記配線の側壁部を覆い前記層間絶縁膜の材質と
    は異なり、かつ、前記配線および前記層間絶縁膜と高い
    エッチング選択比を有する絶縁薄膜が形成され、前記層
    間絶縁膜および前記層間絶縁膜上の前記配線を貫通する
    1つの孔が形成され、更に、前記孔に導電体材が充填さ
    れて、前記拡散層と前記配線とがあるいは前記下層の配
    線と前記上層の配線とが前記導電体材を介して電気的接
    続されていること特徴とした半導体装置。
  2. 【請求項2】 前記配線の材質とは異種の導電体材が、
    前記配線に形成された前記孔に埋設されていることを特
    徴とした請求項1記載の半導体装置。
  3. 【請求項3】 前記層間絶縁膜上に前記配線を配設する
    工程と、前記配設した配線の間隙に前記層間絶縁膜の材
    質とは異種の絶縁膜を埋設する工程と、前記配線の所定
    の領域をエッチングし更に前記所定の領域直下の前記層
    間絶縁膜をエッチングして前記孔を形成する工程と、前
    記孔に導電体材を埋設する工程とを含むことを特徴とし
    た請求項1または請求項2記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記層間絶縁膜がシリコン酸化膜、BP
    SG膜(ボロンガラスとリンガラスを含有するシリコン
    酸化膜)または有機系絶縁膜であり、前記異種の絶縁膜
    がシリコンオキシナイトライド膜あるいはシリコン窒化
    膜であることを特徴とした請求項3記載の半導体装置の
    製造方法。
  5. 【請求項5】 前記配線および前記導電体材が多結晶シ
    リコンで構成され、前記孔に導電体材を埋設した後に
    記多結晶シリコン表面上に金属膜を被着させる工程と、
    前記多結晶シリコンと前記金属膜を反応させシリサイド
    層を形成する工程とを含むことを特徴とした請求項3ま
    たは請求項4記載の半導体装置の製造方法。
  6. 【請求項6】 前記下層の配線を配設する工程と、前記
    配設した前記下層の配線の間隙にシリコンオキシナイト
    ライド膜あるいはシリコン窒化膜を埋設する工程と、前
    記下層の配線および前記シリコンオキシナイトライド膜
    あるいはシリコン窒化膜を被覆する前記層間絶縁膜を形
    成する工程と、前記層間絶縁膜上に前記上層の配線を配
    設する工程とを含むことを特徴とした請求項4記載の半
    導体装置の製造方法。
JP6327574A 1994-12-28 1994-12-28 半導体装置およびその製造方法 Expired - Fee Related JP2697649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6327574A JP2697649B2 (ja) 1994-12-28 1994-12-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6327574A JP2697649B2 (ja) 1994-12-28 1994-12-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08186171A JPH08186171A (ja) 1996-07-16
JP2697649B2 true JP2697649B2 (ja) 1998-01-14

Family

ID=18200586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6327574A Expired - Fee Related JP2697649B2 (ja) 1994-12-28 1994-12-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2697649B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567043B1 (ko) * 1998-10-27 2006-06-16 주식회사 하이닉스반도체 반도체 장치의 플러그 형성방법
KR100376977B1 (ko) * 2000-06-30 2003-03-26 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4597627B2 (ja) * 2003-10-02 2010-12-15 株式会社半導体エネルギー研究所 配線基板の作製方法
KR101100625B1 (ko) * 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268952A (ja) * 1988-09-02 1990-03-08 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH08186171A (ja) 1996-07-16

Similar Documents

Publication Publication Date Title
JP3022744B2 (ja) 半導体装置及びその製造方法
JP2791768B2 (ja) 半導体装置の金属配線の形成方法
JPH11195706A (ja) 半導体装置及びその製造方法
JP2720796B2 (ja) 半導体装置の製造方法
US6352920B1 (en) Process of manufacturing semiconductor device
US5895961A (en) Semiconductor device with a planarized interconnect with poly-plug and self-aligned contacts
JP2697649B2 (ja) 半導体装置およびその製造方法
US6150241A (en) Method for producing a transistor with self-aligned contacts and field insulation
JP2008147300A (ja) 半導体装置およびその製造方法
KR950001838B1 (ko) 반도체장치의 전극배선층 및 그 제조방법
JP4550685B2 (ja) 半導体装置の製造方法
JP2616706B2 (ja) 半導体装置およびその製造方法
JP3534589B2 (ja) 多層配線装置及びその製造方法
JP4232215B2 (ja) 半導体装置の製造方法
JP3256946B2 (ja) コンタクト形成方法
JPH10242269A (ja) 半導体装置の製造方法
JP2005197700A (ja) 半導体素子の金属パターン形成方法
JP3172229B2 (ja) 半導体装置の製造方法
JPH10340953A (ja) 半導体装置
US20020074665A1 (en) Metal contact structure in semiconductor device and method for forming the same
JP2000294629A (ja) 半導体装置及びその製造方法
US6117768A (en) Void-free tungsten-plug contact for ULSI interconnection
JP2738358B2 (ja) 半導体装置の製造方法
JPH0547756A (ja) 半導体装置の製造方法
JP2828089B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970819

LAPS Cancellation because of no payment of annual fees