JP2738358B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に多層配線において互いに電気接続される
上層と下層の配線の形成方法に関する。

【０００２】

【従来の技術】半導体素子の微細化及び高密度化は依然
として精力的に進められ、現在では０．１５〜０．２５
μｍの寸法基準で設計されたメモリデバイスあるいはロ
ジックデバイス等の超高集積の半導体デバイスが開発試
作されている。このような半導体デバイスの高集積化に
伴い、半導体素子構造の形成に必須となっているフォト
リソグラフィ工程でのマスクの目合わせマージンの更な
る縮小化あるいは不要化が強く要求されるようになって
きた。

【０００３】通常、半導体デバイスの製造では、半導体
基板上に金属膜、半導体膜、絶縁体膜等の各種材料で形
成されたパターンが順次積層され、微細構造の半導体素
子が形成される。この半導体素子用のパターンを積層す
る場合には、フォトリソグラフィ工程において、前工程
で形成した下層のパターンにマスクの目合わせをし、次
の上層パターンを形成することが要求される。しかしこ
のフォトリソグラフィ工程で上層／下層パターン間の位
置合わせズレが発生する。そこで、当位置合わせズレを
見込してマスク上のパターン間隔に余裕をもたせ、パタ
ーン間隔にマージンを設定することが必要とされる。し
かし、当マージンはパターンの高密度化の阻害要因とな
る。そこで、特に配線の多層化においては上層と下層の
配線を接続するためのコンタクト孔（以下、スルーホー
ルと呼称する）と配線のパターン間のマージン不要化が
必須になってきている。

【０００４】以下に、従来の技術によるスルーホールと
配線との位置合わせ及び接続方法について説明する。図
６および図７は従来のスルーホールと配線の製造工程順
の断面図である。

【０００５】図６（ａ）に示すように、シリコン基板３
１の表面にＭＯＳトランジスタ等の半導体素子が形成さ
れる（図示されず）。そして、第１層間絶縁膜３２が化
学気相成長（ＣＶＤ）法によるシリコン酸化膜で形成さ
れる。次に、第１層の積層配線を形成するために、第１
層間絶縁膜３２上に第１バリアメタル膜３３が堆積さ
れ、さらにこの第１バリアメタル膜に被着する第１アル
ミ合金膜３４が形成される。そして、この第１アルミ合
金膜３４に被着する第２バリアメタル膜３５が堆積され
る。

【０００６】次に、公知のフォトリソグラフィ技術で第
１層配線用レジストマスク３６が形成され、この第１層
配線用レジストマスク３６をドライエッチングのマスク
にして、第２バリアメタル膜３５、第１アルミ合金膜３
４および第１バリアメタル膜３３が順次エッチングされ
る。そして、図６（ｂ）に示すように、第１層間絶縁膜
３２上の第１バリアメタル層３７、第１アルミ合金層３
８および第２バリアメタル層３９で構成される第１層配
線４０が形成される。

【０００７】次に、図６（ｃ）に示すように、第２層間
絶縁膜４１がＣＶＤ法によるシリコン酸化膜で形成され
る。そして、図６（ｄ）に示すように公知のフォトリソ
グラフィ技術でスルーホール用レジストマスク４２が形
成される。そして、このスルーホール用レジストマスク
４２をドライエッチングのマスクにして第２層間絶縁膜
４１がエッチングされ、スルーホール４３が所定の第１
層配線上に位置合わせして形成されるようになる。

【０００８】次に、図７（ａ）に示すように第３バリア
メタル膜４４、第２アルミ合金膜４５および第４バリア
メタル膜４６が順次に堆積される。ここで、第３バリア
メタル膜４４はスルーホール４３を通して第２バリアメ
タル層３９に接続される。

【０００９】次に、図７（ｂ）に示すように第２層配線
用レジストマスク４７が公知のフォトリソグラフィ技術
で形成される。ここで、この第２層配線用レジストマス
ク４７は、前述のスルーホール４３に位置合わせされ
る。そして、この第２層配線用レジストマスク４７をド
ライエッチングのマスクにして、第４バリアメタル膜４
６、第２アルミ合金膜４５および第３バリアメタル膜４
４が順次にエッチングされる。このようにして、図７
（ｃ）に示すように第３バリアメタル層４８、第２アル
ミ合金層４９および第４バリアメタル層５０で構成され
る第２層配線５１が形成される。

【００１０】

【発明が解決しようとする課題】現在のフォトリソグラ
フィ工程で用いられる露光装置の目合わせ精度は、７０
ｎｍ〜１００ｎｍである。従って、０．２５μｍの寸法
基準で設計される半導体デバイスの製造においては、先
述の従来技術の方法では目合わせズレによりスルーホー
ルと配線用レジストマスクとが重ならずに位置ズレする
ことが多発する。この位置ズレした状態で配線のドライ
エッチングを行うと、エッチング中にスルーホールの上
部が露出しスルーホールに埋設された金属材料（以下、
スルーホールプラグと呼称する）がエッチングガスに曝
されることになる。そして、この配線のエッチング工程
でスルーホールプラグの一部がエッチングされ、スルー
ホール内に空洞が生じるようになる。このようにして発
生する空洞は、スルーホール部での配線の断線あるいは
配線の信頼性の低下を引き起すようになる。

【００１１】また、上述の問題を回避しようとすると、
スルーホールのパターンと配線のパターンの目合わせマ
ージンを大きくすることが必要になる。そして、半導体
素子の微細化が難しくなり、半導体デバイスの高密度化
あるいは半導体装置の高集積化が阻害されるようにな
る。

【００１２】更に、前述したフォトリソグラフィ工程で
目合わせズレが生じると、スルーホールプラグと第１層
あるいは第２層配線との接触領域の面積は減少する。こ
のため、このスルーホールプラグとこれらの配線との接
触抵抗が増大するようになる。この接触抵抗の増大は、
微細化した多層配線の電気抵抗の増大をもたらすように
なり、半導体装置の高速化を阻害する要因になってく
る。

【００１３】本発明の目的は、上述のような問題を解決
し、多層配線構造の微細化および高密度化を容易にし半
導体装置の高集積化を促進するとともに、これらの半導
体装置の高品質化を容易にするものである。

【００１４】

【課題を解決するための手段】このために、本発明の半
導体装置の製造方法は、半導体基板上の第１の層間絶縁
膜の表面に、第１の金属層と第２の金属層とがこの順に
積層して形成される複数の第１の配線層を形成する工程
と、前記複数の第１の配線層の間隙に第２の層間絶縁膜
を埋設する工程と、前記第２の層間絶縁膜と前記第２の
金属層上に第２の配線層のパターンを有するレジストマ
スクを形成する工程と、前記レジストマスクをエッチン
グマスクにして前記第２の金属層をエッチングし、前記
複数の第１の配線層のうち一の第１の配線層の第２の金
属層を前記レジストマスクの下部に残存させ前記複数の
第１の配線層のうち他の第１の配線層の第２の金属層を
完全に除去する工程と、前記第２の金属層のエッチング
除去された領域を埋設し前記レジストマスクを囲うよう
にして第３の層間絶縁膜を形成する工程を含む。

【００１５】あるいは、本発明の半導体装置の製造方法
は、前記第３の層間絶縁膜を形成した後、前記レジスト
マスクを除去する工程と、前記レジストマスクを除去し
た領域に第２の配線層を埋設すると共に前記レジストマ
スクの下部に残存する前記第１の配線層の前記第２の金
属層と前記第２の配線層とを電気接続させる工程とを含
む。

【００１６】

【発明の実施の形態】次に、図面を参照して本発明の実
施の形態を説明する。ここで、図１は本発明を適用した
場合の２層配線の平面図であり、図２および図３は製造
工程順の断面図である。なお、図２および図３は、図１
に記したＡ−Ｂでの切断面になっている。

【００１７】図１に示すように、シリコン基板の第１層
間絶縁膜上に第１層配線１ａおよび１ｂが形成される。
そして、第２層間絶縁膜を介して第１層配線に絶縁分離
される第２層配線２が形成される。この場合には、第２
層配線２はスルーホールプラグ３を通して第１層配線１
ａに電気接続される。しかし、第１層配線１ｂとは第２
層間絶縁膜を介して絶縁分離されている。

【００１８】ここで、図１に示されるように、スルーホ
ールプラグ３の寸法は、図に記すＡ−Ｂ方向で第１層配
線１ａの配線幅と同一になるように形成される。

【００１９】次に、本発明を製造工程順に説明する。図
２（ａ）に示すように、シリコン基板１１上の表面に第
１層間絶縁膜１２が形成される。この層間絶縁膜は従来
の技術で説明したように、ＣＶＤ法によるシリコン酸化
膜の堆積と化学的機械研磨（ＣＭＰ）によるシリコン酸
化膜の平坦化とで形成される。ここで、この第１層間絶
縁膜１２の膜厚は５００ｎｍ程度に設定される。

【００２０】次に、この第１層間絶縁膜１２の表面に第
１バリアメタル膜１３が形成される。ここで、この第１
バリアメタル膜１３はスパッタ法で堆積されるチタン膜
と窒化チタン膜の積層した金属膜で構成され、その膜厚
は１５０ｎｍ程度に設定される。次に、この第１バリア
メタル膜１３上に第１アルミ合金膜１４が形成される。
ここで、この第１アルミ合金膜１４はアルミ金属に１原
子％以下の銅が含まれるアルミ合金であり、その膜厚は
５００ｎｍ程度である。

【００２１】そして、この第１アルミ合金膜１４上に第
２バリアメタル膜１５が積層される。ここで、この第２
バリアメタル膜１５は膜厚５０ｎｍ程度のチタン膜であ
る。次に、この第２バリアメタル膜１５上に第２アルミ
合金膜１６が形成される。この膜厚は１０００ｎｍ程度
に設定される。そして、この第２アルミ合金膜１６上に
第３バリアメタル膜１７が堆積される。この膜は膜厚が
５０ｎｍ程度の窒化チタン膜である。

【００２２】このようにした後、公知のフォトリソグラ
フィ技術で第１レジストマスク１８が形成される。

【００２３】次に、この第１レジストマスク１８をドラ
イエッチングのマスクにして第３バリアメタル膜１７、
第２アルミ合金膜１６、第２バリアメタル膜１５、第１
アルミ合金膜１４および第１バリアメタル膜１３が順次
にエッチングされる。このよにして、図２（ｂ）に示す
ように第１バリアメタル層１９、第１アルミ合金層２０
および第２バリアメタル層２１が形成され、先述した第
１層配線１ａおよび１ｂを構成するようになる。

【００２４】次に、図２（ｃ）に示すように、パターニ
ングされた金属層間に第２層間絶縁膜２４が形成され
る。この第２層間絶縁膜２４は、ＣＶＤ法によるシリコ
ン酸化膜の堆積と、ＣＭＰによるこのシリコン酸化膜の
平坦化とで形成される。次に図２（ｄ）に示すように、
第２レジストマスク２５が形成される。この第２レジス
トマスク２５は、図１で説明した第２層配線のパターン
になるように形成される。そして、この第２レジストマ
スク２５をエッチングのマスクにして第２アルミ合金層
２２がエッチングされ、配線空洞２６がおよびスルーホ
ールプラグ３が形成される。

【００２５】この配線空洞２６とスルーホールプラグ３
の形成について、図４に示す斜視断面図で説明する。シ
リコン基板１１上の第１層間絶縁膜１２と第２層間絶縁
膜２４の所定の領域に埋設して形成された第１バリアメ
タル層１９、第１アルミ合金層２０、第２バリアメタル
層２１、第２アルミ合金層２２および第３バリアメタル
層２３をうち、第２レジストマスク２５をドライエッチ
ングのマスクにして、はじめに、第３バリアメタル層２
３と第２アルミ合金層２２とが異方的にドライエッチン
グされる。ここで、第２バリアメタル層２１は、エッチ
ングストッパ層として第１アルミ合金層２０のエッチン
グ防止の役割をもつ。そして、第２アルミ合金層２２が
等方的にドライエッチングされる。この場合も、第２バ
リアメタル層２１はエッチングストッパ層として働く。
図４に示すように、この等方的ドライエッチングで、先
述した第１層配線１ｂ上の第２アルミ合金層２２は全て
除去される。そして、この除去された領域が配線空洞に
なる。しかし、先述した第１層配線１ａ上の第２アルミ
合金層２２は全て除去されることなくその一部が残存す
るようになる。そして、この残存した第２アルミ合金層
がスルーホールプラグ３を構成するようになる。この等
方的なドライエッチングでスルーホールプラグ３を残存
させるためには、第２レジストマスク２５のパターンの
寸法が、第１層配線１ｂ上より第１層配線１ａ上で大き
くなるように設定される。また、スルーホールプラグ３
の寸法は、前述の等方的ドライエッチング時間あるいは
第１層配線１ａと１ｂ上でのパターン寸法差で制御され
るようになる。しかし、先述したようにスルーホールプ
ラグ３の一方の寸法は、第１層配線の線幅と同一のまま
である。

【００２６】次に、図３（ａ）に示すように、１５０℃
程度の低温でのシリコン酸化膜の堆積により、埋設絶縁
膜２７が配線空洞２６内に形成され、第３層間絶縁膜２
８が第２レジストマスク２５以外の領域に形成される。
ここで、この低温でのシリコン酸化膜の堆積方法として
は、シリコン酸化膜の選択的な液相成長が効果的であ
る。この液相成長では、シリコン酸化膜は第２レジスト
マスク２５上には成長せずそれ以外の領域に選択的に成
長する。

【００２７】次に、図３（ｂ）に示すように、第２レジ
ストマスク２５が除去され第２層配線用溝２９が形成さ
れる。そして、この第２層配線溝２９にアルミ銅合金が
埋設され第２層配線２が形成される。

【００２８】以上のようにして、図３（ｃ）に示すよう
にシリコン基板１１上の第１層間絶縁膜１２上に、第１
バリアメタル層１９、第１アルミ合金層２０および第２
バリアメタル層２１で構成される第１層配線１ａおよび
１ｂが形成される。そして、第１層配線および第２層配
線に自己整合的に形成されるスルーホールプラグ３を通
して、第１層配線１ａに電気接続される第２層配線２が
形成される。一方では、接続させたくない第２層配線２
と第１層配線１ｂとは埋設絶縁膜２７を介して絶縁分離
されている。

【００２９】この本発明の配線の構造について図５に示
す斜視断面図で説明する。図５に示すように、シリコン
基板１１上の第１層間絶縁膜１２と第２層間絶縁膜２４
の所定の領域に埋設して形成された第１バリアメタル層
１９、第１アルミ合金層２０、第２バリアメタル層２１
とで第１層配線１ａおよび１ｂが形成される。そして、
第３層間絶縁膜２８に埋設する第２層配線２が、第２レ
ジストマスク２５と同一の形状に形成され、この第２層
配線２はスルーホールプラグ３を通して第１層配線１ａ
に接続される。

【００３０】一方で、第２層配線２と第１層配線１ｂと
は、第３層間絶縁膜２８を堆積させる時に第２アルミ合
金層２２のエッチング除去領域に形成される埋設絶縁膜
２７で互いに絶縁分離されるようになる。

【００３１】以上の実施の形態では、最終的に第１層配
線になる第１アルミ合金層とスルーホールプラグになる
第２アルミ合金層とが同一の金属材料で構成される場合
について説明した。なお、この場合には、アルミ合金の
代りに純アルミ金属でも同様に形成される。しかし、本
発明はこれに限定されるものではない。すなわち、第１
層配線が銅金属でありスルーホールプラグがアルミ合金
である、あるいはその逆となるようにはじめに金属層を
積層して形成してもよい。あるいは、第１層配線がタン
グステン等の高融点金属で形成され、スルーホールプラ
グがアルミ合金または銅金属で形成されるように金属層
を積層して形成してもよい。このように積層する金属材
料が異種となる場合には、本発明の実施の形態で述べた
第２バリアメタル層のようなエッチングストッパ層の役
割を有するものは不要になる。

【００３２】

【発明の効果】以上に説明したように本発明では、第１
層配線と第２層配線とを接続するためのスルーホールプ
ラグは、第１層配線および第２層配線に自己整合的に形
成される。

【００３３】このために、スルーホールのパターンと配
線のパターンの目合わせマージンは不必要になり、多層
配線の微細化あるいは低抵抗化が容易になると共に半導
体デバイスの高密度化あるいは半導体装置の高集積化は
より促進される。

【００３４】さらに、スルーホールを形成するための微
細加工の工程すなわちフォトリソグラフィ工程とドライ
エッチング工程とが省略され、多層配線の製造工程が短
縮されるようになる。

【００３５】このように本発明は、多層配線構造の微細
化および高密度化を容易にし半導体装置の高集積化を促
進するとともに、これらの半導体装置の高品質化をも容
易にする。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明するための２層配線
の平面図である。

【図２】本発明の実施を形態を説明するための製造工程
順の断面図である。

【図３】本発明の実施の形態を説明するための製造工程
順の断面図である。

【図４】本発明の実施の形態を説明するための斜視断面
図である。

【図５】本発明の実施の形態を説明するための斜視断面
図である。

【図６】従来の技術を説明するための製造工程順の断面
図である。

【図７】従来の技術を説明するための製造工程順の断面
図である。

【符号の説明】

１ａ，１ｂ，４０ 第１層配線 ２，５１ 第２層配線 ３ スルーホールプラグ １１，３１ シリコン基板 １２，３２ 第１層間絶縁膜 １３，３３ 第１バリアメタル膜 １４，３４ 第１アルミ合金膜 １５，３５ 第２バリアメタル膜 １６，４５ 第２アルミ合金膜 １７，４４ 第３バリアメタル膜 １８ 第１レジストマスク １９，３７ 第１バリアメタル層 ２０，３８ 第１アルミ合金層 ２１，３９ 第２バリアメタル層 ２２，４９ 第２アルミ合金層 ２３，４８ 第２バリアメタル層 ２４，４１ 第２層間絶縁膜 ２５ 第２レジストマスク ２６ 配線空洞 ２７ 埋設絶縁膜 ２８ 第３層間絶縁膜 ２９ 第２層配線用溝 ３６ 第１層配線用レジストマスク ４２ スリーホール用レジストマスク ４３ スルーホール ４６ 第４バリアメタル膜 ４７ 第２層配線用レジストマスク ５０ 第４バリアメタル層

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上の第１の層間絶縁膜の表面
   に、第１の金属層と第２の金属層とがこの順に積層して
   形成される複数の第１の配線層を形成する工程と、前記
   複数の第１の配線層の間隙に第２の層間絶縁膜を埋設す
   る工程と、前記第２の層間絶縁膜と前記第２の金属層上
   に第２の配線層のパターンを有するレジストマスクを形
   成する工程と、前記レジストマスクをエッチングマスク
   にして前記第２の金属層をエッチングし、前記複数の第
   １の配線層のうち一の第１の配線層の第２の金属層を前
   記レジストマスクの下部に残存させ前記複数の第１の配
   線層のうち他の第１の配線層の第２の金属層を完全に除
   去する工程と、前記第２の金属層のエッチング除去され
   た領域を埋設し前記レジストマスクを囲うようにして第
   ３の層間絶縁膜を形成する工程と、を含むことを特徴と
   する半導体装置の製造方法。
2. 【請求項２】 前記第３の層間絶縁膜を形成した後、前
   記レジストマスクを除去する工程と、前記レジストマス
   クを除去した領域に第２の配線層を埋設すると共に前記
   レジストマスクの下部に残存する前記第１の配線層の第
   ２の金属層と前記第２の配線層とを電気接続させる工程
   とを含むことを特徴とする請求項１記載の半導体装置の
   製造方法。