JP3941156B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3941156B2 JP3941156B2 JP13071797A JP13071797A JP3941156B2 JP 3941156 B2 JP3941156 B2 JP 3941156B2 JP 13071797 A JP13071797 A JP 13071797A JP 13071797 A JP13071797 A JP 13071797A JP 3941156 B2 JP3941156 B2 JP 3941156B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- contact hole
- contact
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関する。より詳しくは、多層配線構造の半導体装置における配線層間の電気的接続のためのコンタクトホールに関するものである。
【０００２】
【従来の技術】
半導体デバイスの高集積化に伴って配線技術は益々微細化および多層化の方向に進み、半導体集積回路の製造プロセスにおける多層配線技術の占める重要性はますます大きくなっている。例えば、ゲート長が０．３５μｍ以下となるような微細構造のトランジスターにおいては、トランジスターに接続される第１配線幅も縮小され、同時に配線間ピッチは狭くなる。さらに第１配線に接続される第２配線も縮小された狭い配線幅でなおかつ狭い配線ピッチの第１配線に合せるように、高度の配線パターン合せ技術を用いて製造しなければならない。このように半導体装置の製造工程はますます厳しい装置管理およびプロセス管理が必要になっている。
【０００３】
図６は従来の半導体装置の製造プロセスを順番に示す要部断面図であり、図７はそのフローチャートである。
【０００４】
図６（Ａ）のように、素子分離領域やトランジスター（図示しない）が形成された半導体ウェーハ１００上に第１配線層１０１のパターンが形成される。この第１配線層１０１上に酸化膜からなる層間絶縁膜１０２が形成され平坦化処理される（図７ステップＳ１）。この層間絶縁膜１０２上にレジスト１０３が塗布されコンタクトホールのパターニングが行なわれる（ステップＳ２）。このレジスト１０３をマスクとして層間絶縁膜１０２がエッチングされる。
【０００５】
層間絶縁膜１０２のエッチングにより、図６（Ｂ）に示すように、層間絶縁膜１０２にコンタクトホール１０４が形成される（ステップＳ３）。この後レジスト１０３が除去される（ステップＳ４）。このコンタクトホール１０４には、窒化チタン（ＴｉＮ）の薄膜等からなるメタルプラグ密着層（図示しない）がスパッタ法やメタルＣＶＤ法等により形成される。
【０００６】
次に、図６（Ｃ）に示すように、メタルＣＶＤ法により例えばタングステン（Ｗ）からなるブランケットメタル１０５を形成し、コンタクトホール１０４内をメタルで充填する（ステップＳ５）。
【０００７】
次に、図６（Ｄ）に示すように、層間絶縁膜１０２上の不要なブランケットメタル１０５をエッチバックしてコンタクトホール１０４内にのみメタルを残してメタルプラグ１０６を形成する（ステップＳ６）。このとき、層間絶縁膜１０２上のブランケットメタルを完全に除去するためのオーバーエッチングを行なうため、コンタクトホール１０４内のメタルプラグ１０６に対し凹み１０９（プラグロスｂ）が生じる。
【０００８】
次に、チタン（Ｔｉ）層（図示しない）およびＴｉＮ層（図示しない）を形成し、その後、図６（Ｅ）に示すように、アルミ合金、例えばＡｌ−Ｓｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｃｕ等、からなる第２配線層１０７（積層膜）をスパッタ法により連続的に形成する（ステップＳ７）。
【０００９】
続いて、この第２配線層１０７をパターニングしてフォトリソグラフィ技術によりエッチングし、第２配線パターンを形成する（ステップＳ８）。このようにして、第１配線パターン上にメタルプラグ１０６を介して電気的に導通する第２配線パターンが形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置においては、特にデバイスの縮小化に伴い以下のような問題が発生する。
【００１１】
まず第１にメタルプラグと配線層との接触面におけるコンタクト抵抗の増大である。従来のメタルプラグ１０６と第２配線層１０７（図６）との間の接触面は、図８に示すように、円形の開口面１０８である。したがって、その接触面積Ｓ１は、Ｓ１＝πＤ2／４ となる。したがって、例えばコンタクトの開口径が０．５μｍから０．４μｍへ０．１μｍ縮小されると、コンタクト抵抗は１．６５倍に増大する。また、コンタクト径が小さくなればなるほどフォトリソグラフィ時のコンタクトサイズのばらつきが大きくなり、コンタクト抵抗がばらついて安定した特性が得られなくなる。
【００１２】
第２の問題は、第１配線層の配線パターン幅が縮小されるに伴い、この第１配線層に対するコンタクトホールのフォトリソグラフィによる位置合せ（アライメント）の余裕度が小さくなることである。このため、図９に示すように、第１配線層１０１上の層間絶縁膜１０２にコンタクトホールを形成する場合、同図（Ａ）のように、レジスト１０３の開口パターン１０３ａが第１配線層１０１と位置ずれして、これをエッチングすると、同図（Ｂ）に示すように、コンタクトホール１０４が第１配線層１０１から外れて片落ちすることになる。このようなコンタクトホールの位置ずれは、接続不良や接続抵抗の増加の原因となり、特に３層以上の多層配線の場合各層間の整合性がずれて接続の信頼性を低下させる。
【００１３】
本発明は上記従来技術の問題点を考慮してなされたものであって、コンタクトの接触面積を十分に確保して接触抵抗を安定して十分小さく抑えるとともに、コンタクトの位置合せの余裕度を大きくして配線層同士を確実に接続し信頼性の高い接続構造が得られる半導体装置およびその製造方法の提供を目的とする。
【００１４】
【課題を解決するための手段】
前記目的を達成するため、本発明では、（１）第１配線層上に層間絶縁膜を形成するステップと、（２）この層間絶縁膜上に、前記第１配線層の配線パターンに対し拡大径のコンタクトホールのパターニングを行なうステップと、（３）前記拡大径のコンタクトホールを所定の深さまでエッチングして前記層間絶縁膜の途中まで開口するステップと、（４）この途中まで開口した拡大径のコンタクトホールを含み前記層間絶縁膜上に第２配線層を形成するステップと、（５）前記第２配線層をエッチバックして前記拡大径コンタクトホール底部の第２配線層材料を除去するステップと、（６）前記第２配線層をマスクとして、前記拡大径のコンタクトホールの底部から前記層間絶縁膜にコンタクトホールを開口し、前記第２配線層上面から前記第１配線層上面まで連通するコンタクトホールを形成するステップと、（７）前記コンタクトホールおよび第２配線層を覆ってブランケットメタルを形成するステップと、（８）このブランケットメタル上面をエッチングしてメタルプラグを形成するステップと、（９）前記第２配線層をパターニングするステップとを含むことを特徴とする半導体装置の製造方法を提供する。
【００１６】
このような本発明の構成によれば、コンタクトホールは層間絶縁膜だけでなくその上層の第２配線層まで開口し、メタルプラグが第２配線層の上面まで形成されるため、第２配線層とメタルプラグとの接触面はメタルプラグの側面となり、接触面積を大きくすることができる。すなわち、メタルプラグの径をＤとし、第２配線層の膜厚をＴｈとすると、接触面積Ｓ２は、Ｓ２＝πＤ・Ｔｈとなる。一方、前述の図８で説明したように、従来のメタルプラグのコンタクト接触面積Ｓ１は、Ｓ１＝πＤ2 ／４となる。したがって、Ｓ１＜Ｓ２が成立つのは、
Ｄ／４＜Ｔｈ （１）
の場合となる。すなわち、コンタクト径の１／４より第２配線層の膜厚が厚い場合に、従来構造よりも接触面積が大きくなり接触抵抗の低下が図られる。
【００１７】
近年のメタルプラグ接続による多層配線の一般的な設計値をみると、コンタクトサイズは１μｍ以下で通常０．５μｍ前後あるいはさらに小さくなっている。また、第２配線層についても、その膜厚は０．５〜１．０μｍ程度であり、実際にはこれにさらに拡大径コンタクト部分の第２配線材料が接触面に加わるため、上記式（１）は十分に成立つ。
【００１８】
また、上記構成では、第２配線層に連続する拡大径のコンタクトホールを形成するため、位置合せの余裕度が増加し、メタルプラグを幅の狭い第１配線層の配線パターンに対し高精度で整合させ信頼性の高い接続が得られる。この点について以下にさらに説明する。
【００１９】
本発明は、配線層形成に用いるスパッター法の段差被覆特性に着目したものである。この段差被覆特性を図１０（Ａ）に示す。同図（Ｂ）に示すように、第２配線層１０７の膜厚をＴｈ、コンタクトホール内の側面膜厚をＴｓ、底面膜厚をＴｂとすると、底部被覆率はＴｂ／Ｔｈ×１００％で表わされ、側面被覆率はＴｓ／Ｔｈ×１００％で表わされる。またアスペクト比はｂ／ａで表わされる。（Ａ）に示すように、下地段差（コンタクトホール）のアスペクト比が０．７以上になると、スパッター膜の被覆性は急激に低下し、コンタクトの側壁部では配線層膜厚の１０％以下に、コンタクト底部では２０％以下の膜厚になる。
【００２０】
このように、アスペクト比に応じてコンタクト内部の被覆膜厚がほぼ定まるため、この特性を利用して、コンタクト開口径を、スパッター配線膜の側壁膜厚分だけ大きく開口するように配線層を形成することにより、コンタクト径を所望のサイズに開口することが可能になる。すなわち、予め拡大径のコンタクトホールを形成しておき、これをスパッターで被覆してその内壁面に所定厚さの配線膜厚を形成して所望の径のコンタクトホールを形成することができる。これにより微細径のコンタクトホールの形成が高精度に可能になる。この場合、側壁膜厚分の開口余裕度は、コンタクトの開口深さに依存するため、開口深さを変えることにより、すなわちアスペクト比を変えることにより、所望の径のコンタクトホールを得ることができる。
【００２１】
さらに、第２配線層を全面エッチバックして、コンタクト底部の配線層膜厚をメタルエッチング装置により除去し、コンタクトを配線層でパターニングした形態を形成して、この配線層パターンをマスクとして酸化膜エッチング装置により、層間絶縁膜を高選択比エッチング条件で選択的にコンタクト開口された酸化膜（絶縁膜）のみを第１配線層に達するまでエッチングする。これにより、自己整合的にコンタクトを開口することができ位置ずれの問題はほとんど生じない。この場合、前記拡大径のコンタクトホールのアスペクト比を１．０以上に大きくしておけば、コンタクト底部に成膜される第２配線層の膜厚は薄くなり、その分この配線層のエッチバック量を小さくすることができる。
【００２２】
【実施例】
図１（Ａ）〜（Ｄ）および図２（Ｅ）〜（Ｇ）は、本発明の実施例に係る半導体装置の製造プロセスを順番に示す要部断面図であり、図３は図２（Ｇ）の上面図、図４はその後のプロセスの上面図である。また、図５はこの製造プロセスのフローチャートである。
【００２３】
まず図１（Ａ）に示すように、通常の方法により形成した素子分離領域やトランジスタ領域（図示しない）を有する半導体ウェーハ１０上に第１配線層１を形成する。この第１配線層１上に酸化膜からなる層間絶縁膜２を形成してその平坦化処理を行なう（図５ステップＳ１１）。
【００２４】
次に、この層間絶縁膜２上に、レジスト４を通常の例えばスピンコート法により塗布し、フォトリソグラフィ技術により開口４ａを形成して拡大径コンタクトホールのパターニングを行なう（ステップＳ１２）。ここで、レジスト４の開口パターンは、開口４ａの径が、最終の開口径５００ｎｍに対し、第２配線層の膜厚６５０ｎｍのときのアスペクト比０．７のコンタクトの側壁被覆率１０％を見込んで半径６５ｎｍだけ大きくし、開口径は５００ｎｍ＋６５×２ｎｍ＝６３０ｎｍ（０．６３μｍ）の拡大径コンタクトホールとして形成している。
【００２５】
次に図１（Ｂ）に示すように、通常の酸化膜エッチング装置を用いて層間絶縁膜２に拡大径コンタクトホール２０を開口した。この拡大径コンタクトホール２０は、第１配線層１に達する前の途中までの深さのハーフコンタクトである（ステップＳ１３）。このときのコンタクト深さは、後で形成する第２配線層のコンタクト側壁被覆率が１０％になるような深さとする。すなわち、開口径ａは０．６３μｍであり、アスペクト比が０．７だから、ｂ／０．６３＝０．７、すなわち深さｂ＝約０．４４μｍとなる。エッチング終了後にレジスト４はアッシングされて除去され、洗浄液により清浄化処理される（図１（Ｂ）の状態）。
【００２６】
次に、図１（Ｃ）に示すように、マルチチャンバー型ＤＣマグネトロンスパッター装置を用いて、チタン（Ｔｉ）やＴｉＮおよびアルミ合金、例えばＡｌ−Ｓｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｃｕ等からなる積層膜を真空中で連続成膜し、第２配線層３を形成した（ステップＳ１４）。この例では、下層側からＴｉ１００ｎｍ／ＴｉＮ２０ｎｍ／Ｔｉ１０ｎｍ／Ａｌ−０．５％Ｃｕ５００ｎｍ／ＴｉＮ２０ｎｍの厚さで積層し、トータル膜厚を６５０ｎｍとした。また、スパッターの成膜温度は２００℃とし、被覆形状が最も安定になる条件を設定した。
【００２７】
次に、図１（Ｄ）に示すように、メタルエッチング装置により、ウェーハ全面にわたって第２配線層３をリアクティブイオンエッチング（ＲＩＥ）により、異方性に、すなわち垂直方向にエッチバックしてハーフコンタクト底部の第２配線層３の膜を除去して層間絶縁膜２を露出させる（ステップＳ１５）。このときのエッチバック量は、ハーフコンタクト底部の第２配線メタル（第２配線層３の膜厚）が完全に除去される量とする。すなわち、コンタクト底部の膜厚被覆率は、前述の図１０の被覆特性グラフから分かるように、アスペクト比０．７では約２０％である。したがって、第２配線層の膜厚が６５０ｎｍであれば、６５０ｎｍ×２０％＝１３０ｎｍとなり、これにオーバーエッチ量２０ｎｍを加えて１５０ｎｍのエッチバック量とした。
【００２８】
次に、図２（Ｅ）に示すように、第２配線層３をマスクとして、ハーフコンタクト底部に露出している層間絶縁膜２を、酸化膜エッチング装置により、リアクティブイオンエッチングにより異方性にエッチングしてコンタクトホール５を形成する（ステップＳ１６）。このとき、拡大径コンタクトホール（ハーフコンタクト）２０の側壁には第２配線層３の膜厚が形成されている。このエッチングの配線層と絶縁膜の選択比は１０程度とし、第１配線層１に達したときにこの配線層をエッチングすることなく絶縁膜を完全に除去できる条件とした。また、この場合、第２配線層をマスクとしているため、第２配線層の開口に対しコンタクトホールの開口が自己整合的に位置合せされ位置ずれが生じることはない。
【００２９】
次に、このコンタクトホール５の内面を含み全面にＴｉＮ２０ｎｍのメタルプラグ密着層（図示しない）を低圧遠隔スパッター法で形成する。その後、図２（Ｆ）に示すように、メタルＣＶＤ法により、ブランケットタングステン（ＢＬＫ−Ｗ）６を７００ｎｍの膜厚で形成し、コンタクトホール５をタングステンで充填した（ステップＳ１７）。
【００３０】
次に、図２（Ｇ）に示すように、上層の不要なＢＬＫ−Ｗをメタルエッチング装置によりウェーハ全面にわたってエッチバックし、コンタクトホールにのみＷを残しメタルプラグ７を形成した（ステップＳ１８）。このとき、Ｗのエッチバックで第２配線層３の表面が表われたときにエッチングを停止すれば、メタル同士のエッチングでありオーバーエッチの必要がないため、第２配線層３の上面とメタルプラグ７の上面とは同一面となる。このとき、図３に示すように、メタルプラグ７は第２配線層３の表面に表われ、その周囲側面で第２配線層３と接触している。
【００３１】
次に、図４に示すように、第２配線層３をパターニングしてエッチングを行ない、第２配線パターン８を形成した（ステップＳ１９）。このようにして、拡大径コンタクトホールを介して第２配線層の上面まで開口するコンタクトホールにメタルプラグを充填し、その上面を完全な平坦面にするとともにメタルプラグの側面で第２配線層と接触するコンタクト構造が得られる。
【００３２】
なお、上記実施例は２層の配線構造について説明したが、３層あるいはそれ以上の多層配線構造に対し、上記実施例の方法を下層側から順番に用いて本発明を適用することができる。
【００３３】
【発明の効果】
以上説明したように、本発明においては、メタルプラグを上層配線の上面まで形成してメタルプラグの側面で上層配線と接続させるため、接触面積の増大を図ることができ、近年の多層配線構造の半導体デバイスの縮小化に伴うコンタクトホールの接触面積の縮小を防ぎ接触抵抗を低減して安定した特性のデバイスを得ることができる。
【００３４】
また、最終的に必要とするコンタクト径より拡大した径のハーフコンタクトを形成し、その段差被覆特性に基づいてコンタクト内壁の膜厚を制御することにより所望の開口径を得るため、許容される最大開口径と最小開口径の差である余裕度が大きくなりパターニングの精度および作業性の向上が図られるとともに、位置ずれの余裕度が大きくなり、メタルプラグと配線層との確実な位置合せができ接続の信頼性が高められ、製造歩留りの向上が図られる。
【図面の簡単な説明】
【図１】 （Ａ）〜（Ｄ）は本発明に係る半導体装置の製造プロセスを順番に示す要部断面図。
【図２】 （Ｅ）〜（Ｇ）は図１の製造プロセスに続くプロセスを順番に示す要部断面図。
【図３】 図２（Ｇ）の上面図。
【図４】 図２（Ｇ）の後のステップの上面図。
【図５】 図１、図２の製造プロセスのフローチャート。
【図６】 従来の半導体装置の製造プロセスを順番に示す要部断面図。
【図７】 図６の製造プロセスのフローチャート。
【図８】 従来のメタルプラグの接触面積の説明図。
【図９】 従来の半導体装置の問題点の説明図。
【図１０】 スパッター被覆の段差部被覆特性の説明図。
【符号の説明】
１：第１配線層、２：層間絶縁膜、３：第２配線層、４：レジスト、
４ａ：開口、５：コンタクトホール、６：ブランケットタングステン、
７：メタルプラグ、８：第２配線パターン、１０：半導体ウェーハ。
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関する。より詳しくは、多層配線構造の半導体装置における配線層間の電気的接続のためのコンタクトホールに関するものである。
【０００２】
【従来の技術】
半導体デバイスの高集積化に伴って配線技術は益々微細化および多層化の方向に進み、半導体集積回路の製造プロセスにおける多層配線技術の占める重要性はますます大きくなっている。例えば、ゲート長が０．３５μｍ以下となるような微細構造のトランジスターにおいては、トランジスターに接続される第１配線幅も縮小され、同時に配線間ピッチは狭くなる。さらに第１配線に接続される第２配線も縮小された狭い配線幅でなおかつ狭い配線ピッチの第１配線に合せるように、高度の配線パターン合せ技術を用いて製造しなければならない。このように半導体装置の製造工程はますます厳しい装置管理およびプロセス管理が必要になっている。
【０００３】
図６は従来の半導体装置の製造プロセスを順番に示す要部断面図であり、図７はそのフローチャートである。
【０００４】
図６（Ａ）のように、素子分離領域やトランジスター（図示しない）が形成された半導体ウェーハ１００上に第１配線層１０１のパターンが形成される。この第１配線層１０１上に酸化膜からなる層間絶縁膜１０２が形成され平坦化処理される（図７ステップＳ１）。この層間絶縁膜１０２上にレジスト１０３が塗布されコンタクトホールのパターニングが行なわれる（ステップＳ２）。このレジスト１０３をマスクとして層間絶縁膜１０２がエッチングされる。
【０００５】
層間絶縁膜１０２のエッチングにより、図６（Ｂ）に示すように、層間絶縁膜１０２にコンタクトホール１０４が形成される（ステップＳ３）。この後レジスト１０３が除去される（ステップＳ４）。このコンタクトホール１０４には、窒化チタン（ＴｉＮ）の薄膜等からなるメタルプラグ密着層（図示しない）がスパッタ法やメタルＣＶＤ法等により形成される。
【０００６】
次に、図６（Ｃ）に示すように、メタルＣＶＤ法により例えばタングステン（Ｗ）からなるブランケットメタル１０５を形成し、コンタクトホール１０４内をメタルで充填する（ステップＳ５）。
【０００７】
次に、図６（Ｄ）に示すように、層間絶縁膜１０２上の不要なブランケットメタル１０５をエッチバックしてコンタクトホール１０４内にのみメタルを残してメタルプラグ１０６を形成する（ステップＳ６）。このとき、層間絶縁膜１０２上のブランケットメタルを完全に除去するためのオーバーエッチングを行なうため、コンタクトホール１０４内のメタルプラグ１０６に対し凹み１０９（プラグロスｂ）が生じる。
【０００８】
次に、チタン（Ｔｉ）層（図示しない）およびＴｉＮ層（図示しない）を形成し、その後、図６（Ｅ）に示すように、アルミ合金、例えばＡｌ−Ｓｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｃｕ等、からなる第２配線層１０７（積層膜）をスパッタ法により連続的に形成する（ステップＳ７）。
【０００９】
続いて、この第２配線層１０７をパターニングしてフォトリソグラフィ技術によりエッチングし、第２配線パターンを形成する（ステップＳ８）。このようにして、第１配線パターン上にメタルプラグ１０６を介して電気的に導通する第２配線パターンが形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置においては、特にデバイスの縮小化に伴い以下のような問題が発生する。
【００１１】
まず第１にメタルプラグと配線層との接触面におけるコンタクト抵抗の増大である。従来のメタルプラグ１０６と第２配線層１０７（図６）との間の接触面は、図８に示すように、円形の開口面１０８である。したがって、その接触面積Ｓ１は、Ｓ１＝πＤ2／４ となる。したがって、例えばコンタクトの開口径が０．５μｍから０．４μｍへ０．１μｍ縮小されると、コンタクト抵抗は１．６５倍に増大する。また、コンタクト径が小さくなればなるほどフォトリソグラフィ時のコンタクトサイズのばらつきが大きくなり、コンタクト抵抗がばらついて安定した特性が得られなくなる。
【００１２】
第２の問題は、第１配線層の配線パターン幅が縮小されるに伴い、この第１配線層に対するコンタクトホールのフォトリソグラフィによる位置合せ（アライメント）の余裕度が小さくなることである。このため、図９に示すように、第１配線層１０１上の層間絶縁膜１０２にコンタクトホールを形成する場合、同図（Ａ）のように、レジスト１０３の開口パターン１０３ａが第１配線層１０１と位置ずれして、これをエッチングすると、同図（Ｂ）に示すように、コンタクトホール１０４が第１配線層１０１から外れて片落ちすることになる。このようなコンタクトホールの位置ずれは、接続不良や接続抵抗の増加の原因となり、特に３層以上の多層配線の場合各層間の整合性がずれて接続の信頼性を低下させる。
【００１３】
本発明は上記従来技術の問題点を考慮してなされたものであって、コンタクトの接触面積を十分に確保して接触抵抗を安定して十分小さく抑えるとともに、コンタクトの位置合せの余裕度を大きくして配線層同士を確実に接続し信頼性の高い接続構造が得られる半導体装置およびその製造方法の提供を目的とする。
【００１４】
【課題を解決するための手段】
前記目的を達成するため、本発明では、（１）第１配線層上に層間絶縁膜を形成するステップと、（２）この層間絶縁膜上に、前記第１配線層の配線パターンに対し拡大径のコンタクトホールのパターニングを行なうステップと、（３）前記拡大径のコンタクトホールを所定の深さまでエッチングして前記層間絶縁膜の途中まで開口するステップと、（４）この途中まで開口した拡大径のコンタクトホールを含み前記層間絶縁膜上に第２配線層を形成するステップと、（５）前記第２配線層をエッチバックして前記拡大径コンタクトホール底部の第２配線層材料を除去するステップと、（６）前記第２配線層をマスクとして、前記拡大径のコンタクトホールの底部から前記層間絶縁膜にコンタクトホールを開口し、前記第２配線層上面から前記第１配線層上面まで連通するコンタクトホールを形成するステップと、（７）前記コンタクトホールおよび第２配線層を覆ってブランケットメタルを形成するステップと、（８）このブランケットメタル上面をエッチングしてメタルプラグを形成するステップと、（９）前記第２配線層をパターニングするステップとを含むことを特徴とする半導体装置の製造方法を提供する。
【００１６】
このような本発明の構成によれば、コンタクトホールは層間絶縁膜だけでなくその上層の第２配線層まで開口し、メタルプラグが第２配線層の上面まで形成されるため、第２配線層とメタルプラグとの接触面はメタルプラグの側面となり、接触面積を大きくすることができる。すなわち、メタルプラグの径をＤとし、第２配線層の膜厚をＴｈとすると、接触面積Ｓ２は、Ｓ２＝πＤ・Ｔｈとなる。一方、前述の図８で説明したように、従来のメタルプラグのコンタクト接触面積Ｓ１は、Ｓ１＝πＤ2 ／４となる。したがって、Ｓ１＜Ｓ２が成立つのは、
Ｄ／４＜Ｔｈ （１）
の場合となる。すなわち、コンタクト径の１／４より第２配線層の膜厚が厚い場合に、従来構造よりも接触面積が大きくなり接触抵抗の低下が図られる。
【００１７】
近年のメタルプラグ接続による多層配線の一般的な設計値をみると、コンタクトサイズは１μｍ以下で通常０．５μｍ前後あるいはさらに小さくなっている。また、第２配線層についても、その膜厚は０．５〜１．０μｍ程度であり、実際にはこれにさらに拡大径コンタクト部分の第２配線材料が接触面に加わるため、上記式（１）は十分に成立つ。
【００１８】
また、上記構成では、第２配線層に連続する拡大径のコンタクトホールを形成するため、位置合せの余裕度が増加し、メタルプラグを幅の狭い第１配線層の配線パターンに対し高精度で整合させ信頼性の高い接続が得られる。この点について以下にさらに説明する。
【００１９】
本発明は、配線層形成に用いるスパッター法の段差被覆特性に着目したものである。この段差被覆特性を図１０（Ａ）に示す。同図（Ｂ）に示すように、第２配線層１０７の膜厚をＴｈ、コンタクトホール内の側面膜厚をＴｓ、底面膜厚をＴｂとすると、底部被覆率はＴｂ／Ｔｈ×１００％で表わされ、側面被覆率はＴｓ／Ｔｈ×１００％で表わされる。またアスペクト比はｂ／ａで表わされる。（Ａ）に示すように、下地段差（コンタクトホール）のアスペクト比が０．７以上になると、スパッター膜の被覆性は急激に低下し、コンタクトの側壁部では配線層膜厚の１０％以下に、コンタクト底部では２０％以下の膜厚になる。
【００２０】
このように、アスペクト比に応じてコンタクト内部の被覆膜厚がほぼ定まるため、この特性を利用して、コンタクト開口径を、スパッター配線膜の側壁膜厚分だけ大きく開口するように配線層を形成することにより、コンタクト径を所望のサイズに開口することが可能になる。すなわち、予め拡大径のコンタクトホールを形成しておき、これをスパッターで被覆してその内壁面に所定厚さの配線膜厚を形成して所望の径のコンタクトホールを形成することができる。これにより微細径のコンタクトホールの形成が高精度に可能になる。この場合、側壁膜厚分の開口余裕度は、コンタクトの開口深さに依存するため、開口深さを変えることにより、すなわちアスペクト比を変えることにより、所望の径のコンタクトホールを得ることができる。
【００２１】
さらに、第２配線層を全面エッチバックして、コンタクト底部の配線層膜厚をメタルエッチング装置により除去し、コンタクトを配線層でパターニングした形態を形成して、この配線層パターンをマスクとして酸化膜エッチング装置により、層間絶縁膜を高選択比エッチング条件で選択的にコンタクト開口された酸化膜（絶縁膜）のみを第１配線層に達するまでエッチングする。これにより、自己整合的にコンタクトを開口することができ位置ずれの問題はほとんど生じない。この場合、前記拡大径のコンタクトホールのアスペクト比を１．０以上に大きくしておけば、コンタクト底部に成膜される第２配線層の膜厚は薄くなり、その分この配線層のエッチバック量を小さくすることができる。
【００２２】
【実施例】
図１（Ａ）〜（Ｄ）および図２（Ｅ）〜（Ｇ）は、本発明の実施例に係る半導体装置の製造プロセスを順番に示す要部断面図であり、図３は図２（Ｇ）の上面図、図４はその後のプロセスの上面図である。また、図５はこの製造プロセスのフローチャートである。
【００２３】
まず図１（Ａ）に示すように、通常の方法により形成した素子分離領域やトランジスタ領域（図示しない）を有する半導体ウェーハ１０上に第１配線層１を形成する。この第１配線層１上に酸化膜からなる層間絶縁膜２を形成してその平坦化処理を行なう（図５ステップＳ１１）。
【００２４】
次に、この層間絶縁膜２上に、レジスト４を通常の例えばスピンコート法により塗布し、フォトリソグラフィ技術により開口４ａを形成して拡大径コンタクトホールのパターニングを行なう（ステップＳ１２）。ここで、レジスト４の開口パターンは、開口４ａの径が、最終の開口径５００ｎｍに対し、第２配線層の膜厚６５０ｎｍのときのアスペクト比０．７のコンタクトの側壁被覆率１０％を見込んで半径６５ｎｍだけ大きくし、開口径は５００ｎｍ＋６５×２ｎｍ＝６３０ｎｍ（０．６３μｍ）の拡大径コンタクトホールとして形成している。
【００２５】
次に図１（Ｂ）に示すように、通常の酸化膜エッチング装置を用いて層間絶縁膜２に拡大径コンタクトホール２０を開口した。この拡大径コンタクトホール２０は、第１配線層１に達する前の途中までの深さのハーフコンタクトである（ステップＳ１３）。このときのコンタクト深さは、後で形成する第２配線層のコンタクト側壁被覆率が１０％になるような深さとする。すなわち、開口径ａは０．６３μｍであり、アスペクト比が０．７だから、ｂ／０．６３＝０．７、すなわち深さｂ＝約０．４４μｍとなる。エッチング終了後にレジスト４はアッシングされて除去され、洗浄液により清浄化処理される（図１（Ｂ）の状態）。
【００２６】
次に、図１（Ｃ）に示すように、マルチチャンバー型ＤＣマグネトロンスパッター装置を用いて、チタン（Ｔｉ）やＴｉＮおよびアルミ合金、例えばＡｌ−Ｓｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｃｕ等からなる積層膜を真空中で連続成膜し、第２配線層３を形成した（ステップＳ１４）。この例では、下層側からＴｉ１００ｎｍ／ＴｉＮ２０ｎｍ／Ｔｉ１０ｎｍ／Ａｌ−０．５％Ｃｕ５００ｎｍ／ＴｉＮ２０ｎｍの厚さで積層し、トータル膜厚を６５０ｎｍとした。また、スパッターの成膜温度は２００℃とし、被覆形状が最も安定になる条件を設定した。
【００２７】
次に、図１（Ｄ）に示すように、メタルエッチング装置により、ウェーハ全面にわたって第２配線層３をリアクティブイオンエッチング（ＲＩＥ）により、異方性に、すなわち垂直方向にエッチバックしてハーフコンタクト底部の第２配線層３の膜を除去して層間絶縁膜２を露出させる（ステップＳ１５）。このときのエッチバック量は、ハーフコンタクト底部の第２配線メタル（第２配線層３の膜厚）が完全に除去される量とする。すなわち、コンタクト底部の膜厚被覆率は、前述の図１０の被覆特性グラフから分かるように、アスペクト比０．７では約２０％である。したがって、第２配線層の膜厚が６５０ｎｍであれば、６５０ｎｍ×２０％＝１３０ｎｍとなり、これにオーバーエッチ量２０ｎｍを加えて１５０ｎｍのエッチバック量とした。
【００２８】
次に、図２（Ｅ）に示すように、第２配線層３をマスクとして、ハーフコンタクト底部に露出している層間絶縁膜２を、酸化膜エッチング装置により、リアクティブイオンエッチングにより異方性にエッチングしてコンタクトホール５を形成する（ステップＳ１６）。このとき、拡大径コンタクトホール（ハーフコンタクト）２０の側壁には第２配線層３の膜厚が形成されている。このエッチングの配線層と絶縁膜の選択比は１０程度とし、第１配線層１に達したときにこの配線層をエッチングすることなく絶縁膜を完全に除去できる条件とした。また、この場合、第２配線層をマスクとしているため、第２配線層の開口に対しコンタクトホールの開口が自己整合的に位置合せされ位置ずれが生じることはない。
【００２９】
次に、このコンタクトホール５の内面を含み全面にＴｉＮ２０ｎｍのメタルプラグ密着層（図示しない）を低圧遠隔スパッター法で形成する。その後、図２（Ｆ）に示すように、メタルＣＶＤ法により、ブランケットタングステン（ＢＬＫ−Ｗ）６を７００ｎｍの膜厚で形成し、コンタクトホール５をタングステンで充填した（ステップＳ１７）。
【００３０】
次に、図２（Ｇ）に示すように、上層の不要なＢＬＫ−Ｗをメタルエッチング装置によりウェーハ全面にわたってエッチバックし、コンタクトホールにのみＷを残しメタルプラグ７を形成した（ステップＳ１８）。このとき、Ｗのエッチバックで第２配線層３の表面が表われたときにエッチングを停止すれば、メタル同士のエッチングでありオーバーエッチの必要がないため、第２配線層３の上面とメタルプラグ７の上面とは同一面となる。このとき、図３に示すように、メタルプラグ７は第２配線層３の表面に表われ、その周囲側面で第２配線層３と接触している。
【００３１】
次に、図４に示すように、第２配線層３をパターニングしてエッチングを行ない、第２配線パターン８を形成した（ステップＳ１９）。このようにして、拡大径コンタクトホールを介して第２配線層の上面まで開口するコンタクトホールにメタルプラグを充填し、その上面を完全な平坦面にするとともにメタルプラグの側面で第２配線層と接触するコンタクト構造が得られる。
【００３２】
なお、上記実施例は２層の配線構造について説明したが、３層あるいはそれ以上の多層配線構造に対し、上記実施例の方法を下層側から順番に用いて本発明を適用することができる。
【００３３】
【発明の効果】
以上説明したように、本発明においては、メタルプラグを上層配線の上面まで形成してメタルプラグの側面で上層配線と接続させるため、接触面積の増大を図ることができ、近年の多層配線構造の半導体デバイスの縮小化に伴うコンタクトホールの接触面積の縮小を防ぎ接触抵抗を低減して安定した特性のデバイスを得ることができる。
【００３４】
また、最終的に必要とするコンタクト径より拡大した径のハーフコンタクトを形成し、その段差被覆特性に基づいてコンタクト内壁の膜厚を制御することにより所望の開口径を得るため、許容される最大開口径と最小開口径の差である余裕度が大きくなりパターニングの精度および作業性の向上が図られるとともに、位置ずれの余裕度が大きくなり、メタルプラグと配線層との確実な位置合せができ接続の信頼性が高められ、製造歩留りの向上が図られる。
【図面の簡単な説明】
【図１】 （Ａ）〜（Ｄ）は本発明に係る半導体装置の製造プロセスを順番に示す要部断面図。
【図２】 （Ｅ）〜（Ｇ）は図１の製造プロセスに続くプロセスを順番に示す要部断面図。
【図３】 図２（Ｇ）の上面図。
【図４】 図２（Ｇ）の後のステップの上面図。
【図５】 図１、図２の製造プロセスのフローチャート。
【図６】 従来の半導体装置の製造プロセスを順番に示す要部断面図。
【図７】 図６の製造プロセスのフローチャート。
【図８】 従来のメタルプラグの接触面積の説明図。
【図９】 従来の半導体装置の問題点の説明図。
【図１０】 スパッター被覆の段差部被覆特性の説明図。
【符号の説明】
１：第１配線層、２：層間絶縁膜、３：第２配線層、４：レジスト、
４ａ：開口、５：コンタクトホール、６：ブランケットタングステン、
７：メタルプラグ、８：第２配線パターン、１０：半導体ウェーハ。
Claims (4)
- （１）第１配線層上に層間絶縁膜を形成するステップと、
（２）この層間絶縁膜上に、前記第１配線層の配線パターンに対し拡大径のコンタクトホールのパターニングを行なうステップと、
（３）前記拡大径のコンタクトホールを所定の深さまでエッチングして前記層間絶縁膜の途中まで開口するステップと、
（４）この途中まで開口した拡大径のコンタクトホールを含み前記層間絶縁膜上に第２配線層を形成するステップと、
（５）前記第２配線層をエッチバックして前記拡大径コンタクトホール底部の第２配線層材料を除去するステップと、
（６）前記第２配線層をマスクとして、前記拡大径のコンタクトホールの底部から前記層間絶縁膜にコンタクトホールを開口し、前記第２配線層上面から前記第１配線層上面まで連通するコンタクトホールを形成するステップと、
（７）前記コンタクトホールおよび第２配線層を覆ってブランケットメタルを形成するステップと、
（８）このブランケットメタル上面をエッチングしてメタルプラグを形成するステップと、
（９）前記第２配線層をパターニングするステップとを含むことを特徴とする半導体装置の製造方法。 - 前記コンタクトホールの開口径の１／４よりも、前記拡大径のコンタクトホール内に形成される前記第２配線層の側壁被覆膜厚を厚くすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記拡大径のコンタクトホールは、アスペクト比が０．７以上になる深さまでエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２配線層はスパッターで形成され、スパッターの段差被覆率特性に基づいて、前記拡大径のコンタクトホールの開口径を、スパッター配線膜の側壁膜厚分だけ大きくすることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13071797A JP3941156B2 (ja) | 1997-05-21 | 1997-05-21 | 半導体装置の製造方法 |
| US09/082,918 US20020048942A1 (en) | 1997-05-21 | 1998-05-21 | Method of manufacturing semiconductor device with two step formation of contact hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13071797A JP3941156B2 (ja) | 1997-05-21 | 1997-05-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321722A JPH10321722A (ja) | 1998-12-04 |
| JP3941156B2 true JP3941156B2 (ja) | 2007-07-04 |
Family
ID=15040950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13071797A Expired - Fee Related JP3941156B2 (ja) | 1997-05-21 | 1997-05-21 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020048942A1 (ja) |
| JP (1) | JP3941156B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1420443A3 (fr) * | 2002-11-14 | 2014-10-15 | Nxp B.V. | Dispositif de connexion électrique entre deux pistes d'un circuit integré |
| US6852605B2 (en) * | 2003-05-01 | 2005-02-08 | Chartered Semiconductor Manufacturing Ltd. | Method of forming an inductor with continuous metal deposition |
| KR100641980B1 (ko) * | 2004-12-17 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 배선 및 그 형성방법 |
| JP2009147137A (ja) * | 2007-12-14 | 2009-07-02 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1997
- 1997-05-21 JP JP13071797A patent/JP3941156B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-21 US US09/082,918 patent/US20020048942A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020048942A1 (en) | 2002-04-25 |
| JPH10321722A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2727909B2 (ja) | 金属配線の形成方法 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| US20050087838A1 (en) | Method of forming metal-insulator-metal (MIM) capacitors at copper process | |
| JP3941156B2 (ja) | 半導体装置の製造方法 | |
| US6710421B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| JP3651112B2 (ja) | 配線形成方法 | |
| JPH0637190A (ja) | 半導体装置およびその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| JP4162944B2 (ja) | 半導体装置の製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| JPH11330079A (ja) | 銅メタライゼ―ションを行うためのｐｏフロ―方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH10321721A (ja) | 半導体装置およびその製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JP2002198422A (ja) | 半導体装置およびその製造方法 | |
| KR100607753B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| JP2000106367A (ja) | 半導体装置の製造方法 | |
| JP2000208617A (ja) | 半導体集積回路及びその製造方法 | |
| JP2000150649A (ja) | 半導体装置製造方法 | |
| TW202023012A (zh) | 電子元件及其製造方法 | |
| JP2003023068A (ja) | 半導体装置及びその製造方法 | |
| JPH0917864A (ja) | 接続構造形成方法、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| LAPS | Cancellation because of no payment of annual fees |