JP3941156B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3941156B2
JP3941156B2 JP13071797A JP13071797A JP3941156B2 JP 3941156 B2 JP3941156 B2 JP 3941156B2 JP 13071797 A JP13071797 A JP 13071797A JP 13071797 A JP13071797 A JP 13071797A JP 3941156 B2 JP3941156 B2 JP 3941156B2
Authority
JP
Japan
Prior art keywords
wiring layer
contact hole
contact
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13071797A
Other languages
English (en)
Other versions
JPH10321722A (ja
Inventor
宜洋 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13071797A priority Critical patent/JP3941156B2/ja
Priority to US09/082,918 priority patent/US20020048942A1/en
Publication of JPH10321722A publication Critical patent/JPH10321722A/ja
Application granted granted Critical
Publication of JP3941156B2 publication Critical patent/JP3941156B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関する。より詳しくは、多層配線構造の半導体装置における配線層間の電気的接続のためのコンタクトホールに関するものである。
【0002】
【従来の技術】
半導体デバイスの高集積化に伴って配線技術は益々微細化および多層化の方向に進み、半導体集積回路の製造プロセスにおける多層配線技術の占める重要性はますます大きくなっている。例えば、ゲート長が0.35μm以下となるような微細構造のトランジスターにおいては、トランジスターに接続される第1配線幅も縮小され、同時に配線間ピッチは狭くなる。さらに第1配線に接続される第2配線も縮小された狭い配線幅でなおかつ狭い配線ピッチの第1配線に合せるように、高度の配線パターン合せ技術を用いて製造しなければならない。このように半導体装置の製造工程はますます厳しい装置管理およびプロセス管理が必要になっている。
【0003】
図6は従来の半導体装置の製造プロセスを順番に示す要部断面図であり、図7はそのフローチャートである。
【0004】
図6(A)のように、素子分離領域やトランジスター(図示しない)が形成された半導体ウェーハ100上に第1配線層101のパターンが形成される。この第1配線層101上に酸化膜からなる層間絶縁膜102が形成され平坦化処理される(図7ステップS1)。この層間絶縁膜102上にレジスト103が塗布されコンタクトホールのパターニングが行なわれる(ステップS2)。このレジスト103をマスクとして層間絶縁膜102がエッチングされる。
【0005】
層間絶縁膜102のエッチングにより、図6(B)に示すように、層間絶縁膜102にコンタクトホール104が形成される(ステップS3)。この後レジスト103が除去される(ステップS4)。このコンタクトホール104には、窒化チタン(TiN)の薄膜等からなるメタルプラグ密着層(図示しない)がスパッタ法やメタルCVD法等により形成される。
【0006】
次に、図6(C)に示すように、メタルCVD法により例えばタングステン(W)からなるブランケットメタル105を形成し、コンタクトホール104内をメタルで充填する(ステップS5)。
【0007】
次に、図6(D)に示すように、層間絶縁膜102上の不要なブランケットメタル105をエッチバックしてコンタクトホール104内にのみメタルを残してメタルプラグ106を形成する(ステップS6)。このとき、層間絶縁膜102上のブランケットメタルを完全に除去するためのオーバーエッチングを行なうため、コンタクトホール104内のメタルプラグ106に対し凹み109(プラグロスb)が生じる。
【0008】
次に、チタン(Ti)層(図示しない)およびTiN層(図示しない)を形成し、その後、図6(E)に示すように、アルミ合金、例えばAl−Si,Al−Cu,Al−Si−Cu等、からなる第2配線層107(積層膜)をスパッタ法により連続的に形成する(ステップS7)。
【0009】
続いて、この第2配線層107をパターニングしてフォトリソグラフィ技術によりエッチングし、第2配線パターンを形成する(ステップS8)。このようにして、第1配線パターン上にメタルプラグ106を介して電気的に導通する第2配線パターンが形成される。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置においては、特にデバイスの縮小化に伴い以下のような問題が発生する。
【0011】
まず第1にメタルプラグと配線層との接触面におけるコンタクト抵抗の増大である。従来のメタルプラグ106と第2配線層107(図6)との間の接触面は、図8に示すように、円形の開口面108である。したがって、その接触面積S1は、S1=πD2/4 となる。したがって、例えばコンタクトの開口径が0.5μmから0.4μmへ0.1μm縮小されると、コンタクト抵抗は1.65倍に増大する。また、コンタクト径が小さくなればなるほどフォトリソグラフィ時のコンタクトサイズのばらつきが大きくなり、コンタクト抵抗がばらついて安定した特性が得られなくなる。
【0012】
第2の問題は、第1配線層の配線パターン幅が縮小されるに伴い、この第1配線層に対するコンタクトホールのフォトリソグラフィによる位置合せ(アライメント)の余裕度が小さくなることである。このため、図9に示すように、第1配線層101上の層間絶縁膜102にコンタクトホールを形成する場合、同図(A)のように、レジスト103の開口パターン103aが第1配線層101と位置ずれして、これをエッチングすると、同図(B)に示すように、コンタクトホール104が第1配線層101から外れて片落ちすることになる。このようなコンタクトホールの位置ずれは、接続不良や接続抵抗の増加の原因となり、特に3層以上の多層配線の場合各層間の整合性がずれて接続の信頼性を低下させる。
【0013】
本発明は上記従来技術の問題点を考慮してなされたものであって、コンタクトの接触面積を十分に確保して接触抵抗を安定して十分小さく抑えるとともに、コンタクトの位置合せの余裕度を大きくして配線層同士を確実に接続し信頼性の高い接続構造が得られる半導体装置およびその製造方法の提供を目的とする。
【0014】
【課題を解決するための手段】
前記目的を達成するため、本発明では、(1)第1配線層上に層間絶縁膜を形成するステップと、(2)この層間絶縁膜上に、前記第1配線層の配線パターンに対し拡大径のコンタクトホールのパターニングを行なうステップと、(3)前記拡大径のコンタクトホールを所定の深さまでエッチングして前記層間絶縁膜の途中まで開口するステップと、(4)この途中まで開口した拡大径のコンタクトホールを含み前記層間絶縁膜上に第2配線層を形成するステップと、(5)前記第2配線層をエッチバックして前記拡大径コンタクトホール底部の第2配線層材料を除去するステップと、(6)前記第2配線層をマスクとして、前記拡大径のコンタクトホールの底部から前記層間絶縁膜にコンタクトホールを開口し、前記第2配線層上面から前記第1配線層上面まで連通するコンタクトホールを形成するステップと、(7)前記コンタクトホールおよび第2配線層を覆ってブランケットメタルを形成するステップと、(8)このブランケットメタル上面をエッチングしてメタルプラグを形成するステップと、(9)前記第2配線層をパターニングするステップとを含むことを特徴とする半導体装置の製造方法を提供する。
【0016】
このような本発明の構成によれば、コンタクトホールは層間絶縁膜だけでなくその上層の第2配線層まで開口し、メタルプラグが第2配線層の上面まで形成されるため、第2配線層とメタルプラグとの接触面はメタルプラグの側面となり、接触面積を大きくすることができる。すなわち、メタルプラグの径をDとし、第2配線層の膜厚をThとすると、接触面積S2は、S2=πD・Thとなる。一方、前述の図8で説明したように、従来のメタルプラグのコンタクト接触面積S1は、S1=πD2 /4となる。したがって、S1<S2が成立つのは、
D/4<Th (1)
の場合となる。すなわち、コンタクト径の1/4より第2配線層の膜厚が厚い場合に、従来構造よりも接触面積が大きくなり接触抵抗の低下が図られる。
【0017】
近年のメタルプラグ接続による多層配線の一般的な設計値をみると、コンタクトサイズは1μm以下で通常0.5μm前後あるいはさらに小さくなっている。また、第2配線層についても、その膜厚は0.5〜1.0μm程度であり、実際にはこれにさらに拡大径コンタクト部分の第2配線材料が接触面に加わるため、上記式(1)は十分に成立つ。
【0018】
また、上記構成では、第2配線層に連続する拡大径のコンタクトホールを形成するため、位置合せの余裕度が増加し、メタルプラグを幅の狭い第1配線層の配線パターンに対し高精度で整合させ信頼性の高い接続が得られる。この点について以下にさらに説明する。
【0019】
本発明は、配線層形成に用いるスパッター法の段差被覆特性に着目したものである。この段差被覆特性を図10(A)に示す。同図(B)に示すように、第2配線層107の膜厚をTh、コンタクトホール内の側面膜厚をTs、底面膜厚をTbとすると、底部被覆率はTb/Th×100%で表わされ、側面被覆率はTs/Th×100%で表わされる。またアスペクト比はb/aで表わされる。(A)に示すように、下地段差(コンタクトホール)のアスペクト比が0.7以上になると、スパッター膜の被覆性は急激に低下し、コンタクトの側壁部では配線層膜厚の10%以下に、コンタクト底部では20%以下の膜厚になる。
【0020】
このように、アスペクト比に応じてコンタクト内部の被覆膜厚がほぼ定まるため、この特性を利用して、コンタクト開口径を、スパッター配線膜の側壁膜厚分だけ大きく開口するように配線層を形成することにより、コンタクト径を所望のサイズに開口することが可能になる。すなわち、予め拡大径のコンタクトホールを形成しておき、これをスパッターで被覆してその内壁面に所定厚さの配線膜厚を形成して所望の径のコンタクトホールを形成することができる。これにより微細径のコンタクトホールの形成が高精度に可能になる。この場合、側壁膜厚分の開口余裕度は、コンタクトの開口深さに依存するため、開口深さを変えることにより、すなわちアスペクト比を変えることにより、所望の径のコンタクトホールを得ることができる。
【0021】
さらに、第2配線層を全面エッチバックして、コンタクト底部の配線層膜厚をメタルエッチング装置により除去し、コンタクトを配線層でパターニングした形態を形成して、この配線層パターンをマスクとして酸化膜エッチング装置により、層間絶縁膜を高選択比エッチング条件で選択的にコンタクト開口された酸化膜(絶縁膜)のみを第1配線層に達するまでエッチングする。これにより、自己整合的にコンタクトを開口することができ位置ずれの問題はほとんど生じない。この場合、前記拡大径のコンタクトホールのアスペクト比を1.0以上に大きくしておけば、コンタクト底部に成膜される第2配線層の膜厚は薄くなり、その分この配線層のエッチバック量を小さくすることができる。
【0022】
【実施例】
図1(A)〜(D)および図2(E)〜(G)は、本発明の実施例に係る半導体装置の製造プロセスを順番に示す要部断面図であり、図3は図2(G)の上面図、図4はその後のプロセスの上面図である。また、図5はこの製造プロセスのフローチャートである。
【0023】
まず図1(A)に示すように、通常の方法により形成した素子分離領域やトランジスタ領域(図示しない)を有する半導体ウェーハ10上に第1配線層1を形成する。この第1配線層1上に酸化膜からなる層間絶縁膜2を形成してその平坦化処理を行なう(図5ステップS11)。
【0024】
次に、この層間絶縁膜2上に、レジスト4を通常の例えばスピンコート法により塗布し、フォトリソグラフィ技術により開口4aを形成して拡大径コンタクトホールのパターニングを行なう(ステップS12)。ここで、レジスト4の開口パターンは、開口4aの径が、最終の開口径500nmに対し、第2配線層の膜厚650nmのときのアスペクト比0.7のコンタクトの側壁被覆率10%を見込んで半径65nmだけ大きくし、開口径は500nm+65×2nm=630nm(0.63μm)の拡大径コンタクトホールとして形成している。
【0025】
次に図1(B)に示すように、通常の酸化膜エッチング装置を用いて層間絶縁膜2に拡大径コンタクトホール20を開口した。この拡大径コンタクトホール20は、第1配線層1に達する前の途中までの深さのハーフコンタクトである(ステップS13)。このときのコンタクト深さは、後で形成する第2配線層のコンタクト側壁被覆率が10%になるような深さとする。すなわち、開口径aは0.63μmであり、アスペクト比が0.7だから、b/0.63=0.7、すなわち深さb=約0.44μmとなる。エッチング終了後にレジスト4はアッシングされて除去され、洗浄液により清浄化処理される(図1(B)の状態)。
【0026】
次に、図1(C)に示すように、マルチチャンバー型DCマグネトロンスパッター装置を用いて、チタン(Ti)やTiNおよびアルミ合金、例えばAl−Si,Al−Cu,Al−Si−Cu等からなる積層膜を真空中で連続成膜し、第2配線層3を形成した(ステップS14)。この例では、下層側からTi100nm/TiN20nm/Ti10nm/Al−0.5%Cu500nm/TiN20nmの厚さで積層し、トータル膜厚を650nmとした。また、スパッターの成膜温度は200℃とし、被覆形状が最も安定になる条件を設定した。
【0027】
次に、図1(D)に示すように、メタルエッチング装置により、ウェーハ全面にわたって第2配線層3をリアクティブイオンエッチング(RIE)により、異方性に、すなわち垂直方向にエッチバックしてハーフコンタクト底部の第2配線層3の膜を除去して層間絶縁膜2を露出させる(ステップS15)。このときのエッチバック量は、ハーフコンタクト底部の第2配線メタル(第2配線層3の膜厚)が完全に除去される量とする。すなわち、コンタクト底部の膜厚被覆率は、前述の図10の被覆特性グラフから分かるように、アスペクト比0.7では約20%である。したがって、第2配線層の膜厚が650nmであれば、650nm×20%=130nmとなり、これにオーバーエッチ量20nmを加えて150nmのエッチバック量とした。
【0028】
次に、図2(E)に示すように、第2配線層3をマスクとして、ハーフコンタクト底部に露出している層間絶縁膜2を、酸化膜エッチング装置により、リアクティブイオンエッチングにより異方性にエッチングしてコンタクトホール5を形成する(ステップS16)。このとき、拡大径コンタクトホール(ハーフコンタクト)20の側壁には第2配線層3の膜厚が形成されている。このエッチングの配線層と絶縁膜の選択比は10程度とし、第1配線層1に達したときにこの配線層をエッチングすることなく絶縁膜を完全に除去できる条件とした。また、この場合、第2配線層をマスクとしているため、第2配線層の開口に対しコンタクトホールの開口が自己整合的に位置合せされ位置ずれが生じることはない。
【0029】
次に、このコンタクトホール5の内面を含み全面にTiN20nmのメタルプラグ密着層(図示しない)を低圧遠隔スパッター法で形成する。その後、図2(F)に示すように、メタルCVD法により、ブランケットタングステン(BLK−W)6を700nmの膜厚で形成し、コンタクトホール5をタングステンで充填した(ステップS17)。
【0030】
次に、図2(G)に示すように、上層の不要なBLK−Wをメタルエッチング装置によりウェーハ全面にわたってエッチバックし、コンタクトホールにのみWを残しメタルプラグ7を形成した(ステップS18)。このとき、Wのエッチバックで第2配線層3の表面が表われたときにエッチングを停止すれば、メタル同士のエッチングでありオーバーエッチの必要がないため、第2配線層3の上面とメタルプラグ7の上面とは同一面となる。このとき、図3に示すように、メタルプラグ7は第2配線層3の表面に表われ、その周囲側面で第2配線層3と接触している。
【0031】
次に、図4に示すように、第2配線層3をパターニングしてエッチングを行ない、第2配線パターン8を形成した(ステップS19)。このようにして、拡大径コンタクトホールを介して第2配線層の上面まで開口するコンタクトホールにメタルプラグを充填し、その上面を完全な平坦面にするとともにメタルプラグの側面で第2配線層と接触するコンタクト構造が得られる。
【0032】
なお、上記実施例は2層の配線構造について説明したが、3層あるいはそれ以上の多層配線構造に対し、上記実施例の方法を下層側から順番に用いて本発明を適用することができる。
【0033】
【発明の効果】
以上説明したように、本発明においては、メタルプラグを上層配線の上面まで形成してメタルプラグの側面で上層配線と接続させるため、接触面積の増大を図ることができ、近年の多層配線構造の半導体デバイスの縮小化に伴うコンタクトホールの接触面積の縮小を防ぎ接触抵抗を低減して安定した特性のデバイスを得ることができる。
【0034】
また、最終的に必要とするコンタクト径より拡大した径のハーフコンタクトを形成し、その段差被覆特性に基づいてコンタクト内壁の膜厚を制御することにより所望の開口径を得るため、許容される最大開口径と最小開口径の差である余裕度が大きくなりパターニングの精度および作業性の向上が図られるとともに、位置ずれの余裕度が大きくなり、メタルプラグと配線層との確実な位置合せができ接続の信頼性が高められ、製造歩留りの向上が図られる。
【図面の簡単な説明】
【図1】 (A)〜(D)は本発明に係る半導体装置の製造プロセスを順番に示す要部断面図。
【図2】 (E)〜(G)は図1の製造プロセスに続くプロセスを順番に示す要部断面図。
【図3】 図2(G)の上面図。
【図4】 図2(G)の後のステップの上面図。
【図5】 図1、図2の製造プロセスのフローチャート。
【図6】 従来の半導体装置の製造プロセスを順番に示す要部断面図。
【図7】 図6の製造プロセスのフローチャート。
【図8】 従来のメタルプラグの接触面積の説明図。
【図9】 従来の半導体装置の問題点の説明図。
【図10】 スパッター被覆の段差部被覆特性の説明図。
【符号の説明】
1:第1配線層、2:層間絶縁膜、3:第2配線層、4:レジスト、
4a:開口、5:コンタクトホール、6:ブランケットタングステン、
7:メタルプラグ、8:第2配線パターン、10:半導体ウェーハ。

Claims (4)

  1. (1)第1配線層上に層間絶縁膜を形成するステップと、
    (2)この層間絶縁膜上に、前記第1配線層の配線パターンに対し拡大径のコンタクトホールのパターニングを行なうステップと、
    (3)前記拡大径のコンタクトホールを所定の深さまでエッチングして前記層間絶縁膜の途中まで開口するステップと、
    (4)この途中まで開口した拡大径のコンタクトホールを含み前記層間絶縁膜上に第2配線層を形成するステップと、
    (5)前記第2配線層をエッチバックして前記拡大径コンタクトホール底部の第2配線層材料を除去するステップと、
    (6)前記第2配線層をマスクとして、前記拡大径のコンタクトホールの底部から前記層間絶縁膜にコンタクトホールを開口し、前記第2配線層上面から前記第1配線層上面まで連通するコンタクトホールを形成するステップと、
    (7)前記コンタクトホールおよび第2配線層を覆ってブランケットメタルを形成するステップと、
    (8)このブランケットメタル上面をエッチングしてメタルプラグを形成するステップと、
    (9)前記第2配線層をパターニングするステップとを含むことを特徴とする半導体装置の製造方法
  2. 前記コンタクトホールの開口径の1/4よりも、前記拡大径のコンタクトホール内に形成される前記第2配線層の側壁被覆膜厚を厚くすることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記拡大径のコンタクトホールは、アスペクト比が0.7以上になる深さまでエッチングすることを特徴とする請求項に記載の半導体装置の製造方法。
  4. 前記第2配線層はスパッターで形成され、スパッターの段差被覆率特性に基づいて、前記拡大径のコンタクトホールの開口径を、スパッター配線膜の側壁膜厚分だけ大きくすることを特徴とする請求項に記載の半導体装置の製造方法。
JP13071797A 1997-05-21 1997-05-21 半導体装置の製造方法 Expired - Fee Related JP3941156B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13071797A JP3941156B2 (ja) 1997-05-21 1997-05-21 半導体装置の製造方法
US09/082,918 US20020048942A1 (en) 1997-05-21 1998-05-21 Method of manufacturing semiconductor device with two step formation of contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13071797A JP3941156B2 (ja) 1997-05-21 1997-05-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10321722A JPH10321722A (ja) 1998-12-04
JP3941156B2 true JP3941156B2 (ja) 2007-07-04

Family

ID=15040950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13071797A Expired - Fee Related JP3941156B2 (ja) 1997-05-21 1997-05-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20020048942A1 (ja)
JP (1) JP3941156B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1420443A3 (fr) * 2002-11-14 2014-10-15 Nxp B.V. Dispositif de connexion électrique entre deux pistes d'un circuit integré
US6852605B2 (en) * 2003-05-01 2005-02-08 Chartered Semiconductor Manufacturing Ltd. Method of forming an inductor with continuous metal deposition
KR100641980B1 (ko) * 2004-12-17 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 배선 및 그 형성방법
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20020048942A1 (en) 2002-04-25
JPH10321722A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
JP2727909B2 (ja) 金属配線の形成方法
KR900001834B1 (ko) 반도체장치의 제조방법
US20050087838A1 (en) Method of forming metal-insulator-metal (MIM) capacitors at copper process
JP3941156B2 (ja) 半導体装置の製造方法
US6710421B2 (en) Semiconductor devices and methods for manufacturing the same
JP3651112B2 (ja) 配線形成方法
JPH0637190A (ja) 半導体装置およびその製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP2000208620A (ja) 半導体装置の製造方法
JP2003031665A (ja) 半導体装置の製造方法
JP4162944B2 (ja) 半導体装置の製造方法
JP2738358B2 (ja) 半導体装置の製造方法
JPH11330079A (ja) 銅メタライゼ―ションを行うためのpoフロ―方法
JP2728073B2 (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
JPH10321721A (ja) 半導体装置およびその製造方法
JPH11265934A (ja) 接続部の形成方法
JP2002198422A (ja) 半導体装置およびその製造方法
KR100607753B1 (ko) 반도체 소자의 금속 배선층 형성 방법
JP2000106367A (ja) 半導体装置の製造方法
JP2000208617A (ja) 半導体集積回路及びその製造方法
JP2000150649A (ja) 半導体装置製造方法
TW202023012A (zh) 電子元件及其製造方法
JP2003023068A (ja) 半導体装置及びその製造方法
JPH0917864A (ja) 接続構造形成方法、及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040805

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

LAPS Cancellation because of no payment of annual fees