JP4162944B2 - 半導体装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の多層配線構造の形成方法に関するものである。
【０００２】
【従来の技術】
従来、図３に示すように、半導体装置の多層配線を形成する際に、半導体基板１上の第１の層間絶縁膜２上にコンタクトホールを開孔した後、層間絶縁膜２上に高融点金属層５を含む第１の金属配線６を形成する。そして、第１の金属配線６上にＣＶＤ法により第２の層間絶縁膜７を堆積した後、平坦化処理を施し、第２の層間絶縁膜上に接続孔を開孔する。その後、第２の層間絶縁膜７上に第２の高融点金属層９を含む第２の金属配線１０を形成していた。
【０００３】
【発明が解決しようとする課題】
近年、半導体装置の高集積化、高速化に伴い、微細化および多層配線化が飛躍的に進んできている。それに伴い半導体装置の信号遅延時間はトランジスタの遅延より配線遅延が支配的になってきている。従って、より高速な半導体装置を提供するには配線遅延を低減することが必須となる。配線遅延を低減するには配線抵抗の低抵抗化と配線間の寄生容量の低減である。
【０００４】
配線抵抗の低抵抗化は従来から半導体装置の配線材料として広く用いられているＡｌ合金をＣｕに変更する試みがなされている。一方、配線間の寄生容量の低減には層間絶縁膜の低誘電率化が検討されており、フッ素やカーボンをドープしたシリコン酸化膜等が既に開発されている。従来技術によれば金属配線間に用いる層間絶縁膜は一般的にＣＶＤ法によるシリコン酸化膜を用いているが、その比誘電率はおおよそ４．０〜４．５程度の値を示す。先に述べたフッ素をドープしたシリコン酸化膜の比誘電率は３．３〜３．９であり、カーボンをドープしたシリコン酸化膜の比誘電率は２．７〜３．２程度の値を示すことが知られている。
【０００５】
更に、低誘電率で、かつ良好な埋め込み特性を有する材料として塗布型有機膜の利用が期待されている。その比誘電率は２．４〜２．９程度と極めて低い誘電率を示す。しかしながら、有機膜は酸素プラズマ耐性が非常に低いため、フォトレジスト除去するために酸素プラズマアッシングを行っている現在の半導体製造方法との整合が悪いため利用に至っていない。
【０００６】
【課題を解決するための手段】
本発明は、半導体装置の多層配線を形成する際に絶縁膜上に層間絶縁性を有する酸化膜エッチング阻止層を設ける工程と、エッチングにより前記エッチング阻止層を含む層間絶縁膜にコンタクトホールを開孔する工程と、前記エッチング阻止層を含む層間絶縁膜上に第１の金属配線を形成する工程と、前記第１の金属配線上に層間絶縁膜を形成したのち平坦にする工程と、前記層間絶縁膜上に接続孔を形成する工程と、前記層間絶縁膜上に酸化膜エッチング阻止層を上部に有する第２の金属配線を形成する工程と、エッチングにより前記層間絶縁膜を選択的に除去する工程と、前記層間絶縁膜を除去した部分に低誘電率膜を充填する工程を有する。
【０００７】
更に、前記絶縁性を有する酸化膜エッチング阻止層が多結晶シリコン膜、アモーファスシリコン膜あるいは窒化シリコン膜で形成する。
【０００８】
又更に、前記第２の金属配線上に形成する酸化膜エッチング阻止層が多結晶シリコン膜、アモーファスシリコン膜、窒化シリコン膜あるいは高融点金属の窒化層で形成する。
【０００９】
更に、前記低誘電率膜を有機系塗布膜にした。
【００１０】
【発明の実施の形態】
図１（a）〜(d)と図２(ｅ)〜(f)は、本発明に基づく実施の形態を示したものである。先ず、図１(a)に示した通り、半導体基板１上の層間絶縁膜２の上にＣＶＤ法を用いて多結晶シリコン膜、窒化シリコン膜あるいはＰＶＤ法を用いてアモーファスシリコン膜など酸化膜の（第１の）エッチング阻止層３を形成する。なお、この時形成する前記エッチグ阻止層３の膜厚は図１(c)に示した高融点金属層５、金属配線６のエッチングにおける選択比と図２(f)において層間絶縁膜除去領域１２を形成する際のエッチング選択比を考慮して、それらのエッチングに耐え得る膜厚を形成する必要がある。第１の酸化膜エッチング阻止層３は、多結晶シリコン膜、アモーファスシリコン膜あるいは窒化シリコン膜で形成されている。
【００１１】
続いて、図示しないフォトリソグラフィ技術を用いてパターニングされたレジストを施した後、エッチング技術を用いて前記エッチグ阻止層３および前記層間絶縁膜２をエッチングし、図１(b)に示した通りコンタクトホール４を得る。
【００１２】
その後、第１の高融点金属層５と第１の金属配線層６をＰＶＤ法あるいはＣＶＤ法またはその併用により堆積し、図示しないフォトリソグラフィ技術及びエッチング技術を用いて図１(c)に示した通り、第１の高融点金属層５と第１の金属配線層６を所望形状に形成する。
【００１３】
続いて、図１(d)に示した通りＣＶＤ法により第１の層間絶縁膜７を堆積した後ＣＭＰ等により平坦化した第１の層間絶縁膜７を形成し、その後フォトリソグラフィ技術及びエッチング技術を用いて接続孔８を設ける。
【００１４】
続いて、図２(e)に示した通り第１の層間絶縁膜７上に第２の高融点金属層９と第２の金属配線層１０及び第２のエッチング阻止層１１をＰＶＤ法あるいはＣＶＤ法またはその併用により堆積し、フォトリソグラフィ技術及びエッチング技術を用いてパターニングされた第２の高融点金属層９と第２の金属配線層１０および第２のエッチング阻止層１１を形成する。なお、この時形成する前記エッチグ阻止層１１の膜厚は図１(f)において層間絶縁膜除去領域１２を形成する際のエッチング選択比を考慮して、エッチングに耐え得る膜厚を形成する必要がある。
【００１５】
次に、第２の高融点金属層９と第２の金属配線層１０および第２のエッチング阻止層１１をマスクとして第２の層間絶縁膜７を自己整合的にエッチングし、図１(f)に示した層間絶縁膜除去領域１２を設ける。第２の酸化膜エッチング阻止層１１は、多結晶シリコン膜、アモーファスシリコン膜あるいは窒化シリコン膜で形成されている。
【００１６】
次に、塗布型有機膜をスピンコート法により回転塗布したのち焼成して図１(g)に示した有機性低誘電率膜１３を主に層間絶縁膜除去領域１２に設ける。なお、第２の酸化膜エッチング防止層１１を除去しても残して、有機性低誘電率膜１３を形成しても良い。第２の酸化膜エッチング防止層１１を残した方が、工程は簡略になる。
【００１７】
【発明の効果】
本発明を実施することにより配線間の寄生容量を著しく低減することができ、半導体装置の高速動作を可能とする。
【図面の簡単な説明】
【図１】本発明による実施例の第１工程を示すための断面図である。
【図２】本発明による実施例の第２工程を示すための断面図である。
【図３】従来技術の断面図である。
【符号の説明】
１ 半導体基板
２ 層間絶縁膜
３ エッチング阻止層
４ コンタクトホール
５ 高融点金属層
６ 金属配線
７ 層間絶縁膜
８ 接続孔
９ 高融点金属層
１０ 金属配線
１１ エッチング阻止層
１２ 層間絶縁膜除去領域
１ ３塗布型有機低誘電率膜

Claims (6)

1. 半導体装置の多層配線を形成する際に、半導体基板上の第１の層間絶縁膜上に絶縁性を有する第１の酸化膜エッチング阻止層を設ける工程と、
   エッチングにより前記第１のエッチング阻止層を含む前記第１の層間絶縁膜に第１のコンタクトホールを開孔する工程と、
   前記第１のエッチング阻止層を含む前記第１の層間絶縁膜上に第１の金属配線を形成する工程と、
   前記第１の金属配線上に第２の層間絶縁膜を形成したのち平坦にする工程と、
   前記第２の層間絶縁膜上に接続孔を形成する工程と、
   前記第２の層間絶縁膜上に第２の酸化膜エッチング阻止層を上部に配した第２の金属配線をパターニングされたレジストを用いてエッチングにより形成する工程と、
   前記レジストを除去した後、前記第２のエッチング阻止層および前記第２の金属配線をマスクとしてエッチングにより前記第２の層間絶縁膜を自己整合的に除去する工程と、
   前記第２の層間絶縁膜を除去した部分に低誘電率膜を充填する工程を有することを特徴とする半導体装置の製造方法。
2. 前記第１の酸化膜エッチング阻止層が多結晶シリコン膜、アモーファスシリコン膜あるいは窒化シリコン膜で形成されている請求項１記載の半導体装置の製造方法。
3. 前記第２の酸化膜エッチング阻止層が多結晶シリコン膜、アモーファスシリコン膜、窒化シリコン膜あるいは高融点金属の窒化層で形成されている請求項１記載の半導体装置の製造方法。
4. 前記低誘電率膜が塗布型有機低誘電率膜である請求項１記載の半導体装置の製造方法。
5. 前記低誘電率膜はスピンコートにて塗布する請求項１記載の半導体装置の製造方法。
6. 前記第１及び第２の金属配線は、それぞれ高融点金属層をその下層に設ける請求項１記載の半導体装置の製造方法。

Images