JP2001110900A - 二重ダマシン構造を有する集積回路およびその製造工程 - Google Patents

二重ダマシン構造を有する集積回路およびその製造工程

Info

Publication number
JP2001110900A
JP2001110900A JP2000245497A JP2000245497A JP2001110900A JP 2001110900 A JP2001110900 A JP 2001110900A JP 2000245497 A JP2000245497 A JP 2000245497A JP 2000245497 A JP2000245497 A JP 2000245497A JP 2001110900 A JP2001110900 A JP 2001110900A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
manufacturing
forming
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000245497A
Other languages
English (en)
Inventor
Chiteipedei Seirii
チティペディ セイリー
Sailesh Mansinh Merchant
マンシン マーチャント セイリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2001110900A publication Critical patent/JP2001110900A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】二重ダマシン構造を有する集積回路および余分
な工程を削減し二重ダマシン構造を形成できる製造方法
を提供する。 【解決手段】二重ダマシン構造を製造する工程である。
この工程は、スタックの上方に２個のマスクが形成され
る絶縁体層とストップ層を含むスタックを形成するもの
である。マスクのうちの１個は、絶縁体層のビアあるい
はコンタクト開口を形成するのに用いられ、第ニのマス
クは集積回路に相互接続のための凹部を形成するのに用
いられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路およびその
製造工程に係わり、特に集積回路の二重ダマシン構造を
有する集積回路およびその製造工程に関する。
【０００２】
【従来の技術】単一ダマシンは集積回路絶縁体層に凹部
を形成し、この凹部に導電性材料を充填して相互接続を
形成し、その凹部に集積回路用の相互接続を製造する工
程である。二重ダマシンは多重レベル相互接続工程であ
り、単一ダマシンでの凹部形成ステップに加えて、その
工程中で導電性コンタクト（または、ビア）開口を絶縁
体層に形成するものである。導電性材料が凹部および導
電性コンタクト（または、ビア）開口に形成される。一
つに標準的二重ダマシン工程では、導電性構造に第一の
酸化層を堆積させることである。ハードマスクが第一の
酸化膜上に形成され、さらに第一のパターン化されたフ
ォトレジスト層がハードマスク上に形成される。パター
ンとして第一のフォトレジスト層を用い、ハードマスク
はパターン化される。第一のフォトレジスト層は除去さ
れ、その後、第一の酸化層がハードマスクの上に形成さ
れる。 第二のパターン化されたフォトレジスト層は第
二の酸化層上に形成される。第一のフォトレジスト層お
よび第二のフォトレジスト層はエッチングされ、二重ダ
マシン開口が形成される。第一のフォトレジスト層はパ
ターンとしてハードマスクが用いられ、エッチストップ
層として下層導電性構造が用いられてエッチングされ
る。 第二のフォトレジスト層はパターンとして第二の
フォトレジスト層を用い、エッチストップ層としてハー
ドマスクが用いられてエッチングされる。その後、第二
のフォトレジスト層は除去される。本発明に係わる製造
工程は、組合わされた異なる工程を有し、二重ダマシン
構造を形成するものである。例えば、ハードマスクは、
第二に誘電体層を形成するのに先行してパターン化され
る。これにより、部分的に製造された集積回路は、異な
る堆積層を形成する異なる工程システムとパターン化ス
テップ間に運ばれる。他の二重ダマシン工程において、
誘電体は形成され、さらに、第一のフォトレジストを用
いてパターン化される。第一のフォトレジストは除去さ
れ、誘電体は第二のフォトレジストを用い再びパターン
化される。ビアと凹部は異なるパターンステップを用い
て形成される。
【０００３】
【発明が解決しようとする課題】この工程は、時間エッ
チングが用いられ、凹部の深さが制御される。この工程
は制御が難しい。このため、余分な工程を削減し二重ダ
マシン構造を形成できる製造工程が要望されている。
【０００４】
【課題を解決するための手段】本発明は二重ダマシン構
造を形成する工程に関するものである。本工程は２個の
マスクがスタックの上方に形成される絶縁体層とエッチ
ストップ層を有するスタック形成工程を含む。この第一
のマスクは絶縁体層にビアまたはコンタクト開口を形成
するのに用いられ、第二のマスクは絶縁体層に相互接続
用の凹部を形成するのに用いられる。より好まし実施形
態では、凹部はビアあるいはコンタクト開口に先行して
形成される。スタックが形成された後に２個のマスク層
を用いることで、幾つかの工程と部分的に製造された集
積回路のシステム間での搬送を減らすことができる。換
言すれば、絶縁体層とエッチストップ層が形成され、続
いてパターン化され、二重ダマシン構造が形成される。
さらに、絶縁体層とエッチストップ層は同じチャンバあ
るいはチャンバのクラスタ内に形成される。さらに少な
くとも一個のレジスト工程をなくすことができる。
【０００５】
【発明の実施の形態】本発明の実施形態に係わる二重ダ
マシン構造を形成する工程を説明するものである。本工
程は２個のマスクがスタックの上方に形成される絶縁体
層とエッチストップ層を有するスタック形成工程とを含
む。第一のマスクは絶縁体層のビアあるいはコンタクト
開口を形成するためのものであり、第二のマスクは絶縁
体層に相互接続用の凹部を形成するためのものである。
より好ましい実施形態は、ビアあるいはコンタクト開口
が凹部の形成に先行して形成されることである。スタッ
クが形成された後に２個のマスク層を用いることで、幾
つかの工程と部分的製造された集積回路をシステム間で
搬送するのを減らすことができる。換言すれば、絶縁体
層とエッチストップ層が形成され、続いてパターン化さ
れ、二重ダマシン構造が形成される。さらに、絶縁体層
とエッチストップ層は同じチャンバあるいはチャンバの
クラスタ内に形成される。
【０００６】以下図面を参照して説明する。なお、同一
部分には同一符号を付して説明する。図１は本発明の実
施形態に用いられる集積回路の製造工程を説明するフロ
ーチャートである。図２−図７は図１に示す工程を用い
た連続する製造段階での集積回路の概略図である。ステ
ップ１０では、第一の絶縁体層１０５は基板１００上に
形成される。この第一の絶縁体層１０５は、例えば高密
度堆積シリコン酸化物（例えばＳｉＯ 2）のような誘電
体である。より好ましくは、第一の絶縁体層は、ホウ燐
珪酸塩ガラス、燐珪酸塩ガラス、燐および／またはボロ
ンドープテトラエチルオルト珪素酸ガラス、塗布ガラス
膜（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）、キセロゲル、エロ
ーゲル、ポリマ、フッカ処理された酸化物、水素含有塗
布ガラス膜（Ｈｙｄｒｏｇｅｎ ＳｉｌｓｅｓＱｕｉｏ
ｘａｎｅ）のようなその他低誘電率フィルムから製造さ
れるガラスである。
【０００７】基板１００は、例えばシリコンのような半
導体、あるいはＧａＡｓまたはＳｉＧｅのような化合物
半導体である。より好ましくは、基板１００は誘電体、
導電体あるいはその他の材料からなる集積回路の中間層
である。さらに、基板１００の上表面１０１は、平坦で
はない。この例の場合、第一の絶縁体層１０５は、例え
ば周知の化学機械研磨（ＣＭＰ）を用いて平坦化され
る。
【０００８】ステップ１５では、エッチストップ層１１
０が第一の絶縁体層１０５の上方あるいは第一の絶縁体
層１０５と直接接して形成される。より好ましい実施形
態として、一層あるいは多層がエッチストップ層１１０
と第一の絶縁体層１０５間に形成される。エッチストッ
プ層に用いられる材料は、選択エッチングに対して第二
の絶縁体層１１５より大きい耐エッチング性を有する材
料から選択される。換言すれば、エッチストップ層１１
０は選択エッチング液にさらされたとき、第二の絶縁体
層１１５よりもエッチングされる割合が小さい。例え
ば、エッチストップ層は第二の絶縁体層がＳｉＯ２であ
る場合にはＴｉＮである。さらに、エッチストップ層は
Ｔａ、ＴａＮ、Ｓｉ３Ｎ４、シリコンリッチ酸化物、多
層ＳｉＯ２誘電体層である。
【０００９】ステップ２０では、第二の絶縁体層１０５
がエッチストップ層１１０の上方あるいは直接接して形
成される。第二の絶縁体層１１５は、第一の絶縁体層１
０５を形成するのに用いたと同様の材料と工程を用いて
形成される。ステップ２５では、第一のパターン１２０
が第二の絶縁体層１１５の上方あるいは直接接して形成
される。第一のパターンマスクは、ビアあるいはコンタ
クト開口１２５（以下開口という）に対応する開口を有
しており、集積回路の異なるレベル間の相互接続をもた
らす。
【００１０】ステップ３０では、開口は第一の絶縁体層
１０５、エッチストップ層１１０、第二の絶縁体層１１
５に形成される。この開口は従来のエッチング技術ある
いは技術の組合わせにより形成され、少なくとも異なる
三層を貫くエッチングする。より好ましくは、ステップ
３０は第二の絶縁体層１１５だけをエッチングする。こ
の場合、ステップ４０では、エッチストップ層１１０の
晒された部分およびこの晒された部分の下方の第一の絶
縁体層１０５に対応する部分はエッチングされ、凹部が
エッチングされたときにビアは完成する。例えば、開口
は、１）第二の絶縁体層１１５上にレジスト材料層を付
着するステップ、２）レチクルを通して通過するエネル
ギー源にレジスト材料を曝すステップ、３）レジストの
曝された領域を除去し、レジストにパターンを形成する
ステップ、４）開口１２５をエッチングするステップに
より形成される。エネルギー源は電子ビーム、光源、あ
るいはその他のこれに適するエネルギー源である。
【００１１】続いて、ステップ３５では、第二パターン
マスク１３０が第一パターンマスク１２０上または上方
に形成される。例えば、第二のパターンマスク１３０
は、１）開口１２５内および第一のパターンマスク１２
０上にレジスト材料層を付着するステップ、２）レチク
ルを通して通過するエネルギー源にレジスト材料を曝す
ステップ、３）レジストの曝された領域を除去し、レジ
ストにパターンを形成するステップで形成される。エネ
ルギー源は電子ビーム、光源、あるいはその他のこれに
適するエネルギー源である。
【００１２】ステップ４０では、第二の絶縁体層１１５
がパターン化され、形成される導電性ランナの対応する
凹部１３５が形成される。第二の絶縁体層１１５は従来
のエッチング技術を用いてパターン化される。エッチン
グステップ中、エッチストップ１１０が用いられ、この
エッチングステップの終点を画定する。上記開口は凹部
１３５の境界１３６、１３８内に入っており、あるいは
少なくとも部分的に入っている。その後、ステップ４５
では、マスク層１２０、１３０の残余部分は周知の技術
を用いて剥ぎ取られ、ステップ４７で、部分的に完成し
た集積回路は従来工程を用いて洗浄される。
【００１３】ステップ５０では、導電体層１４５は第二
の絶縁体層１１５の上方に、さらに開口および凹部内に
被覆堆積される。その後、凹部１３５の外側および第二
に絶縁体層上または上方部分の導電体層は除去され、完
全な相互接続が完成する。これは従来の化学機械研磨工
程を用いて行なわれる。導電体層１４５は、タングステ
ン、アルミニウム、銅、ニッケル、ポリシリコン、ある
いは当業者が導線として用いるのに適したその他周知の
導電性材料である。より好ましい例として、一つの多層
が導電性層１４５の堆積に先行して形成される。これら
の層は導電性層と周囲の層間の水分と不純物の移動を防
止するバリヤ層である。具体例としてのバリヤ層１４７
を図１７に示す。
【００１４】例えば、導電性層１４５が銅であるなら、
ＴａおよびＴａＮを含むバリヤ層１４７が導電体層の堆
積に先行して、第二の絶縁体層１２０上および開口と凹
部内に堆積される。導電性層がアルミニウムを含むな
ら、１）ＴａとＴａＮ、２）ＴｉとＴｉＮとＴｉが用い
られる。さらに、Ｓｉ3Ｎ4、ＴａＮ、ＴｉＮ、あるいは
ＴｉＷのようなキャップ層が導電体層の上表面に形成さ
れる。バリヤ層に用いられる他の材料は、ＷＳｉ、Ｔｉ
Ｗ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｃｒ、Ｃｕ、Ａｕ、
ＷＮ、ＴａＳｉＮ、ＷＳｉＮを含む。バリヤ層１４７は
導電体層が実質的に形成されるめに接着層および／また
は核の役目をする。
【００１５】その後、集積回路は、もし必要ならば、上
述した工程および従来の工程を用いて形成された相互接
続を含ませて、集積回路を完成させる追加の金属レベル
を付加して完成される。この集積回路は、またトランジ
スタと特殊な集積回路設計に必要な他の要素を含む。こ
れらの構造を含む集積回路の製造工程は、参考としてこ
こに織り込まれれた１−３Ｗｏｌｆ，Ｓｉｌｉｃｏｎ
Ｐｒｏｃｅｓｓｉｎｇｆｏｒ ｔｈｅ ＶＬＳＩＥｒａ、
（１９８６）に記述されている。
【０００１６】
【発明の効果】二重ダマシン構造を有する集積回路を提
供することができ、さらに、余分な工程を削減し二重ダ
マシン構造を形成できる製造工程を提供することができ
る。
【図面の簡単な説明】
【図１】本発明の実施形態に用いられる集積回路の製造
工程を説明するフローチャートである。
【図２】図１に示す工程を用いた連続する製造段階での
集積回路の概略図である。
【図３】図１に示す工程を用いた連続する製造段階での
集積回路の概略図である。
【図４】図１に示す工程を用いた連続する製造段階での
集積回路の概略図である。
【図５】図１に示す工程を用いた連続する製造段階での
集積回路の概略図である。
【図６】図１に示す工程を用いた連続する製造段階での
集積回路の概略図である。
【図７】図１に示す工程を用いた連続する製造段階での
集積回路の概略図である。
【符号の説明】
１００ 基板 １０１ 上表面 １０５ 第一の絶縁体層 １１０ エッチストップ層 １１５ 第二の絶縁体層 １２０ 第一のパターン １２５ 開口 １３０ 第二パターンマスク １３５ 凹部 １３６ 境界 １３８ 境界 １４５ 導電体層 １４７ バリヤ層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 セイリー マンシン マーチャント アメリカ合衆国、32835 フロリダ、オー ランド、バインランド オークス ブルバ ード

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】（ａ）第一の層、第ニの層およびストップ
    層を有するスタック層に第一の開口を形成するステップ
    と、 （ｂ）前記層の少なくとも１層のベースを有し、前記ベ
    ースの少なくとも一部に形成された第一の開口よりも大
    きい第ニの開口を形成するステップとを有することを特
    徴とする集積回路の製造方法。
  2. 【請求項２】請求項１の集積回路の製造方法において、
    ステップ（ａ）はステップ（ｂ）に先行して行われるこ
    とを特徴とする集積回路の製造方法。
  3. 【請求項３】請求項１の集積回路の製造方法において、
    さらに、前記スタックを形成する前記第一の層と前記第
    ニの層間に、前記ストップ層を形成するステップを有す
    ることを特徴とする集積回路の製造方法。
  4. 【請求項４】請求項３の集積回路の製造方法において、
    ステップ（ａ）は、さらに前記ストップ層、前記第一の
    層および第ニの層に第一の開口を形成するステップを有
    することを特徴とする集積回路の製造方法。
  5. 【請求項５】請求項４の集積回路の製造方法において、
    ステップ（ｂ）は、さらに前記第一の層および第ニの層
    に第ニの開口を形成するステップを有することを特徴と
    する集積回路の製造方法。
  6. 【請求項６】請求項４の集積回路の製造方法において、
    前記ストップ層の表面をさらし、ベースを形成するステ
    ップを有することを特徴とする集積回路の製造方法。
  7. 【請求項７】請求項１の集積回路の製造方法により製造
    されることを特徴とする集積回路。
  8. 【請求項８】請求項１の集積回路の製造方法において、
    ストップ層はハードマスクであることを特徴とする集積
    回路の製造方法。
  9. 【請求項９】請求項１の集積回路の製造方法において、
    ストップ層は、エッチストップ層はＴａ、ＴａＮ、Ｓｉ
    3Ｎ4、シリコンリッチ酸化物、多層ＳｉＯ2誘電体層で
    あることを特徴とする集積回路の製造方法。
  10. 【請求項１０】請求項１の集積回路の製造方法におい
    て、第一の層および第ニの層は誘電体であることを特徴
    とする集積回路の製造方法。
  11. 【請求項１１】請求項１０の集積回路の製造方法におい
    て、誘電体は、Ｔａ、ＴａＮ、Ｓｉ3Ｎ4、シリコンリッ
    チ酸化物、多層ＳｉＯ2からなるグループから選択され
    ることを特徴とする集積回路の製造方法。
  12. 【請求項１２】請求項１の集積回路の製造方法におい
    て、さらに第一の開口および第ニの開口に導電性材料を
    形成し、前記集積回路の相互接続を形成するステップを
    有することを特徴とする集積回路の製造方法。
  13. 【請求項１３】請求項１２の集積回路の製造方法におい
    て、導電性材料は、さらに第一の開口および第ニの開口
    に導電性材料を形成し、前記集積回路の相互接続を形成
    するステップを有することを特徴とする集積回路の製造
    方法。
  14. 【請求項１４】（ａ）第一の層と第ニの層間にストップ
    層を形成するステップと、 （ｂ）前記ストップ層および少なくとも第一の層と第ニ
    の層のうちの１層に第一の開口を形成するステップと、 （ｃ）第一の層と第ニの層うちの１層に外側境界を有
    し、前記外側境界内に少なくとも部分的に形成された第
    一の開口よりも大きい第ニの開口を形成するステップと
    を有することを特徴とする集積回路の製造方法。
  15. 【請求項１５】請求項１４の集積回路の製造方法におい
    て、ステップ（ｂ）は、第ニの層の上方に第一のパター
    ン層を形成するステップと、前記第一の層、前記ストッ
    プ層および第ニの層をエッチングするステップとを有す
    ることを特徴とする集積回路の製造方法。
  16. 【請求項１６】請求項１５の集積回路の製造方法におい
    て、ステップ（ｃ）は、第一のパターン層の上方に第ニ
    のパターン層を形成するステップと、前記第ニの層をエ
    ッチングするステップとを有することを特徴とする集積
    回路の製造方法。
  17. 【請求項１７】請求項１６の集積回路の製造方法におい
    て、ステップ（ｂ）はステップ（ｃ）に先行して行われ
    ることを特徴とする集積回路の製造方法。
  18. 【請求項１８】請求項１４の集積回路の製造方法により
    製造されることを特徴とする集積回路。
  19. 【請求項１９】請求項１４の集積回路の製造方法におい
    て、さらに、第一の開口と第ニの開口に導電体材料を形
    成し、集積回路に相互接続を形成するステップを有する
    ことを特徴とする集積回路の製造方法。
  20. 【請求項２０】（ａ）複数の層を形成するステップと、 （ｂ）第一のマスクを形成するステップと、 （ｃ）第一のマスクを完全に除去するのに先行して、第
    ニのマスク層を形成するステップと、 （ｄ）第一のマスクと第ニのマスクを用いて２重ダマシ
    ン構造を形成するステップとを有することを特徴とする
    集積回路の製造方法。
  21. 【請求項２１】請求項２０の集積回路の製造方法におい
    て、さらに、（ｅ）ステップはステップ（ｃ）に先行し
    て、前記複数の層のうちの２層をパターン化するステッ
    プを有することを特徴とする集積回路の製造方法。
  22. 【請求項２２】請求項２１の集積回路の製造方法におい
    て、さらに、前記第一のマスク層を除去するのに先行し
    て、前記２層のうちの１層にパターン化するステップ
    （ｅ）を有することを特徴とする集積回路の製造方法。
  23. 【請求項２３】請求項２０の集積回路の製造方法におい
    て、さらに、２重ダマシン構造に導電性材料を形成し、
    集積回路に相互接続を形成するステップとを有すること
    を特徴とする集積回路の製造方法。
  24. 【請求項２４】上表面を有する複数の層を形成するステ
    ップと、前記複数の層のパターン化に先行して、上表面
    の上方に第一のパターンを有する第一のマスク層を形成
    するステップと、前記上表面および前記第一のマスク層
    の上方に、前記第一のパターンと異なるパターンの第ニ
    のパターンを有する第ニのマスク層を形成するステップ
    と、前記第一のマスク層と前記第ニのマスク層を用いて
    ２重ダマシン構造を形成するステップとを有することを
    特徴とする集積回路の製造方法。
JP2000245497A 1999-08-30 2000-08-14 二重ダマシン構造を有する集積回路およびその製造工程 Pending JP2001110900A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/386065 1999-08-30
US09/386,065 US6365327B1 (en) 1999-08-30 1999-08-30 Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009032389A Division JP5334616B2 (ja) 1999-08-30 2009-02-16 相互接続を作製するための方法

Publications (1)

Publication Number Publication Date
JP2001110900A true JP2001110900A (ja) 2001-04-20

Family

ID=23524018

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000245497A Pending JP2001110900A (ja) 1999-08-30 2000-08-14 二重ダマシン構造を有する集積回路およびその製造工程
JP2009032389A Expired - Fee Related JP5334616B2 (ja) 1999-08-30 2009-02-16 相互接続を作製するための方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009032389A Expired - Fee Related JP5334616B2 (ja) 1999-08-30 2009-02-16 相互接続を作製するための方法

Country Status (5)

Country Link
US (1) US6365327B1 (ja)
JP (2) JP2001110900A (ja)
KR (1) KR100614782B1 (ja)
GB (1) GB2356973B (ja)
TW (1) TW498523B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245662B1 (en) * 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
US6762087B1 (en) * 2000-06-16 2004-07-13 Agere Systems Inc. Process for manufacturing an integrated circuit including a dual-damascene structure and a capacitor
GB2368721A (en) * 2000-06-16 2002-05-08 Agere Syst Guardian Corp Integrated circuit with damascene structure and capacitor
US6537866B1 (en) * 2000-10-18 2003-03-25 Advanced Micro Devices, Inc. Method of forming narrow insulating spacers for use in reducing minimum component size
US6790772B2 (en) * 2002-05-09 2004-09-14 Macronix International Co., Ltd. Dual damascene processing method using silicon rich oxide layer thereof and its structure
US7186640B2 (en) * 2002-06-20 2007-03-06 Chartered Semiconductor Manufacturing Ltd. Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics
US7232766B2 (en) * 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
US7009281B2 (en) * 2003-03-14 2006-03-07 Lam Corporation Small volume process chamber with hot inner surfaces
US7217649B2 (en) * 2003-03-14 2007-05-15 Lam Research Corporation System and method for stress free conductor removal
KR100721195B1 (ko) * 2004-12-02 2007-05-23 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 금속 배선 형성 방법
KR100591136B1 (ko) * 2005-05-27 2006-06-20 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JP2872086B2 (ja) * 1995-08-30 1999-03-17 日本電気株式会社 半導体装置の製造方法
US5880018A (en) 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JPH10209273A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 半導体装置の製造方法
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
JP3183238B2 (ja) * 1997-11-27 2001-07-09 日本電気株式会社 半導体装置の製造方法
US6291334B1 (en) 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
JPH11186391A (ja) * 1997-12-25 1999-07-09 Toshiba Corp 半導体装置およびその製造方法
US6042999A (en) * 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
US6211092B1 (en) 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6127263A (en) * 1998-07-10 2000-10-03 Applied Materials, Inc. Misalignment tolerant techniques for dual damascene fabrication
US6245662B1 (en) 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
TW437040B (en) 1998-08-12 2001-05-28 Applied Materials Inc Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
EP1112590A1 (en) * 1999-07-01 2001-07-04 Lam Research Corporation Method for patterning a layer of a low dielectric constant material

Also Published As

Publication number Publication date
JP5334616B2 (ja) 2013-11-06
US6365327B1 (en) 2002-04-02
TW498523B (en) 2002-08-11
GB0019487D0 (en) 2000-09-27
KR20010030170A (ko) 2001-04-16
GB2356973A (en) 2001-06-06
JP2009111429A (ja) 2009-05-21
GB2356973B (en) 2003-02-19
KR100614782B1 (ko) 2006-08-25

Similar Documents

Publication Publication Date Title
JP5334616B2 (ja) 相互接続を作製するための方法
KR100383392B1 (ko) 생산성에가치가있는저유전,저배선저항및고성능ic를성취하기위한신규한공정기술
JP2009135518A (ja) 相互接続の製造方法
US5801094A (en) Dual damascene process
US5753967A (en) Damascene process for reduced feature size
US5055423A (en) Planarized selective tungsten metallization system
US6083822A (en) Fabrication process for copper structures
US6143641A (en) Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
US5891805A (en) Method of forming contacts
US6573572B2 (en) Damascene structure and method of making
US20020155693A1 (en) Method to form self-aligned anti-via interconnects
US6468898B1 (en) Method of manufacturing semiconductor device
JPH1174356A (ja) 改良二重ダマスク構造体
JPH11168105A (ja) 半導体集積回路の製造方法
US6686273B2 (en) Method of fabricating copper interconnects with very low-k inter-level insulator
US6329281B1 (en) Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer
JP2003179136A (ja) デュアルダマシン半導体製造のためのマスク層及び相互接続構造
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
EP0981161A2 (en) Semiconductor structure including a conductive fuse and process for fabrication thereof
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
GB2325083A (en) A dual damascene process
KR20230019054A (ko) 서브트랙티브 금속 에칭을 이용한 2차원 자기-정렬 방식
US6927160B1 (en) Fabrication of copper-containing region such as electrical interconnect
US6352919B1 (en) Method of fabricating a borderless via
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050325

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216