JP2872086B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2872086B2 JP2872086B2 JP7222295A JP22229595A JP2872086B2 JP 2872086 B2 JP2872086 B2 JP 2872086B2 JP 7222295 A JP7222295 A JP 7222295A JP 22229595 A JP22229595 A JP 22229595A JP 2872086 B2 JP2872086 B2 JP 2872086B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- interlayer insulating
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に埋め込み溝配線の形成方法に関する。
方法に関し、特に埋め込み溝配線の形成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化および高密度化は依
然として精力的に進められており、現在では０．１５〜
０．２５μｍの寸法基準で設計されたメモリデバイスあ
るいはロジックデバイス等の超高集積の半導体デバイス
が開発試作されている。このような半導体デバイスの高
集積化あるいは高速化に伴い微細な多層配線の形成が重
要になっている。
然として精力的に進められており、現在では０．１５〜
０．２５μｍの寸法基準で設計されたメモリデバイスあ
るいはロジックデバイス等の超高集積の半導体デバイス
が開発試作されている。このような半導体デバイスの高
集積化あるいは高速化に伴い微細な多層配線の形成が重
要になっている。
【０００３】特に高速性を必要とするマイクロプロセッ
サーのような半導体デバイスでは、微細な多層配線にお
ける配線抵抗の低減も必須になってきている。そして、
これらの微細な多層配線のエレクトロマイグレーション
耐性、ストレスマイグレーション耐性等の向上も必要で
ある。そこで、配線の方法として、溝埋め込み配線（以
下、溝配線と呼称する）の方法が精力的に検討されてき
ている。この方法は、絶縁膜の所定の領域に配線となる
パターンの溝を形成した後、この溝内に配線材料を埋設
させるものである。このような溝配線においては、半導
体基板表面に形成される拡散層と溝配線との電気接続、
あるいは溝配線間の電気接続の方法が重要になる。
サーのような半導体デバイスでは、微細な多層配線にお
ける配線抵抗の低減も必須になってきている。そして、
これらの微細な多層配線のエレクトロマイグレーション
耐性、ストレスマイグレーション耐性等の向上も必要で
ある。そこで、配線の方法として、溝埋め込み配線（以
下、溝配線と呼称する）の方法が精力的に検討されてき
ている。この方法は、絶縁膜の所定の領域に配線となる
パターンの溝を形成した後、この溝内に配線材料を埋設
させるものである。このような溝配線においては、半導
体基板表面に形成される拡散層と溝配線との電気接続、
あるいは溝配線間の電気接続の方法が重要になる。
【０００４】以下、上述のような溝配線およびその電気
接続について図５と図６を参照して説明する。図５およ
び図６はこの従来の技術を説明する製造工程順の断面図
である。
接続について図５と図６を参照して説明する。図５およ
び図６はこの従来の技術を説明する製造工程順の断面図
である。
【０００５】図５（ａ）に示すように、半導体基板であ
るシリコン基板２１の表面にＭＯＳトランジスタのよう
な半導体素子（図示されず）あるいは拡散層２２が公知
の方法で形成される。そして、シリコン酸化膜で層間絶
縁膜２３がこの拡散層２２を被覆して堆積される。この
ようにした後、この層間絶縁膜２３上に溝用レジストマ
スク２４が公知のフォトリソグラフィ技術で形成され
る。ここで、この溝用レジストマスク２４には、配線パ
ターン２５が形成されるようになる。
るシリコン基板２１の表面にＭＯＳトランジスタのよう
な半導体素子（図示されず）あるいは拡散層２２が公知
の方法で形成される。そして、シリコン酸化膜で層間絶
縁膜２３がこの拡散層２２を被覆して堆積される。この
ようにした後、この層間絶縁膜２３上に溝用レジストマ
スク２４が公知のフォトリソグラフィ技術で形成され
る。ここで、この溝用レジストマスク２４には、配線パ
ターン２５が形成されるようになる。
【０００６】次に、図５（ｂ）に示すように、層間絶縁
膜２３の所定の領域が溝用レジストマスク２４をエッチ
ングマスクにしてドライエッチングされる。このように
して、拡散層２２上の層間絶縁膜２３に選択的に配線用
溝２６が形成される。ここで、この配線用溝２６の深さ
は溝配線の所定の厚さになるように設定される。
膜２３の所定の領域が溝用レジストマスク２４をエッチ
ングマスクにしてドライエッチングされる。このように
して、拡散層２２上の層間絶縁膜２３に選択的に配線用
溝２６が形成される。ここで、この配線用溝２６の深さ
は溝配線の所定の厚さになるように設定される。
【０００７】次に、溝用レジストマスク２４は除去さ
れ、図５（ｃ）に示すようにコンタクト用レジストマス
ク２７が形成される。ここで、このコンタクト用レジス
トマスク２７には、コンタクト孔パターン２８が形成さ
れる。次に、図５（ｄ）に示すようにこのコンタクト用
レジストマスク２７をエッチングマスクにして、拡散層
２２に達するコンタクト孔２９が形成される。
れ、図５（ｃ）に示すようにコンタクト用レジストマス
ク２７が形成される。ここで、このコンタクト用レジス
トマスク２７には、コンタクト孔パターン２８が形成さ
れる。次に、図５（ｄ）に示すようにこのコンタクト用
レジストマスク２７をエッチングマスクにして、拡散層
２２に達するコンタクト孔２９が形成される。
【０００８】次に、図６（ａ）に示すように、拡散層２
２上のコンタクト孔２９および配線用溝２６を埋設し、
層間絶縁膜２３の表面を被覆する配線材料膜３０が堆積
される。この配線材料膜３０の堆積は、例えばアルミ金
属等の高温スパッタ法で行われる。このようにした後、
配線材料膜３０は化学的機械研磨（ＣＭＰ）法で研磨さ
れ、層間絶縁膜２３表面から除去される。
２上のコンタクト孔２９および配線用溝２６を埋設し、
層間絶縁膜２３の表面を被覆する配線材料膜３０が堆積
される。この配線材料膜３０の堆積は、例えばアルミ金
属等の高温スパッタ法で行われる。このようにした後、
配線材料膜３０は化学的機械研磨（ＣＭＰ）法で研磨さ
れ、層間絶縁膜２３表面から除去される。
【０００９】このようにして、図６（ｂ）に示すように
シリコン基板２１の表面に形成された拡散層２２に接続
される溝配線３１が形成される。ここで、この溝配線３
１は層間絶縁膜２３に象眼されて形成され、コンタクト
孔２９に埋設された配線材料膜３０で拡散層２２に接続
されることになる。
シリコン基板２１の表面に形成された拡散層２２に接続
される溝配線３１が形成される。ここで、この溝配線３
１は層間絶縁膜２３に象眼されて形成され、コンタクト
孔２９に埋設された配線材料膜３０で拡散層２２に接続
されることになる。
【００１０】
【発明が解決しようとする課題】以上に説明したように
従来の埋め込み溝配線の形成方法では、初めに、層間絶
縁膜に配線用の溝がフォトリソグラフィ技術とドライエ
ッチング技術とで形成される。そして、この配線用の溝
の形成後、拡散層あるいは下層配線に電気接続するコン
タクト孔が、同様にフォトリソグフィ技術とドライエッ
チング技術とで形成される。このために従来の埋め込み
配線技術では、半導体装置の製造工程数が多くなり製造
コストの低減が難しくなる。
従来の埋め込み溝配線の形成方法では、初めに、層間絶
縁膜に配線用の溝がフォトリソグラフィ技術とドライエ
ッチング技術とで形成される。そして、この配線用の溝
の形成後、拡散層あるいは下層配線に電気接続するコン
タクト孔が、同様にフォトリソグフィ技術とドライエッ
チング技術とで形成される。このために従来の埋め込み
配線技術では、半導体装置の製造工程数が多くなり製造
コストの低減が難しくなる。
【００１１】さらには、従来の溝配線技術では、コンタ
クト孔パターンが微細な配線用の溝内のフォトレジスト
膜に形成されるようになるため、微細なコンタクト孔の
形成およびその制御が難しくなる。
クト孔パターンが微細な配線用の溝内のフォトレジスト
膜に形成されるようになるため、微細なコンタクト孔の
形成およびその制御が難しくなる。
【００１２】本発明の目的は、上記の問題点を解決し、
埋め込み配線の微細化を容易にする製造方法を提供する
ことにある。
埋め込み配線の微細化を容易にする製造方法を提供する
ことにある。
【００１３】
【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、半導体基板の表面に設けられた拡
散層上あるいは半導体基板上に設けられた下層配線上に
ドライエッチング速度の互いに異なる第１の絶縁膜と第
２の絶縁膜とで形成され前記第１の絶縁膜が前記第２の
絶縁膜をサンドウィッチ状に挟むように三層構造とされ
た層間絶縁膜を形成する工程と、前記拡散層あるいは下
層配線を上層配線に電気接続するコンタクト孔用パター
ンの形成された第１のフォトレジスト膜と前記上層配線
用パターンの形成された第２のフォトレジスト膜とを前
記層間絶縁膜上に順次に積層して被着させる工程と、前
記第１の絶縁膜のエッチング速度が前記第１のフォトレ
ジスト膜のエッチング速度より大きくなる条件での異方
性ドライエッチングにより、前記第２のフォトレジスト
膜をエッチングマスクにし前記第２の絶縁膜をエッチン
グストッパとして、前記上層配線用パターンの領域に露
出する前記第１のフォトレジスト膜と前記層間絶縁膜と
をドライエッチングし上層の前記第１の絶縁膜に前記コ
ンタクト孔用パターンを転写すると共に前記上層配線用
パターンの領域の前記第１のフォトレジスト膜をエッチ
ング除去する工程と、前記第２の絶縁膜の露出した部分
を除去する工程と、前記第２のフォトレジスト膜をエッ
チングマスクにして前記層間絶縁膜をドライエッチング
し、前記上層の前記第１の絶縁膜に前記上層配線用パタ
ーンが転写した前記上層配線用の溝を選択的に形成する
と共に下層の前記第１の絶縁膜に選択的に前記コンタク
ト孔を形成する工程とを含むことを特徴としている。
体装置の製造方法は、半導体基板の表面に設けられた拡
散層上あるいは半導体基板上に設けられた下層配線上に
ドライエッチング速度の互いに異なる第１の絶縁膜と第
２の絶縁膜とで形成され前記第１の絶縁膜が前記第２の
絶縁膜をサンドウィッチ状に挟むように三層構造とされ
た層間絶縁膜を形成する工程と、前記拡散層あるいは下
層配線を上層配線に電気接続するコンタクト孔用パター
ンの形成された第１のフォトレジスト膜と前記上層配線
用パターンの形成された第２のフォトレジスト膜とを前
記層間絶縁膜上に順次に積層して被着させる工程と、前
記第１の絶縁膜のエッチング速度が前記第１のフォトレ
ジスト膜のエッチング速度より大きくなる条件での異方
性ドライエッチングにより、前記第２のフォトレジスト
膜をエッチングマスクにし前記第２の絶縁膜をエッチン
グストッパとして、前記上層配線用パターンの領域に露
出する前記第１のフォトレジスト膜と前記層間絶縁膜と
をドライエッチングし上層の前記第１の絶縁膜に前記コ
ンタクト孔用パターンを転写すると共に前記上層配線用
パターンの領域の前記第１のフォトレジスト膜をエッチ
ング除去する工程と、前記第２の絶縁膜の露出した部分
を除去する工程と、前記第２のフォトレジスト膜をエッ
チングマスクにして前記層間絶縁膜をドライエッチング
し、前記上層の前記第１の絶縁膜に前記上層配線用パタ
ーンが転写した前記上層配線用の溝を選択的に形成する
と共に下層の前記第１の絶縁膜に選択的に前記コンタク
ト孔を形成する工程とを含むことを特徴としている。
【００１４】
【００１５】さらに、本発明の半導体装置の製造方法
は、前記層間絶縁膜に前記コンタクト孔と前記上層配線
用の溝とを形成した後、前記第１のフォトレジスト膜と
第２のフォトレジスト膜を除去して前記コンタクト孔お
よび前記上層配線用の溝内にのみ金属材料を埋設する工
程を含む。
は、前記層間絶縁膜に前記コンタクト孔と前記上層配線
用の溝とを形成した後、前記第１のフォトレジスト膜と
第２のフォトレジスト膜を除去して前記コンタクト孔お
よび前記上層配線用の溝内にのみ金属材料を埋設する工
程を含む。
【００１６】ここで、層間絶縁膜が前記第１の絶縁膜、
エッチングストッパ膜および第２の絶縁膜とで形成され
る場合には、上層配線用の溝は上層にある第２の絶縁膜
に設けられ、コンタクト孔は下層にある第１の絶縁膜に
設けられるようになる。そして、エッチングストッパ膜
は、上層配線用の溝をドライエッチングで形成する時に
下層の第１の絶縁膜がエッチングされるのを保護する役
割を有する。
エッチングストッパ膜および第２の絶縁膜とで形成され
る場合には、上層配線用の溝は上層にある第２の絶縁膜
に設けられ、コンタクト孔は下層にある第１の絶縁膜に
設けられるようになる。そして、エッチングストッパ膜
は、上層配線用の溝をドライエッチングで形成する時に
下層の第１の絶縁膜がエッチングされるのを保護する役
割を有する。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。図１および図２はこの実施形態で
の第１の製造方法示す製造工程順の断面図である。
を参照して説明する。図１および図２はこの実施形態で
の第１の製造方法示す製造工程順の断面図である。
【００１８】図１（ａ）に示すように、導電型がＰ型の
シリコン基板１の表面に拡散層２が形成される。この拡
散層２の形成はヒ素のイオン注入とその熱処理を通して
行われる。次に、層間絶縁膜３が形成される。この層間
絶縁膜３は、化学気相成長（ＣＶＤ）法によるシリコン
酸化膜の成膜とＣＭＰ法によるこのシリコン酸化膜の平
坦化とを通して形成される。ここで、この層間絶縁膜の
膜厚は１．５μｍ程度に設定される。
シリコン基板１の表面に拡散層２が形成される。この拡
散層２の形成はヒ素のイオン注入とその熱処理を通して
行われる。次に、層間絶縁膜３が形成される。この層間
絶縁膜３は、化学気相成長（ＣＶＤ）法によるシリコン
酸化膜の成膜とＣＭＰ法によるこのシリコン酸化膜の平
坦化とを通して形成される。ここで、この層間絶縁膜の
膜厚は１．５μｍ程度に設定される。
【００１９】次に、第１レジストマスク４がこの層間絶
縁膜３上に設けられる。この第１レジストマスク４は、
公知のフォトリソグラフィ技術で形成された膜厚５０〜
１００ｎｍのフォトレジストである。そして、コンタク
ト孔パターン５が形成されている。
縁膜３上に設けられる。この第１レジストマスク４は、
公知のフォトリソグラフィ技術で形成された膜厚５０〜
１００ｎｍのフォトレジストである。そして、コンタク
ト孔パターン５が形成されている。
【００２０】次に、図１（ｂ）に示すように、第２レジ
ストマスク６が第１レジストマスク４上に設けられる。
ここで、この第２レジストマスク６もフォトリソグラフ
ィ技術で形成されその膜厚は５００〜１０００ｎｍであ
る。そして、配線パターン７が形成されている。
ストマスク６が第１レジストマスク４上に設けられる。
ここで、この第２レジストマスク６もフォトリソグラフ
ィ技術で形成されその膜厚は５００〜１０００ｎｍであ
る。そして、配線パターン７が形成されている。
【００２１】次に、この第１レジストマスク４と第２レ
ジストマスク６をエッチングのマスクにして、層間絶縁
膜３がドライエッチングされる。ここで、このドライエ
ッチングは異方性のエッチングであり、反応ガスにはＣ
ＨＦ3 とＣＯの混合ガスが用いられる。この場合の層間
絶縁膜３と第１レジストマスク４とのエッチング選択比
は１０程度になるように設定される。すなわち、第１レ
ジストマスク４のドライエッチング速度が層間絶縁膜３
のドライエッチング速度の１／１０程度になるように設
定される。
ジストマスク６をエッチングのマスクにして、層間絶縁
膜３がドライエッチングされる。ここで、このドライエ
ッチングは異方性のエッチングであり、反応ガスにはＣ
ＨＦ3 とＣＯの混合ガスが用いられる。この場合の層間
絶縁膜３と第１レジストマスク４とのエッチング選択比
は１０程度になるように設定される。すなわち、第１レ
ジストマスク４のドライエッチング速度が層間絶縁膜３
のドライエッチング速度の１／１０程度になるように設
定される。
【００２２】図１（ｃ）に示すように、第１レジストマ
スク４のうち第２レジストマスク６で覆われていない領
域が前述のドライエッチング工程でエッチングされる
と、層間絶縁膜３には、第１レジストマスク４の膜厚の
１０倍の深さのコンタクト孔用溝８が形成されるように
なる。例えば、第１レジストマスク４の膜厚を８０ｎｍ
に設定している場合には、コンタクト孔用溝８は層間絶
縁膜３に深さ８００ｎｍにわたって形成されることにな
る。
スク４のうち第２レジストマスク６で覆われていない領
域が前述のドライエッチング工程でエッチングされる
と、層間絶縁膜３には、第１レジストマスク４の膜厚の
１０倍の深さのコンタクト孔用溝８が形成されるように
なる。例えば、第１レジストマスク４の膜厚を８０ｎｍ
に設定している場合には、コンタクト孔用溝８は層間絶
縁膜３に深さ８００ｎｍにわたって形成されることにな
る。
【００２３】さらにドライエッチングを続けると、図２
（ａ）に示すように、第２レジストマスク６をエッチン
グマスクにして層間絶縁膜３に配線用溝９が形成され
る。そして、拡散層２上にコンタクト孔１０が形成され
るようになる。ここで、配線用溝９の深さは７００ｎｍ
程度であり、コンタクト孔１０の深さは８００ｎｍ程度
である。
（ａ）に示すように、第２レジストマスク６をエッチン
グマスクにして層間絶縁膜３に配線用溝９が形成され
る。そして、拡散層２上にコンタクト孔１０が形成され
るようになる。ここで、配線用溝９の深さは７００ｎｍ
程度であり、コンタクト孔１０の深さは８００ｎｍ程度
である。
【００２４】次に、第１レジストマスク４および第２レ
ジストマスク６は公知の方法で除去される。そして、図
２（ｂ）に示すように、窒化チタン膜等でバリア膜１１
が形成される。さらに、このバリア膜１１を被覆するア
ルミ合金膜１２が堆積される。ここで、これらの金属材
料は公知のスパッタ法で堆積される。
ジストマスク６は公知の方法で除去される。そして、図
２（ｂ）に示すように、窒化チタン膜等でバリア膜１１
が形成される。さらに、このバリア膜１１を被覆するア
ルミ合金膜１２が堆積される。ここで、これらの金属材
料は公知のスパッタ法で堆積される。
【００２５】次に、バリア膜１１およびアルミ合金膜１
２はＣＭＰ法で研磨される。このようにして、図２
（ｃ）に示すように、シリコン基板１の表面の拡散層２
に接続されるバリア層１３と溝配線１４が、層間絶縁膜
３に象眼されるようにして形成される。
２はＣＭＰ法で研磨される。このようにして、図２
（ｃ）に示すように、シリコン基板１の表面の拡散層２
に接続されるバリア層１３と溝配線１４が、層間絶縁膜
３に象眼されるようにして形成される。
【００２６】この実施例では、１回のドライエッチング
工程でコンタクト孔と配線用溝とが形成できるため、溝
配線形成のための工程数が低減するようになる。
工程でコンタクト孔と配線用溝とが形成できるため、溝
配線形成のための工程数が低減するようになる。
【００２７】次に、本発明の実施の形態を第２の製造方
法で説明する。図３および図４はこの実施形態の第２の
製造方法を示す製造工程順の断面図である。
法で説明する。図３および図４はこの実施形態の第２の
製造方法を示す製造工程順の断面図である。
【００２８】図３（ａ）に示すように、第１の実施例と
同様にシリコン基板１の表面に拡散層２が形成される。
次に、膜厚が８００ｎｍ程度の第１層間絶縁膜３ａが形
成される。この第１層間絶縁膜３ａは、ＣＶＤ法による
シリコン酸化膜の成膜とＣＭＰ法によるこのシリコン酸
化膜の平坦化とを通して形成される。
同様にシリコン基板１の表面に拡散層２が形成される。
次に、膜厚が８００ｎｍ程度の第１層間絶縁膜３ａが形
成される。この第１層間絶縁膜３ａは、ＣＶＤ法による
シリコン酸化膜の成膜とＣＭＰ法によるこのシリコン酸
化膜の平坦化とを通して形成される。
【００２９】次に、膜厚が１００ｎｍ程度のエッチング
ストッパ膜１５が形成される。ここで、このエッチング
ストッパ膜１５はシリコン窒化膜で構成される。
ストッパ膜１５が形成される。ここで、このエッチング
ストッパ膜１５はシリコン窒化膜で構成される。
【００３０】次に、このエッチングストッパ膜１５上に
第２層間絶縁膜３ｂが形成される。ここで、この層間絶
縁膜はＣＶＤ法で堆積されるシリコン酸化膜で構成され
る。そして、その膜厚は７００ｎｍ程度に設定される。
第２層間絶縁膜３ｂが形成される。ここで、この層間絶
縁膜はＣＶＤ法で堆積されるシリコン酸化膜で構成され
る。そして、その膜厚は７００ｎｍ程度に設定される。
【００３１】次に、第１レジストマスク４がこの第２層
間絶縁膜３ｂ上に設けられる。この第１レジストマスク
４は、第１の製造方法の場合より膜厚は厚くなるように
設定され、膜厚１００ｎｍのフォトレジストとなる。そ
して、コンタクト孔パターン５が形成されている。
間絶縁膜３ｂ上に設けられる。この第１レジストマスク
４は、第１の製造方法の場合より膜厚は厚くなるように
設定され、膜厚１００ｎｍのフォトレジストとなる。そ
して、コンタクト孔パターン５が形成されている。
【００３２】次に、図３（ｂ）に示すように、第２レジ
ストマスク６が第１レジストマスク４上に設けられる。
ここで、この第２レジストマスク６もフォトリソグラフ
ィ技術で形成されその膜厚は１０００ｎｍである。そし
て、配線パターン７が形成されている。
ストマスク６が第１レジストマスク４上に設けられる。
ここで、この第２レジストマスク６もフォトリソグラフ
ィ技術で形成されその膜厚は１０００ｎｍである。そし
て、配線パターン７が形成されている。
【００３３】次に、この第１レジストマスク４と第２レ
ジストマスク６をエッチングのマスクにして、第２層間
絶縁膜３ｂがドライエッチングされる。ここで、このド
ライエッチングは異方性のエッチングであり、反応ガス
にはＣＨ2 Ｆ2 とＣＦ4 の混合ガスが用いられる。この
場合の第２層間絶縁膜３ｂとエッチングストッパ膜１５
とのエッチング選択比は３０程度になる。すなわち、エ
ッチングストッパ膜１５のドライエッチング速度が第２
層間絶縁膜３ｂのドライエッチング速度の１／３０程度
になる。このようにして、図３（ｃ）に示すように、第
２層間絶縁膜３ｂにコンタクト孔用溝８が形成される。
ジストマスク６をエッチングのマスクにして、第２層間
絶縁膜３ｂがドライエッチングされる。ここで、このド
ライエッチングは異方性のエッチングであり、反応ガス
にはＣＨ2 Ｆ2 とＣＦ4 の混合ガスが用いられる。この
場合の第２層間絶縁膜３ｂとエッチングストッパ膜１５
とのエッチング選択比は３０程度になる。すなわち、エ
ッチングストッパ膜１５のドライエッチング速度が第２
層間絶縁膜３ｂのドライエッチング速度の１／３０程度
になる。このようにして、図３（ｃ）に示すように、第
２層間絶縁膜３ｂにコンタクト孔用溝８が形成される。
【００３４】次に、ドライエッチングの反応ガスをＮＦ
3 とＯ2 の混合ガスに変えてエッチングストッパ膜１５
の露出した部分をエッチングする。その後、再びエッチ
ングガスをＣＨ2 Ｆ2 とＣＦ4 の混合ガスにし第２層間
絶縁膜３ｂと第１層間絶縁膜３ａをドライエッチングす
る。そして、図４（ａ）に示すように、第２レジストマ
スク６をエッチングマスクにして第２層間絶縁膜３ｂに
配線用溝９が形成される。そして、拡散層２上にコンタ
クト孔１０が形成されるようになる。ここで、配線用溝
９の深さは第２層間絶縁膜３ｂの膜厚分であり７００ｎ
ｍである。また、コンタクト孔１０の深さは、ほぼ第１
層間絶縁膜３ａの膜厚分となり８００ｎｍ程度になる。
3 とＯ2 の混合ガスに変えてエッチングストッパ膜１５
の露出した部分をエッチングする。その後、再びエッチ
ングガスをＣＨ2 Ｆ2 とＣＦ4 の混合ガスにし第２層間
絶縁膜３ｂと第１層間絶縁膜３ａをドライエッチングす
る。そして、図４（ａ）に示すように、第２レジストマ
スク６をエッチングマスクにして第２層間絶縁膜３ｂに
配線用溝９が形成される。そして、拡散層２上にコンタ
クト孔１０が形成されるようになる。ここで、配線用溝
９の深さは第２層間絶縁膜３ｂの膜厚分であり７００ｎ
ｍである。また、コンタクト孔１０の深さは、ほぼ第１
層間絶縁膜３ａの膜厚分となり８００ｎｍ程度になる。
【００３５】次に、第１レジストマスク４および第２レ
ジストマスク６は公知の方法で除去される。そして、図
４（ｂ）に示すように、第１層間絶縁膜３ａ、エッチン
グストッパ膜１５および第２層間絶縁膜３ｂを被覆する
バリア膜１１が形成される。ここで、このバリア膜１１
はチタン膜と窒化チタン膜との複合金属膜である。さら
に、このバリア膜１１を被覆するアルミ合金膜１２が堆
積される。ここで、これらの金属材料は公知のスパッタ
法で堆積される。
ジストマスク６は公知の方法で除去される。そして、図
４（ｂ）に示すように、第１層間絶縁膜３ａ、エッチン
グストッパ膜１５および第２層間絶縁膜３ｂを被覆する
バリア膜１１が形成される。ここで、このバリア膜１１
はチタン膜と窒化チタン膜との複合金属膜である。さら
に、このバリア膜１１を被覆するアルミ合金膜１２が堆
積される。ここで、これらの金属材料は公知のスパッタ
法で堆積される。
【００３６】次に、バリア膜１１およびアルミ合金膜１
２はＣＭＰ法で研磨される。このようにして、図４
（ｃ）に示すように、シリコン基板１の表面の拡散層２
に接続されるバリア層１３と溝配線１４が、第１層間絶
縁膜３ａ、エッチングストッパ膜１５および第２層間絶
縁膜３ｂに象眼されるようにして形成される。
２はＣＭＰ法で研磨される。このようにして、図４
（ｃ）に示すように、シリコン基板１の表面の拡散層２
に接続されるバリア層１３と溝配線１４が、第１層間絶
縁膜３ａ、エッチングストッパ膜１５および第２層間絶
縁膜３ｂに象眼されるようにして形成される。
【００３７】この実施例では、配線用溝およびコンタク
ト孔の深さが正確に制御できる。すなわち、第２層間絶
縁膜の膜厚が配線用溝の深さに、第１層間絶縁膜とエッ
チングストッパ膜の膜厚がコンタクト孔の深さになるよ
うに設定される。
ト孔の深さが正確に制御できる。すなわち、第２層間絶
縁膜の膜厚が配線用溝の深さに、第１層間絶縁膜とエッ
チングストッパ膜の膜厚がコンタクト孔の深さになるよ
うに設定される。
【００３８】以上、本発明の実施の形態では、シリコン
基板表面の拡散層と接続する溝配線を形成する場合につ
いて説明された。しかし、本発明は、多層配線において
下層の配線に接続する溝配線を形成する場合にも同様に
適用されるものである。この場合は、シリコン基板の表
面に形成した拡散層に代えてシリコン基板上の絶縁膜上
に形成する下層の配線とすれば、先述した実施の形態と
同様になる。
基板表面の拡散層と接続する溝配線を形成する場合につ
いて説明された。しかし、本発明は、多層配線において
下層の配線に接続する溝配線を形成する場合にも同様に
適用されるものである。この場合は、シリコン基板の表
面に形成した拡散層に代えてシリコン基板上の絶縁膜上
に形成する下層の配線とすれば、先述した実施の形態と
同様になる。
【００３９】また、この実施の形態でフォトレジスト膜
の代わりに感光性のあるポリイミド膜を用いても同様の
効果のあることにも言及しておく。
の代わりに感光性のあるポリイミド膜を用いても同様の
効果のあることにも言及しておく。
【００４０】
【発明の効果】以上に述べたように、本発明の溝配線の
形成方法は、半導体基板表面に設けられた拡散層上ある
いは半導体基板上に設けられた下層配線上に層間絶縁膜
を形成する工程と、前記拡散層あるいは下層配線を上層
配線に電気接続するコンタクト孔用パターンの形成され
た第１のフォトレジスト膜と前記上層配線用パターンの
形成された第２のフォトレジスト膜とを前記層間絶縁膜
上に積層して被着させる工程と、前記第１のフォトレジ
スト膜と第２のフォトレジスト膜とをエッチングマスク
にして前記層間絶縁膜をドライエッチングし、前記拡散
層上あるいは下層配線上のコンタクト孔と前記上層配線
用の溝とを同時に前記層間絶縁膜に形成する工程とを含
み、さらに、前記層間絶縁膜に前記コンタクト孔と前記
上層配線用の溝とを形成した後、前記第１のフォトレジ
スト膜と第２のフォトレジスト膜を除去して前記コンタ
クト孔および前記上層配線用の溝内にのみ金属材料を埋
設する工程とを含む。
形成方法は、半導体基板表面に設けられた拡散層上ある
いは半導体基板上に設けられた下層配線上に層間絶縁膜
を形成する工程と、前記拡散層あるいは下層配線を上層
配線に電気接続するコンタクト孔用パターンの形成され
た第１のフォトレジスト膜と前記上層配線用パターンの
形成された第２のフォトレジスト膜とを前記層間絶縁膜
上に積層して被着させる工程と、前記第１のフォトレジ
スト膜と第２のフォトレジスト膜とをエッチングマスク
にして前記層間絶縁膜をドライエッチングし、前記拡散
層上あるいは下層配線上のコンタクト孔と前記上層配線
用の溝とを同時に前記層間絶縁膜に形成する工程とを含
み、さらに、前記層間絶縁膜に前記コンタクト孔と前記
上層配線用の溝とを形成した後、前記第１のフォトレジ
スト膜と第２のフォトレジスト膜を除去して前記コンタ
クト孔および前記上層配線用の溝内にのみ金属材料を埋
設する工程とを含む。
【００４１】このために、従来の埋め込み配線技術に比
べ半導体装置の製造工程数は３０％程度削減し、製造コ
ストはそれにあわせて低減するようになる。
べ半導体装置の製造工程数は３０％程度削減し、製造コ
ストはそれにあわせて低減するようになる。
【００４２】さらに、本発明の溝配線技術では、コンタ
クト孔と配線用の溝が同時に形成されるようになるため
微細な配線とコンタクト孔の形成が簡単になり、埋め込
み配線の微細化が容易になる。
クト孔と配線用の溝が同時に形成されるようになるため
微細な配線とコンタクト孔の形成が簡単になり、埋め込
み配線の微細化が容易になる。
【図１】本発明の第１の製造方法を説明するための工程
順の断面図である。
順の断面図である。
【図２】本発明の第１の製造方法を説明するための工程
順の断面図である。
順の断面図である。
【図３】本発明の第２の製造方法を説明するための工程
順の断面図である。
順の断面図である。
【図４】本発明の第２の製造方法を説明するための工程
順の断面図である。
順の断面図である。
【図５】従来の技術を説明する製造工程順の断面図であ
る。
る。
【図６】従来の技術を説明する製造工程順の断面図であ
る。
る。
１，２１ シリコン基板 ２，２２ 拡散層 ３，２３ 層間絶縁膜 ３ａ 第１層間絶縁膜 ３ｂ 第２層間絶縁膜 ４ 第１レジストマスク ５，２８ コンタクト孔パターン ６ 第２レジストマスク ７，２５ 配線パターン ８ コンタクト孔用溝 ９，２６ 配線用溝 １０，２９ コンタクト孔 １１ バリア膜 １２ アルミ合金膜 １３ バリア層 １４，３１ 溝配線 １５ エッチングストッパ膜 ２４ 溝用レジストマスク ２７ コンタクト用レジストマスク ３０ 配線材料膜
Claims (2)
- 【請求項１】 半導体基板の表面に設けられた拡散層上
あるいは半導体基板上に設けられた下層配線上にドライ
エッチング速度の互いに異なる第１の絶縁膜と第２の絶
縁膜とで形成され前記第１の絶縁膜が前記第２の絶縁膜
をサンドウィッチ状に挟むように三層構造とされた層間
絶縁膜を形成する工程と、前記拡散層あるいは下層配線
を上層配線に電気接続するコンタクト孔用パターンの形
成された第１のフォトレジスト膜と前記上層配線用パタ
ーンの形成された第２のフォトレジスト膜とを前記層間
絶縁膜上に順次に積層して被着させる工程と、前記第１
の絶縁膜のエッチング速度が前記第１のフォトレジスト
膜のエッチング速度より大きくなる条件での異方性ドラ
イエッチングにより、前記第２のフォトレジスト膜をエ
ッチングマスクにし前記第２の絶縁膜をエッチングスト
ッパとして、前記上層配線用パターンの領域に露出する
前記第１のフォトレジスト膜と前記層間絶縁膜とをドラ
イエッチングし上層の前記第１の絶縁膜に前記コンタク
ト孔用パターンを転写すると共に前記上層配線用パター
ンの領域の前記第１のフォトレジスト膜をエッチング除
去する工程と、前記第２の絶縁膜の露出した部分を除去
する工程と、前記第２のフォトレジスト膜をエッチング
マスクにして前記層間絶縁膜をドライエッチングし、前
記上層の前記第１の絶縁膜に前記上層配線用パターンが
転写した前記上層配線用の溝を選択的に形成すると共に
下層の前記第１の絶縁膜に選択的に前記コンタクト孔を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記層間絶縁膜に前記コンタクト孔と前
記上層配線用の溝とを形成した後、前記第１のフォトレ
ジスト膜と前記第２のフォトレジスト膜を除去して前記
コンタクト孔および前記上層配線用の溝内にのみ金属材
料を埋設する工程を含むことを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222295A JP2872086B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7222295A JP2872086B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969561A JPH0969561A (ja) | 1997-03-11 |
| JP2872086B2 true JP2872086B2 (ja) | 1999-03-17 |
Family
ID=16780131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7222295A Expired - Lifetime JP2872086B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2872086B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365327B1 (en) * | 1999-08-30 | 2002-04-02 | Agere Systems Guardian Corp. | Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit |
| TW488080B (en) * | 2001-06-08 | 2002-05-21 | Au Optronics Corp | Method for producing thin film transistor |
| KR100460064B1 (ko) * | 2002-07-11 | 2004-12-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100833201B1 (ko) * | 2007-06-15 | 2008-05-28 | 삼성전자주식회사 | 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법 |
| WO2011018822A1 (ja) * | 2009-08-11 | 2011-02-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187236A (ja) * | 1985-02-14 | 1986-08-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH0415926A (ja) * | 1990-05-09 | 1992-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0621240A (ja) * | 1992-06-29 | 1994-01-28 | Nippon Steel Corp | 半導体装置の配線接続構造及びその製造方法 |
-
1995
- 1995-08-30 JP JP7222295A patent/JP2872086B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0969561A (ja) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319555B2 (ja) | 半導体装置の製造方法 | |
| US5362669A (en) | Method of making integrated circuits | |
| US20050176239A1 (en) | Method for making contact making connections | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| US20120129338A1 (en) | Method for manufacturing semiconductor device | |
| US6027994A (en) | Method to fabricate a dual metal-damascene structure in a substrate | |
| US6114235A (en) | Multipurpose cap layer dielectric | |
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| JP2872086B2 (ja) | 半導体装置の製造方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US11776924B2 (en) | Method of manufacturing semiconductor device | |
| JPH10189592A (ja) | 半導体装置の製造方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| JP2000223492A (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP2003110108A (ja) | 半導体装置の製造方法及びその構造 | |
| KR0124144B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| KR100363696B1 (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| CN111211095A (zh) | 导电互连线的制造方法 | |
| JPH08306780A (ja) | 半導体装置の製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| JP3831966B2 (ja) | 半導体装置とその製造方法 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 |