JPH08288385A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08288385A JPH08288385A JP7088198A JP8819895A JPH08288385A JP H08288385 A JPH08288385 A JP H08288385A JP 7088198 A JP7088198 A JP 7088198A JP 8819895 A JP8819895 A JP 8819895A JP H08288385 A JPH08288385 A JP H08288385A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- groove
- wiring
- insulating film
- organic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は、埋込み配線の形成工程における埋込
み配線用溝（孔）内にレジスト残りを防止し、その側壁
面への不必要な反応生成物の発生を防止する半導体装置
の製造方法を提供することを目的とする。 【構成】本発明は、半導体基板１１上に第１の配線パタ
ーン１２を形成する工程と、配線の層間を接続する開孔
部として第１の配線パターン１２の一部分を露出させて
Ｖｉａホール１５を形成する工程と、Ｖｉａホール１５
内部を有機膜１６で充填する工程と。埋込み配線を形成
するためのフォトレジスト１７を形成する工程と、有機
膜１６を含むエッチングにより、埋込み配線溝１８を形
成する工程と、残った有機膜１６ａを除去する工程と、
第１の配線パターンに接続するように第２の配線材料を
被覆させて、選択的にエッチングし、第２の接続パター
ンを形成する工程とで構成される半導体装置の製造方法
である。
み配線用溝（孔）内にレジスト残りを防止し、その側壁
面への不必要な反応生成物の発生を防止する半導体装置
の製造方法を提供することを目的とする。 【構成】本発明は、半導体基板１１上に第１の配線パタ
ーン１２を形成する工程と、配線の層間を接続する開孔
部として第１の配線パターン１２の一部分を露出させて
Ｖｉａホール１５を形成する工程と、Ｖｉａホール１５
内部を有機膜１６で充填する工程と。埋込み配線を形成
するためのフォトレジスト１７を形成する工程と、有機
膜１６を含むエッチングにより、埋込み配線溝１８を形
成する工程と、残った有機膜１６ａを除去する工程と、
第１の配線パターンに接続するように第２の配線材料を
被覆させて、選択的にエッチングし、第２の接続パター
ンを形成する工程とで構成される半導体装置の製造方法
である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に配線形成工程における接続箇所の改善に関
する。
に係り、特に配線形成工程における接続箇所の改善に関
する。
【０００２】
【従来の技術】近年、半導体装置において、集積度の増
大により、配線パターンの微細化が要求され、配線材料
・配線形成工程に高度な技術が求められている。特に、
高速動作が必要とされる半導体装置においては、配線パ
ターンの微細化と併せて配線抵抗の低下も望まれてい
る。
大により、配線パターンの微細化が要求され、配線材料
・配線形成工程に高度な技術が求められている。特に、
高速動作が必要とされる半導体装置においては、配線パ
ターンの微細化と併せて配線抵抗の低下も望まれてい
る。
【０００３】一般に、配線材料としては、アルミニウム
（Ａｌ）を主成分としたＡｌ合金が多く用いられいる。
また銅（Ｃｕ）は、Ａｌ合金に対して、さらに抵抗値が
低く、そのＥＭ（エレクトロマイグレーション）耐性も
高い点から配線材料に好適している。しかし、従来用い
られているリアクティブ・イオン・エッチング（ＲＩ
Ｅ）等で加工しようとする場合には、Ｃｕが化学的に安
定しているため、反応性ガスに反応しにくく、エッチン
グされづらい。そのため加工しずらく、あまり用いられ
なかった。また、Ｃｕを配線材料とした配線パターンの
形成方法としては、配線パターンとなる部分に溝を形成
し、その溝をＣｕで埋めた後、化学機械研磨方法（ＣＭ
Ｐ）により溝部分以外のＣｕを残存させる、所謂「埋込
み配線」として形成することが一般的に行われている。
（Ａｌ）を主成分としたＡｌ合金が多く用いられいる。
また銅（Ｃｕ）は、Ａｌ合金に対して、さらに抵抗値が
低く、そのＥＭ（エレクトロマイグレーション）耐性も
高い点から配線材料に好適している。しかし、従来用い
られているリアクティブ・イオン・エッチング（ＲＩ
Ｅ）等で加工しようとする場合には、Ｃｕが化学的に安
定しているため、反応性ガスに反応しにくく、エッチン
グされづらい。そのため加工しずらく、あまり用いられ
なかった。また、Ｃｕを配線材料とした配線パターンの
形成方法としては、配線パターンとなる部分に溝を形成
し、その溝をＣｕで埋めた後、化学機械研磨方法（ＣＭ
Ｐ）により溝部分以外のＣｕを残存させる、所謂「埋込
み配線」として形成することが一般的に行われている。
【０００４】
【発明が解決しようとする課題】しかし、実際に配線パ
ターンを形成する場合に、半導体基板との接続もしくは
Ｃｕを第２の配線パターンとした場合には、第１の配線
パターンとの接続孔（Ｖｉａホールと称する）介して接
続する必要があり、従来の製造工程では、このＶｉａホ
ールと埋込み配線の接続箇所に図３，図４に示すような
問題点がある。
ターンを形成する場合に、半導体基板との接続もしくは
Ｃｕを第２の配線パターンとした場合には、第１の配線
パターンとの接続孔（Ｖｉａホールと称する）介して接
続する必要があり、従来の製造工程では、このＶｉａホ
ールと埋込み配線の接続箇所に図３，図４に示すような
問題点がある。
【０００５】まず図３（ａ）においては、半導体基板１
上に第１の配線パターン２となる配線層を積層し、通常
のフォトリソグラフィ技術及びＲＩＥ技術を用いて第１
の配線パターン２を形成する。次に、前記第１の配線パ
ターン２を覆うように第１の層間絶縁膜３を形成した
後、前記第１の配線パターン２の一部が露出するように
Ｖｉａホール５を開孔する。
上に第１の配線パターン２となる配線層を積層し、通常
のフォトリソグラフィ技術及びＲＩＥ技術を用いて第１
の配線パターン２を形成する。次に、前記第１の配線パ
ターン２を覆うように第１の層間絶縁膜３を形成した
後、前記第１の配線パターン２の一部が露出するように
Ｖｉａホール５を開孔する。
【０００６】さらに図３（ｂ）に示すように、第２の配
線パターン（埋込み配線）を形成するための溝を形成す
るために、第１の層間絶縁膜３の一部を露出する開口部
６（溝）を持つようにフォトレジスト４をフォトリソグ
ラフィ技術により形成する。その後、ＲＩＥ技術によ
り、前記第１の層間絶縁膜３の一部を所定の深さまでエ
ッチングし、開口部６を形成する。
線パターン（埋込み配線）を形成するための溝を形成す
るために、第１の層間絶縁膜３の一部を露出する開口部
６（溝）を持つようにフォトレジスト４をフォトリソグ
ラフィ技術により形成する。その後、ＲＩＥ技術によ
り、前記第１の層間絶縁膜３の一部を所定の深さまでエ
ッチングし、開口部６を形成する。
【０００７】この開口部６を持つようにフォトレジスト
４を形成する工程において、図３（ｂ）に示すように、
第１の層間絶縁膜３の膜厚は０．５〜２μｍ程度であ
り、平坦部やフィールド部上に形成されるフォトレジス
ト４は約１〜２μｍ程度に形成する。しかし、Ｖｉａホ
ール５部分は、フォトレジスト４が局所的に厚くなって
おり、露光後の不要なフォトレジストを取り除くとき
に、Ｖｉａホール５の底部にフォトレジスト残り７が生
じる場合がある。
４を形成する工程において、図３（ｂ）に示すように、
第１の層間絶縁膜３の膜厚は０．５〜２μｍ程度であ
り、平坦部やフィールド部上に形成されるフォトレジス
ト４は約１〜２μｍ程度に形成する。しかし、Ｖｉａホ
ール５部分は、フォトレジスト４が局所的に厚くなって
おり、露光後の不要なフォトレジストを取り除くとき
に、Ｖｉａホール５の底部にフォトレジスト残り７が生
じる場合がある。
【０００８】このようなフォトレジスト残り７を回避す
るためには露光エネルギーを増加させるとよいが、過剰
な露光エネルギーとなった場合には、開口部６が不必要
に広がる問題が発生する。
るためには露光エネルギーを増加させるとよいが、過剰
な露光エネルギーとなった場合には、開口部６が不必要
に広がる問題が発生する。
【０００９】また、フォトレジスト残り７の発生を防止
できたとしても、第２の配線パターンを形成するための
溝をＲＩＥ等でエッチングする場合にも、Ｖｉａホール
５が反応性ガス中（プロセスガス雰囲気中）でプラズマ
に晒されるため、不必要な反応生成物がＶｉａホール５
の側壁面に生成付着する場合がある。
できたとしても、第２の配線パターンを形成するための
溝をＲＩＥ等でエッチングする場合にも、Ｖｉａホール
５が反応性ガス中（プロセスガス雰囲気中）でプラズマ
に晒されるため、不必要な反応生成物がＶｉａホール５
の側壁面に生成付着する場合がある。
【００１０】さらには、図４（ａ）に示すように、予め
埋込み配線用の溝８を形成し、その後、Ｖｉａホール５
を形成する製造工程でも、図４（ｂ）に示すように、前
述したと同様のフォトレジスト残り９が発生する場合が
ある。
埋込み配線用の溝８を形成し、その後、Ｖｉａホール５
を形成する製造工程でも、図４（ｂ）に示すように、前
述したと同様のフォトレジスト残り９が発生する場合が
ある。
【００１１】そこで本発明は、埋込み配線の形成工程に
おける埋込み配線用溝（孔）内にレジスト残りを防止
し、その側壁面への不必要な反応生成物の発生を防止す
る半導体装置の製造方法を提供することを目的とする。
おける埋込み配線用溝（孔）内にレジスト残りを防止
し、その側壁面への不必要な反応生成物の発生を防止す
る半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は上記目的を達成
するために、半導体基板上の第１の配線パターンを選択
的に形成する工程と、半導体基板上に形成された第１の
配線パターン上に第１の層間絶縁膜を被覆する工程と、
前記第１の層間絶縁膜を部分的に除去して第１の配線パ
ターンの表面を露出する第１の溝を形成する工程と、前
記第１の配線パターンの露出した表面を埋めるように層
間絶縁膜上に有機被膜を被覆した後、該第１の配線パタ
ーンの表面を埋め込む有機被膜のみが残存するように前
記層間絶縁膜上の有機被膜を除去する工程と、前記残存
した有機膜を含む前記層間絶縁膜を選択的に除去し、前
記第１の溝より浅い、第２の配線パターンを形成すべき
第２の溝を形成する工程と、前記残存した有機膜を除去
する工程と、前記第１の溝及び第２の溝を配線材料で埋
め込んだ後、該配線材料を選択的に除去し、前記第１の
配線パターンに導通する第２の配線パターンを形成する
工程とからなる半導体装置の製造方法を提供する。
するために、半導体基板上の第１の配線パターンを選択
的に形成する工程と、半導体基板上に形成された第１の
配線パターン上に第１の層間絶縁膜を被覆する工程と、
前記第１の層間絶縁膜を部分的に除去して第１の配線パ
ターンの表面を露出する第１の溝を形成する工程と、前
記第１の配線パターンの露出した表面を埋めるように層
間絶縁膜上に有機被膜を被覆した後、該第１の配線パタ
ーンの表面を埋め込む有機被膜のみが残存するように前
記層間絶縁膜上の有機被膜を除去する工程と、前記残存
した有機膜を含む前記層間絶縁膜を選択的に除去し、前
記第１の溝より浅い、第２の配線パターンを形成すべき
第２の溝を形成する工程と、前記残存した有機膜を除去
する工程と、前記第１の溝及び第２の溝を配線材料で埋
め込んだ後、該配線材料を選択的に除去し、前記第１の
配線パターンに導通する第２の配線パターンを形成する
工程とからなる半導体装置の製造方法を提供する。
【００１３】
【作用】以上のような構成の半導体装置の製造方法によ
り、配線の層間を接続するために開孔してＶｉａホール
が形成され、そのＶｉａホールの内部が予め有機膜で充
填される。そして埋込み配線を形成するためのフォトレ
ジストからなるマクスが形成され、埋込み配線溝形成時
に、有機膜を含むエッチングにより、埋込み配線溝が形
成され、さらに残った有機膜を除去した後、第１の配線
パターンに接続するように第２の配線材料を被覆させ
て、選択的にエッチングし、第２の接続パターンを形成
する。
り、配線の層間を接続するために開孔してＶｉａホール
が形成され、そのＶｉａホールの内部が予め有機膜で充
填される。そして埋込み配線を形成するためのフォトレ
ジストからなるマクスが形成され、埋込み配線溝形成時
に、有機膜を含むエッチングにより、埋込み配線溝が形
成され、さらに残った有機膜を除去した後、第１の配線
パターンに接続するように第２の配線材料を被覆させ
て、選択的にエッチングし、第２の接続パターンを形成
する。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１，図２には、本発明による半導体装置
の製造方法の実施例としての製造工程を示し説明する。
に説明する。図１，図２には、本発明による半導体装置
の製造方法の実施例としての製造工程を示し説明する。
【００１５】まず、図１（ａ）に示すように、半導体基
板１１上にフォトリソグラフィー技術及びＲＩＥを用い
て選択的に第１の配線パターン（配線及び電極）１２を
設ける。次に図１（ｂ）に示すように、第１の配線パタ
ーン１２を覆うように第１の層間絶縁膜１３をＣＶＤ等
を用いて積層させる。さらに前記第１の層間絶縁膜１３
上にＶｉａホール１５を開孔するためのマスクとなるフ
ォトレジスト１４をフォトリソグラフィー技術で形成し
た後、ＲＩＥを用いてＶｉａホール１５を形成する。
板１１上にフォトリソグラフィー技術及びＲＩＥを用い
て選択的に第１の配線パターン（配線及び電極）１２を
設ける。次に図１（ｂ）に示すように、第１の配線パタ
ーン１２を覆うように第１の層間絶縁膜１３をＣＶＤ等
を用いて積層させる。さらに前記第１の層間絶縁膜１３
上にＶｉａホール１５を開孔するためのマスクとなるフ
ォトレジスト１４をフォトリソグラフィー技術で形成し
た後、ＲＩＥを用いてＶｉａホール１５を形成する。
【００１６】次に、図１（ｃ）のように、Ｖｉａホール
１５を埋め込むように、有機膜１６を積層する。ここ
で、前記有機膜１６にはポリイミド若しくは、スピン塗
布によるＳＯＧ（Spin on Glass)を用いた。
１５を埋め込むように、有機膜１６を積層する。ここ
で、前記有機膜１６にはポリイミド若しくは、スピン塗
布によるＳＯＧ（Spin on Glass)を用いた。
【００１７】そして図１（ｄ）のように、表面が均一に
なるように前記第１の層間絶縁膜１３を露出するように
全面エッチバックを行い、Ｖｉａホール１５内部に有機
膜１６ａのみ残存させる。この全面エッチバック方法で
は、ポリイミドを用いた場合には、アルカリ溶液による
エッチングを行い、ＳＯＧを用いた場合には、ＮＨ4Ｆ
溶液によるエッチングを行う。また、これらポリイミ
ド，ＳＯＧはどちらであってもＲＩＥによるエッチング
が可能である。
なるように前記第１の層間絶縁膜１３を露出するように
全面エッチバックを行い、Ｖｉａホール１５内部に有機
膜１６ａのみ残存させる。この全面エッチバック方法で
は、ポリイミドを用いた場合には、アルカリ溶液による
エッチングを行い、ＳＯＧを用いた場合には、ＮＨ4Ｆ
溶液によるエッチングを行う。また、これらポリイミ
ド，ＳＯＧはどちらであってもＲＩＥによるエッチング
が可能である。
【００１８】次に図１（ｅ）には、フォトリソグラフィ
ー技術により、図２（ａ）に示す埋込み配線溝１８を形
成するためのマスクをフォトレジスト１７で形成した
後、図２（ａ）に示すように埋込み配線溝用領域１８´
をＲＩＥによりエッチングして埋込み配線溝１８を形成
する。
ー技術により、図２（ａ）に示す埋込み配線溝１８を形
成するためのマスクをフォトレジスト１７で形成した
後、図２（ａ）に示すように埋込み配線溝用領域１８´
をＲＩＥによりエッチングして埋込み配線溝１８を形成
する。
【００１９】次に図２（ｂ）に示すように、Ｖｉａホー
ル内部の有機膜１６ａを除去する。この有機膜１６ａの
除去の方法としては、ＳＯＧの場合は、ＮＨ4 Ｆ溶液に
よる除去方法が使用される。
ル内部の有機膜１６ａを除去する。この有機膜１６ａの
除去の方法としては、ＳＯＧの場合は、ＮＨ4 Ｆ溶液に
よる除去方法が使用される。
【００２０】そして図２（ｃ）のように全面上に銅（Ｃ
ｕ）からなる第２の配線層１９を積層させ、図２（ｄ）
に示すように埋込み配線溝１８に充填された第２の配線
層１９以外の領域をＣＭＰを用いて除去して、第２の配
線パターン（配線及び電極）２０を形成し、さらに第２
の層間絶縁膜２１を積層して、第１の配線パターン１２
及び第２の配線パターン２０からなる２層配線を形成す
る。
ｕ）からなる第２の配線層１９を積層させ、図２（ｄ）
に示すように埋込み配線溝１８に充填された第２の配線
層１９以外の領域をＣＭＰを用いて除去して、第２の配
線パターン（配線及び電極）２０を形成し、さらに第２
の層間絶縁膜２１を積層して、第１の配線パターン１２
及び第２の配線パターン２０からなる２層配線を形成す
る。
【００２１】以上説明したように、配線の層間を接続す
るために開孔したＶｉａホールの内部に有機膜を充填し
ておくことにより、埋込み配線を形成するためのフォト
レジストからなるマクスを形成する工程で発生したＶｉ
ａホール内へのフォトレジス残りを防止する。さらに、
埋込み配線溝形成時に、Ｖｉａホールの側壁面がエッチ
ングのプラズマに晒されずに済み、反応生成物の付着防
止と、Ｖｉａホールと埋込み配線のマスクずれの問題が
回避される。
るために開孔したＶｉａホールの内部に有機膜を充填し
ておくことにより、埋込み配線を形成するためのフォト
レジストからなるマクスを形成する工程で発生したＶｉ
ａホール内へのフォトレジス残りを防止する。さらに、
埋込み配線溝形成時に、Ｖｉａホールの側壁面がエッチ
ングのプラズマに晒されずに済み、反応生成物の付着防
止と、Ｖｉａホールと埋込み配線のマスクずれの問題が
回避される。
【００２２】また従来に問題となったフォトレジスト残
りについては、Ｖｉａホールが深い場合やフォトレジス
トの高さが高い場合に、現像液が行き届かず除去できな
かったが、本実施例では、有機膜を除去するときの該有
機膜で埋めるＶｉａホールの深さが短くなり、ウェット
エッチングで有機膜が容易に除去できる。さらにＲＩＥ
等の異方向性のエッチングも利用できるため、使用した
有機膜を確実に除去することができる。
りについては、Ｖｉａホールが深い場合やフォトレジス
トの高さが高い場合に、現像液が行き届かず除去できな
かったが、本実施例では、有機膜を除去するときの該有
機膜で埋めるＶｉａホールの深さが短くなり、ウェット
エッチングで有機膜が容易に除去できる。さらにＲＩＥ
等の異方向性のエッチングも利用できるため、使用した
有機膜を確実に除去することができる。
【００２３】
【発明の効果】以上詳述したように本発明によれば、埋
込み配線の形成工程における埋込み配線用溝（孔）内に
レジスト残りを防止し、その側壁面への不必要な反応生
成物の発生を防止する半導体装置の製造方法を提供する
ことができる。
込み配線の形成工程における埋込み配線用溝（孔）内に
レジスト残りを防止し、その側壁面への不必要な反応生
成物の発生を防止する半導体装置の製造方法を提供する
ことができる。
【図１】本発明による半導体装置の製造方法の実施例と
しての製造工程の前半を示す図である。
しての製造工程の前半を示す図である。
【図２】図１に続く、本実施例としての製造工程の後半
を示す図である。
を示す図である。
【図３】従来の製造工程によりＶｉａホール内にフォト
レジスト残りが発生した状態を示す図である。
レジスト残りが発生した状態を示す図である。
【図４】従来の製造工程によりＶｉａホール形成の際に
フォトレジスト残りが発生した状態を示す図である。
フォトレジスト残りが発生した状態を示す図である。
１，１１…半導体基板、２，１２…第１の配線パター
ン、３，１３…第１の層間絶縁膜、４，１４，１７…フ
ォトレジスト、５，１５…Ｖｉａホール、６…開口部、
７，９…フォトレジスト残り、８，１８…埋込み配線
溝、１６，１６ａ…有機膜、１９…第２の配線パター
ン、２０…第２の配線パターン、２１…第２の層間絶縁
膜。
ン、３，１３…第１の層間絶縁膜、４，１４，１７…フ
ォトレジスト、５，１５…Ｖｉａホール、６…開口部、
７，９…フォトレジスト残り、８，１８…埋込み配線
溝、１６，１６ａ…有機膜、１９…第２の配線パター
ン、２０…第２の配線パターン、２１…第２の層間絶縁
膜。
Claims (6)
- 【請求項１】 半導体基板上の第１の配線パターンを選
択的に形成する工程と、 半導体基板上に形成された第１の配線パターン上に第１
の層間絶縁膜を被覆する工程と、 前記第１の層間絶縁膜を部分的に除去して第１の配線パ
ターンの表面を露出する第１の溝を形成する工程と、 前記第１の配線パターンの露出した表面を埋めるように
層間絶縁膜上に有機被膜を被覆した後、該第１の配線パ
ターンの表面を埋め込む有機被膜のみが残存するように
前記層間絶縁膜上の有機被膜を除去する工程と、 前記残存した有機膜を含む前記層間絶縁膜を選択的に除
去し、前記第１の溝より浅い、第２の配線パターンを形
成すべき第２の溝を形成する工程と、 前記残存した有機膜を除去する工程と、前記第１の溝及
び第２の溝を配線材料で埋め込んだ後、該配線材料を選
択的に除去し、前記第１の配線パターンに導通する第２
の配線パターンを形成する工程と、を具備することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記有機膜をポリイミド樹脂で構成する
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記有機膜をＳＯＧ(Spin on Glass) で
構成することを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項４】 前記第２の配線材料をＣｕ膜で構成する
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項５】 前記第２のエッチバックをＣＭＰ（化学
機械研磨方法）で行うことを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項６】 前記第１の配線パターンが半導体基板若
しくは、多結晶シリコンで構成されることを特徴とする
請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7088198A JPH08288385A (ja) | 1995-04-13 | 1995-04-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7088198A JPH08288385A (ja) | 1995-04-13 | 1995-04-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288385A true JPH08288385A (ja) | 1996-11-01 |
Family
ID=13936211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7088198A Pending JPH08288385A (ja) | 1995-04-13 | 1995-04-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288385A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174356A (ja) * | 1997-06-30 | 1999-03-16 | Siemens Ag | 改良二重ダマスク構造体 |
| US6309961B1 (en) | 1998-11-04 | 2001-10-30 | Nec Corporation | Method of forming damascene wiring in a semiconductor device |
| JP2003023069A (ja) * | 2001-05-17 | 2003-01-24 | Samsung Electronics Co Ltd | 半導体素子の金属配線層形成方法 |
| US6780898B2 (en) | 2000-01-26 | 2004-08-24 | Sony Chemicals Corporation | Adhesive composition |
-
1995
- 1995-04-13 JP JP7088198A patent/JPH08288385A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174356A (ja) * | 1997-06-30 | 1999-03-16 | Siemens Ag | 改良二重ダマスク構造体 |
| JP4690509B2 (ja) * | 1997-06-30 | 2011-06-01 | シーメンス アクチエンゲゼルシヤフト | 改良二重ダマスク構造体 |
| US6309961B1 (en) | 1998-11-04 | 2001-10-30 | Nec Corporation | Method of forming damascene wiring in a semiconductor device |
| US6780898B2 (en) | 2000-01-26 | 2004-08-24 | Sony Chemicals Corporation | Adhesive composition |
| KR100773277B1 (ko) * | 2000-01-26 | 2007-11-05 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 접착제 조성물 |
| JP2003023069A (ja) * | 2001-05-17 | 2003-01-24 | Samsung Electronics Co Ltd | 半導体素子の金属配線層形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6180512B1 (en) | Single-mask dual damascene processes by using phase-shifting mask | |
| US6323118B1 (en) | Borderless dual damascene contact | |
| US5665657A (en) | Spin-on-glass partial etchback planarization process | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| US6893954B2 (en) | Method for patterning a semiconductor wafer | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| US6884713B2 (en) | Method for forming metal line of semiconductor device | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| KR100363642B1 (ko) | 반도체 소자의 접촉부 형성 방법 | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0969561A (ja) | 半導体装置の製造方法 | |
| US5609772A (en) | Cube maskless lead open process using chemical mechanical polish/lead-tip expose process | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100244707B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| JPH08330251A (ja) | 半導体装置の製造方法 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2003023067A (ja) | ビアメタル層の形成方法およびビアメタル層形成基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040316 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20130326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |